JPH10136387A - 映像信号識別回路 - Google Patents
映像信号識別回路Info
- Publication number
- JPH10136387A JPH10136387A JP28669596A JP28669596A JPH10136387A JP H10136387 A JPH10136387 A JP H10136387A JP 28669596 A JP28669596 A JP 28669596A JP 28669596 A JP28669596 A JP 28669596A JP H10136387 A JPH10136387 A JP H10136387A
- Authority
- JP
- Japan
- Prior art keywords
- level
- identification
- signal
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【課題】Ｓ２規格においてもラッチアップ等の不具合の
発生を防止でき、安定した動作を実現できる映像信号識
別回路を提供する。 【解決手段】Ｓ２規格において、クロマ信号に０Ｖ，
１．４〜２．４Ｖ，３．５Ｖ〜５Ｖの３つの電圧範囲を
とる識別信号ＳDCを重畳させた重畳映像信号ＳCDCか
ら、クロマ成分のみを除去して識別信号ＳDCのみをＩＣ
４０の入力端子４１に入力させ、入力端子４１から入力
された識別信号ＳDCとあらかじめ設定した２つの基準電
圧Ｖｔｈ１，Ｖｔｈ２とを第１および第２の比較回路４
５，４６で比較し、これらの比較結果により識別回路４
７で画像形態を識別し、かつ、Ｓ映像端子２０の基準端
子２５が接地ラインＧＮＤに接続されたか否かで、Ｓ映
像端子２０が接続状態にあるか否かを判別回路４８で判
別し、接続状態にあると判別した場合にのみ、識別回路
４７の出力を識別結果として出力する。
発生を防止でき、安定した動作を実現できる映像信号識
別回路を提供する。 【解決手段】Ｓ２規格において、クロマ信号に０Ｖ，
１．４〜２．４Ｖ，３．５Ｖ〜５Ｖの３つの電圧範囲を
とる識別信号ＳDCを重畳させた重畳映像信号ＳCDCか
ら、クロマ成分のみを除去して識別信号ＳDCのみをＩＣ
４０の入力端子４１に入力させ、入力端子４１から入力
された識別信号ＳDCとあらかじめ設定した２つの基準電
圧Ｖｔｈ１，Ｖｔｈ２とを第１および第２の比較回路４
５，４６で比較し、これらの比較結果により識別回路４
７で画像形態を識別し、かつ、Ｓ映像端子２０の基準端
子２５が接地ラインＧＮＤに接続されたか否かで、Ｓ映
像端子２０が接続状態にあるか否かを判別回路４８で判
別し、接続状態にあると判別した場合にのみ、識別回路
４７の出力を識別結果として出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、たとえばアスペク
ト比の異なる映像信号を識別する映像信号識別回路に関
するものである。
ト比の異なる映像信号を識別する映像信号識別回路に関
するものである。
【０００２】
【従来の技術】最近、ＥＩＡＪ(Electronic Industries
Association of Japan)より、従来のＳ１規格に加え
て、Ｓ２規格が制定された。Ｓ２規格とは、５２５ライ
ンの映像信号であってアスペクト比４：３画像の映像
と、アスペクト比４：３のレターボックス信号およびア
スペクト比１６：９画像のスクイーズ（またはフルモー
ド）信号とが存在し、それらをいわゆるＳ映像端子を用
いて接続する場合、その識別信号とその方法について適
用するものである。具体的には、Ｙ（輝度）／Ｃ（色）
分離の映像信号のクロマ（色）信号にＤＣ成分を重畳す
るもので、この電圧をみて入力映像信号の識別を行うも
のである。ここで、上記したＳ２規格用の識別信号ＳDC
は、図２に示すように、クロマ信号ＳC に重畳されてい
るため、その識別信号ＳDCの上下に本来の映像信号のク
ロマ成分が乗っている。
Association of Japan)より、従来のＳ１規格に加え
て、Ｓ２規格が制定された。Ｓ２規格とは、５２５ライ
ンの映像信号であってアスペクト比４：３画像の映像
と、アスペクト比４：３のレターボックス信号およびア
スペクト比１６：９画像のスクイーズ（またはフルモー
ド）信号とが存在し、それらをいわゆるＳ映像端子を用
いて接続する場合、その識別信号とその方法について適
用するものである。具体的には、Ｙ（輝度）／Ｃ（色）
分離の映像信号のクロマ（色）信号にＤＣ成分を重畳す
るもので、この電圧をみて入力映像信号の識別を行うも
のである。ここで、上記したＳ２規格用の識別信号ＳDC
は、図２に示すように、クロマ信号ＳC に重畳されてい
るため、その識別信号ＳDCの上下に本来の映像信号のク
ロマ成分が乗っている。
【０００３】
【発明が解決しようとする課題】ところで、一般的な半
導体の入力端子は、静電破壊に対する強度を確保するた
め、図３に示すように、集積回路（以下、ＩＣという）
１０の入力端子１０と内部回路１２との接続ライン１３
に、正保護ダイオード１４および負保護ダイオード１５
を接続している。具体的には、接続ライン１３と電源電
圧ＶCCの供給ラインとの間に接続ライン１３側から順方
向となるように正保護ダイオード１４が接続され、接続
ライン１３と接地ラインＧＮＤとの間に、接地ラインＧ
ＮＤ側から順方向となるように負保護ダイオード１５が
接続されている。
導体の入力端子は、静電破壊に対する強度を確保するた
め、図３に示すように、集積回路（以下、ＩＣという）
１０の入力端子１０と内部回路１２との接続ライン１３
に、正保護ダイオード１４および負保護ダイオード１５
を接続している。具体的には、接続ライン１３と電源電
圧ＶCCの供給ラインとの間に接続ライン１３側から順方
向となるように正保護ダイオード１４が接続され、接続
ライン１３と接地ラインＧＮＤとの間に、接地ラインＧ
ＮＤ側から順方向となるように負保護ダイオード１５が
接続されている。
【０００４】このような構成において、Ｓ２規格に対応
した場合、Ｓ２規格においてアスペクト比４：３画像の
信号は０Ｖと規定されていることから、クロマ成分は負
電圧側に振幅する。この振幅が負保護ダイオード１５が
オンになる電圧を越えると、負保護ダイオード１５が導
通しても接地ラインＧＮＤもしくは端子近傍に他の素子
から電流が流れ、ラッチアップ等、ＩＣの動作に不具合
が生じる可能性がある。
した場合、Ｓ２規格においてアスペクト比４：３画像の
信号は０Ｖと規定されていることから、クロマ成分は負
電圧側に振幅する。この振幅が負保護ダイオード１５が
オンになる電圧を越えると、負保護ダイオード１５が導
通しても接地ラインＧＮＤもしくは端子近傍に他の素子
から電流が流れ、ラッチアップ等、ＩＣの動作に不具合
が生じる可能性がある。
【０００５】また、ＩＣ外に専用の回路を設けることも
できるが、基板面積の増大、コスト増という不利益があ
る。
できるが、基板面積の増大、コスト増という不利益があ
る。
【０００６】また、Ｓ２規格では、接地電圧から５Ｖま
での電圧範囲が全て規定されている。具体的には、アス
ペクト比４：３画像の信号は０Ｖ、アスペクト比４：３
のレターボックス信号は２．２（＋0.2,-0.8) Ｖ、アス
ペクト比１６：９画像のスクイーズ信号は５(+0,-1.5)
Ｖに規定されている。このため、一つの入力端子でＳ２
規格を判別しようとすると、Ｓ映像端子が接続状態にな
くてもフローティングの電圧を検出し、Ｓ２規格のいず
れかの電圧にあるものとして認識し、安定した判別結果
を得ることができないという不利益がある。
での電圧範囲が全て規定されている。具体的には、アス
ペクト比４：３画像の信号は０Ｖ、アスペクト比４：３
のレターボックス信号は２．２（＋0.2,-0.8) Ｖ、アス
ペクト比１６：９画像のスクイーズ信号は５(+0,-1.5)
Ｖに規定されている。このため、一つの入力端子でＳ２
規格を判別しようとすると、Ｓ映像端子が接続状態にな
くてもフローティングの電圧を検出し、Ｓ２規格のいず
れかの電圧にあるものとして認識し、安定した判別結果
を得ることができないという不利益がある。
【０００７】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、Ｓ２規格においてもラッチアッ
プ等の不具合の発生を防止でき、安定した動作を実現で
きる映像信号識別回路を提供することにある。
のであり、その目的は、Ｓ２規格においてもラッチアッ
プ等の不具合の発生を防止でき、安定した動作を実現で
きる映像信号識別回路を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、映像のクロマ信号に、複数の画像形態に
応じてレベルが規定された識別信号が重畳された重畳映
像信号から画像形態を識別する映像信号識別回路であっ
て、上記重畳映像信号からクロマ成分を除去して識別信
号のみを抽出するフィルタと、上記フィルタから出力さ
れた識別信号レベルとあらかじめ設定した少なくとも一
つの基準レベルとを比較する比較手段と、上記比較手段
の比較結果に基づき入力された映像信号の画像形態を識
別する識別手段とを有する。
め、本発明は、映像のクロマ信号に、複数の画像形態に
応じてレベルが規定された識別信号が重畳された重畳映
像信号から画像形態を識別する映像信号識別回路であっ
て、上記重畳映像信号からクロマ成分を除去して識別信
号のみを抽出するフィルタと、上記フィルタから出力さ
れた識別信号レベルとあらかじめ設定した少なくとも一
つの基準レベルとを比較する比較手段と、上記比較手段
の比較結果に基づき入力された映像信号の画像形態を識
別する識別手段とを有する。
【０００９】また、本発明では、上記重畳映像信号の入
力端子は、端子が接続状態にあるときにのみ基準電位に
保持される基準端子を有し、クロマ端子が上記フィルタ
に接続されたＳ映像端子であり、さらに、上記Ｓ映像端
子の基準端子の電位が基準電位であるか否かを判別し、
基準電位であると判別した場合に判別信号を出力する判
別回路と、上記判別回路の判別信号を入力したときにの
み、上記識別手段の識別結果を次段の処理回路に出力す
る出力手段とを有する。
力端子は、端子が接続状態にあるときにのみ基準電位に
保持される基準端子を有し、クロマ端子が上記フィルタ
に接続されたＳ映像端子であり、さらに、上記Ｓ映像端
子の基準端子の電位が基準電位であるか否かを判別し、
基準電位であると判別した場合に判別信号を出力する判
別回路と、上記判別回路の判別信号を入力したときにの
み、上記識別手段の識別結果を次段の処理回路に出力す
る出力手段とを有する。
【００１０】また、本発明では、上記比較手段および識
別手段は集積回路内に設けられ、上記フィルタは、映像
信号入力端子と上記集積回路の第１の入力端子との間に
設けられたローパスフィルタである。
別手段は集積回路内に設けられ、上記フィルタは、映像
信号入力端子と上記集積回路の第１の入力端子との間に
設けられたローパスフィルタである。
【００１１】また、本発明では、上記映像信号入力端子
は、端子が接続状態にあるときにのみ基準電位に保持さ
れる基準端子を有するＳ映像端子であり、上記Ｓ映像端
子の基準端子が上記集積回路の第２の入力端子に接続さ
れ、さらに、上記集積回路内には、上記第２の入力端子
から入力される電位が基準電位であるか否かを判別し、
基準電位であると判別した場合に判別信号を出力する判
別手段と、上記判別手段の判別信号を入力したときにの
み、上記識別手段の識別結果を次段の処理回路に出力す
る出力回路とを有する。
は、端子が接続状態にあるときにのみ基準電位に保持さ
れる基準端子を有するＳ映像端子であり、上記Ｓ映像端
子の基準端子が上記集積回路の第２の入力端子に接続さ
れ、さらに、上記集積回路内には、上記第２の入力端子
から入力される電位が基準電位であるか否かを判別し、
基準電位であると判別した場合に判別信号を出力する判
別手段と、上記判別手段の判別信号を入力したときにの
み、上記識別手段の識別結果を次段の処理回路に出力す
る出力回路とを有する。
【００１２】また、本発明では、上記識別信号の複数の
レベルはＳ２規格に基づく第１、第２および第３のレベ
ルであり、上記比較手段は、上記第１のレベルより大き
く第２のレベルより小さい第１の基準レベルと入力識別
信号レベルとを比較する第１の比較回路と、上記第２の
レベルより大きく第３のレベルより小さい第２の基準レ
ベルと入力識別信号レベルとを比較する第２の比較回路
とを有し、上記識別手段は、上記第１および第２の比較
回路の比較結果に基づき入力映像信号の画像形態を識別
する。
レベルはＳ２規格に基づく第１、第２および第３のレベ
ルであり、上記比較手段は、上記第１のレベルより大き
く第２のレベルより小さい第１の基準レベルと入力識別
信号レベルとを比較する第１の比較回路と、上記第２の
レベルより大きく第３のレベルより小さい第２の基準レ
ベルと入力識別信号レベルとを比較する第２の比較回路
とを有し、上記識別手段は、上記第１および第２の比較
回路の比較結果に基づき入力映像信号の画像形態を識別
する。
【００１３】本発明によれば、たとえばＳ映像端子から
入力された、Ｓ２規格で規定されているように、クロマ
信号に３つの電圧範囲をとる識別信号を重畳させた重畳
映像信号がフィルタに入力される。フィルタでは、クロ
マ成分のみが除去されて識別信号のみが、たとえばＩＣ
内に設けられた比較手段に入力される。比較手段では、
基準レベルと識別信号レベルとが比較され、この比較結
果により識別手段で画像形態が識別されて出力される。
また、Ｓ映像端子の基準端子が基準電位に接続されたか
否かで、Ｓ映像端子が接続状態にあるか否かを判別手段
で判別され、接続状態にあると判別した場合にのみ、識
別手段の出力が識別結果として出力手段から出力され
る。その結果、Ｓ２規格に基づく映像判別については、
ＩＣのラッチアップ等の不具合の起きる可能性がなくな
り、安定した動作が可能となる。また、Ｓ２規格への対
応をＩＣで行うことにより、基板面積の増大を防止で
き、コスト削減を図ることができる。また、Ｓ２規格に
基づく映像判別については、ＩＣのばらつきや電源電圧
の変動に影響されず、安定した判別結果を得ることがで
きる。さらに、入力端子がオープン状態になっているこ
とによる判別結果が不安定になるということを防止でき
る。
入力された、Ｓ２規格で規定されているように、クロマ
信号に３つの電圧範囲をとる識別信号を重畳させた重畳
映像信号がフィルタに入力される。フィルタでは、クロ
マ成分のみが除去されて識別信号のみが、たとえばＩＣ
内に設けられた比較手段に入力される。比較手段では、
基準レベルと識別信号レベルとが比較され、この比較結
果により識別手段で画像形態が識別されて出力される。
また、Ｓ映像端子の基準端子が基準電位に接続されたか
否かで、Ｓ映像端子が接続状態にあるか否かを判別手段
で判別され、接続状態にあると判別した場合にのみ、識
別手段の出力が識別結果として出力手段から出力され
る。その結果、Ｓ２規格に基づく映像判別については、
ＩＣのラッチアップ等の不具合の起きる可能性がなくな
り、安定した動作が可能となる。また、Ｓ２規格への対
応をＩＣで行うことにより、基板面積の増大を防止で
き、コスト削減を図ることができる。また、Ｓ２規格に
基づく映像判別については、ＩＣのばらつきや電源電圧
の変動に影響されず、安定した判別結果を得ることがで
きる。さらに、入力端子がオープン状態になっているこ
とによる判別結果が不安定になるということを防止でき
る。
【００１４】
【発明の実施の形態】図１は、本発明に係る映像信号識
別回路の一実施形態を示す回路図である。この映像信号
識別回路は、図１に示すように、Ｓ映像端子２０、ロー
パスフィルタ３０および識別系回路を含むＩＣ４０によ
り構成されている。
別回路の一実施形態を示す回路図である。この映像信号
識別回路は、図１に示すように、Ｓ映像端子２０、ロー
パスフィルタ３０および識別系回路を含むＩＣ４０によ
り構成されている。
【００１５】Ｓ映像端子２０は、クロマ（Ｃ）信号端子
２１、輝度（Ｙ）信号端子２２、クロマ信号接地端子２
３、輝度信号接地端子２４および端子が接続されたとき
にのみ接地ラインＧＮＤに接続される基準端子２５によ
り構成されている。そして、クロマ信号端子２１がロー
パスフィルタ３０を介してＩＣ４０の第１の入力端子４
１に接続され、基準端子２５がＩＣ４０の第２の入力端
子４２に接続されている。
２１、輝度（Ｙ）信号端子２２、クロマ信号接地端子２
３、輝度信号接地端子２４および端子が接続されたとき
にのみ接地ラインＧＮＤに接続される基準端子２５によ
り構成されている。そして、クロマ信号端子２１がロー
パスフィルタ３０を介してＩＣ４０の第１の入力端子４
１に接続され、基準端子２５がＩＣ４０の第２の入力端
子４２に接続されている。
【００１６】ローパスフィルタ３０は、一端がクロマ信
号端子２１に接続され、他端がＩＣ４０の第１の入力端
子４１に接続された抵抗値７５Ωの抵抗素子３１と、一
方の電極が抵抗素子３１および入力端子４１との接続点
に接続され、他方の電極が接地ラインＧＮＤに接続され
た容量値１μＦのキャパシタ３２とから構成されてい
る。このローパスフィルタ３０は、クロマ信号端子２１
から入力される、図２に示すような、周波数３．５８Ｍ
Ｈｚのクロマ信号ＳC にＳ２規格で規定されたＤＣレベ
ルの識別信号ＳDCが重畳された重畳映像信号ＳCDC から
クロマ成分を除去して識別信号ＳDCのみを抽出して、第
１の入力端子４１に入力させる。
号端子２１に接続され、他端がＩＣ４０の第１の入力端
子４１に接続された抵抗値７５Ωの抵抗素子３１と、一
方の電極が抵抗素子３１および入力端子４１との接続点
に接続され、他方の電極が接地ラインＧＮＤに接続され
た容量値１μＦのキャパシタ３２とから構成されてい
る。このローパスフィルタ３０は、クロマ信号端子２１
から入力される、図２に示すような、周波数３．５８Ｍ
Ｈｚのクロマ信号ＳC にＳ２規格で規定されたＤＣレベ
ルの識別信号ＳDCが重畳された重畳映像信号ＳCDC から
クロマ成分を除去して識別信号ＳDCのみを抽出して、第
１の入力端子４１に入力させる。
【００１７】ＩＣ４０は、第１の入力端子側保護回路４
３、第２の入力端子側保護回路４４、第１の比較回路４
５、第２の比較回路４６、識別回路４７、判別回路４
８、出力回路４９、第１の基準電圧源５０、第２の基準
電圧源５１、および第３の基準電圧源５２により構成さ
れている。
３、第２の入力端子側保護回路４４、第１の比較回路４
５、第２の比較回路４６、識別回路４７、判別回路４
８、出力回路４９、第１の基準電圧源５０、第２の基準
電圧源５１、および第３の基準電圧源５２により構成さ
れている。
【００１８】第１の入力端子用保護回路４３は、第１の
入力端子４１と内部回路である第１および第２の比較回
路４５，４６との接続ライン４１ａに、正保護ダイオー
ド４３ａおよび負保護ダイオード４３ｂを接続して構成
されている。具体的には、接続ライン４１ａと電源電圧
ＶCCの供給ラインとの間に接続ライン４１ａ側から順方
向となるように正保護ダイオード４３ａが接続され、接
続ライン４１ａと接地ラインＧＮＤとの間に、接地ライ
ンＧＮＤ側から順方向となるように負保護ダイオード４
３ｂが接続されている。
入力端子４１と内部回路である第１および第２の比較回
路４５，４６との接続ライン４１ａに、正保護ダイオー
ド４３ａおよび負保護ダイオード４３ｂを接続して構成
されている。具体的には、接続ライン４１ａと電源電圧
ＶCCの供給ラインとの間に接続ライン４１ａ側から順方
向となるように正保護ダイオード４３ａが接続され、接
続ライン４１ａと接地ラインＧＮＤとの間に、接地ライ
ンＧＮＤ側から順方向となるように負保護ダイオード４
３ｂが接続されている。
【００１９】第２の入力端子用保護回路４４は、第２の
入力端子４２と内部回路である判別回路４８との接続ラ
イン４２ａに、正保護ダイオード４４ａおよび負保護ダ
イオード４４ｂを接続して構成されている。具体的に
は、接続ライン４２ａと電源電圧ＶCCの供給ラインとの
間に接続ライン４２ａ側から順方向となるように正保護
ダイオード４４ａが接続され、接続ライン４２ａと接地
ラインＧＮＤとの間に、接地ラインＧＮＤ側から順方向
となるように負保護ダイオード４４ｂが接続されてい
る。
入力端子４２と内部回路である判別回路４８との接続ラ
イン４２ａに、正保護ダイオード４４ａおよび負保護ダ
イオード４４ｂを接続して構成されている。具体的に
は、接続ライン４２ａと電源電圧ＶCCの供給ラインとの
間に接続ライン４２ａ側から順方向となるように正保護
ダイオード４４ａが接続され、接続ライン４２ａと接地
ラインＧＮＤとの間に、接地ラインＧＮＤ側から順方向
となるように負保護ダイオード４４ｂが接続されてい
る。
【００２０】第１の比較回路３５は、非反転入力端子
（＋）が第１の入力端子４１との接続ライン４１ａに接
続され、反転端子（−）が第１の基準電圧源５０に接続
され、非反転入力端子（＋）への入力信号レベルが第１
の基準電圧Ｖｔｈ１より小さい場合はローレベル、大き
い場合はハイレベルの信号Ｓ４５を識別回路４７に出力
する。
（＋）が第１の入力端子４１との接続ライン４１ａに接
続され、反転端子（−）が第１の基準電圧源５０に接続
され、非反転入力端子（＋）への入力信号レベルが第１
の基準電圧Ｖｔｈ１より小さい場合はローレベル、大き
い場合はハイレベルの信号Ｓ４５を識別回路４７に出力
する。
【００２１】第２の比較回路３６は、非反転入力端子
（＋）が第１の入力端子４１との接続ライン４１ａに接
続され、反転端子（−）が第２の基準電圧源５１に接続
され、非反転入力端子（＋）への入力信号レベルが第２
の基準電圧Ｖｔｈ２より小さい場合はローレベル、大き
い場合はハイレベルの信号Ｓ４６を識別回路４７に出力
する。
（＋）が第１の入力端子４１との接続ライン４１ａに接
続され、反転端子（−）が第２の基準電圧源５１に接続
され、非反転入力端子（＋）への入力信号レベルが第２
の基準電圧Ｖｔｈ２より小さい場合はローレベル、大き
い場合はハイレベルの信号Ｓ４６を識別回路４７に出力
する。
【００２２】本実施形態の場合、Ｓ２規格対応であるこ
とから、第１の基準電圧Ｖｔｈ１と第２の基準電圧Ｖｔ
ｈは以下のレベルに設定される。すなわち、アスペクト
比４：３画像の信号は０Ｖ、アスペクト比４：３のレタ
ーボックス信号は２．２（＋0.2,-0.8) Ｖ、アスペクト
比１６：９画像のスクイーズ信号は５(+0,-1.5) Ｖに規
定されていることから、第１の基準電圧Ｖｔｈ１は、０
Ｖと１．４Ｖとの間のたとえば１．２Ｖに設定され、第
２の基準電圧Ｖｔｈ２は、２．４Ｖと３．５Ｖとの間の
たとえば３Ｖに設定される。
とから、第１の基準電圧Ｖｔｈ１と第２の基準電圧Ｖｔ
ｈは以下のレベルに設定される。すなわち、アスペクト
比４：３画像の信号は０Ｖ、アスペクト比４：３のレタ
ーボックス信号は２．２（＋0.2,-0.8) Ｖ、アスペクト
比１６：９画像のスクイーズ信号は５(+0,-1.5) Ｖに規
定されていることから、第１の基準電圧Ｖｔｈ１は、０
Ｖと１．４Ｖとの間のたとえば１．２Ｖに設定され、第
２の基準電圧Ｖｔｈ２は、２．４Ｖと３．５Ｖとの間の
たとえば３Ｖに設定される。
【００２３】識別回路４７は、第１および第２の比較回
路４５，４６の出力信号Ｓ４５，Ｓ４６の入力レベルか
ら入力映像信号の画像形態、すなわちアスペクト比４：
３画像の信号であるか、アスペクト比４：３のレターボ
ックス信号であるか、アスペクト比１６：９画像のスク
イーズ信号であるかを判別し、２ビットの信号Ｓ４７
ａ，Ｓ４７ｂとして出力回路４９に出力する。具体的に
は、信号Ｓ４５，Ｓ４６が共にローレベルの場合は、ア
スペクト比４：３画像の信号であるとして、２ビット信
号Ｓ４７ａ，Ｓ４７ｂを共にローレベル（「００」）に
設定して出力する。信号Ｓ４５がハイレベルで信号Ｓ４
６がローレベルの場合は、アスペクト比４：３のレター
ボックス信号であるとして、信号Ｓ４７ａをハイレベ
ル、信号Ｓ４７ｂをローレベル（「１０」）に設定して
出力する。また、信号Ｓ４５，Ｓ４６が共にハイレベル
の場合は、アスペクト比１６：９画像のスクイーズ信号
であるとして、２ビット信号Ｓ４７ａ，Ｓ４７ｂを共に
ハイレベル（「１１」）に設定して出力する。
路４５，４６の出力信号Ｓ４５，Ｓ４６の入力レベルか
ら入力映像信号の画像形態、すなわちアスペクト比４：
３画像の信号であるか、アスペクト比４：３のレターボ
ックス信号であるか、アスペクト比１６：９画像のスク
イーズ信号であるかを判別し、２ビットの信号Ｓ４７
ａ，Ｓ４７ｂとして出力回路４９に出力する。具体的に
は、信号Ｓ４５，Ｓ４６が共にローレベルの場合は、ア
スペクト比４：３画像の信号であるとして、２ビット信
号Ｓ４７ａ，Ｓ４７ｂを共にローレベル（「００」）に
設定して出力する。信号Ｓ４５がハイレベルで信号Ｓ４
６がローレベルの場合は、アスペクト比４：３のレター
ボックス信号であるとして、信号Ｓ４７ａをハイレベ
ル、信号Ｓ４７ｂをローレベル（「１０」）に設定して
出力する。また、信号Ｓ４５，Ｓ４６が共にハイレベル
の場合は、アスペクト比１６：９画像のスクイーズ信号
であるとして、２ビット信号Ｓ４７ａ，Ｓ４７ｂを共に
ハイレベル（「１１」）に設定して出力する。
【００２４】判別回路４８は、第３の比較回路４８ａお
よびデコーダ４８ｂにより構成されている。第３の比較
回路４８ａは、非反転入力端子（＋）が第２の入力端子
４２との接続ライン４２ａに接続され、反転端子（−）
が第３の基準電圧源５２に接続され、非反転入力端子
（＋）への入力信号レベルが第３の基準電圧Ｖｔｈ３よ
り小さい場合はローレベル、大きい場合はハイレベルの
信号Ｓ４８ａをデコーダ４８ｂに出力する。この場合、
第３の基準電圧Ｖｔｈ３は、接地電圧との比較となるこ
とから、たとえば１Ｖに設定される。
よびデコーダ４８ｂにより構成されている。第３の比較
回路４８ａは、非反転入力端子（＋）が第２の入力端子
４２との接続ライン４２ａに接続され、反転端子（−）
が第３の基準電圧源５２に接続され、非反転入力端子
（＋）への入力信号レベルが第３の基準電圧Ｖｔｈ３よ
り小さい場合はローレベル、大きい場合はハイレベルの
信号Ｓ４８ａをデコーダ４８ｂに出力する。この場合、
第３の基準電圧Ｖｔｈ３は、接地電圧との比較となるこ
とから、たとえば１Ｖに設定される。
【００２５】デコーダ４８ｂは、第３の比較回路４８ａ
の出力信号Ｓ４８ａがローレベルの場合にのみ、ローレ
ベルでアクティブの信号Ｓ４８ｂを出力回路４９の制御
端子４９ａに出力する。
の出力信号Ｓ４８ａがローレベルの場合にのみ、ローレ
ベルでアクティブの信号Ｓ４８ｂを出力回路４９の制御
端子４９ａに出力する。
【００２６】出力回路４９は、制御端子４９ａにローレ
ベルの判別信号Ｓ４８ａが入力されているときのみ、識
別回路４７の２ビット信号Ｓ４７ａ，４７ｂを識別結果
として図示しない次段の処理回路に出力する。
ベルの判別信号Ｓ４８ａが入力されているときのみ、識
別回路４７の２ビット信号Ｓ４７ａ，４７ｂを識別結果
として図示しない次段の処理回路に出力する。
【００２７】次に、上記構成による動作を説明する。Ｓ
映像端子２０が接続状態にない場合には、Ｓ映像端子２
０の基準端子２５は接地されずフローティング状態にあ
ることから、判別回路４８の第３の比較回路４８ａの出
力はハイレベルとなり、判別信号Ｓ４８ｂは非アクティ
ブのハイレベルに保持される。したがって、出力回路４
９の出力は非アクティブに保持される。
映像端子２０が接続状態にない場合には、Ｓ映像端子２
０の基準端子２５は接地されずフローティング状態にあ
ることから、判別回路４８の第３の比較回路４８ａの出
力はハイレベルとなり、判別信号Ｓ４８ｂは非アクティ
ブのハイレベルに保持される。したがって、出力回路４
９の出力は非アクティブに保持される。
【００２８】ここで、Ｓ映像端子２０に端子が接続され
接続状態となると、Ｓ映像端子２０の基準端子２５は接
地される。その結果、判別回路４８の第３の比較回路４
８ａの出力はローレベルとなり、判別信号Ｓ４８ｂはア
クティブのローレベルに保持される。したがって、出力
回路４９の出力はアクティブに保持される。すなわち、
識別回路４７の２ビット信号Ｓ４７ａ，４７ｂが識別結
果として図示しない次段の処理回路に出力される。
接続状態となると、Ｓ映像端子２０の基準端子２５は接
地される。その結果、判別回路４８の第３の比較回路４
８ａの出力はローレベルとなり、判別信号Ｓ４８ｂはア
クティブのローレベルに保持される。したがって、出力
回路４９の出力はアクティブに保持される。すなわち、
識別回路４７の２ビット信号Ｓ４７ａ，４７ｂが識別結
果として図示しない次段の処理回路に出力される。
【００２９】このような状態において、Ｓ映像端子２０
のクロマ信号入力端子２１を介して周波数３．５８ＭＨ
ｚのクロマ信号ＳC にＳ２規格で規定されたＤＣレベル
の識別信号ＳDCが重畳された重畳映像信号ＳCDC がロー
パスフィルタ３０に入力される。ローパスフィルタ３０
では、重畳映像信号ＳCDC からクロマ成分が除去され識
別信号ＳDCのみが抽出されて、ＩＣ４０の第１の入力端
子４１に入力される。第１の入力端子４０に入力された
識別信号ＳDCは第１の比較回路４５および第２の比較回
路４６に入力される。
のクロマ信号入力端子２１を介して周波数３．５８ＭＨ
ｚのクロマ信号ＳC にＳ２規格で規定されたＤＣレベル
の識別信号ＳDCが重畳された重畳映像信号ＳCDC がロー
パスフィルタ３０に入力される。ローパスフィルタ３０
では、重畳映像信号ＳCDC からクロマ成分が除去され識
別信号ＳDCのみが抽出されて、ＩＣ４０の第１の入力端
子４１に入力される。第１の入力端子４０に入力された
識別信号ＳDCは第１の比較回路４５および第２の比較回
路４６に入力される。
【００３０】ここで入力映像信号がアスペクト比４：３
画像の信号である場合は、識別信号ＳDCレベルは０Ｖで
あることから、第１および第２の比較回路４５，４６の
出力信号Ｓ４５，Ｓ４６はローレベルで識別回路４７に
入力される。識別回路４７では、入力信号が共にローレ
ベルであることか、２ビット信号Ｓ４７ａ，Ｓ４７ｂが
ローレベルで出力され、出力回路４９を介し、識別結果
として図示しない次段の処理回路に出力される。
画像の信号である場合は、識別信号ＳDCレベルは０Ｖで
あることから、第１および第２の比較回路４５，４６の
出力信号Ｓ４５，Ｓ４６はローレベルで識別回路４７に
入力される。識別回路４７では、入力信号が共にローレ
ベルであることか、２ビット信号Ｓ４７ａ，Ｓ４７ｂが
ローレベルで出力され、出力回路４９を介し、識別結果
として図示しない次段の処理回路に出力される。
【００３１】なお、この場合、第１の入力端子４１から
はクロマ成分が除去されたＤＣ成分０Ｖのみの識別信号
が入力されることから、保護回路４３の負保護ダイオー
ド４３ｂがオンになる電圧を越えることがない。したが
って、負保護ダイオード４３ｂが導通するおそれがな
く、接地ラインＧＮＤもしくは端子近傍に他の素子から
電流が流れることがない。
はクロマ成分が除去されたＤＣ成分０Ｖのみの識別信号
が入力されることから、保護回路４３の負保護ダイオー
ド４３ｂがオンになる電圧を越えることがない。したが
って、負保護ダイオード４３ｂが導通するおそれがな
く、接地ラインＧＮＤもしくは端子近傍に他の素子から
電流が流れることがない。
【００３２】入力映像信号がアスペクト比４：３のレタ
ーボックス信号である場合は、識別信号ＳDCレベルは
１．４〜２．４Ｖであることから、第１および第２の比
較回路４５，４６の出力信号Ｓ４５，Ｓ４６はそれぞ
れ、ハイレベルとローレベルで識別回路４７に入力され
る。識別回路４７では、入力信号がハイレベルとローレ
ベルであることか、２ビット信号Ｓ４７ａがハイレベ
ル、Ｓ４７ｂがローレベルで出力され、出力回路４９を
介し、識別結果として図示しない次段の処理回路に出力
される。
ーボックス信号である場合は、識別信号ＳDCレベルは
１．４〜２．４Ｖであることから、第１および第２の比
較回路４５，４６の出力信号Ｓ４５，Ｓ４６はそれぞ
れ、ハイレベルとローレベルで識別回路４７に入力され
る。識別回路４７では、入力信号がハイレベルとローレ
ベルであることか、２ビット信号Ｓ４７ａがハイレベ
ル、Ｓ４７ｂがローレベルで出力され、出力回路４９を
介し、識別結果として図示しない次段の処理回路に出力
される。
【００３３】入力映像信号がアスペクト比１６：９画像
のスクイーズ信号である場合は、識別信号ＳDCレベルは
３．５〜５Ｖであることから、第１および第２の比較回
路４５，４６の出力信号Ｓ４５，Ｓ４６は共にハイレベ
ルで識別回路４７に入力される。識別回路４７では、入
力信号が共にハイレベルであることか、２ビット信号Ｓ
４７ａ，Ｓ４７ｂが共にハイレベルで出力され、出力回
路４９を介し、識別結果として図示しない次段の処理回
路に出力される。
のスクイーズ信号である場合は、識別信号ＳDCレベルは
３．５〜５Ｖであることから、第１および第２の比較回
路４５，４６の出力信号Ｓ４５，Ｓ４６は共にハイレベ
ルで識別回路４７に入力される。識別回路４７では、入
力信号が共にハイレベルであることか、２ビット信号Ｓ
４７ａ，Ｓ４７ｂが共にハイレベルで出力され、出力回
路４９を介し、識別結果として図示しない次段の処理回
路に出力される。
【００３４】以上説明したように、本実施形態によれ
ば、Ｓ２規格で規定されているように、クロマ信号に０
Ｖ，１．４〜２．４Ｖ，３．５Ｖ〜５Ｖの３つの電圧範
囲をとる識別信号ＳDCを重畳させた重畳映像信号ＳCDC
から、クロマ成分のみを除去して識別信号ＳDCのみをＩ
Ｃ４０の入力端子４１に入力させ、入力端子４１から入
力された識別信号ＳDCとあらかじめ設定した２つの基準
電圧Ｖｔｈ１，Ｖｔｈ２とを第１および第２の比較回路
４５，４６で比較し、これらの比較結果により識別回路
４７で画像形態を識別して出力するので、ＩＣ４０のラ
ッチアップ等の不具合の起きる可能性がなくなり、安定
した動作が可能となる。また、Ｓ２規格への対応をＩＣ
で行うことにより、基板面積の増大を防止でき、コスト
削減を図ることができる。
ば、Ｓ２規格で規定されているように、クロマ信号に０
Ｖ，１．４〜２．４Ｖ，３．５Ｖ〜５Ｖの３つの電圧範
囲をとる識別信号ＳDCを重畳させた重畳映像信号ＳCDC
から、クロマ成分のみを除去して識別信号ＳDCのみをＩ
Ｃ４０の入力端子４１に入力させ、入力端子４１から入
力された識別信号ＳDCとあらかじめ設定した２つの基準
電圧Ｖｔｈ１，Ｖｔｈ２とを第１および第２の比較回路
４５，４６で比較し、これらの比較結果により識別回路
４７で画像形態を識別して出力するので、ＩＣ４０のラ
ッチアップ等の不具合の起きる可能性がなくなり、安定
した動作が可能となる。また、Ｓ２規格への対応をＩＣ
で行うことにより、基板面積の増大を防止でき、コスト
削減を図ることができる。
【００３５】また、本実施形態では、Ｓ映像端子２０の
基準端子２５が接地ラインＧＮＤに接続されたか否か
で、Ｓ映像端子２０が接続状態にあるか否かを判別回路
４８で判別し、接続状態にあると判別した場合にのみ、
識別回路４７の出力を識別結果として出力する出力回路
４９を設けたでの、Ｓ２規格に基づく映像判別について
は、ＩＣのばらつきや電源電圧の変動に影響されず、安
定した判別結果を得ることができる。さらに、入力端子
がオープン状態になっていることによる判別結果が不安
定になるということを防止できる利点がある。
基準端子２５が接地ラインＧＮＤに接続されたか否か
で、Ｓ映像端子２０が接続状態にあるか否かを判別回路
４８で判別し、接続状態にあると判別した場合にのみ、
識別回路４７の出力を識別結果として出力する出力回路
４９を設けたでの、Ｓ２規格に基づく映像判別について
は、ＩＣのばらつきや電源電圧の変動に影響されず、安
定した判別結果を得ることができる。さらに、入力端子
がオープン状態になっていることによる判別結果が不安
定になるということを防止できる利点がある。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
ＩＣのラッチアップ等の不具合の起きる可能性がなくな
り、安定した動作が可能となる。また、Ｓ２規格への対
応をＩＣで行うことにより、基板面積の増大を防止で
き、コスト削減を図ることができる。また、Ｓ映像端子
の有無に判別については、ＩＣのばらつきや電源電圧の
変動に影響されず、安定した判別結果を得ることができ
る。さらに、Ｓ映像端子の有無を判別してその結果をＳ
２判別に用いるため、Ｓ２入力端子がオープン状態にな
っていることによる判別結果が不安定になるということ
を防止できる利点がある。
ＩＣのラッチアップ等の不具合の起きる可能性がなくな
り、安定した動作が可能となる。また、Ｓ２規格への対
応をＩＣで行うことにより、基板面積の増大を防止で
き、コスト削減を図ることができる。また、Ｓ映像端子
の有無に判別については、ＩＣのばらつきや電源電圧の
変動に影響されず、安定した判別結果を得ることができ
る。さらに、Ｓ映像端子の有無を判別してその結果をＳ
２判別に用いるため、Ｓ２入力端子がオープン状態にな
っていることによる判別結果が不安定になるということ
を防止できる利点がある。
【図１】本発明に係り映像信号識別回路の一実施形態を
示す回路図である。
示す回路図である。
【図２】Ｓ２規格によるクロマ信号と識別信号との関係
を説明するための図である。
を説明するための図である。
【図３】一般的はＩＣの入力保護回路を説明するための
図である。
図である。
２０…Ｓ映像端子、２１…クロマ（Ｃ）信号端子、２２
…輝度（Ｙ）信号端子、２３…クロマ信号接地端子、２
４…輝度信号接地端子、２５…基準端子、３０…ローパ
スフィルタ、３１…抵抗素子、３２…キャパシタ、４０
…ＩＣ、４１…第１の入力端子、４２…第２の入力端
子、４３…第１の入力端子側保護回路、４４…第２の入
力端子側保護回路、４５…第１の比較回路、４６…第２
の比較回路、４７…識別回路、４７…判別回路、４９…
出力回路、５０…第１の基準電圧源、５１…第２の基準
電圧源、５２…第３の基準電圧源。
…輝度（Ｙ）信号端子、２３…クロマ信号接地端子、２
４…輝度信号接地端子、２５…基準端子、３０…ローパ
スフィルタ、３１…抵抗素子、３２…キャパシタ、４０
…ＩＣ、４１…第１の入力端子、４２…第２の入力端
子、４３…第１の入力端子側保護回路、４４…第２の入
力端子側保護回路、４５…第１の比較回路、４６…第２
の比較回路、４７…識別回路、４７…判別回路、４９…
出力回路、５０…第１の基準電圧源、５１…第２の基準
電圧源、５２…第３の基準電圧源。
Claims (10)
- 【請求項１】 映像のクロマ信号に、複数の画像形態に
応じてレベルが規定された識別信号が重畳された重畳映
像信号から画像形態を識別する映像信号識別回路であっ
て、 上記重畳映像信号からクロマ成分を除去して識別信号の
みを抽出するフィルタと、 上記フィルタから出力された識別信号レベルとあらかじ
め設定した少なくとも一つの基準レベルとを比較する比
較手段と、 上記比較手段の比較結果に基づき入力された映像信号の
画像形態を識別する識別手段とを有する映像信号識別回
路。 - 【請求項２】 上記重畳映像信号の入力端子は、端子が
接続状態にあるときにのみ基準電位に保持される基準端
子を有し、クロマ端子が上記フィルタに接続されたＳ映
像端子であり、 さらに、上記Ｓ映像端子の基準端子の電位が基準電位で
あるか否かを判別し、基準電位であると判別した場合に
判別信号を出力する判別手段と、 上記判別回路の判別信号を入力したときにのみ、上記識
別手段の識別結果を次段の処理回路に出力する出力手段
とを有する請求項１記載の映像信号識別回路。 - 【請求項３】 上記識別信号の複数のレベルはＳ２規格
に基づく第１、第２および第３のレベルであり、 上記比較手段は、上記第１のレベルより大きく第２のレ
ベルより小さい第１の基準レベルと入力識別信号レベル
とを比較する第１の比較回路と、上記第２のレベルより
大きく第３のレベルより小さい第２の基準レベルと入力
識別信号レベルとを比較する第２の比較回路とを有し、 上記識別手段は、上記第１および第２の比較回路の比較
結果に基づき入力映像信号の画像形態を識別する請求項
１記載の映像信号識別回路。 - 【請求項４】 上記識別信号の複数のレベルはＳ２規格
に基づく第１、第２および第３のレベルであり、 上記比較手段は、上記第１のレベルより大きく第２のレ
ベルより小さい第１の基準レベルと入力識別信号レベル
とを比較する第１の比較回路と、上記第２のレベルより
大きく第３のレベルより小さい第２の基準レベルと入力
識別信号レベルとを比較する第２の比較回路とを有し、 上記識別手段は、上記第１および第２の比較回路の比較
結果に基づき入力映像信号の画像形態を識別する請求項
２記載の映像信号識別回路。 - 【請求項５】 上記比較手段および識別手段は集積回路
内に設けられ、 上記フィルタは、映像信号入力端子と上記集積回路の第
１の入力端子との間に設けられたローパスフィルタであ
る請求項１記載の映像信号識別回路。 - 【請求項６】 上記映像信号入力端子は、端子が接続状
態にあるときにのみ基準電位に保持される基準端子を有
するＳ映像端子であり、 上記Ｓ映像端子の基準端子が上記集積回路の第２の入力
端子に接続され、 さらに、上記集積回路内には、上記第２の入力端子から
入力される電位が基準電位であるか否かを判別し、基準
電位であると判別した場合に判別信号を出力する判別手
段と、 上記判別手段の判別信号を入力したときにのみ、上記識
別手段の識別結果を次段の処理回路に出力する出力手段
とを有する請求項５記載の映像信号識別回路。 - 【請求項７】 上記識別信号の複数のレベルはＳ２規格
に基づく第１、第２および第３のレベルであり、 上記比較手段は、上記第１のレベルより大きく第２のレ
ベルより小さい第１の基準レベルと入力識別信号レベル
とを比較する第１の比較回路と、上記第２のレベルより
大きく第３のレベルより小さい第２の基準レベルと入力
識別信号レベルとを比較する第２の比較回路とを有し、 上記識別手段は、上記第１および第２の比較回路の比較
結果に基づき入力映像信号の画像形態を識別する請求項
５記載の映像信号識別回路。 - 【請求項８】 上記識別信号の複数のレベルはＳ２規格
に基づく第１、第２および第３のレベルであり、 上記比較手段は、上記第１のレベルより大きく第２のレ
ベルより小さい第１の基準レベルと入力識別信号レベル
とを比較する第１の比較回路と、上記第２のレベルより
大きく第３のレベルより小さい第２の基準レベルと入力
識別信号レベルとを比較する第２の比較回路とを有し、 上記識別手段は、上記第１および第２の比較回路の比較
結果に基づき入力映像信号の画像形態を識別する請求項
６記載の映像信号識別回路。 - 【請求項９】 上記集積回路内には、第１の入力端子と
上記比較手段との間に入力保護回路が設けられている請
求項７記載の映像信号識別回路。 - 【請求項１０】 上記集積回路内には、第１の入力端子
と上記比較手段との間、並びに上記第２の入力端子と判
別手段との間に入力保護回路が設けられている請求項８
記載の映像信号識別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28669596A JPH10136387A (ja) | 1996-10-29 | 1996-10-29 | 映像信号識別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28669596A JPH10136387A (ja) | 1996-10-29 | 1996-10-29 | 映像信号識別回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10136387A true JPH10136387A (ja) | 1998-05-22 |
Family
ID=17707793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28669596A Pending JPH10136387A (ja) | 1996-10-29 | 1996-10-29 | 映像信号識別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10136387A (ja) |
-
1996
- 1996-10-29 JP JP28669596A patent/JPH10136387A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7429242B2 (en) | Electronic endoscope apparatus and signal processing apparatus having detachable option substrate | |
| JPH11317666A (ja) | デジタル自動利得制御回路 | |
| JP3540110B2 (ja) | 多重ビデオ入力クランプ配置 | |
| KR100263951B1 (ko) | 상호 연결 시스템용 장치 | |
| JPH10136387A (ja) | 映像信号識別回路 | |
| JPS6295800A (ja) | 集積回路用制御方法及び装置 | |
| EP0565170A2 (en) | Apparatus for use in a system for interconnecting appliances | |
| US20070229119A1 (en) | Comparator circuit | |
| JPH06225313A (ja) | テレビジョン方式を識別する回路 | |
| JPH06232744A (ja) | 信号処理装置 | |
| EP0334351A2 (en) | Video signal processing circuit and an insertion circuit utilized therein | |
| JPH0823478A (ja) | 固体撮像装置の出力回路 | |
| JP2568453B2 (ja) | スーパーインポーズ装置 | |
| US7176985B2 (en) | Clamping circuit for video signals | |
| MXPA02008673A (es) | Conmutacion extendida de senales de video/video-s mediante un aparato auto-detector disenado para iniciar la conmutacion de un tipo diferente de senal de video y aparato para imitar un tipo de senal por otro tipo de senal para iniciar la conmutacion. | |
| JP2814545B2 (ja) | Ｃｃｄイメージセンサ用クランプ回路 | |
| KR950007064Y1 (ko) | 디지탈 텔레비젼 수상기에 있어서 히스테리시스를 갖는 칼라킬러회로 | |
| KR960012600B1 (ko) | 색차신호의 클램프 보정회로 | |
| JPS63318889A (ja) | ホワイトバランス検出回路 | |
| JPH04290383A (ja) | 同期信号検出回路 | |
| KR100404581B1 (ko) | 동기신호 생성회로 | |
| JPS62122381A (ja) | ス−パ−インポ−ズ回路 | |
| JPH0444471A (ja) | クランプ回路 | |
| JP3076992B2 (ja) | テレビジョン受像機のｃｃｄ・コム判別回路 | |
| JP2002094830A (ja) | 映像信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040812 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20041019 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20050517 Free format text: JAPANESE INTERMEDIATE CODE: A02 |