JPH10136149A - 受光装置信号に対するオフセット除去及び空間周波数帯域フィルタリング回路及び方法 - Google Patents

Abstract

(57)【要約】 【課題】製造起因のデバイスばらつき、及び光電素子信
号の多数画素パターン発生及び／又は処理により生じる
エラーに低感受性の受光装置及び方法を提供すること。 【解決手段】読出しとリセット間で周期的に切換えられ
る差動回路に、オフセット補正を与える方法であって、
差動回路は、第１及び第２の入力と、出力電圧状態が入
力での電圧状態に応答する出力を備え、リセット動作の
少なくとも幾つかに対して実行される方法において、読
出しからリセットへの切換時、第１の入力を第２の入力
に接続し、また出力を定電圧電源に接続し、リセットの
第１時間セグメントの後に、上記電源から出力を切断す
ることにより、出力が定電圧状態から自由に浮動する、
リセットの第２の時間セグメントを開始し、第２時間セ
グメント間に出力での電圧状態シフトに応答して、オフ
セット補正信号を形成するステップを含む方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に、信号転送
回路に関し、とりわけ、受光装置アレイからの個々の信
号を計算回路に転送するための回路構成に関する。

【０００２】

【従来の技術】さまざまな用途において、ある表面を横
切る装置経路を正確に判定することが重要である。例え
ば、走査原稿の画像の忠実な再現を獲得すべき場合、原
稿に沿った走査装置の走行に関する正確な情報がなけれ
ばならない。一般に、スキャナによって得られる捕捉画
像は、デジタル・フォーマットでメモリに記憶される画
素データ列である。歪みのない画像には、画素データ列
への原稿画像の忠実なマッピングが必要とされる。

【０００３】本発明の譲受人に譲渡された、Ertel 他に
対する米国特許第5,149,980 号に記載されているところ
では、相互相関関数を用いて、所定の方向への原稿と光
電素子アレイとの間の相対移動が判定される。該特許に
言及されているところによれば、１次元手法を拡張し
て、原稿と光電素子アレイとの間の２次元相対移動を判
定し、それにより、２次元平面における並進、回転、及
び変倍が追跡可能となる。

【０００４】Ertel 他に対する特許に記載されていると
ころによれば、光センサ・アレイを用いて、原稿のある
形態の「識別特性」が収集される。この識別特性は、原
稿の表面質感または他の光学特徴を照射して、画像形成
することによって得ることができる。光強度は、表面質
感の変化に伴いピクセル毎に変動する。原稿の表面の相
互相関画像によって、アレイと原稿との間の相対移動を
突き止めることが可能である。

【０００５】

【発明が解決しようとする課題】Ertel 他によって解説
されているようなシステムの設計に関する厳密な要素
は、原稿の識別特性を確実に判定するのに十分な高レベ
ルに、各光電素子のＳ／Ｎ比を維持する回路である。信
号が、白紙の紙質のわずかな変化の結果として、画素か
ら画素への反射率の差である場合、反射率の変化は、約
６パーセントになる可能性がある。サンプル速度目標、
及び可能性のある後続の信号平均化量を考慮すると、有
効な情報を得ようとすれば、信号におけるノイズ条件
は、紙反射率変動信号の６パーセント未満でなければな
らない。

【０００６】従って、ノイズは、受光装置アレイにおけ
る光電素子からの信号に処理を加える上での問題の１つ
である。別の問題は、製造段階で導入される、処理回路
の性能のばらつきである。電気的に並列な転送回路の性
能がばらつくと、ある画素から他の画素への反射率の差
の計算に頼る動作は、エラーを被りやすい。理想的に
は、信号転送回路の性能のばらつきに起因した画素間の
信号差がなく、そのため、画素信号間の差が、光電素子
における受光の差だけに帰属する。しかし、回路デバイ
スには、そのデバイスが、同じ製造プロセスによって形
成された場合であっても、性能にばらつきがある。

【０００７】更に他の問題には、画素の１つ近傍におけ
る画素間では一貫しているが、画素近傍同志の間では異
なるような、画像に影響を及ぼす考慮事項が存在する場
合に、画像形成される表面に関する有効な情報を確実に
得ることが含まれる。例えば、照射光学装置によって、
画像形成すべき表面の、近傍間における照度変動を一貫
させることができる。不均一な照度は、人為物を生じさ
せることになる。一貫した局所的パターンの他の例とし
て、光電素子アレイの一部が、暗い背景を有する表面領
域に向けられており、一方、光電素子の残りの部分は、
表面の陰影のない領域に向けられているパターンがあ
る。

【０００８】従って、本発明の目的は、製造段階で導入
されるデバイスのばらつきにより、また光電素子信号の
多数画素パターン発生及び／又は処理により生じるエラ
ーに対する感受性を低減した、受光装置配列に接続する
ための転送回路を提供することである。

【０００９】

【課題を解決するための手段】上記目的は、本発明の１
つの実施例の場合、周期的オフセット補正を受けて、転
送増幅器間における性能の差に対して信号処理の感受性
を低減する、並列転送増幅器を含む、光電素子アレイか
ら計算回路に信号を転送するための回路及び方法により
達成される。

【００１０】上記目的は、本発明の他の実施例の場合、
光電素子アレイにおける光受信の多数光電素子パターン
のような人為物の影響を抑制する空間周波数帯域フィル
タリング増幅器を含む、信号転送回路によって達成され
る。

【００１１】以下の開示において、「ＤＣ除去」という
用語は、空間周波数帯域フィルタリングを表すための簡
略用語として用いられる。ここで理解されたいのは、本
明細書で用いるような「ＤＣ除去」という用語には、Ｄ
Ｃ空間成分の除去だけでなく、低周波数と高周波数の一
方または両方における、空間周波数成分の除去も又包含
される、ということである。

【００１２】転送増幅器レベルにおいて、読み出しモー
ドの場合、各転送増幅器は第１の入力を有し、これは、
光電素子で受けた光を表す信号を受信するように接続さ
れる。アレイ内の光電素子は、列と行をなすように配列
され、特定の列における光電素子は、特定の転送増幅器
の第１の入力に順次接続されるが、これは厳密ではな
い。各転送増幅器は、基準電圧源（例えば、１．７５ボ
ルト）に接続される第２の入力を有する。転送増幅器
は、差動回路として機能するので、出力は、第１と第２
の入力における電圧状態間の差に応答することになる。
しかし、読み出し期間の間のリセット期間時には、第１
と第２の入力は、両方とも、基準電圧源に接続される。
さらに、転送増幅器の出力は、瞬間的にリセット電圧源
（例えば、３．２５ボルト）に接続される。オフセット
低減回路が設けられて、出力がリセット電圧源から切断
された後に、リセット電圧と出力での電圧状態との間の
電圧差の検出に応答して、オフセット調整信号が発生さ
れる。このようにして、調整信号を問題となる転送増幅
器に加えることによって、その転送増幅器と他の転送増
幅器との間における性能差を低減、又は削除することが
可能になる。

【００１３】オフセット調整型の転送増幅器の利点は、
デバイス間のばらつき及び１／ｆノイズの影響が考慮さ
れるという点にある。アレイ全体を読み出すためのサイ
クル時間は、５０μｓ程度である。高回路密度と共に低
電力動作を達成するためには、ＣＭＯＳ回路が望ましい
が、仮に１／ｆノイズが抑制されないとすれば、こうし
たノイズによって、増幅器の出力に大幅な揺らぎを生じ
る可能性がある。本発明の他の利点は、各転送増幅器に
は、オフセット調整信号を格納するサンプル／ホールド
構成が含まれているため、各転送増幅器に必要なのは、
周期的にリフレッシュされることだけとなる点にある。
従って、オフセット調整信号を決める単一回路を全ての
転送増幅器に用いることが可能になる。光電素子信号読
み出し間における期間を延長することなく、周期的なリ
フレッシュを実現するタイミング・シーケンスが規定さ
れる。

【００１４】各転送増幅器には、サンプル／ホールド構
成が含まれているので、転送増幅器は３つの動作モード
を備えている。読み出しモードの場合、第２の入力が基
準電圧源に接続され、一方、第１の入力が光電素子に接
続される。結果として、電荷が、動作上関連する積分コ
ンデンサに転送される。増幅器出力電圧は、次いで、下
流の処理回路に供給される。内部のサンプル／ホールド
構成によって、オフセット補正が施される。第２の動作
モードは、受動リセット・モードである。オフセット調
整信号が更新されないので、このリセットは「受動」で
ある。第１の能動オフセット調整動作が実行されるま
で、受動リセット・モードは低品質である。受動リセッ
ト・モードの場合、転送増幅器の２つの入力が互いに接
続され、その出力は、リセット電圧源に接続されたまま
である。第３の動作モードは、能動リセット・モードで
ある。受動リセット・モードのように、転送増幅器の２
つの入力が基準電圧源に接続される。しかし、その出力
は、瞬間的にリセット電圧源に接続されるだけである。
出力は、切断されると、オフセット調整回路に接続さ
れ、適正なオフセット調整信号が決定されて、次の能動
リセット動作まで、サンプル／ホールド構成によって記
憶される。

【００１５】オフセット調整信号の周期的更新の間に、
各転送増幅器は、交互に読み出しモードと受動リセット
・モードになる。１／ｆオフセット・ドリフト成分は、
十分に低速のため、光電素子アレイの各８番目の読み出
し後の更新でも、十分な速度である。

【００１６】前記のように、本発明には、多数光電素子
光パターン、及び他の人為物を抑制するＤＣ除去増幅器
も含まれている。ＤＣ除去増幅器によって、転送増幅器
の出力から、低周波数と高周波数の両方の空間周波数成
分が除去される。ＤＣ除去増幅器と転送増幅器は、１対
１の対応とすることができる。各ＤＣ除去増幅器には、
特定の光電素子から問題となる信号を受信するように接
続された、一次入力が含まれている。各ＤＣ除去増幅器
には、特定の光電素子に近接した光電素子から出力信号
を受信するように接続された、少なくとも１つの二次入
力も含まれている。要するに、二次入力の平均化が行わ
れて、結果得られる平均値が一次入力から減算される。
ＤＣ除去増幅器は、低空間周波数成分を除去する以外
に、画素間隔の２倍に相当する周波数において固有の低
域通過特性を備えている。従って、ＤＣ除去増幅器は、
本質的に帯域通過特性を備えている。帯域通過特性の固
有の低域通過要素は、平均化の前に、二次入力を異なる
重み係数で乗算することによって修正することが可能で
ある。重み係数は、正または負の数となり得る。

【００１７】ＤＣ除去増幅器は、第１と第２の差動セル
から形成され、第２の差動セルは、その出力からその入
力への負帰還ループを備えている。第２の差動セルは
又、下流の差動動作を容易にする中間範囲の電圧を確立
するために、ＤＣ入力も備える。本発明にとって不可欠
ではないが、ＤＣ除去増幅器が、オフセット補正を含む
こともでき、またスイッチング・ネットワークを含むこ
ともでき、これによりユーザが、入力をＤＣ除去増幅器
に切り換えたり、又は増幅器の動作をテスト・モードに
設定したりすることが可能となる。

【００１８】

【発明の実施の形態】図１を参照すると、原稿１４に沿
った曲がりくねった経路１２を辿った、携帯用手持ち式
走査装置１０が示されている。原稿は、１枚の紙とする
こともできるが、本発明は、他の画像を保持する基体に
用いることもできる。手持ち式走査装置を利用する場
合、紙の繊維といった固有の構造特徴の位置を追跡し
て、結果得られる位置情報を利用して、画像データを修
正することができる。しかしながら、本発明は、他の用
途でも利用することができる。

【００１９】走査装置１０は、自立式で、バッテリで動
作することが望ましい。しかし、該装置には、外部電
源、あるいは、コンピュータ又はネットワークのデータ
・ポートに対する接続部を含めることもできる。この走
査装置には、画像ディスプレイ１６が含まれている。該
ディスプレイによって、捕捉した画像をほぼ瞬時に見る
ことが可能になる。ただしディスプレイは、不可欠では
ない。

【００２０】走査装置１０は、３つの自由度を可能に
し、その２つは並進であり、１つは回転である。第１の
自由度は、原稿１４に沿った横への移動（Ｘ軸移動）で
ある。第２の自由度は、原稿に沿った上下方向の移動
（Ｙ軸移動）である。第３の自由度は、原稿１４のエッ
ジに対して、画像センサ素子の線形アレイが回転不整合
（Ｚ軸移動の結果としてのθ不整合）となるように、該
装置を動作させる能力である。すなわち、必ずしも画像
形成素子の線形アレイを装置の並進方向と垂直に維持す
る必要はない。

【００２１】次に、図１及び２を参照すると、走査装置
１０の底側１８には、原稿１４と撮像センサ２２の間の
適切な接触を維持する際に手助けとなる、枢動部材２０
が含まれている。航行センサ２４及び２６が、撮像セン
サの対向端に配置されている。航行センサは枢動部材に
装着されているので、航行センサは撮像センサに対して
固定位置にある。

【００２２】物理的に小型化にするために、撮像センサ
２２は、接触式の画像形成装置が望ましいが、小型化が
それほど問題でない、又は更に小さい画像が所望される
用途の場合、投射光学装置を用いたセンサを使用するこ
ともでき、これは倍率が１未満である。接触式の画像形
成装置は、一般に、日本板硝子社の米国連邦登録商標で
あるＳＥＬＦＯＣの商標名で販売されているレンズを使
用する。あまり慣用的ではないが、結像レンズを用いず
に、光源のインターリーブ型アレイ素子と近接センサを
利用して、接触式の画像形成をなすことが可能である。
走査用途のための慣用的な撮像センサを用いることもで
きる。撮像センサは、やはり照明光源、照明光学装置、
及び像伝送光学装置を含む１つのユニットの一部とする
こともできる。

【００２３】図１には、４つと何分の１かの帯状部分、
すなわち原稿１４を横切る側方パスからなる、曲がりく
ねった経路１２が示されている。大部分の用途にとって
有効な撮像センサ２２は、２５ｍｍ〜１００ｍｍの範囲
内の長さを有する。帯状部分には、重複した領域が含ま
れるべきであり、その結果、ステッチ・プロセスを利用
して、被走査原稿の忠実な再現を得ることができる。

【００２４】航行センサ 走査装置１０には、少なくとも１つの航行センサ２４又
は２６が含まれている。好適な実施例の場合、該装置に
は、１対の航行センサが含まれ、これらのセンサは、撮
像センサ２２の対向端に配置される。互いに直交して装
着される光電素子の１次元アレイを利用することができ
るが、更に好適な実施例の場合、各航行センサは、光電
素子の２次元アレイである。航行センサ２４及び２６を
用いて、原稿に対する走査装置１０の移動が追跡され
る。

【００２５】各航行センサは、読み出し及び信号処理回
路を含む集積回路基板に形成される、光電素子のアレイ
である。４０μｍの画素距離の範囲にわたって必要な位
置精度は、２．０μｍである。非常に高い位置精度に
は、素子間で十分に異なる信号を獲得するために、長さ
数十ミクロン以下の個別の光電素子が必要になる。好適
な実施例の場合、紙の原稿１４上で所望される画素サイ
ズは、４０μｍであり、画像形成光学装置によって、
１．５の倍率が得られるので、航行センサ２４及び２６
の受光素子は、６０μｍ×６０μｍになる。光学倍率が
大きくなると、より大きい画素の利用が可能になる。し
かし、必要とされるシリコンの総面積、従って、アレイ
のコストを最小限に抑えるためには、性能目標に合うよ
うに、画素サイズをできるだけ小さく保つことが望まし
い。各航行センサは、６４個の列と３２個の行を備えた
アレイとすることができる。しかし、これらの数字のど
れも、本発明にとって重要なものではない。

【００２６】航行センサ２４及び２６の動作時、所望の
信号は、原稿１４の表面に沿った変化によって生じる、
画素間の反射率の差である。表面変化が、白紙に沿った
紙質の変化である場合、反射率は、白紙の基本反射率の
約６パーセントだけしか変動しない。従って、以下で説
明するような回路は、ノイズを最小限に抑え、電圧安定
性を確保するように設計しなければならない。

【００２７】図３は、単一の集積回路チップに形成され
る回路のブロック図である。このチップは、２次元画像
を捕捉して処理を施し、それにより不図示の外部コント
ローラに相互相関情報を供給するように設計された、ア
ナログ信号処理チップである。上記の実施例の場合、コ
ントローラは、画像相互相関値を用いて、Ｘ−Ｙ位置情
報を導出する。次に、Ｘ−Ｙ位置情報を用いて、図２の
撮像センサ２２を利用して収集した画像データから、線
形画像が正確に再構成される。

【００２８】図３の実施例の場合、航行センサ２４は、
３２個の行と６８個の列を光電素子を備えたアレイであ
る。アレイをなす６８個の列転送増幅器１７によって、
航行センサ２４から、アレイをなす６４個のＤＣ除去回
路１９に、行から行へというように信号が転送される。
低コストの画像捕捉システムの場合、撮像すべき全体領
域にわたって完全に一定した光強度で、目標領域を照射
するのは困難である。均一な照射を行う能力は、光学装
置及び光源のコストに比例する場合が多い。さらに、慣
用的な集積型光センサのセル毎の較正がなければ、集積
回路処理技術の制限の結果として、ある程度の感度のば
らつきが生じることになる。図３のアナログ信号処理チ
ップが用いられる航行システムの場合、入射画像と、撮
像アレイに対して異なる位置で以前に捕捉された画像と
の間で、相互相関を計算する必要がある。照度及び光電
素子感度にばらつきがあると、相関信号が劣化すること
になる。従って、図３の空間ＤＣ除去回路１９は、相関
信号の完全性を維持し、同時に、システムのコストを比
較的低く抑えるように設計されている。別様であれば相
関信号を損なうことになる、照度及び光電素子感度にお
ける低い空間周波数の変化が、航行画像から除去され
る。さらに、ＤＣ除去回路には、固有の低域通過特性も
備わっている。計算アレイ２１は、ＤＣ除去回路１９か
らデータを受信し、該データの局所的な差分計算を実施
した後、チップ内蔵でないコントローラに相互相関出力
２３を転送する。また、図３には、チップの各種構成要
素のための制御論理の供給源２５も示されている。

【００２９】光電素子回路 図４は、光電素子回路の概略図である。図５は、光電素
子対の更に詳細な回路図である。入射光は、サンプル期
間中に積分される電流へと変換される。記憶値は、処理
シーケンスにおける次のステップに利用することができ
るように、周期的に読み出される。積分サイクルの開始
時に、図４におけるリセット・スイッチ２８が「オン」
になり、瞬間的に積分コンデンサ３０を３．２５ボルト
にリセットする。図５に示すように、リセット・スイッ
チ２８は、ｐチャネル・トランジスタであり、第１のリ
セット線３２を介してトランジスタのゲートに論理低を
加えることによって「オン」となる。フォトダイオード
３４によって発生する光電流は、ＰＮＰトランジスタ３
６によって増幅される。フォトダイオード及びトランジ
スタは、寄生容量３８と共に、光電素子４０を規定す
る。増幅された光電流は、トランジスタ５２を介して、
１．７５ボルトのレベルに向かう下方へと積分コンデン
サ３０を充電する。サンプル期間の終了時には、読み出
しスイッチ４２が「オン」になり、記憶値が、読み出し
線４４に沿って転送増幅器４６に出力される。図５に示
すように、読み出しスイッチは、ｎチャネル・トランジ
スタであり、読み出し制御線４８によって制御される。

【００３０】光電素子４０のフォトダイオード３４は、
光子の受容に応答して電流を発生する。フォトダイオー
ドは、ＰＮＰトランジスタ３６のベースに接続されてい
る。フォトダイオードは、トランジスタがフォトトラン
ジスタになるように、トランジスタのベース／コレクタ
部分とすることができる。逆バイアスのダイオードは、
０．１６ｐＦである寄生容量３８を有する。３２×６８
の光電素子アレイがある上記の実施例の場合、フォトダ
イオードにおける光電力は、１．１ｎＷに決定されてい
る。この結果、ダイオード電流源に０．６ｎＡの電流が
生じることになる。電流レベルが低いので増幅が必要に
なるが、これは、表面質感が、関心事の画像である用途
の場合に、ベース光電流の約６パーセントにしかすぎな
い光変動信号によって、ノイズと区別するのに十分な電
圧差が生成されるのを保証するためである。

【００３１】光電素子４０のＰＮＰトランジスタ３６に
よって、光電流が増幅される。トランジスタによって増
幅されると、積分コンデンサの利用が可能になり、光電
素子間の再現性が促進される。増幅されなければ、フォ
トダイオード３４からの小電流で、２ボルトの振れ幅を
得るためには、積分器として、例えば１０ｆＦといった
極めて小さいコンデンサが必要になる。これは、寄生容
量のため、素子毎に再現するのが困難であろう。ダイオ
ードから基板ＰＮＰデバイスに光電素子のレイアウトを
変更するのが、電流を増幅させるのに好都合な方法であ
る。１８の電流増幅率値によって、出力エミッタ電流が
１１．４ｎＡに増大される。従って、０．２０ｐＦの積
分コンデンサを用いることが可能になる。これにより、
再現性が促進されるが、余分な領域を必要とするほど大
きくはならない。

【００３２】図４の回路に関する問題は、電流増幅率従
属性が、直接的に出力電流の決定に、従って積分コンデ
ンサ電圧の決定に係わるということである。しかし、テ
ストの結果明らかになったのは、ユニット間におけるデ
バイスの整合が良好であるため、電流増幅率従属性の影
響は微小であった。

【００３３】サーボ回路が、３つのＭＯＳトランジスタ
５０、５２、及び５４によって形成される。３つのＭＯ
Ｓトランジスタは、フォトトランジスタ３６の出力用の
共通ゲート段５２を備えた増幅器を形成する。光電素子
４０に発生した電流を積分コンデンサ３０に適正に転送
できるようにするため、フォトダイオードの逆電圧（す
なわち、トランジスタのベース電圧）は、ほぼ一定のレ
ベルに保たれなければならない。ベース・ノード５６に
おける電圧のシフトが可能になると、光電流は、基板Ｐ
ＮＰトランジスタ３６によって増幅される電流を供給す
るのではなく、ダイオードの寄生容量３８、又はトラン
ジスタのベース・コレクタ容量を充電及び放電する際
に、少なくとも部分的に消費されることになる。

【００３４】ノード５６におけるトランジスタ・ベース
電圧は、３つのトランジスタ５０、５２、及、５４によ
ってほぼ一定のレベルに保たれる。所望の動作を実現す
るのに不可欠ではないが、図４及び５の実施例の場合、
実質的に一定の電圧レベルは、コレクタ・ノード５８で
のＡＶＳＳを超えるＮＭＯＳしきい値レベルにほぼ等し
い。３つのＭＯＳトランジスタは、ＰＮＰトランジスタ
のエミッタ・ノード６２に対するソース・フォロワとし
て機能するトランジスタ５２によって、負帰還ループと
して動作する。従って、ベース電圧は、トランジスタの
エミッタ電圧によって制御される。これが可能な理由
は、ベース電圧、すなわちコンデンサ３０におけるフォ
トダイオード出力が、非常に高いインピーダンス・レベ
ルを有するためである。トランジスタ５２は、共通ゲー
ト段として機能し、これには追加の利点として、ＰＨＴ
Ｏ１ノード６４の電圧揺動から、トランジスタのエミッ
タ・ノード６２とベース・ノード５６をさらに分離す
る、という利点がある。

【００３５】次に、図４、５、及び６を参照すると、リ
セット期間の間、ＰＨＴＯ１ノード６４における出力電
圧は、リセット・スイッチング・トランジスタ２８によ
って３．２５ボルト、すなわちＶＢＢ１に保持される。
スイッチング・トランジスタを電気的に「オン」にする
と、ＣＧＮ１ノード６６は、約２．６ボルトに保持さ
れ、エミッタ・ノード６２は、約１．４ボルトに保持さ
れる。ノード５６におけるベース電圧は、１．０ボルト
に近い。

【００３６】問題となる媒体を照射する光源が「オン」
になると、約０．６ｎＡの光電流が、トランジスタ３６
のベースからＡＶＳＳに接続されたコレクタ・ノード５
８に流れる。図６のタイミング・シーケンスの開始から
７．０μｓの時点において、第１のリセット線３２、す
なわちＲＳＴ１Ｂにおけるリセット信号が論理的に高に
移行され、それにより、リセット・スイッチ２８が「オ
フ」になる。結果として、フォトトランジスタ３６のエ
ミッタ電流が、第２のｎチャネル・トランジスタ７０と
並列の第１のｎチャネル・トランジスタ６８のゲート・
チャネル間容量によって形成される容量構造から引き出
されるにつれて、ＰＨＴＯ１ノード６４の出力が、直線
的にランプ状で低下する。図５のトランジスタ６８及び
７０は、図４における積分コンデンサ３０によって表さ
れる。問題となる電圧の範囲は、３．２５ボルト〜１．
７５ボルトである。従って、第１と第２のｎチャネル・
トランジスタ６８及び７０のゲートは、デバイスのゲー
ト・チャネル間容量が、デバイスのしきい値レベルを超
えるのに十分高く保持される。

【００３７】リセット・スイッチ２８が「オフ」である
積分時間中、エミッタ・ノード６２とベース・ノード５
６における電圧は、上述の負帰還ループによって安定化
された状態のままである。ベース・ノードの電圧は、約
２ｍＶの範囲内にとどまる。

【００３８】このシミュレーション実行のため、積分時
間の約２０マイクロ秒後に、読み出し制御線４８によっ
て、正に向かうゲート・パルスがトランジスタ４２に加
えられて、読み出しスイッチ４２が「オン」になる。正
のゲート・パルスは、約２００ｎｓ間持続する。転送増
幅器４６の動作によって、ＰＨＴＯ１ノード６４が１．
７５ボルトに引き下げられる。これにより、転送増幅器
において図４の積分コンデンサ３０からコンデンサ７２
への信号の転送が実現する。転送プロセスが終結する
と、読み出し制御線４８は論理低に戻され、第１のリセ
ット・線３２も論理低になる。これにより、リセット・
スイッチ２８が「オン」になり、ＰＨＴＯ１ノード６４
が引き上げられて、３．２５ボルトに戻される。

【００３９】電荷転送 図４を参照して、特定の列転送増幅器４６の基本動作に
ついて説明する。転送増幅器が読み出しモードにない場
合、読み出し線４４は、増幅器の第２の入力７４に対し
て分路される。すなわち、２つの入力が、１．７５ボル
トに保持される。同時に、出力線１０８が、第２の定電
圧源に接続される。重要ではないが、出力線１０８にお
ける電圧は３．２５ボルトである。積分コンデンサ３０
も、リセット・スイッチ２８によって３．２５ボルトに
接続される。

【００４０】図４及び５を参照すると、リセット・スイ
ッチ２８が開放されると、積分コンデンサ３０における
電荷が、光電素子４０において発生する光電流に依存し
て変動することになる。約４０μｓの積分期間の後、転
送増幅器の第１の入力線７６と出力線１０８が、それぞ
れ、１．７５ボルトと３．２５ボルトの定電圧源から切
断される。読み出しスイッチ４２を「オン」にして、積
分コンデンサ３０を第１の入力線７６に接続すると、正
の摂動が、転送増幅器の第１の入力線において受信され
る。増幅器の出力は負に移行し、それにより電荷が、転
送コンデンサ７２を介して読み出し線４４から引き出さ
れ、電圧値が１．７５ボルトに戻される。これは、増幅
器の利得によって生じる。電荷は保存されるので、積分
コンデンサ３０を、その最終積分値から第２の入力線７
４の電位、すなわち１．７５ボルトにするのに必要な電
荷量が、積分コンデンサ３０から転送コンデンサ７２に
引き出される。積分及び電荷転送の動作を左右する式
は、次の通りである。

【００４１】out＝V_out−［（V_cap−I_ph（β＋１）T_int
／C_int）−V_bott］C_int／C_tran ここで、out は、転送動作の終了時における転送増幅器
の出力電圧であり、V_outは、出力線１０８における開始
電圧（すなわち、３．２５ボルト）であり、V_capは、積
分コンデンサ用の開始電圧（すなわち、３．２５ボル
ト）であり、I_ph は、フォトダイオード電流（すなわ
ち、０．６ｎＡ）であり、βは、フォトトランジスタ３
６の電流増幅率（すなわち１８）であり、T_intは、受光
装置のための積分時間（すなわち、４０μｓ）であり、
C_intは、積分コンデンサの値（すなわち、０．２ｐＦ）
であり、V_bott は、転送増幅器の第２の入力７４におけ
るバイアス値（すなわち、１．７５ボルト）であり、C
_tran は、転送コンデンサの値（すなわち、０．４ｐ
Ｆ）である。

【００４２】前記のように、図３の計算アレイ２１の演
算は、相関演算である。相関演算の初期部分を考える
と、２つの最も近接した光電素子の信号間における差の
減算が行われる。データの正確な解釈には、計算アレイ
に対する入力信号が、受光装置アレイ２４の様々な光電
素子で受ける光の照度の差に強く依存することが必要に
なる。従って、デバイスの製造段階での差に起因するデ
バイスの不整合によって、精度が悪くなる。さらに、光
電素子の積分時間が４０μｓであり、アレイ全体の読み
出しには、５０μｓ程度のサイクル時間を要する。高い
回路密度と共に小電力動作を実現するには、ＣＭＯＳ回
路が望ましいので、１／ｆノイズも問題になる。解析に
よって、転送増幅器４６のオフセットにおけるドリフト
が、この時間フレーム中に生じやすいことが明らかにな
った。従って、列転送増幅器の全てを実質的に同じオフ
セット値に整合させるメカニズムによって、後続の処理
動作を更に正確にすることが可能になる。結果として、
以下で説明するが、オフセット制御動作がもたらされ
る。

【００４３】オフセット補償 次に図７を参照すると、列転送増幅器４６が示されてお
り、これは、４つのトランジスタ素子７８、８０、８
２、及び８４によって、選択的に共に分路される第１の
入力７４と第２の入力７６を備える。これらのトランジ
スタのうちの２つはスイッチとして機能し、一方、他の
２つは、ある程度の電荷注入補償を与える。トランジス
タ素子のスイッチングは、ＴＲＮＲＳＴ線８６における
信号によって制御される。線８６上の信号が論理高の場
合、入力７４及び７６は、両方とも、ＶＢＢ３線８８を
介して定電圧源に接続される。上例の場合、ＶＢＢ３電
圧は、１．７５ボルトである。インバータ１１０及び１
１２が、トランジスタ７８−８４に適正な信号レベルを
供給する。

【００４４】列転送増幅器４６が読み出し動作間にある
場合、線８６上の信号によって、転送増幅器はリセット
・モードになる。転送リセット信号によって、入力７４
及び７６が共に接続され、同時に、出力線１０８が線１
１４を介してＶＢＢ２の電源に接続される。４つのトラ
ンジスタ素子からなる第２のバンク１１６が、出力線１
０８とＶＢＢ２の電源を接続又は切断するために、ＴＲ
ＮＲＳＴ線８６上の転送リセット信号によって制御され
る。上記の実施例の場合、ＶＢＢ２電圧は３．２５ボル
トである。入力電圧及び出力電圧の選択によって、出力
電圧を、後続段のために、動作電源電圧のほぼ中間範囲
に中心決めすることが保証される。トランジスタ素子の
第２のバンク１１６内において、素子のうちの２つは、
電荷注入補償を実現するために設けられている。

【００４５】４つのトランジスタ素子からなる第３のバ
ンク１１８が、転送増幅器４６の出力線１０８を読み出
し帰還線１２０に選択的に接続するために含まれてい
る。第３のバンク１１８及び読み出し帰還線１２０は、
オフセット調整ループの一部を形成する。やはり、その
バンク内のトランジスタのうちの２つは、電荷注入補償
のためだけに設けられている。複数のゲート１２２、１
２４、１２６、及び１２８と、クロック装置１３０が、
第２のバンク１１６及び第３のバンク１１８の適正な動
作を与えるように接続される。これらのデバイスは、そ
れぞれ、慣用的な仕方で動作するものであり、当業者に
は明らかなように、他の慣用的な回路に簡単に置き換え
ることもできる。

【００４６】転送増幅器４６がリセット・モードにある
場合、２つの入力７４及び７６は、トランジスタ７８−
８４の第１のバンクによって、１．７５ボルトに接続さ
れ、また出力線１０８は、トランジスタ素子の第２のバ
ンク１１６によって、一時的に３．２５ボルトに接続さ
れる。オフセット制御動作中、トランジスタ素子の第３
のバンク１１８は、第２のバンク１１６が「オフ」なっ
た後、出力線を読み出し帰還線１２０に接続する。次
に、図８を参照すると、複雑さを軽減するため、図７の
回路構成が、単一ブロック１３２に簡略化されている。
また、ブロック形式で示されるのは、電圧源１３４であ
り、この目的は、回路を動作させるのに必要な各種のバ
イアス及びリセット電圧のためである。最後に、図８に
は、オフセット調整増幅器１３６が示され、これは、Ｖ
ＢＢ２線１１４に接続された第１のノード１３８と、帰
還線１２０に接続された第２のノード１４０とを有す
る。

【００４７】オフセット調整増幅器１３６は、図３の受
光装置アレイ２４の列転送増幅器１７の全てに共通して
いる。しかし、図８の第２のノード１４０は、所定時間
に１つの転送増幅器だけに接続される。実際、６８個の
列転送増幅器が、同時に読み出しモードになると、第２
のノード１４０は、転送増幅器からのどんな信号受信か
らも電気的に分離されることになる。

【００４８】オフセット調整増幅器１３６の動作時、読
み出し帰還線１２０における電圧状態が、ＶＢＢ２線１
１４における定電圧と比較される。理想の場合には、ノ
ード１３８及び１４０における電圧状態は等しくなるた
め、出力ノード１４２及びＯＦＡ線１４４における電圧
が、公称出力バイアス・レベルになる。しかし、デバイ
ス製造段階でのばらつき、及び他の性能メカニズムによ
って、オフセットが生じることになる。結果として、ノ
ード１３８及び１４０における電圧状態が異なることに
なり、それによって、ＯＦＡ線１４４を介して回路ブロ
ック１３２に伝達されるオフセット信号が生成される。
図７に示すように、線１４４は、列転送増幅器４６に接
続されて、転送増幅器のオフセット補償をもたらす。

【００４９】ＯＦＡ線１４４は、図７に示すように、オ
フセット補正ポート１４６において転送増幅器４６に接
続される。図９を参照すると、転送増幅器４６の内部回
路が示されている。図９の回路構成の一部は、慣用的な
ものであり、当業者には容易に理解されるものである。
かかる慣用的な回路については、ここでは説明しない。
しかし、慣用的な回路に、オフセット・サンプル／ホー
ルド回路１４８が追加されており、これは、転送増幅器
のオフセット補正ポート１４６によってアクセスされ
る。特定の転送増幅器が、図８のオフセット調整増幅器
１３６に接続されるリセット動作が終了すると、サンプ
ル／ホールド回路がリフレッシュされる。転送増幅器の
リフレッシュ・ポート１５０において受信される信号
が、オフセット補正ポート１４６をＯＦＡＭ線１５４に
接続するための、トランジスタ素子の第４のバンク１５
２を適切にバイアスする。ＯＦＡＭ線１５４は、１対の
トランジスタに通じ、これは、オフセット調整信号用の
記憶コンデンサとして機能すべく結合している。第３の
トランジスタ１６０が、オフセット補正信号によってバ
イアスされて、転送増幅器の慣用的な回路に対してオフ
セット補償を施す。

【００５０】動作時に、オフセット補正は、転送増幅器
４６の出力線に始まり、転送増幅器のオフセット補正ポ
ート１４６まで続くループを形成することによって達成
される。図７を参照すると、増幅器の第１の入力７４、
及び第２の入力７６がＶＢＢ３（例えば、１．７５ボル
ト）に接続され、またトランジスタ素子の第２のバンク
１１６によって、出力線１０８がＶＢＢ２（例えば、
３．２５ボルト）に接続され、次いでＶＢＢ２から切断
されると、オフセット制御動作は、トランジスタ素子の
第３のバンク１１８によって、出力線１０８を読み出し
帰還線１２０に接続することによって開始される。オフ
セット補正の必要がなければ、読み出し帰還線１２０に
おける電圧状態はＶＢＢ２と等しくなる。次に、図８を
参照すると、オフセット調整増幅器１３６は、読み出し
帰還線１２０における電圧を、予測される電圧状態、す
なわちＶＢＢ２電圧と比較する。増幅器１３６は、差動
セルであり、オフセット調整線１４４に接続された出力
ノード１４２を有する。このオフセット調整線は、図８
及び９に示すように、転送増幅器４６のオフセット補正
ポート１４６に接続することによってループを完成す
る。リフレッシュ間隔の間、トランジスタ素子の第４の
バンク１５２が、トランジスタ１５６及び１５８によ
る、オフセット補正ポート１４６における信号の記憶を
可能にする。記憶された電荷によって、次のリフレッシ
ュ間隔まで、転送増幅器回路にオフセット補正が与えら
れる。

【００５１】前記のように、各列転送増幅器４６は、光
電素子の特定行内の光電素子に順次接続される。１つの
実施例において、光電素子の６８個の列と３２個の行が
存在する。図１０には、列のうちの５つ１６２、１６
４、１６６、１６８、及び１７０が示されており、その
各々は、異なる転送増幅器４６、１７２、１７４、１７
６、及び１７８に選択的に接続される。

【００５２】図５について簡単に言及すると、図４の光
電素子４０が、同じ列からの第２の光電素子１０２と対
をなすように示されている。従って、各光電素子は、読
み出しスイッチ４２及び１０１を「オン」にすることに
よって、同じ読み出し線４４に接続される。読み出し制
御線４８及び９０は、転送増幅器に同時に２つの光電素
子が接続されることがないように、読み出しスイッチの
個々の制御を与える。また、リセット・デバイス２８及
び９２も示されており、これらは、独立したリセット線
３２及び９４と、独立したＰＨＴＯノード６４及び９６
に接続される。第２の光電素子には、それ自体の共通ゲ
ート構成が含まれ、これは、第１の光電素子４０のＭＯ
Ｓトランジスタ５０、５２、及び５４と同様に動作す
る、ＭＯＳトランジスタ９８、９９、及び１００によっ
て与えられる。最後に、第２の光電素子には、第２の光
電素子ための積分コンデンサの働きをする容量性記憶ト
ランジスタ１０４及び１０６が含まれている。

【００５３】図１０の回路の動作時、各列１６２−１７
０における光電素子４０及び１０２の積分時間は、約４
０μｓである。積分期間の後に続いて、光電素子４０の
第１行の読み出しスイッチ４２が閉じられ、その結果、
各種の転送増幅器４６、１７２、１７４、１７６、及び
１７８は、第１行の光電素子４０に当たる光エネルギに
対応する電荷を受ける。受け取った電荷は、出力線１０
８、１８０、１８２、１８４、及び１８６を介して、後
続の処理回路に転送される。単一行の読み出し時間は、
２００ｎｓから３００ｎｓの間であると推定される。第
１行の読み出しに続いて、読み出しスイッチ４２が開放
されて、光電素子１０２の第２列の読み出しスイッチ１
０１が閉じられる。この行程は、光電素子の各行が読み
出されるまで繰り返される。

【００５４】上記のオフセット調整動作には、多くて４
μｓしか必要としない。従って、少なくとも８つの転送
増幅器４６及び１７２−１７８を、転送増幅器が転送動
作間の遊休状態になる４０μｓの各積分期間毎に、順次
的に、図８のオフセット調整増幅器１３６に接続するこ
とが可能である。図９に示すように、各転送増幅器のサ
ンプル／ホールド回路１４８は、トランジスタ１５６及
び１５８によって与えられる記憶容量において、ほとん
ど電圧垂下がないことが保証されるように設計されてい
る。従って、リセットは、光電素子信号の転送に関して
時間を犠牲にすることなく発生可能である。

【００５５】ＤＣ除去回路 図３の計算アレイ２１を介した光電素子の航行アレイ２
４からの信号処理における問題には、光電素子の近隣内
で共通である特性の結果として、処理が潜在的に損なわ
れることが伴う。例えば、スキャナは、原稿に対して移
動する際に、基体を照射するための光源を備える。照度
にばらつきがなく、全視野領域を照射するのは困難であ
る。信号処理は、こうしたばらつきによって悪影響を受
ける可能性がある。

【００５６】図３のＤＣ除去回路１９は、光電素子の近
隣内の低い空間周波数の変動を除去する基本機能を備え
ている。上記のように、ＤＣ除去回路は又、高周波数の
空間周波数成分を除去するように設定される、低域通過
特性を有する。従って、ＤＣ除去回路は、帯域通過特性
を有することが可能である。ＤＣ除去回路は、原稿画像
を局部的差分からなる画像に変換する。局部的差分手法
は、結果として原稿画像の破壊を生じることになるが、
原稿に対するスキャナの移動を測定するような用途の場
合、これは重要ではない。低い空間周波数の除去によっ
て、相関信号の完全性が維持される。さらに、局部的差
分手法には、実際に画像相互相関を計算する、計算アレ
イ２１のダイナミック・レンジの必要条件を低減すると
いう付加的利点もある。

【００５７】航行センサ２４の検分を受ける基体の照度
ばらつきの悪影響を克服する以外に、低い空間周波数を
除去することによって、走査を受ける原稿の陰影の付い
た領域における紙の繊維が、アレイの主たる領域の１つ
の視界内に入るが、アレイの第２の部分の視界内に入る
紙の繊維は、陰影の付いた領域の外側となるように、航
行センサが位置決めされるといったことに対して、航行
動作が、影響されにくくなる。

【００５８】列転送増幅器１７は、時間多重化方式で行
毎に捕捉画像データを転送するので、ＤＣ除去は並列処
理で行うことができる。図１１の場合、５つの異なる列
転送増幅器からの５つの受光装置の出力１８８、１９
０、１９２、１９４、及び１９６が、スイッチング・ネ
ットワーク１９８、２００、２０２、２０４、及び２０
６に伝達される。各スイッチング・ネットワークは、図
３の制御論理回路２５からのデジタル制御入力によって
制御される一連のスイッチを介して、その入力にゲート
制御を施す。各スイッチング・ネットワーク１９８−２
０６の出力は、関連するＤＣ除去増幅器２０８、２１
０、及び２１２に接続されている。スイッチング・ネッ
トワークに依存して、ＤＣ除去回路は、テスト・モード
及びＤＣ除去禁止モードを含む多数のモードのうちの任
意の１つにすることができる。

【００５９】図１５について簡単に言及すると、図１１
のＤＣ除去増幅器２１０の可能な４つの動作モードの一
例が特徴付けられている。ＮＯＤＣＲ（非ＤＣ除去）モ
ードの場合、増幅器２１０の出力２３６は、スイッチン
グ・ネットワーク２０２によって受光装置出力線１９２
に直接接続される、入力ＩＮＰと同じである。ＴＳＴ
（テスト）モードの場合、ＤＣ除去増幅器の出力信号
は、３つの既知のテスト出力、すなわちＴＣ、ＴＬ、及
びＴＲに依存する。

【００６０】Ｆ１及びＦ２のＤＣ除去モードの場合、線
１９２における受光装置の出力ＰＨＲ（ｉ）の低い空間
周波数成分が除去される。以下で詳細に説明するのは、
受光装置の出力１９２から、線１８８における受光装置
の出力を減算する図１１の回路の実施例である。ＤＣＲ
ＣＭという用語は、ＷＤＡＴＡ（ｉ）線２３６からのア
ナログ信号の後続の処理を可能にするために、正の中間
範囲の電圧値を設定するために選択されたＤＣ値を表し
ている。図１５のＦ２モードは、受光装置出力ＰＨＲ
（ｉ）の両側におけるその受光装置の出力の選択におい
て、Ｆ１モードとは異なっている。スイッチング・ネッ
トワーク２０２は、最も近傍の受光装置には接続されて
いないので、低周波数情報を除去するためのより広いサ
ンプリング値が収集される。Ｆ１及びＦ２モードにおけ
る「一次入力」は、ＰＨＲ（ｉ）出力であり、局部的差
分は、ＰＨ（ｉ＋２）及びＰＨＲ（ｉ−２）から二次入
力を減算することによって得られる。２次元ＤＣ除去を
可能にする実施例については、以下で図１６及び１７を
参照する際に説明する。

【００６１】中心スイッチング・ネットワーク２０２の
機能について、図１１、１２、及び１３を参照して更に
詳細に説明する。動作上関連する受光装置ＰＨＲ（ｉ）
に対する接続１９２以外に、スイッチング・ネットワー
ク２０２は、問題となる受光装置から２だけ除去される
受光装置である、受光装置の出力１８８及び１９６から
の入力を受信する。受光装置の出力は、前に説明した転
送増幅器を介して受信される。

【００６２】各スイッチング・ネットワーク２０２によ
る電位出力に対する他の入力は、テスト入力ＴＬ２１
４、ＴＲ２１６、及びＴＣ２１８である。テスト入力
は、図３の制御論理回路２５から受信される。最後に、
ＤＣ除去コモン・モード（ＤＣＲＣＭ）入力２２０は、
関連するＤＣ除去増幅器２１０への電位出力のために、
各スイッチング・ネットワークに接続される。ＤＣＲＣ
Ｍはコモン・モード信号であり、これは、画像信号が、
後続回路要素の動作範囲内で変化するのを可能にする、
本質的にＤＣ項の追加である。例えば、図３の計算アレ
イ２１に、入力として０ボルトと５ボルトの間でのみ線
形に動作する演算増幅器が含まれている場合、コモン・
モード信号は、２．５ボルトになるように選択される。

【００６３】次に、図１３を特定して参照すると、スイ
ッチング・ネットワークは、２進入力対ＣＦＩＧ１ ２
２２及びＣＦＩＧ０ ２２４を、可能な４つの組み合わ
せの１つにセットすることによって構成される。さら
に、較正信号が、ＣＡＬ線２２６において受信される。
ＣＡＬ信号は、ＩＮＰ（ｉ）線２２８だけが、スイッチ
ング・ネットワーク２０２からの信号をＤＣ除去増幅器
２１０に伝達する条件を与えるために用いられる。従っ
て、ＣＡＬ信号は、転送増幅器のオフセット制御動作と
は別個であるオフセット補正動作時に、ＤＩＮ出力２３
０、２３２、及び２３４を切り離す。

【００６４】図１１−１３の回路は、線２２２及び２２
４における構成信号を制御することによって、４つの方
法の１つで構成可能である。第１のモードの場合、ＤＣ
除去が禁止される。このモードの場合、線１９２におけ
る受光装置の出力は、ＩＮＰ（ｉ）線２２８を介してＷ
ＤＡＴＡ（ｉ）出力２３６まで経路指定される。すなわ
ち、ＤＣ除去増幅器２１０は、ＰＨＲ（ｉ）＝ＩＮＰ
（ｉ）＝ＷＤＡＴＡ（ｉ）となる、利得が１の増幅器と
して機能する。図１３のゲート２４２及び２５２が、線
２４４−２５０、２５６、及び２５８において必要とさ
れるＤＣ除去許可信号を供給しないので、出力２３０、
２３２、及び２３４に沿ったＤＩＮ信号はこのモードで
は利用されない。

【００６５】第２のモードの場合、線２２２及び２２４
における構成信号が、テスト・モードゲートを規定し、
この場合、ゲート２４２が、線２４４及び２４６におい
て許可信号を供給する。この状態において、ＤＣＲＣＭ
コモン・モード入力２２０は、スイッチング・ネットワ
ーク２０２を介してＩＮＰ（ｉ）線２２８に送られる。
テスト入力ＴＬ２１４、ＴＲ２１６、及びＴＣ２１８
は、それぞれ、出力２３４、２３２、及び２３０に送ら
れる。テスト入力は、ＤＣ除去増幅器２１０の完全な特
徴付けを可能にする、既知の信号である。

【００６６】スイッチング・ネットワーク２０２の第３
の構成を、ＤＣ除去機能１モードと呼ぶ。このＦ１モー
ドの場合、ＩＮＰ（ｉ）線２２８は、ＤＣＲＣＭ線２２
０に接続されて、ＤＩＮＰ（ｉ）＝ＰＨＲ（ｉ）、ＤＩ
ＮＭ０（ｉ）＝ＰＨＲ（ｉ−２）、及びＤＩＮＭ１
（ｉ）＝ＰＨＲ（ｉ−２）になる。この第３のモード
は、ゲート２５２によって線２５０に論理高を供給し、
線２４８に論理低を供給することによって許可される。

【００６７】第４の構成を、ＤＣ除去機能２モードと呼
ぶ。このＦ２モードの場合、出力２２８、２３０、及び
２３２における信号は、Ｆ１モードの信号と同じであ
る。すなわち、ＩＮＰ（ｉ）＝ＤＣＲＣＭ、ＤＩＮＰ
（ｉ）＝ＰＨＲ（ｉ）、及びＤＩＮＭ０（ｉ）＝ＰＨＲ
（ｉ−２）になる。しかし、Ｆ２モードでは、ＤＩＮＭ
１（ｉ）出力２３２が、ＰＨＲ（ｉ＋２）線１９６に接
続される。ゲート２５４が、Ｆ２モードを許可するた
め、線２５６及び２５８に沿って適正な信号をトリガす
る。

【００６８】図１４には、ＤＣ除去増幅器２１０が示さ
れている。この増幅器には、第１の差動セルＡｙ２６０
と第２の差動セルＡｘ２６２が含まれる。ＩＮＰ（ｉ）
出力２２８が、第２の差動セルにおいて受信され、一
方、図１２からの他の３つの出力２３０、２３２、及び
２３４は、第１の差動セルにおいて受信される。

【００６９】第２の差動セル２６２には、トランジスタ
２６４及び２６６の差動対が含まれる。トランジスタ２
６８及び２７０は、トランジスタ２６４及び２６６に対
して電流ミラー負荷を与える。折重ねカスコード出力段
が、４つの直列接続トランジスタ２７２、２７４、２７
６、及び２７８によって形成される。トランジスタ２７
２及び２７８に加えて、トランジスタ２８０及び２８２
が、電圧ＮＣＯＮ４及びＰＣＯＮ４によりバイアスされ
て、定電流源として機能する。これら２つの電圧は、バ
イアス電圧ＶＢＰ及びＶＢＮと同様、定電圧源によって
発生及び供給される。

【００７０】以下で更に十分説明するように、ＤＣ除去
増幅器２１０には、オフセット補正回路が含まれる。ト
ランジスタ２８４は、利得１の帰還を実現するためのス
イッチとして機能する。オフセット補正トランジスタ２
８６、２８８、２９０、及び２９２が、三極管領域にお
いてバイアスされると、オフセット補正が増幅器に導入
される。

【００７１】ＤＣ除去動作は、図１３を参照して前に説
明した信号線２３８及び２４０を利用して、トランジス
タ２９４及び２９６を「オン」にすることによって許可
される。一方、ＤＣ除去は、スイッチ２９４及び２９６
が「オフ」になる場合に禁止され、その結果、増幅器２
１０は、出力ＷＤＡＴＡ（ｉ）＝ＩＮＰ（ｉ）である単
純な利得１のバッファ増幅器になる。

【００７２】ＤＣ除去モードの場合、第１の差動セル２
６０は、下記に等しい電流（Ｉ_y）を発生する。

【００７３】 Ｉ_y＝ｇｍ_y（２・ＤＩＮＰ−（ＤＩＮＭ０ ＋ＤＩＮＭ１）） （１） 同様に、第２の差動セル２６２は、下記に等しい電流
（Ｉ_x)を発生する。

【００７４】 Ｉ_x＝ｇｍ_x（ＩＮＰ−ＷＤＡＴＡ） （２） 第２の差動セルには、図１１に帰還線２９８として簡単
に示される負帰還が含まれるので、電流Ｉ_x は、強制的
に−Ｉ_y になる。従って、ＤＣ除去が許可されると、以
下のようになる。

【００７５】 ｇｍ_y（２・ＤＩＮＰ−（ＤＩＮＭ０＋ＤＩＮＭ１））＝−ｇｍ_x（ＩＮＰ−Ｗ ＤＡＴＡ） （３） 式（３）は、次のように書き直すことができる。

【００７６】 ＷＤＡＴＡ＝ＩＮＰ＋ｇｍ_y（２・ＤＩＮＰ−（ＤＩＮＭ０＋ＤＩＮＭ１）） ／ｇｍ_x （４） 相互コンダクタンスｇｍ_x は、８つのトランジスタのバ
ンク３００によって変調される。バンク内のトランジス
タのうちの４つが、三極管領域で、電圧ＧＡＩＮＡＤＪ
によりバイアスされて、トランジスタ２６４及び２６６
の差動対に対する利得縮退抵抗器として機能する。バン
ク３００内の他の４つのトランジスタは、利得縮退の抵
抗性トランジスタに選択的に分路するためのスイッチと
して利用され、Ｇ１及びＧ２デジタル利得制御入力の制
御下にある。Ｇ１及びＧ２電圧は、図３に示す制御論理
回路２５によって設定される。

【００７７】８つのトランジスタのバンク３００内で、
４つの抵抗性トランジスタ３０２、３０４、３０６、及
び３０８を、それぞれ、ｒ₃₀₂、ｒ₃₀₄、ｒ₃₀₆、及びｒ
₃₀₈と呼ぶことにする。利得縮退抵抗の影響を含める
と、第２の差動セル２６２の相互コンダクタンスは、以
下のようになる。

【００７８】

【数１】

【００７９】ここで、ｇｍ_x0は、第２の差動セルの非縮
退ｇｍであり、この場合、ｒ₃₀₂＝ｒ₃₀₄、及びｒ₃₀₆＝
ｒ₃₀₈となる。値／Ｇ１及び／Ｇ２は、デジタル制御入
力Ｇ１及びＧ２のブール補数であり、０または１の値を
有する。縮退抵抗器の値ｒ₃₀₂−ｒ₃₀₈ は、線３１０に
おける制御電圧入力ＧＡＩＮＡＤＪを変化させることに
よって変調される。

【００８０】β₂₆₄及びβ₃₀₂を用いて、トランジスタ２
６４及び３０２に対するｕ₀Ｃ_oxＷ／２Ｌを表し、ＶＤ
Ｓ₃₀₂及びＶＤＳ₃₀₄を無視すると、ｇｍ_x0ｒ₃₀₂ は、次
のように表すことができる。

【００８１】

【数２】

【００８２】ｇｍ_y＝ｇｍ_x0、β₂₆₄／β₃₀₂＝４及びβ
₂₆₄／β₃₀₆＝８とすると、ｇｍ_y／ｇｍ_x は、式
（５）、（６）、及び（７）を用いて次のように表すこ
とができる。

【００８３】

【数３】

【００８４】式（８）を式（４）に代入すると、以下の
ような増幅器の公称転送特性が得られる。

【００８５】

【数４】

【００８６】上記のように、図１２及び１３のスイッチ
ング・ネットワーク２０２を用いて、ＤＣ除去増幅器２
１０が、４つのモードの任意の１つに設定される。図１
５は、４つのモードの各々における転送特性を要約した
表である。Ｆ１及びＦ２のＤＣ除去モードにおいて、図
１１の受光装置の出力１９２における低い空間周波数成
分が、ＤＣ除去増幅器２１０によって受信された、２つ
以上の受光装置からの信号の平均を問題となる信号から
減算することによって効果的に除去される。Ｆ１モード
の場合、問題となる信号は、線１９２からのＰＨＲ
（ｉ）信号である。この信号は、図１４のＤＩＮＰ
（ｉ）線２３０において受信される。ＤＩＮＰ（ｉ）
は、トランジスタ３１４とトランジスタ３１６の両方に
接続されるので、ＰＨＲ（ｉ）は、図示のように、Ｆ１
モードの式において２倍される。このモードの場合、Ｐ
ＨＲ（ｉ−２）からの信号は、ＤＩＮＭ１（ｉ）線２３
２とＤＩＮＭ０（ｉ）線２３４の両方に切り換えられる
ので、ＰＨＲ（ｉ−２）も２倍される。差分値は、ｇｍ
_y／ｇｍ_x倍され、ＤＣＲＣＭ値から減算される。やは
り、ＤＣＲＣＭ値は、ＷＤＡＴＡ（ｉ）線２３６におけ
る後続のアナログ信号処理のために、正の中間範囲の電
圧値を設定すべく選択される。

【００８７】図１５のＦ２モードの場合、ＩＮＰ（ｉ）
線２２８、ＤＩＮＰ（ｉ）線２３０、及びＤＩＮＭ０
（ｉ）線２３４における信号は、同じままであるが、Ｄ
ＩＮＭ１（ｉ）線２３２は、ＰＨＲ（ｉ−２）出力線１
８８との接続からＰＨＲ（ｉ＋２）線１９６に切り換え
られる。共通成分のフィルタリングが行われるが、その
共通性は、２つの受光装置ではなく、３つの受光装置に
関するものである。受光装置ＰＨＲ（ｉ）は、トランジ
スタ３１４及び３１６を制御する。受光装置ＰＨＲ（ｉ
−２）は、トランジスタ３１８を制御し、一方、受光装
置ＰＨＲ（ｉ＋２）は、トランジスタ３２０を制御す
る。

【００８８】各受光装置によって制御されるトランジス
タの数またはこうしたトランジスタの面積を変更して、
異なる受光装置の重み付けを変更可能である。

【００８９】図１６及び１７の回路は、Ｆ２モードの変
形例を提供する。図１６の場合、受光装置からの信号
は、遅延を伴わずに、線１９２に伝達される。この１９
２に沿った信号は実時間（ｔ）である。１対の遅延回路
２９０及び２９２が、第２の線２９４に沿って直列に接
続されている。線２９４における信号は、２τの遅延を
伴う受光装置の出力である。

【００９０】第２の線２９４に沿った遅延回路２９０及
び２９２は、２次元ＤＣ除去を可能にする。すなわち、
ＤＣ除去用の二次入力が、一次入力の供給源と同じ列内
の異なる行からとられる。Ｆ２モードは、従って、次の
ようになる。

【００９１】ＷＤＡＴＡ＝ＤＲＣＭ−ｇｍ_y［２・ＰＨ
Ｒ（ｉ，ｔ）−ＰＨＲ（ｉ−ｔ−２τ）＋ＰＨＲ（ｉ−
２，ｔ）］／ｇｍ_x 図１７の回路は、Ｆ２動作モードを実施するために用い
られる。図１２及び１７の共通線は、同じ参照番号によ
って識別される。図１７の回路は、線１９２の一次入力
及び線１８８の二次入力の一方に関して同じままであ
る。しかし、線２９４における二次入力は、線１９２に
おける一次入力と同じ転送増幅器からのものである。こ
の入力は、同じ列からのものであるが、２τの遅延の結
果、二次入力は異なる行からのものになる。好適には、
遅延τは、転送増幅器のサンプリング時間に等しい。

【００９２】図１６における遅延回路２９０及び２９２
の利用は、２次元ＤＣ除去機能の動作にとって重要では
ない。例えば、ラウンド・ロビン式に動作するサンプル
／ホールド回路によって、適切な二次入力を供給するこ
とも可能である。

【００９３】図１２−１４、及び図１６と１７の回路
は、受光装置アレイによる検分を受ける基体の照度ばら
つきの悪影響を効率的に克服する。さらに、上記のよう
に、航行情報の供給に本発明を利用する場合、航行アレ
イの一部が、走査を受ける原稿の陰影付き領域における
紙の繊維を検分し、一方、アレイの第２の部分が検分す
る紙の繊維が、原稿の陰影付き領域の外側であるといっ
たことによって、航行動作はあまり影響を受けない。

【００９４】重要ではないが、図１４のＤＣ除去増幅器
２１０には、オフセット補正が含まれて、製造段階で導
入されるデバイスのパラメータのばらつきによって発生
するような、電圧オフセットが低減される。トランジス
タ３２２、３２４、３２６、３２８、３３０、及び３３
２を用いて、オフセット補正が実施される。オフセット
補正サイクルを実施するために、トランジスタ３２２
が、線２２６におけるＣＡＬ入力信号によって「オン」
にされ、それにより、ＤＣ除去増幅器出力ＷＤＡＴＡ
（ｉ）がＯＦＳＴ＿ＣＴＲＬノード３３４に接続され
る。図１１に線２９８で示された、第２の差動セル２６
２における負帰還が、トランジスタ２８４をオフにする
ことによって切断される。セル２６０及び２６２に対す
る差動入力は、分路スイッチ・トランジスタ３２８、３
３０、及び３３２によって短絡させられる。該入力が短
絡すると、ＤＣ除去増幅器２１０は、入力オフセットを
増幅する。オフセット補正トランジスタ２８６、２８
８、２９０、及び２９２は、三極管領域においてバイア
スされる。ＯＦＳＴ＿ＣＴＲＬノード３３４における電
圧が、バイアス電圧ＶＢＰに等しくなければ、トランジ
スタ２６８及び２７０とトランジスタ３３６及び３３８
によって得られる電流ミラーは、不平衡であり、ＷＤＡ
ＴＡ（ｉ）出力２３６において付加電圧を発生する。Ａ
_o1を慣用的な入力からの増幅器２１０の開ループ利得と
すると、増幅器は、ＯＦＳＴ＿ＣＴＲＬノードと出力２
３６との間において下記の関係を有するように設計され
る。

【００９５】 ＷＤＡＴＡ（ｉ）＝Ａ_o1（ｖｂｓ−ＯＦＳＴ＿ＣＴＲＬ）／１００ （１１ ） 増幅器の出力が、トランジスタ３２２を介してＯＦＳＴ
＿ＣＴＲＬノードに接続されると、新たな負帰還経路が
導入される。ＯＦＳＴ＿ＣＴＲＬノードから増幅器出力
への利得は、慣用的な入力から出力への利得の約１００
分の１になるので、トランジスタ３２２によって形成さ
れる一時的な負帰還経路によって、入力オフセットの１
００倍に等しい信号が、ＯＦＳＴ＿ＣＴＲＬとバイアス
電圧ＶＢＰの間に生じることになる。

【００９６】較正サイクルの終了時には、ＣＡＬ入力は
論理低になり、その結果、ＯＦＳＴ＿ＣＴＲＬノード３
３４は、ＷＤＡＴＡ（ｉ）出力２３６から切断される。
トランジスタ３２４は、約３００ｆＦに等しいコンデン
サとして用いられる。補正サイクル中に発生するオフセ
ット補正信号は、トランジスタ３２４のゲートに電荷と
して記憶される。所望ならば、線３４０を介してトラン
ジスタ３２６のゲートを論理低に駆動することによっ
て、オフセット補正を禁止することもでき、それによっ
て、ＯＦＳＴ＿ＣＴＲノード３３４は、バイアス入力Ｖ
ＢＰに分路される。

【００９７】以下に、本発明の実施態様を列挙する。

【００９８】１．読み出し動作とリセット動作の間で周
期的に切り換えられる差動回路に、オフセット補正を与
える方法であって、上記差動回路は、第１及び第２の回
路入力と、出力電圧状態が前記回路入力における電圧状
態に応答する回路出力とを備え、前記方法は、前記リセ
ット動作の少なくとも幾つかに対して実行される、方法
において、前記差動回路が、読み出し動作からリセット
動作に切り換えられる場合、前記第１の回路入力を前記
第２の回路入力に接続するステップと、前記差動回路
が、前記読み出し動作から前記リセット動作に切り換え
られる場合、前記回路出力を固定電圧状態の電源に接続
するステップと、前記リセット動作の第１の時間セグメ
ントの後に続いて、前記電源から前記回路出力を切断
し、それによって、前記回路出力が、前記固定電圧状態
から自由に浮動する、前記リセット動作の第２の時間セ
グメントを開始するステップと、前記第２の時間セグメ
ントの間に、前記回路出力における電圧状態のシフトに
応答して、オフセット補正信号を形成するステップと、
を含むことを特徴とする方法。

【００９９】２．前記電源から前記回路出力を切断する
前記ステップ、及び前記オフセット補正信号を形成する
前記ステップは、前記リセット動作の一部に対してのみ
実行され、前記方法はさらに、前記読み出し動作中に前
記差動回路に加えるために、前記オフセット補正信号を
記憶するステップを含むことを特徴とする、前項１に記
載の方法。

【０１００】３．前記回路出力を電源に接続する前記ス
テップは、前記回路出力を正の電圧源に接続するステッ
プであることを特徴とする、前項１に記載の方法。

【０１０１】４．前記オフセット補正信号を形成する前
記ステップは、前記第２の時間セグメントの間に、前記
電源の前記固定電圧状態を、前記回路出力における前記
電圧状態と比較するステップを含むことを特徴とする、
前項１に記載の方法。

【０１０２】５．前記第１の回路入力を前記第２の回路
入力に接続する前記ステップは、前記第１と第２の入力
を第２の固定電圧源に接続するステップであることを特
徴とする、前項１に記載の方法。

【０１０３】６．受光装置アレイにおいて、光電素子
が、計算回路への光電流信号の転送に関して、動作的に
グループ化され、それにより、複数の光電素子グループ
を規定する光電素子アレイと、各転送増幅器が、１つの
光電素子グループと動作的に関連するように、前記光電
素子グループと１対１の対応を有する、複数の転送増幅
器であって、各転送増幅器は、第１の入力及び第２の入
力を備え、また該第１の入力と第２の入力の電圧状態の
差を表す出力を備え、前記第２の入力は、基準電圧源に
接続されている、複数の転送増幅器と、前記グループ内
の前記光電素子を、前記グループが動作的に関連してい
る前記転送増幅器の前記第１の入力に順次接続し、ま
た、前記光電素子のどれも前記入力に接続されていない
リセット期間を与えるための、各光電素子グループに対
する第１のスイッチング手段と、前記第１と第２の入力
における電圧状態が等しい前記リセット期間中に、前記
第１の入力を前記第２の入力に接続するための、各転送
増幅器に対する第２のスイッチング手段と、前記リセッ
ト期間の少なくともいくつかの第１の部分の間、前記出
力をリセット電圧源に接続し、また、前記リセット期間
の第２の部分の間、前記出力を前記リセット電圧源から
切断するための、各転送増幅器に対する第３のスイッチ
ング手段と、各転送増幅器に対する、前記出力への前記
第１の入力の容量性結合と、前記時間期間の１つの第２
の部分の間、前記リセット電圧と、前記転送増幅器の前
記出力の１つにおける電圧状態との間の電圧差の検出に
応答して、前記転送増幅器にオフセット調整信号を供給
するためのオフセット手段と、からなる受光装置アレ
イ。

【０１０４】７．各光電素子グループは、前記光電素子
アレイが、複数の列と行を有するように配列された、光
電素子の１つの列であり、前記転送増幅器の各々は、単
一列の光電素子に選択的に接続されることを特徴とす
る、前項６に記載の受光装置アレイ。

【０１０５】８．前記リセット期間中に、１度に１つず
つ、前記オフセット手段を前記転送増幅器に接続するた
めの第３のスイッチング手段から更になり、前記オフセ
ット手段は、前記オフセット調整信号を発生するための
回路を備えることを特徴とする、前項７に記載の受光装
置アレイ。

【０１０６】９．前記オフセット手段は、前記リセット
電圧源に接続された第１の入力ノードを有し、また、前
記転送増幅器の前記出力に選択的に接続された第２の入
力ノードを有する、１つの差動増幅器を備え、該差動増
幅器は１つの出力ノードを有し、前記転送増幅器の各々
は、前記差動増幅器の前記出力ノードに接続された１つ
のオフセット入力を有することを特徴とする、前項７に
記載の受光装置アレイ。

【０１０７】１０．各転送増幅器は、前記オフセット調
整信号を記憶するために、前記オフセット入力に接続さ
れたサンプル／ホールド手段を備えることを特徴とす
る、前項９に記載の受光装置アレイ。

【０１０８】１１．信号を転送するための回路構成にお
いて、前記回路構成の各々が１つの出力を有する、複数
の信号発生回路と、該信号発生回路の前記出力から、空
間周波数成分を除去するための複数のＤＣ除去手段であ
って、各ＤＣ除去手段は、１つの特定の信号発生回路と
動作的に関連しており、また前記特定の信号発生回路の
出力から、問題となる信号を受信するように接続された
一次入力を有し、前記各ＤＣ除去手段は、前記特定の信
号発生回路に近接する前記信号発生回路の１つから出力
された信号を受信するように接続された、少なくとも１
つの二次入力を備え、前記各ＤＣ除去手段は、前記問題
となる信号と、前記少なくとも１つの二次入力において
受信された前記信号出力との間のアナログ信号差に応答
して、１つの出力信号を供給するための差動手段を備え
る、複数のＤＣ除去手段と、からなる信号を転送するた
めの回路構成。

【０１０９】１２．各ＤＣ除去手段は、前記一次入力と
前記少なくとも１つの二次入力を有する第１の差動セル
を含み、該第１の差動セルは、前記一次入力と前記少な
くとも１つの二次入力との間の信号差に応答する１つの
出力ノードを有することを特徴とする、前項１１に記載
の回路構成。

【０１１０】１３．各ＤＣ除去手段は、前記第１の差動
セルの前記出力ノードに接続された第１の入力を有し、
また第２の入力及び信号出力ノードを有する、第２の差
動セルを含み、前記第２の入力は、負帰還ループによっ
て前記信号出力ノードに接続されることを特徴とする、
前項１２に記載の回路構成。

【０１１１】１４．各第２の差動セルは、固定コモン・
モード信号の供給源に選択的に接続される１つの正の入
力を有すことを特徴とする、前項１３に記載の回路構
成。

【０１１２】１５．前記信号発生回路は、光電素子の第
１の行を形成するように配列された光電素子であり、前
記特定の信号発生回路は、前記第１の行内における光電
素子であり、また、前記第１の行内の中間光電素子によ
って、前記少なくとも１つの二次入力に接続される全て
の光電素子から離隔されることを特徴とする、前項１１
に記載の回路構成。

【０１１３】１６．各ＤＣ除去手段は、前記第１の行内
の異なる光電素子と動作的に関連していることを特徴と
する、前項１５に記載の回路構成。

【０１１４】１７．前記第１の行と共に、光電素子の列
を規定するように配列される複数の第２の行から更にな
り、前記ＤＣ除去手段の各々は、光電素子の異なる列と
動作的に関連していることを特徴とする、前項１６に記
載の回路構成。

【０１１５】１８．前記信号発生回路は、行と列に配列
された光電素子であり、各ＤＣ除去手段は、前記一次入
力に接続された光電素子と同じ行の光電素子から、二次
入力を受信するように接続され、また、前記一次入力に
接続された前記光電素子と同じ列の光電素子から、二次
入力を受信するように接続されることを特徴とする、前
項１１に記載の回路構成。

【０１１６】１９．各ＤＣ除去手段は、１つの負帰還ル
ープと、オフセット信号を記憶するための１つのサンプ
ル／ホールド構成とを有する、１つのオフセット補正回
路を含むことを特徴とする、前項１１に記載の回路構
成。

【０１１７】２０．前記複数のＤＣ除去手段と１対１に
対応する、複数のスイッチング・ネットワークから更に
なり、各スイッチング・ネットワークは、前記複数の信
号発生回路の異なる回路を含む、異なる信号源への前記
一次入力及び二次入力の接続を選択的に変更するための
複数のスイッチを有することを特徴とする、前項１１に
記載の回路構成。

【０１１８】２１．前記ＤＣ除去手段は、前記特定の信
号発生回路の前記出力からの問題となる前記信号に対し
て、前記特定の信号発生回路に近接する前記信号発生回
路のうちの前記１つから出力された前記信号を重み付け
するための手段を含むことを特徴とする、前項１１に記
載の回路構成。

【０１１９】

【発明の効果】本発明は上述のように、オフセット低減
回路が設けられて、出力がリセット電圧源から切断され
た後に、リセット電圧と出力での電圧状態との間の電圧
差の検出に応答して、オフセット調整信号が発生され
る。このようにして、オフセット調整信号を問題となる
転送増幅器に加えることによって、その転送増幅器と他
の転送増幅器との間における性能差を低減、又は削除す
ることが可能になる。

【０１２０】また、オフセット調整型の転送増幅器によ
り、デバイス間のばらつき及び１／ｆノイズの影響が低
減されるという効果がある。

【図面の簡単な説明】

【図１】原稿上で曲がりくねった経路を辿る、手持ち式
走査装置の斜視図である。

【図２】図１の走査装置の画像形成及び航行センサの底
面図である。

【図３】本発明による受光装置アレイ及び処理回路のブ
ロック図である。

【図４】本発明による転送増幅器に接続された光電素子
回路である。

【図５】本発明による光電素子対の概略図である。

【図６】図５の回路に関するタイミング図である。

【図７】図４の転送増幅器を動作させるための回路の概
略図である。

【図８】図７の転送増幅器に対してオフセット調整を決
定するための回路の概略図である。

【図９】図４の転送増幅器の概略図である。

【図１０】本発明による光電素子と転送増幅器からなる
アレイのブロック図である。

【図１１】本発明に従って、図１０の転送増幅器から出
力を受信して処理を施す、スイッチング・ネットワーク
及びＤＣ除去増幅器からなるアレイのブロック図であ
る。

【図１２】図１１のＤＣ除去増幅器に伝送される信号を
切り換えるための回路の概略図である。

【図１３】図１２のスイッチング回路を構成するための
回路の概略図である。

【図１４】図１１のＤＣ除去増幅器の概略図である。

【図１５】図１３の構成回路により実現されるような、
図１４のＤＣ除去増幅器に対する４つの動作モードの各
々の転送特性表である。

【図１６】後続の２次元ＤＣ除去のための信号関係を確
立するように、受光装置の出力が２つの並列線の一方だ
けに沿って遅延される回路の概略図である。

【図１７】図１６の回路に接続するための２次元ＤＣ除
去回路の概略図である。

【符号の説明】

10 走査装置 12 経路 14 原稿 16 画像ディスプレイ 17 列転送増幅器 19 ＤＣ除去回路 21 計算アレイ 22 撮像センサ 24,26 航行センサ 25 制御論理回路 28 リセット・スイッチ 40 光電素子 42 読み出しスイッチ 46 転送増幅器 136 オフセット調整増幅器 148 サンプル／ホールド回路 198-206 スイッチング・ネットワーク 208-212 ＤＣ除去増幅器 260 第１の差動セルＡｙ 262 第２の差動セルＡｘ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ホーナック，トーマス アメリカ合衆国カリフォルニア州94028, ポートラ・ヴァレイ，コエイミン・ビュ ー・１ (72)発明者 ベアード，デイヴィス アメリカ合衆国カリフォルニア州94306, パロ・アルト，ロス・ロビース・842

Claims (1)

【特許請求の範囲】
1. 【請求項１】 読み出し動作とリセット動作の間で周期
   的に切り換えられる差動回路に、オフセット補正を与え
   る方法であって、上記差動回路は、第１及び第２の回路
   入力と、出力電圧状態が前記回路入力における電圧状態
   に応答する回路出力とを備え、前記方法は、前記リセッ
   ト動作の少なくとも幾つかに対して実行される、方法に
   おいて、 前記差動回路が、読み出し動作からリセット動作に切り
   換えられる場合、前記第１の回路入力を前記第２の回路
   入力に接続するステップと、 前記差動回路が、前記読み出し動作から前記リセット動
   作に切り換えられる場合、前記回路出力を固定電圧状態
   の電源に接続するステップと、 前記リセット動作の第１の時間セグメントの後に続い
   て、前記電源から前記回路出力を切断し、それによっ
   て、前記回路出力が、前記固定電圧状態から自由に浮動
   する、前記リセット動作の第２の時間セグメントを開始
   するステップと、 前記第２の時間セグメントの間に、前記回路出力におけ
   る電圧状態のシフトに応答して、オフセット補正信号を
   形成するステップと、を含むことを特徴とする方法。