JP2000253202A - イメージスキャナ - Google Patents
イメージスキャナInfo
- Publication number
- JP2000253202A JP2000253202A JP11052368A JP5236899A JP2000253202A JP 2000253202 A JP2000253202 A JP 2000253202A JP 11052368 A JP11052368 A JP 11052368A JP 5236899 A JP5236899 A JP 5236899A JP 2000253202 A JP2000253202 A JP 2000253202A
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- signal
- voltage
- image scanner
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/024—Details of scanning heads ; Means for illuminating the original
- H04N1/028—Details of scanning heads ; Means for illuminating the original for picture information pick-up
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/709—Circuitry for control of the power supply
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/0077—Types of the still picture apparatus
- H04N2201/0081—Image reader
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 画像への光照射量を弱めた消費電力の少ない
イメージスキャナを提供する。 【解決手段】 イメージスキャナは、センサ部１、Ｉ−
Ｖ変換器２、積分器３、及び、基準電圧発生回路４で構
成される。基準電圧発生回路４は、Ｉ−Ｖ変換器２及び
積分器３が微少な信号を取り扱えるように働くので、セ
ンサ部１への入射光が弱くても、読み取り可能となる。
従って、イメージスキャナは、消費電力の大きい画像へ
の光照射量を弱めることができる。
イメージスキャナを提供する。 【解決手段】 イメージスキャナは、センサ部１、Ｉ−
Ｖ変換器２、積分器３、及び、基準電圧発生回路４で構
成される。基準電圧発生回路４は、Ｉ−Ｖ変換器２及び
積分器３が微少な信号を取り扱えるように働くので、セ
ンサ部１への入射光が弱くても、読み取り可能となる。
従って、イメージスキャナは、消費電力の大きい画像へ
の光照射量を弱めることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、光電変換素子を用
いたイメージスキャナに係り、より詳細には、低消費電
力化に関するものである。
いたイメージスキャナに係り、より詳細には、低消費電
力化に関するものである。
【０００２】
【従来の技術】近年のＯＡ化等に伴い、コンピュータに
画像情報を入力するイメージスキャナの開発も進んでい
る。小型イメージスキャナとして、手で握りながら移動
させて紙面の画像情報を読み取る形式の、特に携帯性に
優れたペン型イメージスキャナが知られている。
画像情報を入力するイメージスキャナの開発も進んでい
る。小型イメージスキャナとして、手で握りながら移動
させて紙面の画像情報を読み取る形式の、特に携帯性に
優れたペン型イメージスキャナが知られている。
【０００３】図８は、従来のイメージスキャナの回路図
である。イメージスキャナは、センサー部1、電流−電
圧変換部（以下、Ｉ−Ｖ変換部と呼ぶ）２、及び、積分
器3で構成される。センサー部1は、主走査方向にｎ個の
光電変換器がアレイ状に配置されているが、その中で、
１番目のみを図示している。各光電変換器は、フォトダ
イオードに入射した光量に対応するセンサ電流信号を出
力し、Ｉ−Ｖ変換部2は、これをセンサ電圧信号Ｖｏに
変換する。積分器3は、センサ電圧信号Ｖｏを積分して
出力信号Ｖｏｕｔを出力する。
である。イメージスキャナは、センサー部1、電流−電
圧変換部（以下、Ｉ−Ｖ変換部と呼ぶ）２、及び、積分
器3で構成される。センサー部1は、主走査方向にｎ個の
光電変換器がアレイ状に配置されているが、その中で、
１番目のみを図示している。各光電変換器は、フォトダ
イオードに入射した光量に対応するセンサ電流信号を出
力し、Ｉ−Ｖ変換部2は、これをセンサ電圧信号Ｖｏに
変換する。積分器3は、センサ電圧信号Ｖｏを積分して
出力信号Ｖｏｕｔを出力する。
【０００４】Ｉ−Ｖ変換部2のオペアンプＯＰ１で発生
するオフセット及びノイズ成分は、センサー部1からの
センサ電流信号Ｉi1が微少なため、センサ電圧信号Ｖｏ
に影響を与え、イメージスキャナが画像を正しく読み取
れない原因になっていた。そこで、照射する光の強度や
照射時間を大きくしセンサ電流信号Ｉi1を強めることに
よって、この問題に対応していたものの、Ｉi1を大きく
することは、消費電力の増大の原因となっていた。
するオフセット及びノイズ成分は、センサー部1からの
センサ電流信号Ｉi1が微少なため、センサ電圧信号Ｖｏ
に影響を与え、イメージスキャナが画像を正しく読み取
れない原因になっていた。そこで、照射する光の強度や
照射時間を大きくしセンサ電流信号Ｉi1を強めることに
よって、この問題に対応していたものの、Ｉi1を大きく
することは、消費電力の増大の原因となっていた。
【０００５】特開平７−７２１８０号公報には、Ｉ−Ｖ
変換部のオペアンプで発生するオフセットを軽減する技
術が記載されている。図９は、該公報に記載のイメージ
スキャナの詳細を示している。イメージスキャナは、Ｉ
−Ｖ変換部２１、積分回路２２、コントローラ２３、及
び、サンプルホールド回路２４で構成される。Ｉ−Ｖ変
換部２１は、フォトダイオードＰＤから送られてくるセ
ンサ電流信号ＩｉをＩ−Ｖ変換し、センサ電圧信号Ｖｏ
を積分回路２２の反転入力とサンプルホールド回路２４
のサンプル入力とに出力する。コントローラ２３は、リ
セット信号Ｓ１に基づいてサンプルホールド回路２４を
制御する制御信号Ｓ２を生成する。サンプルホールド回
路２４は、制御信号Ｓ２によって開閉するスイッチＳ
Ｗ、及び、センサ電圧信号Ｖｏによって充電されるキャ
パシタＣ２で構成される。積分回路２２は、非反転入力
に入力されるサンプルホールド回路２４のキャパシタＣ
２の充電電圧を基準入力として、反転入力に入力される
センサ電圧信号Ｖｏを積分し、処理信号Ｖｏを出力す
る。
変換部のオペアンプで発生するオフセットを軽減する技
術が記載されている。図９は、該公報に記載のイメージ
スキャナの詳細を示している。イメージスキャナは、Ｉ
−Ｖ変換部２１、積分回路２２、コントローラ２３、及
び、サンプルホールド回路２４で構成される。Ｉ−Ｖ変
換部２１は、フォトダイオードＰＤから送られてくるセ
ンサ電流信号ＩｉをＩ−Ｖ変換し、センサ電圧信号Ｖｏ
を積分回路２２の反転入力とサンプルホールド回路２４
のサンプル入力とに出力する。コントローラ２３は、リ
セット信号Ｓ１に基づいてサンプルホールド回路２４を
制御する制御信号Ｓ２を生成する。サンプルホールド回
路２４は、制御信号Ｓ２によって開閉するスイッチＳ
Ｗ、及び、センサ電圧信号Ｖｏによって充電されるキャ
パシタＣ２で構成される。積分回路２２は、非反転入力
に入力されるサンプルホールド回路２４のキャパシタＣ
２の充電電圧を基準入力として、反転入力に入力される
センサ電圧信号Ｖｏを積分し、処理信号Ｖｏを出力す
る。
【０００６】リセット信号Ｓ１は、センサ電流信号Ｉi
がＩ−Ｖ変換部２１に入力されるのに同期して発生する
ので、サンプルホールド回路２４のキャパシタＣ２は、
Ｉ−Ｖ変換部２１のオフセット電圧で充電される。つま
り、積分回路２２は、この入力されるオフセット電圧を
同相成分としてキャンセルすることとなる。
がＩ−Ｖ変換部２１に入力されるのに同期して発生する
ので、サンプルホールド回路２４のキャパシタＣ２は、
Ｉ−Ｖ変換部２１のオフセット電圧で充電される。つま
り、積分回路２２は、この入力されるオフセット電圧を
同相成分としてキャンセルすることとなる。
【０００７】
【発明が解決しようとする課題】上記公報に記載の技術
は、Ｉ−Ｖ変換部２１で発生するオフセットを軽減する
ことはできるものの、ＳＮ比の改善には有効ではなかっ
た。つまり、ＳＮ比を低く抑えるためには、依然として
センサ電流信号Ｉiを大きくする必要があり、消費電力
の低減は不満足なものであった。
は、Ｉ−Ｖ変換部２１で発生するオフセットを軽減する
ことはできるものの、ＳＮ比の改善には有効ではなかっ
た。つまり、ＳＮ比を低く抑えるためには、依然として
センサ電流信号Ｉiを大きくする必要があり、消費電力
の低減は不満足なものであった。
【０００８】本発明は、上記したような従来の技術が有
する問題点を解決するためになされたものであり、微少
なセンサ電流信号を検出可能とすることで、ＳＮ比を改
善し消費電力を低減することができる小型のイメージス
キャナを提供することを目的とする。
する問題点を解決するためになされたものであり、微少
なセンサ電流信号を検出可能とすることで、ＳＮ比を改
善し消費電力を低減することができる小型のイメージス
キャナを提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明のイメージスキャナは、光電変換素子を有
し、センサ電流信号を出力するセンサ部と、前記センサ
電流信号を変換してセンサ電圧信号を出力する電流−電
圧変換部と、前記センサ電圧信号を積分して処理信号を
出力する積分器と、を有するイメージスキャナにおい
て、前記センサ電流信号を増幅する電流増幅器を前記電
流−電圧変換部の前段に備えることを特徴とする。
め、本発明のイメージスキャナは、光電変換素子を有
し、センサ電流信号を出力するセンサ部と、前記センサ
電流信号を変換してセンサ電圧信号を出力する電流−電
圧変換部と、前記センサ電圧信号を積分して処理信号を
出力する積分器と、を有するイメージスキャナにおい
て、前記センサ電流信号を増幅する電流増幅器を前記電
流−電圧変換部の前段に備えることを特徴とする。
【００１０】本発明のイメージスキャナによると、電流
増幅器を電流−電圧変換部の前段に備えた構成により、
ＳＮ比を改善し消費電力を低減することができる。
増幅器を電流−電圧変換部の前段に備えた構成により、
ＳＮ比を改善し消費電力を低減することができる。
【００１１】本発明のイメージスキャナでは、Ｉ−Ｖ変
換部の入力に低雑音タイプの接合型電界効果トランジス
タ（以下、接合型トランジスタと呼ぶ）を有することが
好ましく、このようにすることで特に微少なセンサ電流
信号が検出可能となり、画像に照射する光を弱めて消費
電力をより低減できる。
換部の入力に低雑音タイプの接合型電界効果トランジス
タ（以下、接合型トランジスタと呼ぶ）を有することが
好ましく、このようにすることで特に微少なセンサ電流
信号が検出可能となり、画像に照射する光を弱めて消費
電力をより低減できる。
【００１２】また、本発明のイメージスキャナは、前記
Ｉ−Ｖ変換部で発生するオフセット電圧を抑え、また前
記積分器で発生するオフセット電圧を抑えることが更に
好ましい。この場合、前記Ｉ−Ｖ変換部及び前記積分器
のゲインを大きくできるので、更に小さなセンサ電流信
号が検出できる。
Ｉ−Ｖ変換部で発生するオフセット電圧を抑え、また前
記積分器で発生するオフセット電圧を抑えることが更に
好ましい。この場合、前記Ｉ−Ｖ変換部及び前記積分器
のゲインを大きくできるので、更に小さなセンサ電流信
号が検出できる。
【００１３】
【発明の実施の形態】以下、本発明の実施形態例のイメ
ージスキャナについて図面を参照して説明する。なお、
以下に説明する各実施形態例では、ＭＯＳトランジスタ
としてＮチャネル型を採用した例について説明する。
ージスキャナについて図面を参照して説明する。なお、
以下に説明する各実施形態例では、ＭＯＳトランジスタ
としてＮチャネル型を採用した例について説明する。
【００１４】図１は、本発明の第１実施形態例のイメー
ジスキャナを示すブロック図である。本実施形態例のイ
メージスキャナには、図示の構成要素の他に、出力信号
Ｖｏｕｔを取り扱う後段のアナログーデジタル変換器
（ＡＤＣ）やインターフェイス部、及び、画像へ光を照
射する前段の光照射部等の図示しない構成要素も含まれ
るが、その図示及び説明は省略する。
ジスキャナを示すブロック図である。本実施形態例のイ
メージスキャナには、図示の構成要素の他に、出力信号
Ｖｏｕｔを取り扱う後段のアナログーデジタル変換器
（ＡＤＣ）やインターフェイス部、及び、画像へ光を照
射する前段の光照射部等の図示しない構成要素も含まれ
るが、その図示及び説明は省略する。
【００１５】イメージスキャナは、センサ部１、Ｉ−Ｖ
変換部２、積分器３、及び、基準電圧発生回路４で構成
される。センサ部１は、一次元のアレイ状に配列された
複数の光電変換器から構成され、画像からの反射光をホ
トダイオードで受け、センサ電流信号Ｉi1〜Ｉin（図面
上ではＩi1のみを例示した）をＩ−Ｖ変換部２に順次に
出力する。Ｉ−Ｖ変換部２は、入力した微少なセンサ電
流信号Ｉi1を増幅しこれをＩ−Ｖ変換し、センサ電圧信
号Ｖｏとして積分器３の反転入力に入力する。基準電圧
発生回路４は、Ｉ−Ｖ変換部２で発生するオフセットを
検出し、オフセットに対応する基準電圧を積分器３の非
反転入力に出力する。積分器３は、この基準電圧を基準
値として入力したセンサ電圧信号Ｖｏを積分し、出力信
号Ｖｏｕｔを出力する。
変換部２、積分器３、及び、基準電圧発生回路４で構成
される。センサ部１は、一次元のアレイ状に配列された
複数の光電変換器から構成され、画像からの反射光をホ
トダイオードで受け、センサ電流信号Ｉi1〜Ｉin（図面
上ではＩi1のみを例示した）をＩ−Ｖ変換部２に順次に
出力する。Ｉ−Ｖ変換部２は、入力した微少なセンサ電
流信号Ｉi1を増幅しこれをＩ−Ｖ変換し、センサ電圧信
号Ｖｏとして積分器３の反転入力に入力する。基準電圧
発生回路４は、Ｉ−Ｖ変換部２で発生するオフセットを
検出し、オフセットに対応する基準電圧を積分器３の非
反転入力に出力する。積分器３は、この基準電圧を基準
値として入力したセンサ電圧信号Ｖｏを積分し、出力信
号Ｖｏｕｔを出力する。
【００１６】図２は、図１のイメージスキャナの詳細を
示す回路図である。センサ部１は、ガラス基板上に形成
された複数の画素から成り、各画素は、ＭＯＳトランジ
スタＱ１、ホトダイオードＰＤ１、及び、蓄積容量ＣＳ
１の３つの要素から構成される。センサ部１は、イメー
ジスキャナの光信号読取り部分を構成している。センサ
部１は、主走査方向にアレイ状に配置されたｎ個の光電
変換器から構成されているが、その内の１番目のみを図
示する。各ホトダイオードＰＤ１と蓄積容量ＣＳ１とは
並列接続し、このホトダイオードＰＤ１のカソード側
は、ＴＦＴ素子を成すＭＯＳトランジスタＱ１を介して
電源電圧ＶＢに接続する。ホトダイオードＰＤ１のアノ
ード側から取り出されるセンサ電流信号Ｉi1は、Ｉ−Ｖ
変換器２に入力する。画素選択信号φ１〜φｎは、対応
するＭＯＳトランジスタＱ１〜Ｑｎのゲートに接続す
る。
示す回路図である。センサ部１は、ガラス基板上に形成
された複数の画素から成り、各画素は、ＭＯＳトランジ
スタＱ１、ホトダイオードＰＤ１、及び、蓄積容量ＣＳ
１の３つの要素から構成される。センサ部１は、イメー
ジスキャナの光信号読取り部分を構成している。センサ
部１は、主走査方向にアレイ状に配置されたｎ個の光電
変換器から構成されているが、その内の１番目のみを図
示する。各ホトダイオードＰＤ１と蓄積容量ＣＳ１とは
並列接続し、このホトダイオードＰＤ１のカソード側
は、ＴＦＴ素子を成すＭＯＳトランジスタＱ１を介して
電源電圧ＶＢに接続する。ホトダイオードＰＤ１のアノ
ード側から取り出されるセンサ電流信号Ｉi1は、Ｉ−Ｖ
変換器２に入力する。画素選択信号φ１〜φｎは、対応
するＭＯＳトランジスタＱ１〜Ｑｎのゲートに接続す
る。
【００１７】Ｉ−Ｖ変換器２は、接合型トランジスタＴ
ｒ２、抵抗Ｒ１、抵抗Ｒ３、及び、オペアンプＯＰ１で
構成される。接合型トランジスタＴｒ２のソースは、基
準電圧Ｖｒｅｆ３に接続し、接合型トランジスタＴｒ２
のドレインは、オペアンプＯＰ１の非反転入力、及び、
抵抗Ｒ３を介して電源電圧ＶＤに接続する。基準電圧Ｖ
ｒｅｆ３は、接合型トランジスタＴｒ２のバイアスを決
めるための電圧であり、抵抗Ｒ１及びキャパシタＣ３を
介してＧＮＤに接続する。
ｒ２、抵抗Ｒ１、抵抗Ｒ３、及び、オペアンプＯＰ１で
構成される。接合型トランジスタＴｒ２のソースは、基
準電圧Ｖｒｅｆ３に接続し、接合型トランジスタＴｒ２
のドレインは、オペアンプＯＰ１の非反転入力、及び、
抵抗Ｒ３を介して電源電圧ＶＤに接続する。基準電圧Ｖ
ｒｅｆ３は、接合型トランジスタＴｒ２のバイアスを決
めるための電圧であり、抵抗Ｒ１及びキャパシタＣ３を
介してＧＮＤに接続する。
【００１８】オペアンプＯＰ１の反転入力は、基準電圧
Ｖｒｅｆ１に接続する。接合型トランジスタＴｒ２のゲ
ートには、抵抗Ｒ１を介してオペアンプＯＰ１の出力を
接続し、センサ電流信号Ｉi1を入力する。基準電圧Ｖｒ
ｅｆ１は、ＯＰ１のバイアスを決めるための電圧であ
り、抵抗Ｒ６を介してＶＣＣに接続し、抵抗Ｒ７を介し
てＧＮＤに接続する。センサ電圧信号Ｖｏを与えるオペ
アンプＯＰ１の出力は、積分器３の入力に接続する。
Ｖｒｅｆ１に接続する。接合型トランジスタＴｒ２のゲ
ートには、抵抗Ｒ１を介してオペアンプＯＰ１の出力を
接続し、センサ電流信号Ｉi1を入力する。基準電圧Ｖｒ
ｅｆ１は、ＯＰ１のバイアスを決めるための電圧であ
り、抵抗Ｒ６を介してＶＣＣに接続し、抵抗Ｒ７を介し
てＧＮＤに接続する。センサ電圧信号Ｖｏを与えるオペ
アンプＯＰ１の出力は、積分器３の入力に接続する。
【００１９】積分器３は、ＭＯＳトランジスタＴｒ１、
キャパシタＣ１、オペアンプＯＰ２、及び、抵抗Ｒ２で
構成される。ＭＯＳトランジスタＴｒ１とキャパシタＣ
１とは並列接続し、このＭＯＳトランジスタＴｒ１及び
キャパシタＣ１はオペアンプＯＰ２の反転入力と出力と
の間に接続する。センサ電圧信号Ｖｏは、抵抗Ｒ２を介
してオペアンプＯＰ２の反転入力に入力する。オペアン
プＯＰ２の非反転入力は、基準電圧発生回路４の出力に
接続する。リセット信号φｒｓｔは、ＭＯＳトランジス
タＴｒ１のゲートに入力する。
キャパシタＣ１、オペアンプＯＰ２、及び、抵抗Ｒ２で
構成される。ＭＯＳトランジスタＴｒ１とキャパシタＣ
１とは並列接続し、このＭＯＳトランジスタＴｒ１及び
キャパシタＣ１はオペアンプＯＰ２の反転入力と出力と
の間に接続する。センサ電圧信号Ｖｏは、抵抗Ｒ２を介
してオペアンプＯＰ２の反転入力に入力する。オペアン
プＯＰ２の非反転入力は、基準電圧発生回路４の出力に
接続する。リセット信号φｒｓｔは、ＭＯＳトランジス
タＴｒ１のゲートに入力する。
【００２０】基準電圧発生回路４は、ＭＯＳトランジス
タＴｒ３及びキャパシタＣ２で構成される。センサ電圧
信号Ｖｏは、ＭＯＳトランジスタＴｒ３を介して基準電
圧発生回路４の出力に入力し、基準電圧発生回路４の出
力は、キャパシタＣ２を介して基準電圧Ｖｒｅｆ２に接
続する。本実施形態例では、基準電圧Ｖｒｅｆ２は、イ
ンピーダンスが低ければ、原理的に電圧に依存しないの
で、直接ＧＮＤに接続する。リセット信号φｒｓｔは、
ＭＯＳトランジスタＴｒ３のゲートに接続する。
タＴｒ３及びキャパシタＣ２で構成される。センサ電圧
信号Ｖｏは、ＭＯＳトランジスタＴｒ３を介して基準電
圧発生回路４の出力に入力し、基準電圧発生回路４の出
力は、キャパシタＣ２を介して基準電圧Ｖｒｅｆ２に接
続する。本実施形態例では、基準電圧Ｖｒｅｆ２は、イ
ンピーダンスが低ければ、原理的に電圧に依存しないの
で、直接ＧＮＤに接続する。リセット信号φｒｓｔは、
ＭＯＳトランジスタＴｒ３のゲートに接続する。
【００２１】図３は、本実施形態例のイメージスキャナ
における信号波形のタイミングチャートである。画素選
択信号φ１〜φｎは、センサ部１の１〜ｎ番目の光電変
換器を主走査方向に走査するために順次に発生する信号
である。リセット信号φｒｓｔは、この画素選択信号φ
１〜φｎの立上りに先立って一定周期で発生する。イメ
ージスキャナは、副走査方向に移動する一定の距離ごと
に、リセット信号φｒｓｔ及び画素選択信号φ１〜φｎ
を繰り返し発生させて、画像を２次元情報として読み取
る。
における信号波形のタイミングチャートである。画素選
択信号φ１〜φｎは、センサ部１の１〜ｎ番目の光電変
換器を主走査方向に走査するために順次に発生する信号
である。リセット信号φｒｓｔは、この画素選択信号φ
１〜φｎの立上りに先立って一定周期で発生する。イメ
ージスキャナは、副走査方向に移動する一定の距離ごと
に、リセット信号φｒｓｔ及び画素選択信号φ１〜φｎ
を繰り返し発生させて、画像を２次元情報として読み取
る。
【００２２】センサ部１は、まず画素選択信号φ１をＨ
レベルにし、ＭＯＳトランジスタＱ１をオンさせて、ホ
トダイオードＰＤ１に並列接続された蓄積容量ＣＳ１を
充電する。この蓄積容量の充電を各画素に対して順次に
行うことによって主走査が行われる。蓄積容量ＣＳ１
は、対応する画素の一つの選択時と次の選択時との間
に、ホトダイオードＰＤ１に入射した光強度に応じて放
電される。センサ部１は、次の選択時にこの放電した蓄
積容量ＣＳ１を充電することで、その充電電流をセンサ
電流信号Ｉi1として出力する。
レベルにし、ＭＯＳトランジスタＱ１をオンさせて、ホ
トダイオードＰＤ１に並列接続された蓄積容量ＣＳ１を
充電する。この蓄積容量の充電を各画素に対して順次に
行うことによって主走査が行われる。蓄積容量ＣＳ１
は、対応する画素の一つの選択時と次の選択時との間
に、ホトダイオードＰＤ１に入射した光強度に応じて放
電される。センサ部１は、次の選択時にこの放電した蓄
積容量ＣＳ１を充電することで、その充電電流をセンサ
電流信号Ｉi1として出力する。
【００２３】Ｉ−Ｖ変換器２は、高出力インピーダンス
であるセンサ部１からのセンサ電流信号Ｉi1を、オペア
ンプＯＰ１によって、センサ電圧信号Ｖｏに変換する。
Ｉ−Ｖ変換器２は、微少なセンサ電流信号Ｉi1でも取り
扱えるように、入力に接合型トランジスタＴｒ２を備え
て、ＳＮ比を維持したままゲインを上げている。接合型
トランジスタＴｒ２には、特に低雑音タイプのものを選
定し、基準電圧Ｖｒｅｆ１とＶｒｅｆ３を所定値に設定
して、約６０〜８０ｄＢの利得を持たせている。
であるセンサ部１からのセンサ電流信号Ｉi1を、オペア
ンプＯＰ１によって、センサ電圧信号Ｖｏに変換する。
Ｉ−Ｖ変換器２は、微少なセンサ電流信号Ｉi1でも取り
扱えるように、入力に接合型トランジスタＴｒ２を備え
て、ＳＮ比を維持したままゲインを上げている。接合型
トランジスタＴｒ２には、特に低雑音タイプのものを選
定し、基準電圧Ｖｒｅｆ１とＶｒｅｆ３を所定値に設定
して、約６０〜８０ｄＢの利得を持たせている。
【００２４】基準電圧発生回路４のＭＯＳトランジスタ
Ｔｒ３は、リセット信号φｒｓｔがＨレベルになるとオ
ンし、キャパシタＣ２をその時点のセンサ電圧信号Ｖｏ
で充電する。従って、基準電圧発生回路４の出力は、Ｉ
−Ｖ変換器２のオフセット電圧になる。
Ｔｒ３は、リセット信号φｒｓｔがＨレベルになるとオ
ンし、キャパシタＣ２をその時点のセンサ電圧信号Ｖｏ
で充電する。従って、基準電圧発生回路４の出力は、Ｉ
−Ｖ変換器２のオフセット電圧になる。
【００２５】積分器３のＭＯＳトランジスタＴｒ１は、
リセット信号φｒｓｔがＨレベルになるとオンし、キャ
パシタＣ１を放電する。次に、積分器３は、基準電圧発
生回路４からのオフセット電圧を基準電圧として、Ｉ−
Ｖ変換器２からのセンサ電圧信号Ｖｏを積分し、出力信
号Ｖｏｕｔを出力する。
リセット信号φｒｓｔがＨレベルになるとオンし、キャ
パシタＣ１を放電する。次に、積分器３は、基準電圧発
生回路４からのオフセット電圧を基準電圧として、Ｉ−
Ｖ変換器２からのセンサ電圧信号Ｖｏを積分し、出力信
号Ｖｏｕｔを出力する。
【００２６】上記実施形態例によれば、微少なセンサ電
流信号が検出可能となるため、対象画像への光照射のた
めの消費電力が抑えられる。特に、上記のように構成し
たＩ−Ｖ変換器２は、オペアンプＯＰ１に低雑音タイプ
のものを選定しゲインを上げた場合に比べて、コストや
デバイスの選定について有利となる。
流信号が検出可能となるため、対象画像への光照射のた
めの消費電力が抑えられる。特に、上記のように構成し
たＩ−Ｖ変換器２は、オペアンプＯＰ１に低雑音タイプ
のものを選定しゲインを上げた場合に比べて、コストや
デバイスの選定について有利となる。
【００２７】図４は、本発明の第２実施形態例のイメー
ジスキャナを示す回路図である。本実施形態例のイメー
ジスキャナは、基準電圧発生回路４に代えて、Ｉ−Ｖ変
換器２の仮想接地点Ｖｐ１を直接オペアンプＯＰ２の非
反転入力に接続する構成を採用した点において先の実施
形態例とは異なる。
ジスキャナを示す回路図である。本実施形態例のイメー
ジスキャナは、基準電圧発生回路４に代えて、Ｉ−Ｖ変
換器２の仮想接地点Ｖｐ１を直接オペアンプＯＰ２の非
反転入力に接続する構成を採用した点において先の実施
形態例とは異なる。
【００２８】積分器３のオペアンプＯＰ２の非反転入力
は、Ｉ−Ｖ変換器２の仮想接地点Ｖｐ１でもあるＭＯＳ
トランジスタＴｒ２のゲートに接続する。
は、Ｉ−Ｖ変換器２の仮想接地点Ｖｐ１でもあるＭＯＳ
トランジスタＴｒ２のゲートに接続する。
【００２９】Ｉ−Ｖ変換器２は、オペアンプＯＰ１でＩ
−Ｖ変換器を構成しているので、センサ電流信号Ｉi1＝
０であれば、Ｖｐ１＝Ｖｏとなっている。接合型トラン
ジスタＴｒ２のゲート・ソース間には、温度によって電
圧ドリフト分ΔＶｇｓが発生し、センサ電圧信号Ｖｏに
加わるが、積分器３のオペアンプＯＰ２の非反転入力も
Ｖｏと同電位となる。
−Ｖ変換器を構成しているので、センサ電流信号Ｉi1＝
０であれば、Ｖｐ１＝Ｖｏとなっている。接合型トラン
ジスタＴｒ２のゲート・ソース間には、温度によって電
圧ドリフト分ΔＶｇｓが発生し、センサ電圧信号Ｖｏに
加わるが、積分器３のオペアンプＯＰ２の非反転入力も
Ｖｏと同電位となる。
【００３０】積分器３は、オペアンプＯＰ２の反転入力
と非反転入力とが同電位になるため、接合型トランジス
タのゲート・ソース間電圧のドリフト分ΔＶｇｓによる
影響がない。
と非反転入力とが同電位になるため、接合型トランジス
タのゲート・ソース間電圧のドリフト分ΔＶｇｓによる
影響がない。
【００３１】図５は、本発明のイメージスキャナの第３
実施形態例を示す回路図である。本実施形態例のイメー
ジスキャナは、基準電圧発生回路４に代えて、Ｉ−Ｖ変
換器２の仮想接地点Ｖｐ１とグラウンドとの間に抵抗Ｒ
４及びキャパシタＣ２を接続する構成を採用した点にお
いて先の実施形態例とは異なる。
実施形態例を示す回路図である。本実施形態例のイメー
ジスキャナは、基準電圧発生回路４に代えて、Ｉ−Ｖ変
換器２の仮想接地点Ｖｐ１とグラウンドとの間に抵抗Ｒ
４及びキャパシタＣ２を接続する構成を採用した点にお
いて先の実施形態例とは異なる。
【００３２】積分器３Ａは、ＭＯＳトランジスタＴｒ
１、キャパシタＣ１、オペアンプＯＰ２、及び、抵抗Ｒ
２と、新たに追加した抵抗Ｒ４及びキャパシタＣ２とで
構成される。
１、キャパシタＣ１、オペアンプＯＰ２、及び、抵抗Ｒ
２と、新たに追加した抵抗Ｒ４及びキャパシタＣ２とで
構成される。
【００３３】積分器３ＡのオペアンプＯＰ２の非反転入
力は、Ｉ−Ｖ変換器２の仮想接地点Ｖｐ１に抵抗Ｒ４を
介して接続し、キャパシタＣ２を介して基準電圧Ｖｒｅ
ｆ２に接続する。基準電圧Ｖｒｅｆ２は、ＧＮＤに接続
する。
力は、Ｉ−Ｖ変換器２の仮想接地点Ｖｐ１に抵抗Ｒ４を
介して接続し、キャパシタＣ２を介して基準電圧Ｖｒｅ
ｆ２に接続する。基準電圧Ｖｒｅｆ２は、ＧＮＤに接続
する。
【００３４】抵抗Ｒ４は、高インピーダンスに設定し、
Ｃ２とＲ４の時定数Ｔｃｒ（Ｃ２×Ｒ４）は十分大き
く、且つ温度ドリフトの時定数に対しては、十分小さく
設定する。
Ｃ２とＲ４の時定数Ｔｃｒ（Ｃ２×Ｒ４）は十分大き
く、且つ温度ドリフトの時定数に対しては、十分小さく
設定する。
【００３５】Ｉ−Ｖ変換器２は、オペアンプＯＰ２の入
力容量が大きくても、その影響が少ない。積分器３Ａ
は、オペアンプＯＰ２の非反転入力の電位変動を抑えら
れるため、より動作が安定する。
力容量が大きくても、その影響が少ない。積分器３Ａ
は、オペアンプＯＰ２の非反転入力の電位変動を抑えら
れるため、より動作が安定する。
【００３６】図６は、本発明のイメージスキャナの第４
実施形態例を示す回路図である。本実施形態例のイメー
ジスキャナは、新たに抵抗Ｒ５と可変抵抗ＶＲ１を追加
した基準電圧発生回路４Ａを有する点において先の実施
形態例とは異なる。
実施形態例を示す回路図である。本実施形態例のイメー
ジスキャナは、新たに抵抗Ｒ５と可変抵抗ＶＲ１を追加
した基準電圧発生回路４Ａを有する点において先の実施
形態例とは異なる。
【００３７】基準電圧発生回路４Ａは、ＭＯＳトランジ
スタＴｒ３及びキャパシタＣ２と、新たに追加した抵抗
Ｒ５及び可変抵抗ＶＲ１とで構成される。可変抵抗ＶＲ
１は、ＭＯＳトランジスタＴｒ３とキャパシタＣ２との
ノードと、オペアンプＯＰ２の非反転入力との間に追加
する。抵抗Ｒ５は、抵抗Ｒ２、キャパシタＣ１、及び、
ＭＯＳトランジスタＴｒ１のノードと、オペアンプＯＰ
２の反転入力との間に追加する。
スタＴｒ３及びキャパシタＣ２と、新たに追加した抵抗
Ｒ５及び可変抵抗ＶＲ１とで構成される。可変抵抗ＶＲ
１は、ＭＯＳトランジスタＴｒ３とキャパシタＣ２との
ノードと、オペアンプＯＰ２の非反転入力との間に追加
する。抵抗Ｒ５は、抵抗Ｒ２、キャパシタＣ１、及び、
ＭＯＳトランジスタＴｒ１のノードと、オペアンプＯＰ
２の反転入力との間に追加する。
【００３８】図７は、図６のオペアンプＯＰ２のオフセ
ット電圧及びバイアス電流を考慮した積分器３及び基準
電圧発生回路４Ａの等価回路である。オフセット電圧Ｖ
ｓは、ＯＰ２の反転入力及び非反転入力が夫々持つ電位
レベルの差であり、ＯＰ２の反転入力及び非反転入力の
開放端電圧である。バイアス電流Ｉｂ１〜Ｉｂ２は、オ
ペアンプの内部で、各入力端子に接続されたトランジス
タが動作する際に必要な電流であり、ＯＰ２の反転入力
及び非反転入力を接地した場合の夫々の電流である。一
般的に、このバイアス電流Ｉｂ１〜Ｉｂ２は、バイポー
ラ入力の場合には数十ｎＡ〜数ｍＡであり、ユニポーラ
入力の場合には殆ど零である。従って、オフセット電圧
Ｖｓ及びバイアス電流Ｉｂ１〜Ｉｂ２は、本発明のよう
に取り扱う信号量が微少な程、これらの影響を受けない
対策が重要となる。
ット電圧及びバイアス電流を考慮した積分器３及び基準
電圧発生回路４Ａの等価回路である。オフセット電圧Ｖ
ｓは、ＯＰ２の反転入力及び非反転入力が夫々持つ電位
レベルの差であり、ＯＰ２の反転入力及び非反転入力の
開放端電圧である。バイアス電流Ｉｂ１〜Ｉｂ２は、オ
ペアンプの内部で、各入力端子に接続されたトランジス
タが動作する際に必要な電流であり、ＯＰ２の反転入力
及び非反転入力を接地した場合の夫々の電流である。一
般的に、このバイアス電流Ｉｂ１〜Ｉｂ２は、バイポー
ラ入力の場合には数十ｎＡ〜数ｍＡであり、ユニポーラ
入力の場合には殆ど零である。従って、オフセット電圧
Ｖｓ及びバイアス電流Ｉｂ１〜Ｉｂ２は、本発明のよう
に取り扱う信号量が微少な程、これらの影響を受けない
対策が重要となる。
【００３９】センサ電流信号Ｉi1＝０で、ＭＯＳトラン
ジスタＴｒ３を理想的なスイッチと仮定すると、オペア
ンプＯＰ２のオフセット分によってキャパシタＣ１の両
端に発生する電位差ΔＶｃ１は、
ジスタＴｒ３を理想的なスイッチと仮定すると、オペア
ンプＯＰ２のオフセット分によってキャパシタＣ１の両
端に発生する電位差ΔＶｃ１は、
【００４０】 ΔＶｃ１＝Ｃ１×Ｔｒｓｔ／Ｒ２×｛Ｖｏ−（Ｖｏ＋Ｉｂ１×ＶＲ１＋Ｖｓ− Ｉｂ２×Ｒ５）｝ ・・・ （式１） Ｔｒｓｔは、図３のリセット信号φｒｓｔの周期であ
る。
る。
【００４１】式１より、ΔＶｃ１＝０となる条件をＶＲ
１について求めると、次式のように表せる。 ＶＲ１＝（Ｉｂ２×Ｒ５−Ｖｓ）／Ｉｂ１ ・・・ （式２）
１について求めると、次式のように表せる。 ＶＲ１＝（Ｉｂ２×Ｒ５−Ｖｓ）／Ｉｂ１ ・・・ （式２）
【００４２】ＶＲ１の値を式１のように設定すれば、オ
ペアンプＯＰ２のオフセット電圧及びバイアス電流によ
る電位差ΔＶｃ１を零にできるので、積分器３のゲイン
を大きくすることができる。また、ＭＯＳトランジスタ
Ｔｒ３のゲート容量を通してキャパシタＣ２に充電され
る電圧分によるオペアンプＯＰ２の影響も、ＶＲ１を調
整することで吸収できる。
ペアンプＯＰ２のオフセット電圧及びバイアス電流によ
る電位差ΔＶｃ１を零にできるので、積分器３のゲイン
を大きくすることができる。また、ＭＯＳトランジスタ
Ｔｒ３のゲート容量を通してキャパシタＣ２に充電され
る電圧分によるオペアンプＯＰ２の影響も、ＶＲ１を調
整することで吸収できる。
【００４３】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明のイメージスキャナは、上記
実施形態例の構成にのみ限定されるものでなく、上記実
施形態例の構成から種々の修正及び変更を施したイメー
ジスキャナも、本発明の範囲に含まれる。
づいて説明したが、本発明のイメージスキャナは、上記
実施形態例の構成にのみ限定されるものでなく、上記実
施形態例の構成から種々の修正及び変更を施したイメー
ジスキャナも、本発明の範囲に含まれる。
【００４４】
【発明の効果】以上説明したように、本発明のイメージ
スキャナによると、電流増幅器を電流−電圧変換部の前
段に備えた構成により、ＳＮ比が改善し画像への光照射
量が抑えられるので、消費電力を低減することができ
る。
スキャナによると、電流増幅器を電流−電圧変換部の前
段に備えた構成により、ＳＮ比が改善し画像への光照射
量が抑えられるので、消費電力を低減することができ
る。
【図１】本発明の第１実施形態例のイメージスキャナを
示すブロック図である。
示すブロック図である。
【図２】図１のイメージスキャナをより詳細に示す回路
図である。
図である。
【図３】本実施形態例のイメージスキャナにおける信号
波形のタイミングチャートである。
波形のタイミングチャートである。
【図４】本発明の第２実施形態例のイメージスキャナを
示す回路図である。
示す回路図である。
【図５】本発明の第３実施形態例のイメージスキャナを
示す回路図である。
示す回路図である。
【図６】本発明の第４実施形態例のイメージスキャナを
示す回路図である。
示す回路図である。
【図７】図６の積分器と基準電圧発生回路の等価回路で
ある。
ある。
【図８】従来のイメージスキャナの回路図である。
【図９】特開平７−７２１８０号公報に記載のＩ−Ｖ変
換回路のブロック図である。
換回路のブロック図である。
１ センサ部 ２ Ｉ−Ｖ変換部 ３ 積分器 ４ 基準電圧発生回路 ２１ Ｉ−Ｖ変換部 ２２ 積分回路 ２３ コントローラ ２４ サンプルホールド回路 ＶＢ，ＶＤ 供給電源 Ｖｒｅｆ１〜Ｖｒｅｆ３ 基準電圧 ＰＤ，ＰＤ１ ホトダイオード ＯＰ１〜ＯＰ２ オペアンプ Ｔｒ１，Ｔｒ３，Ｑ１ ＭＯＳトランジスタ Ｔｒ２ 接合型トランジスタ ＣＳ１ 蓄積容量 Ｃ１〜Ｃ３ キャパシタ Ｒ１〜Ｒ８ 抵抗 ＶＲ１ 可変抵抗 ＳＷ スイッチ Ｉi，Ｉi1 センサ電流信号 Ｖｏ センサ電圧信号 Ｖｏｕｔ 出力信号 Ｖｓ オフセット電圧 Ｉｂ１ バイアス電流（非反転入力用） Ｉｂ２ バイアス電流（反転入力用） φｒｓｔ リセット信号 φ１〜φｎ 充電信号 Ｓ１ リセット信号 Ｓ２ 制御信号
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C051 AA01 BA02 DA02 DB01 DB15 DE13 EA09 FA02 5C072 AA01 BA06 EA04 FB16 PA10 UA05
Claims (6)
- 【請求項１】 光電変換素子を有し、センサ電流信号を
出力するセンサ部と、前記センサ電流信号を変換してセ
ンサ電圧信号を出力する電流−電圧変換部と、前記セン
サ電圧信号を積分して処理信号を出力する積分器と、を
有するイメージスキャナにおいて、 前記センサ電流信号を増幅する電流増幅器を前記電流−
電圧変換部の前段に備えることを特徴とするイメージス
キャナ。 - 【請求項２】 前記センサ電流信号の入力に先立ってリ
セット信号を発生し、該リセット信号に応答して、前記
電流−電圧変換部で発生するオフセット電圧を前記積分
器の基準電圧入力端子に入力する基準電圧発生回路を備
える、請求項１に記載のイメージスキャナ。 - 【請求項３】 前記センサ部の出力が、前記積分器の基
準電圧入力端子に入力される、請求項１に記載のイメー
ジスキャナ。 - 【請求項４】 前記積分器が、前記センサ電圧信号入力
端子と出力とを接続する積分キャパシタと、前記センサ
電圧信号入力端子に接続され前記センサ電流信号が入力
される積分抵抗と、前記リセット信号に応答して前記積
分キャパシタを短絡するトランジスタとを有する、請求
項１〜３の何れかに記載のイメージスキャナ。 - 【請求項５】 前記積分器が、前記積分キャパシタと前
記積分抵抗とを接続するノードと前記センサ電圧信号入
力端子との間に接続された固定抵抗と、前記基準電圧発
生回路と前記基準電圧入力端子との間に接続された可変
抵抗とを有する、請求項４に記載のイメージスキャナ。 - 【請求項６】 前記センサ電圧信号入力端子及び前記基
準電圧入力端子を開放した時のオフセット電圧をＶｓ、
前記センサ電圧信号入力端子及び前記基準電圧入力端子
を接地した時の前記センサ電圧信号入力端子及び前記基
準電圧入力端子から流出する電流を夫々Ｉｂ２及びＩｂ
１、前記固定抵抗の値をＲとしたときに、前記可変抵抗
の抵抗値を（Ｉｂ２×Ｒ−Ｖｓ）／Ｉｂ１と設定する、
請求項５に記載のイメージスキャナ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11052368A JP2000253202A (ja) | 1999-03-01 | 1999-03-01 | イメージスキャナ |
| TW089103562A TW484299B (en) | 1999-03-01 | 2000-03-01 | Image scanner |
| KR1020000010390A KR20000062713A (ko) | 1999-03-01 | 2000-03-02 | 이미지 스캐너 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11052368A JP2000253202A (ja) | 1999-03-01 | 1999-03-01 | イメージスキャナ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000253202A true JP2000253202A (ja) | 2000-09-14 |
Family
ID=12912879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11052368A Pending JP2000253202A (ja) | 1999-03-01 | 1999-03-01 | イメージスキャナ |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2000253202A (ja) |
| KR (1) | KR20000062713A (ja) |
| TW (1) | TW484299B (ja) |
-
1999
- 1999-03-01 JP JP11052368A patent/JP2000253202A/ja active Pending
-
2000
- 2000-03-01 TW TW089103562A patent/TW484299B/zh not_active IP Right Cessation
- 2000-03-02 KR KR1020000010390A patent/KR20000062713A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000062713A (ko) | 2000-10-25 |
| TW484299B (en) | 2002-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5479208A (en) | Image sensors and driving method thereof | |
| JP4683436B2 (ja) | 光検出装置 | |
| KR101258288B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 | |
| US7456885B2 (en) | Per column one-bit ADC for image sensors | |
| JP4274533B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JPH10256593A (ja) | アクティブインテグレータ・オプティカルセンサ用装置及び方法 | |
| KR20040010299A (ko) | 화질을 향상시킨 이미지 센서 | |
| CN108337457B (zh) | 图像传感器 | |
| JP2000162041A (ja) | 光検出装置 | |
| KR100265364B1 (ko) | 넓은 동적 범위를 갖는 씨모스 이미지 센서 | |
| JPH04268866A (ja) | イメージセンサ | |
| US6995797B2 (en) | Charge detecting device for a solid state imaging device | |
| EP1416424B1 (en) | Photo-sensor array with pixel-level signal comparison | |
| WO2007066762A1 (ja) | 固体撮像装置 | |
| JP2003289477A (ja) | 固体撮像装置 | |
| US6943721B1 (en) | Charge-coupled amplifier and converter with matched offsets | |
| US6353401B1 (en) | Optical sensor array with zone-programmable gain and offset | |
| US7372489B2 (en) | Signal processing circuit and solid-state image pickup device | |
| CN114125333B (zh) | 可选择输出时间差分数据或图像数据的像素电路 | |
| JP2000253202A (ja) | イメージスキャナ | |
| JPH10257233A (ja) | 積分管理型光学センサ・アレイのための装置および方法 | |
| JP3673705B2 (ja) | 電流電圧変換器及びそれを用いたプリンター | |
| US6717616B1 (en) | Amplifier assisted active pixel read out structure | |
| JP2002185702A (ja) | イメージセンサおよびイメージセンサユニット | |
| US7368773B2 (en) | Photodetector device, solid-state imaging device, and camera system |