KR20000062713A - 이미지 스캐너 - Google Patents

Abstract

화상에 조사되는 광량과 소비전력이 감소된 이미지 스캐너가 제공된다. 본 발명의 이미지 스캐너는 센서부, I-V (전류-전압) 변환부, 적분기, 및 기준전압 발생회로를 구비한다. 기준전압 발생회로는 I-V (전류-전압) 변환부와 적분기가 미소한 신호를 취급할 수 있도록 하여 센서부로 입사되는 광(光)이 미소할 지라도, 독취가 가능하도록 동작한다. 따라서, 본 발명의 이미지 스캐너는 화상에 조사되는 광량과 소비전력을 줄일 수 있다.

Description

이미지 스캐너{IMAGE SCANNER}

본 발명은 광전변환기를 사용하는 이미지 스캐너에 관한 것으로, 특히 저전력 소비가 가능한 이미지 스캐너에 관한 것이다.

최근, 사무 자동화가 더욱 상용화됨에 따라, 컴퓨터에 화상 정보를 입력시키는데 사용되는 이미지 스캐너의 발달이 빠르게 진행되고 있다. 소형 이미지 스캐너 가운데, 지면상에서 움직이면서 화상 정보를 독취할 수 있고, 휴대성이 우수한 펜형 (pen-type) 의 이미지 스캐너가 알려져 있다. 도 8 은 종래 이미지 스캐너의 회로도이다. 이미지 스캐너는 센서부 (1), 전류-전압 변환부 (이하, I-V 변환부, 2), 및 적분기 (3) 으로 구성된다. 센서부 (1) 는, 주(主)주사방향으로 어레이 (array) 형태로 배치된 n 개의 광전변환기로 구성된다. 각 광전 변환기는 포토다이오드에 입사되는 광량에 대응하는 센서 전류신호를 출력하며, I-V 변환부 (2) 는 이 센서 전류신호를 센서 전압신호 (Vo) 로 변환한다. 적분기 (3) 는 이 센서 전압신호 (Vo) 를 적분하여 출력신호 (Vout) 를 출력한다.

센서부 (1) 로 주어지는 센서 전류신호 (Ii1) 가 미소하기 때문에, I-V 변환부 (2) 의 연산증폭기 (OP1) 에서 발생되는 오프셋 및 잡음 성분이 센서 전압신호 (Vo) 에 대하여 영향을 미치므로, 이미지 스캐너가 이미지를 정확히 독취하기 어렵게 만드는 원인이 된다. 이러한 문제점을 해결하기 위해, 조사(照射)되는 광강도(光强度)와 조사시간을 증가시켜 센서 전류신호 (Ii1) 를 크게 할 수 있는데, 그러한 센서 전류신호 (Ii1) 의 강화는 소비전력를 증가시키는 원인이 된다.

일본 특개평 제 7-72180 호에서는 I-V 변환부의 연산증폭기에서 발생되는 오프셋을 감소시키기 위한 기술이 개시되었다. 도 9 는 일본 특개평 제 7-72180 호에 개시된 이미지 스캐너의 블록도이다. 도 9 에서와 같이, 개시된 이미지 스캐너는 I-V 변환부 (21), 적분회로 (22), 제어기 (23), 및 샘플 홀딩 회로 (24) 로 구성된다. I-V 변환부 (21) 는 포토다이오드 (PD) 에서 주어지는 센서 전류신호 (Ii1) 를 I-V 변환시켜, 변환된 센서 전압신호 (Vo) 를 적분회로 (22) 의 반전 입력단과 샘플 홀딩 회로 (24) 의 샘플 입력단으로 출력한다. 제어기 (23) 는 리셋신호 (S1) 에 기초하여 샘플 홀딩 회로 (24) 를 제어하는 제어신호 (S2) 를 생성시킨다. 샘플 홀딩 회로 (24) 는 제어신호 (S2) 에 따라 개폐되는 스위치 (SW) 와 센서 전압신호 (Vo) 에 기초하여 충전되는 커패시터 (C2) 로 구성된다. 적분회로 (22) 는, 비반전 입력으로 입력되는 샘플 홀딩 회로 (24) 의 커패시터 (C2) 의 충전전압을 기준 전압으로 사용하여, 반전 입력단으로 입력되는 센서 전압신호 (Vo) 를 적분하여, 처리된 신호 (Vout) 를 출력한다. 리셋신호 (S1) 는 I-V 변환부 (21) 로 입력되는 센서 전류신호 (Ii1) 에 동기하여 발생되므로, 샘플 홀딩 회로 (24) 의 커패시터 (C2) 는 I-V 변환부 (21) 의 오프셋 전압으로 충전된다. 즉, 적분회로 (22) 는 입력되는 오프셋 전압을 동위상 성분으로 간주하여 소멸시킨다.

상기 기술문헌에 개시된 기술은, I-V 변환부 (21) 에서 발생되는 오프셋을 감소시키는 점에서는 효과적이지만, 신호대 잡음비 (이하, S/N 비) 의 개선에 있어서는 비효과적이다. S/N 비의 개선을 위해서는, 센서 전류신호 (Ii1) 를 크게할 필요가 있고, 따라서, 소비전력의 절감은 불만족스럽게 된다.

본 발명은, 상기한 종래 기술의 문제점을 해결하는 위하여, 미소한 센서 전류신호를 검출함으로써, S/N 비를 개선시키고 소비전력을 감소시킬 수 있는 이미지 스캐너를 제공하는 것을 목적으로 한다.

본 발명의 일태양에 따르면, 광전 변환기, 센서 전류신호를 출력하는 센서부, 이 센서 전류신호를 변환하여 센서 전압신호를 출력하는 전류-전압 변환 수단, 이 센서 전압신호를 적분하여 처리된 신호를 출력하는 적분기를 구비하고, 센서 전류신호를 증폭하는 전류 증폭기를 전류-전압 변환수단의 앞단에 구비하는 것을 특징으로 하는 이미지 스캐너가 제공된다.

본 발명의 이미지 스캐너의 바람직한 실시예로서, 센서 전류신호의 입력전에 리셋신호를 발생시키고, 이 리셋신호에 기초하여 전류-전압 변환수단에 의해 발생된 오프셋 전압을 적분기의 기준전압 입력단자로 입력시키는 기준전압 발생수단을 구비한다.

또한, 다른 바람직한 실시예로서, 센서부의 출력이 적분기의 기준전압 입력단자로 입력된다.

또한, 다른 바람직한 실시예로서, 적분기는, 센서 전압신호 입력단자를 적분기의 출력으로 접속시킨 적분 커패시터, 센서 전류신호가 입력되는 센서 전압신호 입력단자에 접속되는 적분 저항, 및 리셋신호에 따라 적분 커패시터를 단락시키는 트랜지스터를 구비한다.

또한, 다른 바람직한 실시예로서, 적분기는, 적분 커패시터를 적분 저항으로 연결시키는 노드와 센서 전압신호 입력단자사이에 접속된 고정저항, 및 기준전압 발생수단과 기준전압 입력단자 사이에 접속된 가변저항을 구비한다.

또한, 다른 바람직한 실시예로서, 가변저항의 저항값은 (Ib2 ×R - Vs)/Ib1 으로 설정된다. 여기서, Vs 는 센서 전압신호 입력단자와 기준전압 입력수단이 개방될 때 발생되는 오프셋 전압을 나타내며, Ib2 는 센서 전압신호 입력단자가 접지되는 동안 센서 전압신호 입력단자로부터 흐르는 전류를 나타내며, Ib1 은 기준전압 입력단자가 접지되는 동안 기준전압 입력단자로부터 흐르는 전류를 나타내며, R 은 고정저항의 저항값을 나타낸다.

도 1 은 본 발명의 제 1 실시예에 따른 이미지 스캐너의 블록도.

도 2 는 도 1 의 이미지 스캐너의 상세 회로도.

도 3 은 본 발명의 제 1 실시예에 따른 이미지 스캐너의 동작의 신호 파형을 나타낸 타이밍도.

도 4 는 본 발명의 제 2 실시예에 따른 이미지 스캐너의 회로도.

도 5 는 본 발명의 제 3 실시예에 따른 이미지 스캐너의 회로도.

도 6 은 본 발명의 제 4 실시예에 따른 이미지 스캐너의 회로도.

도 7 은 도 6 의 적분기와 기준전압 발생회로의 등가 회로도.

도 8 은 종래의 이미지 스캐너를 나타낸 회로도.

도 9 는 일본 특개평 제 7-72180 호에 개시된 전류-전압 변환부를 나타낸 블록도.

* 도면의 주요 부분에 대한 부호의 설명 *

1 : 센서부 2 : I-V 변환부

3 : 적분기 4 : 기준전압 발생회로

21 : I-V 변환부 22 : 적분회로

23 : 제어기 24 : 샘플 홀딩 회로

VB, VD : 공급 전압 Vref1 ∼ Vref3 : 기준 전압

PD, PD1 : 포토 다이오드 OP1 ∼ OP2 : 연산 증폭기

Tr1, Tr3, Q1 : MOS 트랜지스터 Tr2 : 접합형 트랜지스터

CS1 : 축적 커패시터 C1 ∼ C3 : 커패시터

R1 ∼ R8 : 저항 VR1 : 가변저항

SW : 스위치 Ii, Ii1 : 센서 전류신호

Vo : 센서 전압신호 Vout : 출력신호

Vs : 오프셋 전압

Ib1 : 바이어스 전류 (비반전 입력용) Ib2 : 바이어스 전류 (반전 입력용)

rst : 리셋신호1 ∼n : 전류신호

S1 : 리셋신호 S2 : 제어신호

첨부 도면과 관련된 아래의 설명으로부터, 본 발명에 대한 상기 및 타 목적, 이점 및 특징들이 보다 명확해질 것이다. 본 발명의 바람직한 실시예들을 첨부된 도면을 참조하여 다양한 실시예와 함께 더욱 상세하게 설명한다. 이하, N 채널형 트랜지스터를 MOS 트랜지스터로 사용한다.

〈제 1 실시예〉

도 1 은 본 발명의 제 1 실시예에 따른 이미지 스캐너를 나타낸 블록도이다. 본 실시예의 이미지 스캐너는, 도 1 에 나타낸 구성외에도, 후단에 설치되어 출력 신호 (Vout) 를 처리하는 아날로그-디지탈 변환기 (이하, ADC), 인터페이스부, 및 앞단에 설치되어 이미지 (image) 로 광(光)을 조사하는 광조사부 등을 구비하는데, 모두 도 1 에는 나타나있지 않으며, 설명과 도면도 생략하였다.

도 1 에서, 이미지 스캐너는 센서부 (1), I-V 변환부 (2), 적분기 (3), 및 기준전압 발생회로 (4) 로 구성된다. 센서부 (1) 는 1차원 어레이 형태로 배열된 둘 이상의 광전 변환기로 구성되며, 이미지로부터 반사광을 수신하여 센서 전류신호 (Ii1 내지 Iin, Ii1 만 도시됨) 를 I-V 변환부 (2) 로 순차적으로 출력한다. I-V 변환부 (2) 는 입력된 미소한 센서 전류신호 (Ii1) 를 증폭시키고 증폭된 센서 전류신호를 I-V (전류-전압) 변환하여, 변환된 센서 전압신호 (Vo) 를 적분기 (3) 의 반전 입력단으로 입력한다. 기준전압 발생회로 (4) 는 I-V 변환부 (2) 에서 발생된 오프셋을 검출하여 오프셋에 대응하는 기준전압을 적분기 (3) 로 출력한다. 적분기 (3) 는 이 기준전압을 기준값으로 사용하여 입력되는 센서 전압신호 (Vo) 를 적분하고, 출력신호 (Vout) 를 출력한다.

도 2 는 도 1 의 이미지 스캐너의 상세 회로도이다. 센서부 (1) 는 유리기판상에 형성된 복수의 화소 (picture elements) 들로 구성되며, 각 화소는 MOS 트랜지스터 (Q1), 포토 다이오드(PD1), 및 축적 커패시터 (CS1) 의 3 개 요소로 구성된다. 센서부 (1) 는 이미지 스캐너의 광신호를 독취하는 부분을 구성한다. 센서부 (1) 는 주(主)주사방향으로 어레이 형태로 배치된 n개의 광전변환기로 구성되며, 도 2 에는 이중 첫번째 하나만이 도시된다. 각 포토 다이오드 (PD1) 와 축적 커패시터 (CS1) 는 병렬 접속되며, 이 포토 다이오드 (PD1) 의 캐소드 (cathode) 측은 TFT 소자를 구성하는 MOS 트랜지스터 (Q1) 에 접속되고, 이 MOS 트랜지스터 (Q1) 는 전원전압 VB 의 단자에 접속된다. 포토 다이오드 (PD1) 의 애노드 (anode) 측으로부터 출력된 센서 전류신호 (Ii1) 는 I-V 변환부 (2) 로 입력된다. 화소 선택신호 (1 내지n) 는, MOS 트랜지스터 (Q1 내지 Qn) 의 대응하는 하나의 게이트에 접속된다. I-V 변환부 (2) 는 접합형 트랜지스터 (Tr2), 저항 (R1 및 R3), 및 연산증폭기 (OP1) 으로 구성된다. 접합형 트랜지스터 (Tr2) 의 소스는 기준전압 (Vref3) 단으로 접속되며, 드레인은 연산증폭기 (OP1) 의 비반전 입력 및 저항 (R3) 을 거쳐, 전원전압 (VD) 의 단자로 접속된다. 기준전압 (Vref3) 은 접합형 트랜지스터 (Tr2) 의 바이어스를 결정하는 전압으로서, 저항 (R8) 및 커패시터 (C3) 를 거쳐 접지단자 (GND) 로 접속된다. 연산증폭기 (OP1) 의 반전입력은 기준전압 (Vref1) 단에 접속된다. 접합형 트랜지스터 (Tr2) 의 게이트는 저항 (R1) 을 거쳐 연산증폭기 (OP1) 의 출력단으로 접속되며, 이곳으로 센서 전류신호 (Ii1) 가 입력된다. 기준전압 (Vref1) 은 연산증폭기 (OP1) 의 바이어스를 결정하는 전압으로, 기준전압 (Vref1) 의 단자가 저항 (R6) 을 거쳐 전압 (VD) 단자로 접속되며, 저항 (R7) 을 거쳐 접지단자 (GND) 로 접속된다. 센서 전압신호 (Vo) 를 제공하는 연산증폭기 (OP1) 의 출력은 적분기 (3) 의 입력단으로 접속된다.

적분기 (3) 는 MOS 트랜지스터 (Tr1), 커패시터 (C1), 연산증폭기 (OP2), 및 저항 (R2) 으로 구성된다. MOS 트랜지스터 (Tr1) 는 커패시터 (C1) 와 병렬로 접속되며, 이 MOS 트랜지스터 (Tr1) 와 커패시터 (C1) 는 연산증폭기 (OP2) 의 반전입력단과 출력단간에 접속된다. 센서 전압신호 (Vo) 는 저항 (R2) 를 거쳐 연산증폭기 (OP2) 의 반전입력단으로 입력된다. 연산증폭기 (OP2) 의 비반전 입력단은 기준전압 발생회로 (4) 의 출력단으로 접속된다. 리셋신호 (rst) 는 MOS 트랜지스터 (Tr1) 의 게이트에 입력된다.

기준전압 발생회로 (4) 는 MOS 트랜지스터 (Tr3) 및 커패시터 (C2) 로 구성된다. 센서 전압신호 (Vo) 는 MOS 트랜지스터 (Tr3) 를 거쳐 기준전압 발생회로 (4) 의 출력단으로 입력되며, 기준전압 발생회로 (4) 의 출력은 커패시터 (C2) 를 거쳐 기준전압 (Vref2) 단에 접속된다. 기준전압 (Vref2) 은, 기준전압 발생회로의 임피던스가 낮다면 이론적으로 전압에 의존하지 않기 때문에, 접지단자 (도 2 참조) 에 직접 접속된다. 리셋신호 (rst) 는 MOS 트랜지스터 (Tr3) 의 게이트에 접속된다.

도 3 은 본 발명의 제 1 실시예에 따른 이미지 스캐너의 동작을 나타낸 신호 파형의 타이밍도이다. 화소 선택신호 (1 내지n) 는 센서부 (1) 의 1 ∼ n 번째의 광전 변환기를 주(主)주사방향으로 주사 시키기위해 순차적으로 발생되는 신호이다. 리셋신호 (rst) 는 이 화소 선택신호 (1 ∼n) 의 상승전의 일정 주기에 발생된다. 이미지 스캐너는, 부(副)주사방향으로 이동하면서, 각각의 일정 주기에 리셋신호 (rst) 와 화소 선택신호 (1∼n) 를 반복적으로 발생시켜, 2 차원 정보로서 이미지를 독취한다.

센서부 (1) 는 화소 선택신호 (1) 를 H 레벨로 구동시키고, MOS 트랜지스터 (Q1) 를 턴온 (turn-on) 시켜 포토다이오드 (PD1) 에 병렬 접속된 축적 커패시터 (CS1) 를 충전시킨다. 각 화소의 축적 커패시터 (CS1) 를 순차적으로 충전시킴으로써 주(主)주사가 수행된다. 축적 커패시터 (CS1) 는 해당 화소가 선택되는 시간과 다음 화소가 선택되는 시간사이에 포토 다이오드 (PD1) 에 입사되는 광강도(光强度)에 따라 방전된다. 센서부 (1) 는, 다음 화소 선택시에 방전된 축적커패시터 (CS1) 를 충전시킴으로써, 이 충전된 전류가 센서 전류신호 (Ii1) 로 출력된다.

I-V 변환부 (2) 는 고출력 임피던스를 갖는 센서부 (1) 로부터 주어지는 센서 전류신호 (Ii1) 를 연산증폭기 (OP1) 를 사용하여 센서 전압신호 (Vo) 로 변환한다. I-V 변환부 (2) 는 미소한 센서 전류신호 (Ii1) 를 취급할 수 있도록 입력단으로 접합형 트랜지스터 (Tr2) 를 구비하여, S/N 비는 유지하면서도 이득은 증가된다. 약 60 ∼ 80 dB 를 얻기 위해, 저잡음형 트랜지스터 (Tr2) 가 접합형 트랜지스터 (Tr2) 로 선택되고, 기준전압 (Vref1 및 Vref3) 이 소정의 값으로 설정된다.

기준전압 발생회로 (4) 는 리셋신호 (rst) 가 H 레벨 일 때 턴온되며, 그 때의 센서 전압신호 (Vo) 로 커패시터 (C2) 를 충전시킨다. 그러므로, 기준전압 발생회로 (4) 의 출력은 I-V 변환부 (2) 의 오프셋 전압이 된다.

적분기 (3) 의 MOS 트랜지스터 (Tr1) 는 리셋신호 (rst) 가 H 레벨일 때 턴온 되며, 커패시터 (C1) 를 방전시킨다. 다음, 적분기 (3) 는 기준전압 발생회로 (4) 로부터 주어지는 오프셋 전압을 기준전압으로 사용하여 I-V 변환부 (2) 로 주어지는 센서 전압신호 (Vo) 를 적분하고, 출력신호 (Vout) 를 출력한다.

상기 제 1 실시예에 따르면, 미소한 센서 전류신호가 검출 가능하기 때문에, 목적 이미지에 광조사를 위해 사용되는 소비전력을 줄일 수 있다. 상기의 구성을 갖는 I-V 변환부 (2) 는, 저잡음형 연산증폭기를 사용하여 이득이 향상되는 경우와 비교할 때, 비용과 소자의 선택성에 있어 유리하다.

〈제 2 실시예〉

도 4 는 본 발명의 제 2 실시예에 따른 이미지 스캐너를 나타낸 회로도이다. 제 2 실시예의 이미지 스캐너는, 기준전압 발생회로 (4) 대신, I-V 변환부 (2) 의 가상 접지점 (Vp1) 이 연산증폭기 (OP2) 의 비반전 입력단에 직접 접속되는 구성을 채택한 점에 있어서 전술한 제 1 실시예와 상이하다.

적분기 (3) 의 연산증폭기 (OP2) 의 비반전 입력단은 I-V 변환부 (2) 의 가상 접지점 (Vp1) 으로서 역할하는 MOS 트랜지스터 (Tr2) 의 게이트에 접속된다.

I-V 변환부 (2) 는 연산증폭기 (OP1) 로 구성되므로, 센서 전류신호가 Ii1 = 0 이라면, Vp1 = Vo 이 된다. 접합형 트랜지스터 (Tr2) 의 게이트, 소스간에는 온도차에 따라 전압 드리프트 성분Vgs 가 발생되어 센서 전압신호 (Vo) 에 더해지고, 적분기 (3) 의 연산증폭기 (OP2) 의 비반전 입력과 센서 전압신호 (Vo) 는 동전위가 된다.

적분기 (3) 은, 연산증폭기 (OP2) 의 비반전 입력과 반전 입력이 동전위이기 때문에, 접합형 트랜지스터 (Tr1) 의 게이트와 소스간 전압의 드리프트 성분Vg 에 의해 거의 영향을 받지 않는다.

〈제 3 실시예〉

도 5 는 본 발명의 제 3 실시예에 따른 이미지 스캐너의 회로도이다. 제 3 실시예의 이미지 스캐너는 기준전압 발생회로 (4) 대신, 저항 (R4) 및 커패시터 (C2) 가 I-V 변환부 (2) 의 가상 접지점 (Vp1) 과 접지단자간에 접속되는 점이 전술한 제 2 실시예와 상이하다.

적분기 (3A) 는 MOS 트랜지스터 (Tr1), 커패시터 (C1), 연산증폭기 (OP2), 및 저항 (R2) 을 구비하며, 이에 추가하여 저항 (R4) 및 커패시터 (C2) 를 구비하는 점이 전술한 실시예와 상이하다.

적분기 (3A) 의 연산증폭기 (OP2) 의 비반전 입력단은 저항 (R4) 를 거쳐 I-V 변환부 (2) 의 가상 접지점 (Vp1) 으로 접속되며, 커패시터 (C2) 를 거쳐 기준 전압 (Vref2) 단으로 접속된다. 기준 전압 (Vref2) 단은 접지단자에 접속된다.

저항 (R4) 은 높은 임피던스를 갖도록 설정되어, C2 와 R4 의 시정수 Tcr (= C2 ×R4) 가 충분히 커서, 온도 드리프트의 시정수가 충분히 낮도록 설정된다.

I-V 변환부 (2) 는 연산증폭기 (OP2) 의 큰 입력 커패시티 (capacity) 에 의한 영향이 적다. 연산증폭기 (OP2) 의 비반전 입력의 전위의 변화가 감소되므로, 적분기 (3A) 의 동작은 안정된다.

〈제 4 실시예〉

도 6 은 본 발명의 제 4 실시예에 따른 이미지 스캐너를 나타낸 회로도이다. 제 4 실시예의 이미지 스캐너는, 기준전압 발생회로 (4A) 에 저항 (R5) 및 가변저항 (VR1) 이 새롭게 구비된 점이 전술한 제 3 실시예와 상이하다.

기준전압 발생회로 (4A) 는 MOS 트랜지스터 (Tr3), 커패시터 (C2), 새롭게 추가된 저항 (R5) 및 가변저항 (VR1) 으로 구성된다. 가변저항 (VR1) 은 MOS 트랜지스터 (Tr3) 와 커패시터 (C2) 의 노드와 연산증폭기 (OP2) 의 비반전 입력단간에 추가된다. 저항 (R5) 은 저항 (R2), 커패시터 (C1), 및 MOS 트랜지스터 (Tr1) 의 노드와 연산증폭기 (OP2) 의 반전입력단간에 추가된다.

도 7 의 회로는 연산증폭기 (OP2) 의 오프셋 전압과 바이어스 전류를 고려한 적분기 (3) 와 기준전압 발생회로 (4A) 의 등가회로이다. 도 7 의 오프셋 전압 (Vs) 은 연산증폭기 (OP2) 의 비반전 입력과 반전 입력의 전위레벨 차이로서, 반전 입력단과 비반전 입력단의 개방단 전압이다. 바이어스 전류 (Ib1 및 Ib2) 는 각각 연산증폭기 내부의 각 입력단자에 접속된 트랜지스터의 동작에 필요한 전류이고, 연산증폭기 (OP2) 의 반전 입력과 비반전 입력이 접지단자 (GND) 에 접속되었을 때 발생하는 전류이다. 일반적으로, 이 바이어스 전류 (Ib1 및 Ib2) 는 바이폴라 트랜지스터로부터 입력되는 경우 수십 nA 에서 수 mA 이고, 유니폴라 트랜지스로부터 입력되는 경우 거의 영 (0) 이다. 그러므로, 본 실시예에서 처럼, 취급해야할 신호량이 미소하다면, 그러한 오프셋 전압 (Vs) 와 바이어스 전류 (Ib1 및 Ib2) 에 대한 대비책을 마련할 필요가 있다.

센서 전류신호가 Ii1 = 0 이고, MOS 트랜지스터 (Tr3) 를 이상적인 스위치로 가정한다면, 연산증폭기 (OP2) 의 오프셋량에 의해 커패시터 양단에 발생하는 전위차 (△Vc1) 는 다음의 공식으로 표현된다.

△Vc1 = C1 ×Trst / R2 ×[Vo - (Vo + Ib1 ×VR1 + Vs - Ib2 ×R5)]....(1)

여기서, Trst 은 도 3 의 리셋신호rst 의 주기이다.

식 (1) 로부터 △Vc1 = 0 인 경우, VR1 에 대하여 다음과 같이 표현된다.

VR1 = (Ib2 ×R5 - Vs) / Ib1 ........(2)

식 (2) 에 정의된 바와 같이 VR1 값을 설정함으로써, 연산증폭기 (OP2) 의 오프셋 전압과 바이어스 전류에 의한 전압차 (△Vc1) 가 영 (0) 이 될 수 있으므로, 적분기 3 의 이득을 높일 수 있다. 더욱이, MOS 트랜지스터 (Tr3) 의 게이트 커패시티 (capacity) 을 통하여 커패시터 (C2) 에 충전되는 전압량에 기인한 연산증폭기 (OP2) 의 영향도 VR1 값을 조정함으로써 억제될 수 있다.

전술한 바와 같이 본 발명에 따르면, 이미지 스캐너는 I-V 변환부 (2) 의 앞단에 전류 증폭기가 구비되는 구성을 갖기때문에, S/N 비가 개선되고 이미지에 조사되는 광량을 줄일 수 있어, 소비전력을 줄일 수 있다.

더욱이, 저잡음 접합형 FET 가 I-V 변환부 (2) 의 입력부에 구비되어, 미소한 센서 전류신호를 감지할 수 있고, 화상에 조사되는 광량을 줄여 소비전력을 줄일 수 있는 결과를 얻는다.

또한, I-V 변환부 (2) 및 적분기 (3) 에 의해 발생되는 오프셋 전압을 줄여, I-V 변환부 (2) 및 적분기의 이득을 향상시킬 수 있고, 미소한 센서 전류신호를 감지할 수 있다.

본 발명은 상기의 실시예에 한하지 않으며, 본 발명의 목적과 범주내에서 벗어나지 않으면서 변형이 가능함이 명백하다.

본 특허출원은 본 출원서에 참조된 일본 특개평 제 11-052368 호 (1999년 3월 1일) 의 우선권을 주장한다.

Claims (9)

1. 광전 변환기,

   센서 전류신호를 출력하는 센서부,

   상기 센서 전류신호를 변환하여 센서 전압신호를 출력하는 전류-전압 변환수단, 및

   상기 센서 전압신호를 적분하여 처리된 신호를 출력하는 적분기를 구비하는 이미지 스캐너로서, 상기 센서 전류신호를 증폭하는 전류 증폭기가 상기 전류-전압 변환수단의 앞단에 구비되는 것을 특징으로 하는 이미지 스캐너.
2. 제 1 항에 있어서,

   상기 센서 전류신호의 입력에 앞서 리셋신호를 발생시키고, 상기 전류-전압 변환수단에 의해 발생된 오프셋 전압을 상기 리셋신호에 따라 상기 적분기의 기준전압 입력단자에 입력하는 기준전압 발생수단을 더 구비하는 것을 특징으로 하는 이미지 스캐너.
3. 제 2 항에 있어서,

   상기 센서부의 출력이 상기 적분기의 상기 기준전압 입력단자에 입력되는 것을 특징으로 하는 이미지 스캐너.
4. 제 1 항에 있어서,

   상기 적분기는,

   상기 센서 전압신호 입력단자를 상기 적분기의 출력으로 접속시키는 적분 커패시터,

   상기 센서 전류신호가 입력되는 상기 센서 전압신호 입력단자에 접속되는 적분 저항, 및

   상기 리셋신호에 따라 상기 적분 커패시터를 단락시키는 트랜지스터를 구비하는 것을 특징으로 하는 이미지 스캐너.
5. 제 4 항에 있어서,

   상기 적분기는,

   상기 적분 커패시터를 상기 적분 저항으로 접속시키는 노드와 상기 센서 전압신호 입력단자간에 접속된 고정저항, 및 상기 기준전압 발생수단과 상기 기준전압 입력단자간에 접속된 가변저항을 구비하는 것을 특징으로 하는 이미지 스캐너.
6. 제 5 항에 있어서,

   상기 센서 전압신호 입력단자와 상기 기준전압 입력수단이 개방될 때 발생하는 오프셋 전압을 Vs, 접지될 때 상기 센서 전압신호 입력단자로부터 흐르는 전류를 Ib2, 접지될 때 상기 기준전압 입력단자로부터 흐르는 전류를 Ib1, 상기 고정저항의 저항값을 R 이라 할 때,

   상기 가변저항의 저항값은 (Ib2 ×R - Vs) / Ib1 으로 설정되는 것을 특징으로 하는 이미지 스캐너.
7. 제 2 항에 있어서,

   상기 적분기는,

   상기 센서 전압신호 입력단자를 상기 적분기의 출력으로 접속시키는 적분 커패시터,

   상기 센서 전류신호가 입력되는 상기 센서 전압신호 입력단자에 접속되는 적분 저항, 및

   상기 리셋신호에 따라 상기 적분 커패시터를 단락시키는 트랜지스터를 구비하는 것을 특징으로 하는 이미지 스캐너.
8. 제 7 항에 있어서,

   상기 적분기는,

   상기 적분 커패시터를 상기 적분 저항으로 접속시키는 노드와 상기 센서 전압신호 입력단자간에 접속된 고정저항, 및 상기 기준전압 발생수단과 상기 기준전압 입력단자간에 접속된 가변저항을 구비하는 것을 특징으로 하는 이미지 스캐너.
9. 제 8 항에 있어서,

   상기 센서 전압신호 입력단자와 상기 기준전압 입력수단이 개방될 때 발생하는 오프셋 전압을 Vs, 접지될 때 상기 센서 전압신호 입력단자로부터 흐르는 전류를 Ib2, 접지될 때 상기 기준전압 입력단자로부터 흐르는 전류를 Ib1, 상기 고정저항의 저항값을 R 이라 할 때,

   상기 가변저항의 저항값은 (Ib2 ×R - Vs) / Ib1 으로 설정되는 것을 특징으로 하는 이미지 스캐너.