KR100903041B1

KR100903041B1 - 화질을 향상시킨 이미지 센서

Info

Publication number: KR100903041B1
Application number: KR1020030050013A
Authority: KR
Inventors: 고쿠분마사토시; 미즈구치도시타카; 후나코시준; 고바야시히로시; 야마모토가츠요시
Original assignee: 후지쯔 마이크로일렉트로닉스 가부시키가이샤
Priority date: 2002-07-25
Filing date: 2003-07-22
Publication date: 2009-06-18
Also published as: TW200402234A; US20040119853A1; CN1217524C; TWI222323B; CN1481147A; JP4187502B2; JP2004112740A; US7170556B2; KR20040010299A

Abstract

본 발명은 국소적으로 높은 휘도를 갖는 화상의 화질을 향상시킬 수 있는 이미지 센서를 제공하는 것을 목적으로 한다.

화상을 촬상하는 이미지 센서에 있어서, 수광 광량에 따라 전류를 발생하는 광전 변환 소자와, 그 광전 변환 소자의 노드를 리셋 전위로 리셋하는 리셋 트랜지스터를 가지며, 행렬 방향으로 배치된 복수의 화소와, 그 화소의 상기 노드의 전위에 따른 화소 전위를 샘플 홀드하는 샘플 홀드 회로를 갖는다. 그리고, 샘플 홀드 회로는 화소의 제1 리셋 동작후의 적분 기간 종료시의 제1 화소 전위와, 적분 기간후의 제2 리셋 동작후의 리셋 노이즈 판독 기간 종료시의 제2 화소 전위와의 차(差)전위를 화소 신호로서 출력한다. 또한, 샘플 홀드 회로에서는 리셋 노이즈 판독 기간중의 제2 화소 전위가 소정의 임계치 레벨을 초과할 때에, 제2 화소 전위가 소정의 기준 전위가 된다. 국부적으로 높은 휘도의 화상이 존재하는 경우에는, 리셋 노이즈 판독 기간에서의 노광에 의해, 제2 화소 전위가 리셋 노이즈를 훨씬 초과하는 전위가 되어 제1 화소 전위와 제2 화소 전위의 차전위인 화소 신호 레벨이 지나치게 낮아지는 것이 방지된다. 즉, 제2 화소 전위가 소정의 임계치 레벨을 초과하는 경우에는, 샘플 홀드 회로의 상관 이중 샘플링 기능이 디스에이블이 되어 제1 화소 전위와 제2 화소 전위와의 차전압 대신에 리셋 레벨로부터 제1 화소 전위까지의 차전압이 검출된다. 그 결과, 높은 휘도의 국소 영역에서 화질이 저하하는 것이 방지된다.

Description

화질을 향상시킨 이미지 센서{IMAGE SENSOR PROVIDING IMPROVED IMAGE QUALITY}

도 1은 제1 실시예에 있어서의 CMOS 이미지 센서의 화소 어레이의 구성을 도시한 도면.

도 2는 종래의 샘플 홀드 회로를 도시한 도면.

도 3은 샘플 홀드 회로의 동작을 도시한 신호 파형도.

도 4는 제1 실시예에 있어서의 샘플 홀드 회로를 도시한 도면.

도 5는 제1 실시예에 있어서의 샘플 홀드 회로의 동작을 도시한 도면.

도 6은 제1 실시예에 있어서의 샘플 홀드 회로의 다른 동작을 도시한 도면.

도 7은 제2 실시예에 있어서의 샘플 홀드 회로를 도시한 도면.

〈도면의 주요 부분에 대한 부호의 설명〉

PX : 화소

PD : 포토 다이오드(광전 변환 소자)

M1 : 리셋 트랜지스터

M2 : 소스 폴로어 트랜지스터

M3 : 선택 트랜지스터

VR : 리셋 레벨

14 : 샘플 홀드 회로

14A : 상관 이중 샘플링 회로

14B : 제어 회로

T1 : 제1 리셋 기간

T2 : 적분 기간

T3 : 제2 리셋 기간

T4 : 리셋 노이즈 판독 기간

본 발명은 광전 변환 소자를 갖는 화소를 행렬 배치한 이미지 센서에 관한 것으로, 특히 태양광 등의 국부적으로 밝은 화상의 화질을 향상시킬 수 있는 이미지 센서에 관한 것이다.

CMOS 이미지 센서 등의 이미지 센서는 광전 변환 소자를 화소에 가지며, 소정의 적분 기간에 있어서 입사되는 광량을 전기 신호로 변환하고, 화상 처리를 행하여 화상 신호를 출력한다. 행 선택선이 구동될 때에, 그 행 선택선에 접속된 화소의 광전 변환 신호가 각 열에 설치된 샘플 홀드 회로에 유지되고, 그 유지된 검출 신호가 수평 주사 펄스에 의해 순차 출력된다.

이러한 CMOS 이미지 센서는, 예컨대 일본 특허 공개 평성 제2002-218324호 공보에 개시되어 있다.

종래의 이미지 센서의 화소는, 예컨대 광전 변환 소자인 포토 다이오드와, 그 캐소드 전위를 리셋하는 리셋 트랜지스터와, 증폭 트랜지스터와, 선택 트랜지스터로 구성된다. 그리고, 포토 다이오드의 캐소드 전위가 리셋 전위로 리셋된 후, 소정의 적분 기간 동안, 수광 광량에 따라 포토 다이오드가 발생하는 전류에 의해 그 캐소드 전위가 저하되는 저하 전압이 광전 변환 전압으로서 샘플 홀드 회로에 유지된다.

상기 캐소드 전위에는 리셋시에 리셋 노이즈가 중첩된다. 이 리셋 노이즈는 화소내의 트랜지스터 특성의 불규칙이나 기생 용량의 불규칙에 의해 의존하기 때문에, 화소마다 다르다. 이 리셋 노이즈를 검출 전압으로부터 제거하기 위해서, 샘플 홀드 회로는 상관 이중 샘플링 회로로 구성된다. 상관 이중 샘플링 회로는 제1 리셋 동작후의 적분 기간 종료시에 캐소드 전위를 샘플 홀드하고, 그 직후에 제2 리셋 동작을 행하여 그것에 계속되는 리셋 노이즈 판독 기간 후에, 발생한 리셋 노이즈를 샘플 홀드한다. 그리고, 2개의 샘플 홀드 전압의 차전압을 화소 신호로서 출력한다. 2개의 샘플 홀드 전압의 차를 취함으로써, 검출 신호로부터 리셋 노이즈가 제거된다.

그러나, 촬상 화상내에 태양광 등, 주위의 화상에 비해 극단적으로 높은 휘도의 영역이 국소적으로 존재하는 경우에는, 그것에 대응하는 화소에서는, 포토 다이오드가 생성하는 광전 변환 전류가 극단적으로 커진다. 그 때문에, 제2 리셋 동작후의 리셋 노이즈 판독 기간에 있어서, 그 캐소드 전위가 급속히 저하된다. 그 결과, 2개의 샘플 홀드 전압의 차전압이 매우 작아진다. 즉, 원래는 태양광 등 높은 휘도의 영역이라면, 검출되는 화소 신호 레벨은 최대 레벨이 되는 것이 기대되지만, 리셋 노이즈 판독 기간에서 판독되는 리셋 노이즈가 지나치게 커져서 기대대로의 화소 신호 레벨을 얻을 수 없게 된다. 그 때문에, 얻어지는 출력 화상에서는 태양의 휘도가 극단적으로 낮은 화상이 되고, 극단적인 경우 태양이 새까만 화상이 되어 버린다.

그래서, 본 발명의 목적은 상관 이중 샘플링에 의해 화소의 검출 신호를 샘플 홀드하는 이미지 센서에 있어서, 국소적으로 높은 휘도의 화상이 존재하여도 적절한 휘도의 출력 화상을 생성할 수 있도록 하는 것에 있다.

상기한 목적을 달성하기 위해서, 본 발명의 하나의 측면은 화상을 촬상하는 이미지 센서에 있어서, 수광 광량에 따라 전류를 발생하는 광전 변환 소자와, 그 광전 변환 소자의 노드를 리셋 전위로 리셋하는 리셋 트랜지스터를 가지며, 행렬 방향으로 배치된 복수의 화소와, 그 화소의 상기 노드의 전위에 따른 화소 전위를 샘플 홀드하는 샘플 홀드 회로를 갖는다. 그리고, 샘플 홀드 회로는 상기 화소의 제1 리셋 동작후의 적분 기간 종료시의 제1 화소 전위와, 상기 적분 기간후의 제2 리셋 동작후의 리셋 노이즈 판독 기간 종료시의 제2 화소 전위와의 차전위를 화소 신호로서 출력한다. 또한, 샘플 홀드 회로에서는, 리셋 노이즈 판독 기간중의 제2 화소 전위가 소정의 임계치 레벨을 초과할 때에, 상기 제2 화소 전위가 소정의 기준 전위가 되는 것을 특징으로 한다.

상기 발명의 측면에 따르면, 국부적으로 높은 휘도의 화상이 존재하는 경우에, 리셋 노이즈 판독 기간에서의 노광에 의해, 제2 화소 전위가 리셋 노이즈를 훨씬 초과하는 전위가 되어 제1 화소 전위와 제2 화소 전위의 차전위인 화소 신호 레벨이 지나치게 낮아지는 것이 방지된다. 즉, 제2 화소 전위가 소정의 임계치 레벨을 초과하는 경우에는, 샘플 홀드 회로의 상관 이중 샘플링 기능이 디스에이블이 되어, 제1 화소 전위와 제2 화소 전위와의 차전압 대신에 리셋 레벨로부터 제1 화소 전위까지의 차전압이 검출된다. 그 결과, 높은 휘도의 국소 영역에서 화질이 저하되는 것이 방지된다.

이하, 도면을 참조하여 본 발명의 실시예를 설명한다. 그러나, 본 발명의 보호 범위는 이하의 실시예에 한정되지 않고, 특허청구범위에 기재된 발명과 그 균등물에까지 미치는 것이다.

도 1은 제1 실시예에 있어서의 CMOS 이미지 센서의 화소 어레이의 구성을 도시한 도면이다. 화소 어레이(10)는 행 방향으로 배치된 복수의 리셋 전원선(VR), 행 선택선(SLCT1∼SLCT4), 리셋 제어선(RST1∼RST4)과, 칼럼 방향으로 배치된 복수의 칼럼선(CL1∼CL4)과, 각 행 선택선, 리셋 제어선과 칼럼선과의 교차 위치에 배치된 화소(PX11∼PX44)를 갖는다. 각 화소에는 화소(PX14)에 표시되는 바와 같이, 리셋용 트랜지스터(M1)와, 광전 변환 소자인 포토 다이오드(PD)와, 포토 다이오드의 한쪽 노드인 캐소드 전위를 증폭하는 소스 폴로어 트랜지스터(M2)와, 행 선택선(SLCT)의 구동에 응답하여 소스 폴로어 트랜지스터(M2)의 소스와 칼럼선(CL)을 접속하는 선택 트랜지스터(M3)로 이루어지는 광전 변환 회로가 설치된다. 포토 다이오드의 다른 쪽 노드인 애노드는 그라운드 등의 기준 전위에 접속되어 있다.

행 방향으로 배치된 행 선택선(SLCT1∼SLCT4)이나 리셋 제어선(RST1∼RST4)은 수직 주사 시프트 레지스터(12)나 리셋 제어 회로(11)에 의해 구동 제어된다. 즉, 수직 주사 시프트 레지스터(12)는 수직 주사 신호(Vscan)를 생성하는 수직 주사 회로로서, 수직 주사 클록(VCLK)에 응답하여 데이터(VDATA)의 「1」을 직렬 전송하고, 각 행을 선택하는 수직 주사 신호(Vscan)를 생성한다. 이 수직 주사 신호에 응답하여 행 선택선(SLCT0∼SLCT3)이 순차 구동된다.

또한, 열 방향으로 배치된 각 칼럼선(CL1∼CL4)은 각각 샘플 홀드 회로(14)에 접속된다. 샘플 홀드 회로(14)는 후술하는 바와 같이, 각 화소로부터 칼럼선(CL)을 경유하여 공급되는 광전 변환 신호를 증폭하고, 리셋 동작에 따른 리셋 노이즈를 소거하여, 화소 신호를 출력한다.

샘플 홀드 회로(14)로부터 출력되는 화소 신호는 수평 주사 시프트 레지스터(16)가 생성하는 수평 주사 신호(Hscan)에 의해 선택되는 칼럼 선택 트랜지스터(CS1∼CS4)를 통해 출력 버스(OBUS)에 출력되고, 출력 버스에 접속된 증폭기(AMP)에 의해 증폭된다. 증폭기(AMP)의 출력은 도시하지 않은 컬러 프로세서에 공급된다.

도 2는 종래의 샘플 홀드 회로를 도시한 도면이고, 도 3은 샘플 홀드 회로의 동작을 도시하는 신호 파형도이다. 도 2에는 하나의 화소(PX)의 회로와, 도시하지않은 칼럼선을 통해 화소(PX)에 접속되는 샘플 홀드 회로(14)가 도시된다. 샘플 홀드 회로(14)는 제1 스위치(SW1)와, 제2 스위치(SW2)와, 제1 샘플 홀드 커패시터(C1)(이하, 제1 커패시터라고도 칭함), 제2 샘플링 홀드 커패시터(C2)(이하, 제2 커패시터라고도 칭함)와, 기준 전압(VREF)과, 제1 및 제2 증폭기(AMP1, AMP2)를 가지며, 화소의 광전 변환 회로의 리셋 노이즈를 소거하는 상관 이중 샘플링 회로이다. 또한, 화소(PX)와 샘플 홀드 회로(14) 사이에 전류원(I1)이 설치되어 있다.

이 화소(PX)와 샘플 홀드 회로(14)의 동작에 대해서, 도 3을 참조하면서 설명한다. 도 3에는 화소내의 포토 다이오드(PD)의 캐소드 전압(VPD)에 대응하여 출력되는 화소 전위(Vp)의 전압 변화가 행 선택선(SLCT), 리셋 제어선(RST), 제1 및 제2 스위치(SW1, SW2) 등과 관련되어 도시된다. 간단하게 하기 위해, 행 선택선(SLCT)은 H 레벨로 구동되고, 선택 트랜지스터(M3)는 도통 상태로 되어 있는 것으로 한다.

우선, 제1 리셋 기간 T1에서 리셋 제어선(RST)이 H 레벨로 구동되어 리셋 트랜지스터(M1)가 도통되고, 포토 다이오드(PD)의 캐소드 전위(VPD)가 리셋 레벨(VR)이 된다. 캐소드 전위(VPD)에 대응하는 화소 전위(Vp)도 대응하는 리셋 레벨이 된다. 그리고, 리셋 제어선(RST)이 L 레벨이 되어 리셋 트랜지스터(M1)가 비도통이 되면, 캐소드 전위(VPD)는 입력광의 광량에 따라 포토 다이오드(PD)가 발생하는 전류에 의해 서서히 레벨을 낮춘다. 이것이 적분 기간 T2이다. 단, 리셋 트랜지스터(M1)가 비도통이 될 때에 리셋 노이즈(Vn)가 발생한다. 이 리셋 노이즈(Vn)는 화소마다 변동된 전압이다.

소정의 적분 기간 T2를 경과한 후에, 스위치(SW1, SW2)가 일시적으로 도통 상태가 되어 캐소드 전위(VPD)에 따라 생성되는 소스 폴로어 트랜지스터(M2)로부터의 구동 전류가 선택 트랜지스터(M3)와 도시하지 않은 칼럼선을 통해 제1 커패시터(C1)를 충전한다. 이 샘플링 동작에 의해, 노드(VC1)는 리셋 전압(VR)으로부터, 리셋 노이즈 전압(Vn)과 적분 기간에서 저하된 전위(Vs)를 가산한 (Vs+Vn)만큼 낮은 전위 VR-(Vs+Vn)가 된다. 또한, 노드(VC1)의 전위는 제1 증폭기(AMP1)를 통해 제2 커패시터(C2)로도 전송된다.

이 때, 제2 스위치(SW2)도 도통 상태로서, 제1 증폭기(AMP1)의 증폭율이 1이라고 하면, 제2 커패시터(C2)도 제1 커패시터와 동일한 전압 상태로 충전된다. 이 상태에서 제1 및 제2 커패시터(C1, C2)에는 레벨 VR-(Vs+Vn)과 기준 전압(VREF)과의 차전압이 인가된다. 그리고, 스위치(SW1)가 비도통으로 제어되면, 제1 및 제2 커패시터는 상기한 레벨을 홀드한다.

적분 기간 T2의 종료 후에, 리셋 제어선(RST)에 재차 리셋 펄스가 공급되고, 리셋 트랜지스터(M1)가 도통한다. 이 제2 리셋 동작에 의해, 캐소드 전위(VPD)는 재차 리셋 레벨(VR)로 충전된다. 이것이 제2 리셋 기간 T3이다. 그 후, 리셋 노이즈 판독 기간 T4 경과 후에, 제1 스위치(SW1)가 일시적으로 도통 상태가 된다. 이 때, 제2 스위치(SW2)는 비도통 상태로 유지된다. 이 리셋 노이즈 판독 기간 T4에 있어서도, 적분 기간 T2와 마찬가지로, 캐소드 전위(VPD)는 수광 광량에 따른 포토 다이오드의 전류에 의해 레벨이 저하된다. 단, 이 리셋 노이즈 판독 기간 T4는 적분 기간 T2에 비하면 짧게 설정된다.

이 리셋 노이즈 판독 기간 T4 중에, 스위치(SW1)가 도통 상태가 되고, 제1 커패시터(C1)의 노드(VC1)는 리셋 전압(VR)으로부터 리셋 노이즈(Vn)만큼 저하된 레벨 VR-Vn이 된다. 이 전위 VR-Vn은 제1 증폭기(AMP1)를 통해 제2 커패시터(C2)의 단자로도 전송된다. 이 때, 제2 스위치(SW2)가 비도통 상태이기 때문에, 제2 커패시터(C2)의 노드(VC2)는 오픈 상태가 되어 있다. 따라서, 제2 커패시터(C2)의 노드(VC2)에는 적분 기간 T2 종료시의 노드(VC1)의 전위 VR-(Vs+ Vn)과, 리셋 노이즈 판독 기간 T4 종료시의 노드(VC1)의 전위 VR-Vn과의 차전압(Vs)의 변동이 생겨, 그것에 최초의 샘플링시의 기준 전압(VREF)을 가산한 전압 VREF+Vs가 노드(VC2)에 생성된다. 즉, 이 전압 VREF+Vs에서는, 리셋 노이즈(Vn)가 소거되어 있다.

제2 증폭기(AMP2)의 기준 전위를 VREF로 함으로써 수광 광량에 따라 적분된 검출 전압(Vs)이 제2 증폭기(AMP2)에 의해 증폭되고, 수평 주사 시프트 레지스터(16)가 생성하는 수평 주사 신호에 의해 순차 도통 제어된 칼럼 게이트(CS)를 통해 출력 버스(OBUS)에 출력된다. 그리고, 그것이 출력 버스(OBUS)에 설치된 공통 증폭기(AMP)에 의해 증폭되고, 후단의 A/D 변환 회로에 화소 신호로서 공급된다.

도 3에 도시된 화소 전위(Vp)의 파형은 국부적으로 높은 휘도의 화상에 대응하는 화소의 예이다. 즉, 적분 기간 T2가 짧게 제어되어 있음에도 불구하고, 화소 전위(Vp)가 급속히 저하되어 단시간에 포화되고 있다. 그것에 따른 스위치(SW1, SW2)가 도통하는 제1 샘플 홀드 동작시의 검출 전압(Vs)은 최대치에 도달하고 있다. 그리고, 제2 리셋 동작후의 리셋 노이즈 판독 기간 T4는 짧은 기간임에도 불구하고, 그 화소 전위(Vp)는 급속히 저하되어 스위치(SW1)가 도통하는 제2 샘플 홀드 동작시에 리셋 노이즈(Vn)로서 검출되는 레벨이 매우 커지고 있다. 그 때문에, 상관 이중 샘플링에 의해 구해지는 검출 전압 Vs=(VR-Vn)-{VR-(Vs+Vn)}은 본래의 고휘도에 대응하는 레벨보다도 낮게 되어 있다.

리셋 노이즈 판독 기간 T4는 리셋 제어 신호(RST)와 제1 스위치(SW1)의 동작 사이의 마진을 확보하기 위해서 어느 정도의 길이의 기간으로 해야만 하지만, 상기와 같은 고휘도의 화상의 경우, 그러한 짧은 기간 T4라도, 화소 전위(Vp)가 급속히 저하되고, 본래의 리셋 노이즈를 훨씬 초과하는 리셋 노이즈(Vn)가 샘플 홀드되어 버린다.

도 4는 제1 실시예에 있어서의 샘플 홀드 회로를 도시한 도면이다. 화소(PX)는 도 2와 동일하다. 샘플 홀드 회로(14)는 상관 이중 샘플링 회로(14A)와, 상관 이중 샘플링 회로를 디스에이블하는지 여부를 제어하는 제어 회로(14B)를 갖는다. 도 4의 상관 이중 샘플링 회로(14A)는 도 2의 샘플 홀드 회로와 동일한 구성이다. 제어 회로(14B)는 도 1에 도시되는 바와 같이, 칼럼선(CL1∼CL4)에 접속되는 샘플 홀드 회로(14)내에 칼럼선과 상관 이중 샘플링 회로 사이에 설치된다.

제어 회로(14B)는 스위치(SW4, SW5)를 가지며, NOR 게이트(NOR), 인버터(INV1, INV2)를 더 갖는다. 화소(PX)와 상관 이중 샘플링 회로(14A) 사이에 설치된 스위치(SW4)는 인버터(INV1)의 출력에 의해 제어되며, 그 출력이 H 레벨일 때에 도통 제어된다. 또한, 상관 이중 샘플링 회로(14A)와 리셋 전원(VR) 사이에 설치된 스위치는 인버터(INV2)의 출력에 의해 제어되고, 마찬가지로 그 출력이 H 레벨일 때에 도통 제어된다. NOR 게이트(NOR)의 한쪽 입력 단자에는 제어 회로(14B)의 인에이블·디스에이블을 제어하는 인에이블 신호(EN)가 입력되고, 다른 쪽 입력 단자에는 화소 전위(Vp)가 입력된다.

도 5는 제1 실시예에 있어서의 샘플 홀드 회로의 동작을 도시한 도면이다. 이 예는 도 3과 마찬가지로 국부적으로 높은 휘도의 화상을 촬상하는 경우의 동작예이다. 최초의 리셋 기간 T1에서의 리셋 동작과, 적분 기간 T2 종료시에서의 스위치(SW1, SW2)를 도통시켜 행하는 제1 샘플 홀드 동작은 도 3의 경우와 동일하다. 이들 동작중에는 인에이블 신호(EN)는 H 레벨(디스에이블 상태)이고, 제어 회로(14B)는 디스에이블 상태이며, 스위치(SW4)는 도통 상태로, 스위치(SW5)는 비도통 상태로 제어되어 있다. 따라서, 상관 이중 샘플링 회로(14A)내의 노드 전압(VC1)에는 리셋 전압에 대응하는 전압(VR)으로부터 리셋 노이즈(Vn)와 검출 전압(Vs)과의 합(Vs+Vn)을 감산한 전압 VR-(Vs+Vn)이 된다. 제1 증폭기(AMP1)의 출력도 이득이 1이라고 가정하면 동일하다.

다음에, 제2 리셋 기간 T3으로 들어가면, 인에이블 신호(EN)가 L 레벨(인에이블 상태)이 된다. 이에 따라, NOR 게이트는 활성화 상태가 되고, 화소 전위(Vp)가 NOR 게이트(NOR)가 갖는 임계치 레벨(Vth)보다 낮아지면 그 출력이 H 레벨로 제어되게 된다. 제2 리셋 기간 T3 후, 리셋 트랜지스터(M1)가 비도통 상태가 되면, 리셋 노이즈 판독 기간 T4가 되어, 입사광 광량에 따라 캐소드 전압(VPD)의 레벨이 저하된다. 고휘도이기 때문에 캐소드 전압은 급속히 저하되고, 그것에 따라 화소 전위(Vp)도 급속히 저하되며, 제1 스위치(SW1)가 비도통이 되는 홀드 동작 전까지 NOR 게이트(NOR)의 임계치 레벨(Vth)을 초과하여 버린다.

이것에 응답하여 NOR 게이트(NOR)의 출력은 H 레벨이 되고, 제1 인버터(INV1)의 출력은 L 레벨이 되며, 스위치(SW4)는 비도통으로 제어되는 동시에, 제2 인버터(INV2)의 출력은 H 레벨이 되고, 스위치(SW5)는 도통 상태로 제어된다. 스위치(SW5)의 도통에 의해 노드 전압(VC1)은 화소 전위(Vp)가 아닌 리셋 전원(VR) 레벨까지 강제적으로 상승된다. 그 후, 제1 스위치(SW1)가 비도통이 되고, 리셋 레벨(VR)이 커패시터(C1)에 홀드된다. 즉, 노드 전위(VC1)의 레벨은 리셋 레벨(VR)이 되고, 제1 증폭기(AMP1)의 출력도 리셋 레벨(VR)이 된다. 따라서, 노드 전압(VC2)은 기준 전압(VREF)으로부터 Vs+Vn+VREF까지 상승되어 검출 전압은 Vs+Vn이 된다.

이 샘플 홀드 동작에서는, 검출 전압 Vs+Vn에서 리셋 노이즈(Vn)는 제거되지 않는다. 그러나, 원래 검출 전압(Vs)이 최대치 또는 그것에 가까운 값이기 때문에, 근소한 리셋 노이즈가 제거되어 있지 않아도 출력 화상(최대 계조 레벨 또는 그 근방 레벨)의 화질 저하의 문제는 적다. 오히려, 종래예와 마찬가지로, 리셋 노이즈(Vn)가 필요 이상으로 크게 검출되어 검출 전압(Vs)이 지나치게 작아져서 출력 화상이 높은 휘도에 관계없이 저휘도가 되는 것보다는 화질은 향상된다.

도 6은 제1 실시예에 있어서의 샘플 홀드 회로의 다른 동작을 도시한 도면이다. 이 예는 도 3과 달리, 휘도가 높지 않은 화상을 촬상하는 경우의 동작예이다. 입사광 광량이 적기 때문에, 적분 기간 T2에 있어서의 포토 다이오드(PD)의 전류가 비교적 작고, 따라서 캐소드 전압(VPD) 및 그것에 대응하는 화소 전위(Vp)는 서서히 저하된다. 그리고, 적분 기간 T2 종료시의 제1 샘플 홀드시에 홀드되는 화소 전 위(Vp)는 포화 레벨까지는 도달하고 있지 않다.

그리고, 제2 리셋 동작후의 리셋 노이즈 판독 기간 T4에 있어서도, 캐소드 전압(VPD) 및 그것에 대응하는 화소 전위(Vp)는 서서히 저하되고, 제1 스위치(SW1)가 폐쇄되는 홀드 동작시까지, 임계치 레벨(Vth)을 초과하는 일은 없다. 그 때문에, 제어 회로(14B)의 NOR 게이트(NOR)의 제2 입력인 화소 전위(Vp)는 L 레벨이 되지 않고, NOR 게이트 출력은 L 레벨을 유지한다. 즉, 제1 인버터(INV1)의 출력은 H 레벨을 유지하여 스위치(SW4)를 도통 상태로 유지하고, 제2 인버터(INV2)의 출력은 L 레벨로 유지되며, 스위치(SW5)가 도통하는 일은 없다. 따라서, 리셋 노이즈(Vn)가 제거된 전압(Vs)이 적절히 검출된다.

이와 같이, 특히 높은 휘도의 화소가 아닌 경우에는 제어 회로(14B)가 상관 이중 샘플링 회로(14A)의 동작을 통상 동작으로 제어하기 때문에, 적절한 리셋 노이즈(Vn)를 제거한 검출 전압(Vs)이 검출된다.

상기 제1 실시예에서는, NOR 게이트의 임계치 레벨(Vth)을 적절히 설계함으로써, 제어 회로(14B)에 의한 제어 레벨을 최적화할 수 있다. 그래서, 이 제어 회로(14B)의 임계치 레벨을 변경 가능하게 함으로써, 상관 이중 샘플링 동작의 인에이블과 디스에이블과의 경계점을 변경 가능하게 할 수 있다.

도 7은 제2 실시예에 있어서의 샘플 홀드 회로를 도시한 도면이다. 상관 이중 샘플링 회로(14A)는 도 4의 실시예와 동일하다. 제2 실시예에서는, 제어 회로(14B)에 있어서, 도 4의 NOR 게이트 대신에 비교기(CMP)가 설치되고, 비교기의 출력이 제1 인버터(INV1)에 공급된다. 그리고, 비교기(CMP)는 화소 전위(Vp)와 비 교되는 임계치 레벨이 스위치(SW6)에 의해 Vth1, Vth2(<Vth1) 중 어느 하나로 변경 가능하게 되어 있다. 스위치(SW6)는 수동 조작 가능한 외부 단자나 도시하지 않은 내부 회로에 의해 자동 제어되는 제어 신호(CON)에 의해 전환된다.

예컨대, 화상내에 태양광 등의 국소적으로 고휘도의 화상이 포함되어 있는 경우에는, 높은 쪽의 임계치 레벨(Vth1)이 선택된다. 이것에 따라, 리셋 노이즈 판독 기간 T4에서 화소 전위(Vp)가 임계치 레벨(Vth1)을 초과하여 저하된 경우에는, 제2 샘플 홀드시의 검출 레벨이 리셋 전압(VR)이 되고, 도 5와 동일한 동작이 된다.

한편, 화상내에 국소적으로 매우 고휘도의 화상이 포함되어 있지 않은 경우에는, 통상의 낮은 쪽의 임계치 레벨(Vth2)이 선택된다. 이것에 따라, 리셋 노이즈 판독 기간 T4에서 화소 전위(Vp)가 임계치 레벨(Vth2)을 초과하는 일이 없고, 제2 샘플 홀드시의 검출 레벨이 리셋 노이즈(Vn)가 되어, 도 6과 동일한 동작이 된다.

이와 같이, 임계치 레벨을 변경 가능하게 함으로써, 촬상하고 있는 화상에 따라 최적화된 출력 화상을 얻을 수 있다.

상기 임계치 레벨의 변경 설정을 촬상 화상으로부터의 수광 광량으로부터 자동적으로 설정할 수도 있다. 예컨대, 검출되는 화소 신호 레벨을 1 프레임 기간에 있어서 누적하여 화상의 밝기를 검출하고, 출력 버스(OBUS)에 접속된 증폭기(AMP)의 이득을 제어하게 된다. 어두운 화상이라면 이득을 높이고, 밝은 화상이라면 이득을 낮추는 등의 제어이다. 그리고, 증폭기의 이득 제어만으로는 불충분한 경우에는, 적분 기간의 길이가 조정된다. 이러한 제어는 출력 버스의 증폭기(AMP)의 출력 측에 설치된 A/D 변환 회로의 출력측에 설치된 자동 이득 제어 회로에 의해 행해진다.

그래서, 일례로서, 적분 기간이 비교적 긴 제1 기간으로 제어된 경우에는, 수광 광량 자체가 비교적 많지 않기 때문에, 임계치 레벨(Vth)을 높게 설정하고, 상관 이중 샘플링의 디스에이블 기능의 감도를 높게 하여 국소적으로 높은 휘도의 화상의 화질이 저하되지 않도록 한다. 또한, 적분 기간이 비교적 짧은 제2 기간으로 제어된 경우에는 수광 광량 자체가 많아지기 때문에, 임계치 레벨(Vth)을 낮게 설정하여 동(同) 감도를 낮게 하고, 아주 높은 휘도의 화상에 대해서만 디스에이블 기능이 작동하여 화질이 저하되지 않도록 한다.

또한, 임계치 레벨(Vthl, Vth2)은 수동에 의해 가변 설정 가능하게 하여도 좋다. 즉, 출력 화상을 관찰한 사용자가 화질 향상을 위해, 수동으로 설정 변경 가능하게 함으로써, 보다 고화질의 출력 화상을 제공 가능하게 할 수 있다.

이상, 실시예를 통합하면 이하의 부기와 같다.

(부기 1)

화상을 촬상하는 이미지 센서에 있어서,

수광 광량에 따라 전류를 발생하는 광전 변환 소자와, 그 광전 변환 소자의 노드를 리셋 전위로 리셋하는 리셋 트랜지스터를 가지며, 행렬 방향으로 배치된 복수의 화소와,

그 화소의 상기 노드의 전위에 따른 화소 전위를 샘플 홀드하는 샘플 홀드 회로를 가지며,

상기 샘플 홀드 회로는 상기 화소의 제1 리셋 동작후의 적분 기간 종료시의 제1 화소 전위와, 상기 적분 기간후의 제2 리셋 동작후의 리셋 노이즈 판독 기간 종료시의 제2 화소 전위와의 차전위를 화소 신호로서 출력하고,

상기 샘플 홀드 회로에서는, 상기 리셋 노이즈 판독 기간중의 상기 화소 전위가 소정의 임계치 레벨을 초과할 때에, 그 화소 전위가 소정의 기준 전위가 되는 것을 특징으로 하는 이미지 센서.

(부기 2) 부기 1에 있어서,

상기 소정의 기준 전위는 상기 리셋 전위인 것을 특징으로 하는 이미지 센서.

(부기 3) 부기 1에 있어서,

상기 소정의 임계치 레벨은 복수의 레벨로 변경 설정 가능한 것을 특징으로 하는 이미지 센서.

(부기 4) 부기 3에 있어서,

상기 소정의 임계치 레벨은 촬상 화상으로부터의 수광 광량에 따라 변경 설정되는 것을 특징으로 하는 이미지 센서.

(부기 5) 화상을 촬상하는 이미지 센서에 있어서,

상기 샘플 홀드 회로는 상기 화소의 제1 리셋 동작후의 적분 기간 종료시의 제1 화소 전위와, 상기 적분 기간후의 제2 리셋 동작후의 리셋 노이즈 판독 기간 종료시의 제2 화소 전위와의 제1 차전위를 화소 신호로서 출력하고,

상기 샘플 홀드 회로는 상기 리셋 노이즈 판독 기간중의 상기 화소 전위가 소정의 임계치 레벨을 초과할 때에, 상기 제1 차전위 대신에 상기 제1 화소 전위와 제1 리셋시의 화소 전위와의 제2 차전위를 화소 신호로서 출력하는 것을 특징으로 하는 이미지 센서.

(부기 6) 부기 5에 있어서,

(부기 7) 부기 5에 있어서,

(부기 8) 화상을 촬상하는 이미지 센서에 있어서,

상기 리셋 노이즈 판독 기간에 있어서, 상기 화소 전위가 소정의 임계치 레벨을 초과하는지 여부를 검출하여, 상기 제2 화소 전위를 리셋 전위로 하는 제어 회로를 갖는 것을 특징으로 하는 이미지 센서.

(부기 9) 부기 8에 있어서,

(부기 10) 부기 8에 있어서,

이상, 본 발명에 따르면, 이미지 센서에 있어서, 국소적으로 높은 휘도를 갖는 화상의 화질을 향상시킬 수 있다.

Claims

화상을 촬상하는 이미지 센서에 있어서,

수광 광량에 따라 전류를 발생하는 광전 변환 소자와, 그 광전 변환 소자의 노드를 리셋 전위로 리셋하는 리셋 트랜지스터를 가지며, 행렬 방향으로 배치된 복수의 화소와,

그 화소의 상기 노드의 전위에 따른 화소 전위를 샘플 홀드하는 샘플 홀드 회로를 가지며,

상기 샘플 홀드 회로는 상기 화소의 제1 리셋 동작후의 적분 기간 종료시의 제1 화소 전위와, 상기 적분 기간후의 제2 리셋 동작후의 리셋 노이즈 판독 기간 종료시의 제2 화소 전위와의 차전위를 화소 신호로서 출력하고,

상기 샘플 홀드 회로에서는, 상기 리셋 노이즈 판독 기간중의 상기 화소 전위가 소정의 임계치 레벨을 초과할 때에, 그 화소 전위가 소정의 기준 전위가 되는 것이고,

상기 소정의 임계치 레벨은 복수의 레벨로 변경 설정 가능한 것을 특징으로 하는 이미지 센서.
제1항에 있어서, 상기 소정의 기준 전위는 상기 리셋 전위인 것을 특징으로 하는 이미지 센서.
삭제
제1항에 있어서, 상기 소정의 임계치 레벨은 촬상 화상으로부터의 수광 광량에 따라 변경 설정되는 것을 특징으로 하는 이미지 센서.
화상을 촬상하는 이미지 센서에 있어서,

수광 광량에 따라 전류를 발생하는 광전 변환 소자와, 그 광전 변환 소자의 노드를 리셋 전위로 리셋하는 리셋 트랜지스터를 가지며, 행렬 방향으로 배치된 복수의 화소와,

그 화소의 상기 노드의 전위에 따른 화소 전위를 샘플 홀드하는 샘플 홀드 회로를 가지며,

상기 샘플 홀드 회로는 상기 화소의 제1 리셋 동작후의 적분 기간 종료시의 제1 화소 전위와, 상기 적분 기간후의 제2 리셋 동작후의 리셋 노이즈 판독 기간 종료시의 제2 화소 전위와의 제1 차전위를 화소 신호로서 출력하고,

상기 샘플 홀드 회로는 상기 리셋 노이즈 판독 기간중의 상기 화소 전위가 소정의 임계치 레벨을 초과할 때에, 상기 제1 차전위 대신에 상기 제1 화소 전위와 제1 리셋시의 화소 전위와의 제2 차전위를 화소 신호로서 출력하는 것이고,

상기 소정의 임계치 레벨은 복수의 레벨로 변경 설정 가능한 것을 특징으로 하는 이미지 센서.
삭제
제5항에 있어서, 상기 소정의 임계치 레벨은 촬상 화상으로부터의 수광 광량에 따라 변경 설정되는 것을 특징으로 하는 이미지 센서.
화상을 촬상하는 이미지 센서에 있어서,

수광 광량에 따라 전류를 발생하는 광전 변환 소자와, 그 광전 변환 소자의 노드를 리셋 전위로 리셋하는 리셋 트랜지스터를 가지며, 행렬 방향으로 배치된 복수의 화소와,

그 화소의 상기 노드의 전위에 따른 화소 전위를 샘플 홀드하는 샘플 홀드 회로를 가지며,

상기 샘플 홀드 회로는 상기 화소의 제1 리셋 동작후의 적분 기간 종료시의 제1 화소 전위와, 상기 적분 기간후의 제2 리셋 동작후의 리셋 노이즈 판독 기간 종료시의 제2 화소 전위와의 차전위를 화소 신호로서 출력하고,

상기 리셋 노이즈 판독 기간에 있어서, 상기 화소 전위가 소정의 임계치 레벨을 초과하는지 여부를 검출하여, 상기 제2 화소 전위를 리셋 전위로 하는 제어 회로를 갖는 것이고,

상기 소정의 임계치 레벨은 복수의 레벨로 변경 설정 가능한 것을 특징으로 하는 이미지 센서.
삭제
제8항에 있어서, 상기 소정의 임계치 레벨은 촬상 화상으로부터의 수광 광량에 따라 변경 설정되는 것을 특징으로 하는 이미지 센서.