JPH09294228A - 光電変換素子および固体撮像装置 - Google Patents

光電変換素子および固体撮像装置

Info

Publication number
JPH09294228A
JPH09294228A JP8129164A JP12916496A JPH09294228A JP H09294228 A JPH09294228 A JP H09294228A JP 8129164 A JP8129164 A JP 8129164A JP 12916496 A JP12916496 A JP 12916496A JP H09294228 A JPH09294228 A JP H09294228A
Authority
JP
Japan
Prior art keywords
current
voltage
read
photoelectric conversion
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8129164A
Other languages
English (en)
Inventor
Juichi Yoneyama
寿一 米山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP8129164A priority Critical patent/JPH09294228A/ja
Publication of JPH09294228A publication Critical patent/JPH09294228A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 増幅型画素を使用した光電変換素子および固
体撮像装置において固定パターン雑音を的確に除去する
とともに消費電力の低減を図る。 【解決手段】 光電変換素子および固体撮像装置におい
て、増幅型の光電変換手段Pijと、電圧・電流変換手
段QHjと、電圧・電流変換手段QHjにより変換され
た電流信号をサンプルしホールドする電流サンプル・ホ
ールド手段QSj,SSj,CSjと、該電流サンプル
・ホールド手段を作動させる活性化手段SAjとを設け
る。活性化手段SAjにより前記電流サンプル・ホール
ド手段を一時的に活性化して参照電流信号をホールドし
た後、前記電流サンプル・ホールド手段を再び一時的に
活性化し光電変換手段Pijからの読出しを行う。前記
電圧・電流変換手段QHjを介して得られた読出し電流
を前記電流サンプル・ホールド手段によりホールドされ
た参照電流信号と合成して読出し出力を得る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、光電変換素子およ
び固体撮像装置に関し、特に増幅型光電変換素子を使用
した固体撮像装置において、固定パターン雑音を的確に
除去するとともに消費電力の低減を図る技術に関する。
【0002】
【従来の技術】従来、増幅型光電変換素子を用いた固体
撮像装置として、例えば特開平4−21281号に示す
ものが知られている。この従来例の固体撮像装置では、
水平走査手段において、各ビットラインを読出し期間よ
り1ビットまたは水平画素数より少ないビット期間先行
して基準電位のリファレンスラインに接続するよう構成
することによって、横スミアの発生を抑制するとともに
消費電力の低減を図っている。
【0003】
【発明が解決しようとする課題】ところが、上記従来例
の光電変換装置は、消費電力の低減は可能であるが固定
パターン雑音の除去機能を有しておらず、良好な品質の
撮像画像を得ることができないという不都合があった。
【0004】本発明の目的は、前述の従来例の装置にお
ける問題点に鑑み、光電変換素子および固体撮像装置に
おいて、簡単な装置構成により、消費電力の低減を図り
つつ固定パターン雑音を的確に除去できるようにするこ
とにある。
【0005】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第1の態様によれば、光電変換素子におい
て、光信号を電気信号に変換し増幅して電圧信号として
読み出す光電変換手段と、前記電圧信号を電流信号に変
換する電圧・電流変換手段と、該電圧・電流変換手段に
より変換された電流信号をサンプルしホールドする電流
サンプル・ホールド手段と、該電流サンプル・ホールド
手段を作動させる活性化手段とを設け、前記活性化手段
により前記電流サンプル・ホールド手段を一時的に活性
化して参照電流信号をホールドした後、前記電流サンプ
ル・ホールド手段を再び一時的に活性化するとともに前
記光電変換手段からの読出しを行ない、前記電圧・電流
変換手段を介して得られた読出し電流を前記電流サンプ
ル・ホールド手段によりホールドされた参照電流信号と
合成して読出し出力を得る。
【0006】この場合、前記参照電流は前記光電変換手
段からの暗出力電圧を前記電圧・電流変換手段により電
流に変換することによって得られる暗出力電流とするこ
とができる。
【0007】このような構成においては、電流サンプル
・ホールド手段により参照電流、例えば暗出力電流を記
憶させておき、その後に光電変換手段からの信号を読み
出し電圧・電流変換手段により信号電流を得る。この信
号電流を前記サンプル・ホールド手段によりホールドさ
れた参照電流信号と合成して読み出すことにより固定パ
ターン雑音を除去することができる。このような動作に
おいて、前記活性化手段は、前記電流サンプル・ホール
ド手段により参照電流信号をホールドする場合、および
光電変換手段からの信号読出しを行なう場合に一時的に
電流サンプル・ホールド手段を作動させる。従って、水
平読出し期間中に全画素に対応する電流サンプル・ホー
ルド手段を作動させないから、全画素の暗電流成分が常
に流れることがなくなり、固体撮像装置の消費電力を低
減することが可能になる。
【0008】なお、前記活性化手段は、前記電流サンプ
ル・ホールド手段により参照電流または暗出力電流を保
持する場合の他に、光電変換手段からの信号読出し時に
も一時的に電流サンプル・ホールド手段を活性化する。
光電変換手段からの信号読出し時には読出し期間のみ電
流サンプル・ホールド手段を活性化することにより固定
撮像装置の消費電力を十分に低減できる。また、前記電
流サンプル・ホールド手段の活性化を光電変換手段の読
出し時に、読み出しより所定時間前から活性化し始める
ことにより、予め読出し回路に参照電流または暗出力電
流に相当する電流を流し始めておき、その直後に読出し
電流を流すことができ、合成信号電流の立ち上げを迅速
に行なうことが可能になり、回路の応答速度を高めるこ
とができる。
【0009】なお、前記活性化手段は前記電圧・電流変
換手段の出力と前記電流サンプル・ホールド手段の電流
経路の間に接続されたスイッチ素子から構成できる。こ
のようなスイッチ素子を使用することによって、簡単な
回路構成により電流サンプル・ホールド手段を効果的に
電圧・電流変換手段の出力から切り離し効果的に省電力
化を行なうことができ、かつ高速度の動作が可能にな
る。
【0010】さらに、前記電圧・電流変換手段と前記光
電変換手段との間に配置された電圧蓄積手段、および前
記光電変換手段と前記電圧蓄積手段の間を断続するスイ
ッチ素子を設けるよう構成することもできる。このよう
な構成により、光電変換手段からの読出し信号電圧を一
時的に前記電圧蓄積手段に記憶させた後、前記スイッチ
素子によって光電変換手段と電圧蓄積手段の間を切り離
すことができる。
【0011】また、前記光電変換手段もしくは前記電圧
蓄積手段と、前記電圧・電流変換手段との間を容量結合
するよう構成することもできる。これによって、前記電
圧・電流変換手段の入力電圧を所望の適切な電圧に設定
することが可能になり、電圧・電流変換手段が光電変換
手段の暗電圧の影響を受けることがなくなる。従って、
電圧・電流変換回路の非直線性の影響を受けることなく
固定パターン雑音を的確に除去することが可能になる。
【0012】また、本発明の第2の態様によれば、固体
撮像装置において、行および列方向に2次元マトリクス
状に配列され、各々入射光に応じた電荷を蓄積しかつ増
幅して電圧信号として出力する光電変換手段からなる複
数の画素と、前記画素を前記マトリクス配列の各行毎に
共通に順次列方向に走査して各画素からの読出し信号を
列毎に取出すための複数の垂直読出し線と、前記複数の
垂直読出し線からの読出し信号を順次行方向に走査して
各行毎の時系列的な信号を順次取出すための水平読出し
線とを備えた固体撮像装置であって、各々の垂直読出し
線に対応して設けられ、入力電圧に対応した出力電流を
生成する電圧・電流変換手段と、各々の垂直読出し線に
対応して設けられ、前記電圧・電流変換手段により変換
された電流信号をサンプルしかつホールドする電流サン
プル・ホールド手段と前記電圧・電流変換手段出力と前
記電流サンプル・ホールド手段の電流経路の間に接続さ
れ、前記電流サンプル・ホールド手段を活性化する活性
化用スイッチ手段と、各々の垂直読出し線に対応して設
けられ、対応する前記電圧・電流変換手段の出力電流信
号を各垂直読出し線毎に順次前記水平読出し線に出力す
る複数の水平読出しスイッチ回路とを設け、前記各列の
活性化用スイッチ手段を一時的に同時オンとして各行毎
に前記画素からの暗出力成分に対応する電流を前記電流
サンプル・ホールド手段にてホールドした後、前記各列
の活性化用スイッチ手段と水平読出しスイッチ回路とを
共に順次オンとして各行毎の時系列的な信号を出力す
る。
【0013】このような構成においても、前記第1の態
様に係わる固体撮像装置と同様に、各列の活性化用スイ
ッチ手段を一時的に同時にオンとし各行毎に画素からの
暗出力成分に対応する電流を電流サンプル・ホールド手
段によってホールドした後、各列の活性化用スイッチ手
段と水平読出しスイッチ回路とをともに順次オンとして
画素からの信号成分を読み出し前記電流サンプル・ホー
ルド手段によってホールドされた暗出力電流と合成する
ことにより固定パターン雑音が除去された読出し出力を
得ることができる。この場合も、活性化用スイッチ手段
は暗出力電流をホールドする場合、および読出しを行な
う場合に一時的にオンとするから、回路の消費電力を低
減することができる。
【0014】なお、前記活性化用スイッチ手段は、前記
光電変換手段の読出し時には読出し期間のみあるいは読
出しより所定時間前から電流サンプル・ホールド手段の
活性化を開始すればよく、これによって前述のような効
果が得られる。
【0015】さらに、前記電圧・電流変換手段と前記光
電変換手段との間に配置された電圧蓄積手段、および前
記光電変換手段と前記電圧蓄積手段の間を断続するスイ
ッチ素子を設けるよう構成することもできる。このよう
な構成により、光電変換手段からの読出し信号電圧を一
時的に前記電圧蓄積手段に記憶させた後、前記スイッチ
素子によって光電変換手段と電圧蓄積手段の間を切り離
すことができる。その後前記電圧蓄積手段に蓄積された
電荷を、例えば水平読出し期間に、読み出すことによ
り、光電変換手段からの読出し時間の相違による影響を
除去し、光電変換手段のゲート暗電流によるシェーディ
ングを防止することができる。
【0016】本発明の第3の態様によれば、光電変換素
子において、光信号を電気信号に変換し増幅して電圧信
号として読み出す光電変換手段と、該光電変換手段と結
合容量を介して接続された電圧・電流変換手段と、該電
圧・電流変換手段の負荷となる定電流手段と、前記電圧
・電流変換手段の入出力端子間を短絡するスイッチ手段
と、前記定電流手段を作動させる活性化手段とを設け、
前記活性化手段は、前記定電流手段を一時的に活性化
し、かつ電圧・電流変換手段の入出力端子間を短絡して
前記光電変換手段の暗出力の読出しを行なうことによっ
て前記結合容量を充電した後、前記スイッチ手段をオフ
にするとともに前記定電流手段を一時的に活性化し再び
前記光電変換手段の読出しを行ない、前記結合容量を介
して読出し出力を得る。
【0017】このような構成においては、前記活性化手
段によって定電流手段を一時的に活性化し、かつ電圧・
電流変換手段の入出力端子間を短絡して光電変換手段の
暗出力の読出しを行なうことによって前記結合容量を充
電する。そして、その後前記スイッチ手段をオフにする
とともに前記定電流手段を一時的に活性化し再び光電変
換手段の読出しを行ない、結合容量を介して読出し出力
を得る。結合容量には暗出力に応じた値の電圧が充電さ
れており、この結合容量を介して読出し出力を得ること
により、固定パターン雑音の除去された信号が得られ
る。また、前記活性化手段は定電流手段を暗出力の読出
しを行なう場合および信号読出しを行なう場合に一時的
にのみ活性化するから固体撮像装置の消費電力が低減さ
れる。
【0018】なお、この場合も前記活性化手段は、光電
変換手段の読出し時には読出し期間のみあるいは読出し
より所定期間前から定電流手段の活性化を開始すること
によって高速度の動作および省電力化を達成することが
できる。
【0019】なお、前記活性化手段は電圧・電流変換手
段の出力と定電流手段の電流経路の間に接続されたスイ
ッチ素子を含めて構成することができ、簡単な回路構成
で高速動作を行なうことができ、かつ定電流手段の活性
化の制御も容易になる。
【0020】さらに、前記結合容量の一方の端子と接地
間に電圧蓄積容量を設けることにより、光電変換手段か
らの読出しタイミングの変動によるシェーディングを防
止することができる。
【0021】さらに、本発明の第4の態様によれば、固
体撮像装置において、行および列方向に2次元マトリク
ス状に配列され、各々入射光に応じた電荷を蓄積しかつ
増幅して電圧信号として出力する光電変換手段からなる
複数の画素と、前記画素を前記マトリクス配列の各行毎
に共通に順次列方向に走査して各画素からの読出し信号
を列毎に取出すための複数の垂直読出し線と、前記複数
の垂直読出し線からの信号を順次行方向に走査して各行
毎の時系列的な信号を順次取出すための水平読出し線と
を備えた固体撮像装置であって、各々の垂直読出し線に
対応して設けられ、入力電圧に対応した出力電流を生成
する電圧・電流変換手段と、前記電圧・電流変換手段の
負荷となる定電流手段と、制御信号に応じて前記電圧・
電流変換手段の入出力端子間を短絡するスイッチ手段
と、各々の垂直読出し線に対応して設けられ、各々の垂
直読出し線と対応する電圧・電流変換手段との間の回路
に挿入された結合容量と、前記電圧・電流変換手段出力
と前記定電流手段の電流経路の間に接続され前記定電流
手段を作動させる活性化手段と、各々の垂直読出し線に
対応して設けられ、対応する前記電圧・電流変換手段の
出力電流信号を各垂直読出し線毎に順次前記水平読出し
線に出力する複数の水平読出しスイッチ回路とを設け、
各行毎に前記スイッチ手段により前記電圧・電流変換手
段の入出力端子間を短絡するとともに前記活性化手段を
一時的にオンとして前記光電変換手段の暗出力の読出し
を行なうことによって各列の前記結合容量を充電した
後、前記スイッチ手段をオフにするとともに前記活性化
手段を一時的にオンとして再び前記光電変換手段の読出
しを行ない、前記結合容量を介して読出し出力を得る。
【0022】このような構成においても、各行毎に前記
スイッチ手段によって電圧・電流変換手段の入出力端子
間を短絡しかつ活性化手段を一時的にオンとして光電変
換手段の暗出力の読出しを行ない、各列の結合容量を充
電する。その後、前記スイッチ手段をオフにするととも
に前記活性化手段を一時的にオンとして再び光電変換手
段の信号読出しを行なう。この読み出した信号を前記結
合容量を介して得ることにより、固定パターン雑音が除
去された読出し信号が得られる。さらに、前記活性化手
段は暗出力の読出しを行なう場合および信号の読出しを
行なう場合に一時的にオンとされるのみであるから、固
体撮像装置の消費電力の低減が図られる。
【0023】この場合も、前記活性化手段は光電変換手
段の読出し時には、読出し期間のみあるいは読出しより
所定時間前から定電流手段の活性化を開始することによ
り、十分な省電力化を達成しつつ読出し速度を向上させ
ることができる。
【0024】また、前記活性化手段は前記電圧・電流変
換手段の出力と前記定電流手段の電流経路の間に接続し
たスイッチ素子で構成することができる。このような構
成により、簡単な回路で高速度の動作および的確な制御
を行なうことができる。
【0025】さらに、前記結合容量の一方の端子と接地
間に電圧蓄積容量を設けた構成とすることにより、水平
読出し期間に各光電変換手段からの読出しを行なう場合
に、読出しタイミングの差によって生じ得るゲート暗電
流によるシェーディングを的確に防止することができ
る。
【0026】
【発明の実施の形態】以下図面を参照して本発明に係わ
る光電変換素子および固体撮像装置につき説明する。図
1は、本発明の第1の実施形態に係わる固体撮像装置の
概略の構成を示す。図1では、説明および図示の簡略化
のため3行×3列に画素を配列して構成した2次元固体
撮像装置の例を示している。同図において、Pijはi
行j列の画素を示しており(i=1,2,3;j=1,
2,3)、これらの画素が3行×3列のマトリクス状に
配列されている。これらの画素は、垂直走査回路VSR
により行ごとに選択して制御され、垂直読出し線LVj
に信号を出力する。また、Hjは各垂直読出し線LVj
ごとに設けられた水平読出し回路であり、水平走査回路
HSRにより列方向に選択して制御され、各垂直読出し
線LVjの出力を順次時系列的に出力端子IOUTに出
力する。
【0027】各画素Pijは、光電変換素子であるフォ
トダイオードDij、例えば接合型FETからなる増幅
素子QAij、前記フォトダイオードDijの電荷を増
幅素子QAijのゲートに転送するMOSFETからな
る転送素子QTij、増幅素子QAijのゲート電極を
プリセットするためのMOSFETからなるスイッチ素
子SPijで構成されている。
【0028】各フォトダイオードDijのカソードは電
源VDD1に接続され、アノードは転送素子QTijの
ソースに接続されている。転送素子QTijのドレイン
は増幅素子QAijのゲートおよびプリセット用スイッ
チ素子SPijのソースに接続されている。増幅素子Q
Aijのドレインは電源VDD1接続され、ソースはそ
れぞれの列の垂直読出し線LVjに接続されている。転
送素子QTijのゲートは各行の転送制御ラインから転
送制御信号φTiを受ける。さらに、各プリセット用ス
イッチ素子SPijのドレインは各行のプリセット信号
線からプリセット信号φDiを受ける。
【0029】また、図1において、LVjは前述のよう
にj列目の垂直読出し線であり(j=1,2,3)であ
り、QRSTVjは該垂直読出し線LVjのリセットを
行うためのMOSFETからなるスイッチ素子である。
各列のスイッチ素子QRSTVjのゲートは共通に接続
されリセット制御信号φRSTVが供給できるように構
成されている。各垂直読出し線LVjと低レベル側の電
源VSSとの間には選択された増幅素子QAijの負荷
となる第1の定電流源CSVjが接続されている。従っ
て、以下に説明する垂直走査回路VSRで選択された画
素の増幅素子QAijはソースフォロアとして動作す
る。
【0030】VSRは垂直走査回路であり、選択画素の
転送素子QTijを選択行ごとに駆動する転送駆動信号
φTi、および各画素のプリセット素子SPijを通じ
て選択画素の増幅素子QAijをプリセットするための
信号φDiを各行ごとに出力する。なお、すべてのプリ
セット用スイッチ素子SPijのゲートには後に説明す
るプリセット制御信号φPGが供給される。
【0031】また、HSRは水平走査回路であり、各列
ごとに順次水平走査信号φHjを出力して水平読出し回
路Hjの水平読出しスイッチ素子SHjのゲートに供給
し、水平読出し回路Hjの出力を順次出力端子IOUT
に接続する働きをなす。また、水平走査回路HSRは水
平読出し回路Hjの省電力スイッチ手段SAjを制御す
るための省電力信号φHAjを出力する。
【0032】次に、Hjはj列目の水平読出し回路であ
り、各列ごとに設けられ、それぞれ例えばMOSFET
からなる電圧電流変換素子QHj、該電圧電流変換素子
QHjの直線性を改善するために該電圧電流変換素子Q
Hjのソースとグランド間に接続された抵抗Rjを備え
ている。また、各水平読出し回路Hjは、前記電圧電流
変換素子QHjの負荷となるサンプル・ホールド回路、
該サンプル・ホールド回路と電圧電流変換素子QHjと
の間に設けられた省電力スイッチ素子SAjを備えてい
る。また、電圧電流変換素子QHjのドレインと出力端
子IOUT間には垂直読出しスイッチ素子SHjが接続
されている。垂直読出しスイッチSHjは水平走査回路
HSRからの水平走査信号φHjによって制御される。
【0033】各水平読出し回路Hjには、電流サンプル
・ホールド回路が設けられている。該電流サンプル・ホ
ールド回路は、例えばMOSFETからなる増幅素子Q
Sj、該増幅素子QSjの入力端子、例えばゲート、と
出力端子、例えばドレイン、との間を制御信号φSHに
より短絡させるためのサンプルスイッチ素子SSj、増
幅素子QSjの入力端子と設置間に接続された容量CS
jとを備えている。なお、増幅素子QSjのソースは所
定の電源電圧VDD2に接続されており、ドレインは前
記省電力スイッチ素子SAjのソースに接続されてい
る。また、省電力スイッチ素子SAjのドレインは前記
電圧電流変換素子QHjのドレインに接続されている。
【0034】電流サンプル・ホールド回路は、サンプル
スイッチ素子SSjを閉じた状態で画素の暗出力成分を
読み出して容量CSjに固定パターン雑音を充電すなわ
ちサンプルした後に、該スイッチ素子SSjを開いて信
号を保持すなわちホールドすることができる。また、省
電力スイッチ素子SAjは暗信号のサンプル時と信号の
読出し時のみ閉じるように制御される。
【0035】以上のような構成を有する固体撮像装置の
動作を図2のタイミングチャートを用いて説明する。こ
こで各画素はすでに図示しない被写体などからの光信号
に応じた電荷を蓄積しており、垂直走査回路VSRによ
って第1行目より順次選択して読出しを行うものとす
る。
【0036】まず、第1行目の画素P1jの読出しを行
う。すなわち、期間T1において、プリセット制御信号
φPGをローレベルにして全画素のプリセット用スイッ
チ素子SPijをオンにした状態で、垂直走査回路VS
Rから選択された画素、すなわち第1行目の画素に対し
てプリセット信号φD1を印加する。プリセット信号φ
D1の電圧は、増幅素子QA1jがオンになる電圧VP
DHとする。
【0037】なお、この時非選択画素、すなわち第2行
目および第3行目の画素P2j,P3jのプリセットス
イッチ素子SP2j,SP3jに加えられるプリセット
信号φD2,φD3は各画素の増幅素子QA2j,QA
3jが深くバイアスされてカットオフするような電圧V
PDLにする。このようにすると、選択された画素、こ
の場合はP1j、のみの増幅素子QA1jのみがオンに
なり、そのゲート電圧がVPDHであるから、該増幅素
子QAijは入力電圧をVPDHとし、定電流源CSV
jを負荷とするソースフロアとして動作し出力電圧を発
生して各垂直読出し線LVjに供給する。
【0038】なお、この時各増幅素子QA11〜QA1
3のゲート電圧は等しいから、もし各増幅素子QA11
〜QA13の特性が完全に同じならばそれらの出力電圧
も等しくなるはずであるが、実際には各増幅素子のばら
つきにより、出力電圧は若干異なる電圧となる。これが
いわゆる固定パターン雑音である。このような固定パタ
ーン雑音を含めた各画素の増幅素子QAijの出力電圧
を暗電圧VDijとする。また、水平読出し回路H1〜
H3の電圧電流変換素子QH1〜QH3のドレインには
前記暗電圧VDijに対応した電流、すなわち各画素の
暗電圧成分に対応した電流が流れる。この電流を暗電流
成分IDijとする。
【0039】このとき、各水平読出し回路H1〜H3の
サンプルスイッチ素子SS1〜SS3は制御信号φSH
により閉じられている。また、水平読出しスイッチSH
1〜SH3はすべて開いている、すなわちカットオフし
ているので、電圧電流変換素子QH1〜QH3のドレイ
ンに流れている電流と同じ電流が、サンプル・ホールド
回路の増幅素子QS1〜QS3に流れるように該増幅素
子QS1〜QS3のゲート電極がバイアスされ、容量C
S1〜CS3がこのバイアス電圧で充電される。この状
態で制御信号φSHを例えばハイレベルとして各サンプ
ルスイッチSS1〜SS3をオフにすると、各容量CS
1〜CS3に充電された電圧がそのまま保持される。す
なわち、電流サンプル・ホールド回路は暗電流成分と同
じ電流が流れる状態のまま保持されるようになる。
【0040】期間T2の始めに、前述のように制御信号
φSHをハイレベルとして各サンプルスイッチSS1〜
SS3をオフにした状態で、垂直走査回路VSRより選
択画素、この場合はP11〜P13、に対して転送パル
スφT1を加えると、すなわち例えばローレベルにする
と、各転送素子QT11〜QT13がオンになる。な
お、前記期間T1の終りにすでにプリセット制御信号φ
PGはハイレベルに戻っているから、プリセット用スイ
ッチ素子SP1jはカットオフしている。従って、それ
までフォトダイオードD11〜D13に蓄積されていた
電荷が増幅素子QA11〜QA13のゲートに転送さ
れ、各ゲート電圧が上昇する。その結果、ソースフォロ
アとして動作する各増幅素子QA11〜QA13のソー
ス電圧すなわち垂直読出し線LV1〜LV3の電圧を信
号分だけ上昇する。各増幅素子QA11〜QA13はソ
ースフォロアとして動作しているのでゲインはほぼ1で
ありばらつきは無視できる。従って、垂直読出し線LV
1〜LV3の電圧の上昇分、すなわち変化分、はフォト
ダイオードD1jに蓄積されていた電荷すなわち信号成
分に比例する。以上の動作は、水平帰線期間、すなわち
期間T1およびT2、の間に行われる。
【0041】このような垂直読出し線LV1〜LV3の
電圧変化分がそのまま水平読出し回路H1〜H3の水平
増幅手段でもある電圧電流変換素子QH1〜QH3のゲ
ートに伝達され、該ゲートの電圧は信号電圧成分だけ上
昇する。従って、電圧電流変換素子QH1〜QH3のド
レイン電流も信号電圧成分に対応した電流成分だけ上昇
しようとするが、サンプルスイッチSS1〜SS3がオ
フになっているので、電流サンプル・ホールド回路の増
幅素子QS1〜QS3の電流は変わらない。この状態
で、水平読出しスイッチ、例えばSH1、を水平走査信
号φH1によりオンにするとその不足分の電流、すなわ
ち固定パターン雑音の除去された信号成分IOUT11
のみが出力端子から電圧電流変換素子QH1に流れ込む
ようになる。従って、あらかじめ暗電流成分を電流サン
プル・ホールド回路で記憶しておき、その後に暗信号成
分と信号成分との合成信号成分を読み出すと、その差成
分のみが検出されて、固定パターン雑音が除去できる。
【0042】従って、水平読出し期間中に水平走査回路
HSRを走査して、すなわち水平走査信号φH1〜φH
3を順次例えば高レベルとして水平読出しスイッチSH
1〜SH3を順番にオンとして読出しを行えば、出力端
子IOUTには固定パターン雑音の除去された信号電流
IOUT1jが時系列信号として得られる。
【0043】以上のようにして、1行目の画素の読出し
を終了した後、垂直走査回路VSRによって順次同様に
第2行目、第3行目の画素を走査して読出しを行う。
【0044】以上のように、本発明に係わる固体撮像装
置では、水平読出し回路において、電流サンプル・ホー
ルド回路に暗電流を記憶させておき、その後に信号を読
み出すことにより固定パターン雑音を除去できることを
説明した。ただし、水平読出し期間中に全画素の水平読
出し回路がすべてオンになっていると、全画素の暗電流
成分が流れて消費電流が多くなる。このため、本発明で
は、このような消費電流が多くなることを防止するため
電圧電流変換素子QHjと対応する電流サンプル・ホー
ルド回路との間に設けられているスイッチSAjを利用
する。
【0045】前記スイッチSAjは、前述のように、水
平帰線期間中に暗電流をサンプルおよびホールドする期
間はオンにしておく。すなわち、例えば図2の期間T1
の間は省電力信号φHAjを低レベルとしてすべての省
電力スイッチSAjをオンにしておく。
【0046】水平読出し期間、すなわち図2のT3,T
4の期間中には、基本的には読出し画素に対応した垂直
読出し線LVjに対応した省電力スイッチSAjと読出
しスイッチSHjとのみを同時にオンにして他の垂直読
出し線に対応する省電力スイッチおよび読出しスイッチ
はすべてオフにすれば、出力端子IOUTには信号電流
が時系列信号として得られる。このとき他の水平読出し
回路には電流が流れないので、消費電流が低減できる。
ただし、省電力スイッチSAjをオフにすると電圧電流
変換手段QHjのドレイン電流は0(ゼロ)になり、水
平読出しスイッチSHjと省電力スイッチSAjをオン
にした瞬間に合成信号電流が流れ回路の応答速度が遅く
なることがある。そのような場合には、当該画素が選択
される数画素前から省電力スイッチSAjをオンにすれ
ばよい。図2では、当該画素の読出しの1画素前から省
電力スイッチSAjをオンにしている。すなわち、例え
ば2画素目を読み出すときには2画素目の省電力スイッ
チSA2と3画素目の省電力スイッチSA3、をそれぞ
れ省電力信号φHA1およびφHA2によって同時にオ
ンとして水平読出し回路H2とH3を活性化する。この
とき、水平読出しスイッチは2画素目のSH2のみオン
にして電圧電流変換素子QH2の電流を出力端子IOU
Tに出力している。
【0047】次に、図3は本発明の第2の実施形態に係
わる固体撮像装置の概略の構成を示す。図3の構成で
は、前記図1に示される固体撮像装置における垂直読出
し線LV1〜LV3と各水平読出し回路H1〜H3の電
圧電流変換素子QH1〜QH3の入力すなわちゲートと
の間に転送スイッチST1〜ST3を接続し、第2の蓄
積容量SC1〜SC3を設けたものである。第2の蓄積
容量CS1〜CS3は、それぞれ、電圧電流変換素子S
T1〜ST3のソース端子、すなわち転送スイッチST
1〜ST3と電圧電流変換素子QH1〜QH3との接続
点、とグランドとの間に接続されている。各転送スイッ
チST1〜ST3のゲートは共通に接続され転送制御信
号φTが供給できるよう構成されている。その他の部分
は、図1の回路と同じ構成を有し、同じ部分には同じ参
照符号が付されている。
【0048】図1の構成では、水平走査回路HSRによ
って選択行の画素の信号を順次選択して読出す水平読出
し期間中は当該画素を動作状態に保ち、すなわち当該画
素に信号電荷を転送した状態に保つことが必要であり、
画素部の増幅素子QAijはソースフォロアとして動作
を継続していた。これに対し、図3の構成では、水平帰
線期間中に転送スイッチST1〜ST3をオンとして選
択行の画素の読出し出力電圧をそれぞれの列の第2の蓄
積容量CS1〜CS3に蓄積した後は、転送制御信号φ
Tによって垂直読出し線すなわち画素と水平読出し回路
とを分離することを可能にしている。各転送スイッチS
T1〜ST3をカットオフした後、水平読出し期間中は
第2の蓄積容量CS1〜CS3に蓄積された電圧を各垂
直読出し線の電圧として図1の場合と同様に読み出せば
よい。
【0049】このようにした目的の1つは画素部の増幅
素子QAijのゲート暗電流によるシェーディングの防
止である。図1の構成では、水平読出しは例えば図の左
端から右端まで順に走査を行うので、左端の画素は水平
読出し期間の始め、すなわち信号電荷を増幅素子QAi
jのゲートに転送した直後に読み出されるのに対して右
端の画素は最後すなわち信号電荷を増幅素子QAijの
ゲートに転送後しばらくおいて読み出されるのでその間
の増幅素子のゲート電流が蓄積加算されて読み出され
る。この現象をゲート暗電流シェーディングと称する。
このゲート暗電流シェーディングは微小であり、通常の
用途ではあまり問題にならないが、例えば周囲温度が高
い場合にはゲート電流が増加するので好ましいことでは
ない。
【0050】このため、図3に示される第2の実施形態
では、各画素のフォトダイオードDijの信号電荷を増
幅素子QAijに転送した直後に、選択行の全画素の信
号をオンとなった転送スイッチ素子STjを介して第2
の蓄積容量CTjに蓄積し、その後に転送スイッチST
jをカットオフするよう構成した。すなわち、転送スイ
ッチ素子STjを転送制御信号φT2より水平帰線期間
中はオンにし、水平読出し期間中はオフにすればよい。
このようにすると、水平読出し期間には、画素部を切り
離して第2の蓄積容量CTjに充電した電荷を順次読み
出すので前記のゲート暗電流シェーディング問題は避け
られる。
【0051】このような構成により、タイミング図(図
2)には示していないが、プリセット制御信号φPGに
より画素部のプリセット素子SPijを再度オンにし
て、プリセット信号φDjをVPDL、すなわち画素部
の増幅素子QAijがオフになる電圧、として画素部の
増幅素子QAijをカットオフさせることができる。こ
れにより、水平読出し期間中は画素部に流れる電流もな
くすることができるので、さらに消費電力を低減でき
る。
【0052】図4は、本発明の第3の実施形態に係わる
固体撮像装置の概略の構成を示す。同図の実施形態は、
固定パターン雑音の除去をより完全にすることができる
ものである。すなわち、例えば前記図1に示される第1
の実施形態に係わる固体撮像装置においても、電圧電流
変換素子QHjの直線性が完全なものであるならば固定
パターン雑音は十分に除去可能であるが、現実の回路で
は電圧電流変換素子の直線性が不完全な場合もあり得
る。例えば2Vから1Vを引いても、3Vから2Vを引
いても差は1Vになるはずであり、電流の変化分も変わ
らないはずであるが、電圧電流変換手段の直線性が悪い
と両者で若干の差が出る場合がある。
【0053】このため、図4に示されるように、垂直読
出し線LVjと電圧電流変換素子QHjのゲートを容量
CCjで結合するとともに、電圧電流変換素子QHjの
ゲートと基準電圧源VREF1との間に参照スイッチ素
子SRjを設けることによりこの現象を避けるようにし
た。すなわち、暗電圧の読出し時には参照用スイッチ素
子SRjを閉じておいて、電圧電流変換素子QHjのゲ
ート電圧を前記参照電圧VREF1とする。そして、こ
の状態で電圧電流変換手段QHjに流れる電流を、電流
サンプル・ホールド回路に記憶させる。このため、図4
の構成では、電圧電流変換素子QHjの入力電圧は一定
電圧VREF1となり、電圧電流変換素子QHjの非直
線性が原因の固定パターン雑音は低減される。このとき
には、画素部の増幅素子QAijの固定パターン雑音は
結合容量CCjに充電される。なお、このような動作を
行う場合には省電力スイッチ素子SAjはオン状態とし
ておく。
【0054】次に信号読出し時には、前記参照用スイッ
チ素子SRjとサンプル・ホールドスイッチ素子SSj
をともに開いて、すなわちオフとして、各画素の増幅素
子QAijのゲートに信号成分を転送させる。これによ
って、前述のように、垂直読出し線LVjの出力電圧は
信号に対応した電圧だけ上昇する。この電圧の変化分は
そのまま結合容量CCjを介して電圧電流変換素子QH
jのゲートに伝達される。この結果、電圧電流変換素子
QHjの出力電流は信号電圧相当分だけ変化する。この
変化分を水平走査信号φHjによって水平読出しスイッ
チSHjを走査して読み出すことにより、固定パターン
雑音の除去された信号を読み出すことができる。このよ
うな構成により、電圧電流変換素子は画素の暗電圧の影
響を受けることがなくなり、かつ常に参照電圧VREF
1からの差が信号電圧となるため電圧電流変換回路の直
線性の影響を受けがたくなる。すなわち、固定パターン
雑音の除去をより完全に行うことが可能になる。
【0055】図5は、本発明の第4の実施形態に係わる
固体撮像装置の概略の構成を示す。図5の固体撮像装置
は、前記第3の実施形態(図4)に前記第2の実施形態
(図3)を適用したものである。すなわち、図4の固体
撮像装置における結合容量CCjと垂直読出し線LVj
との間に、直列に転送スイッチ素子STjを接続しかつ
結合容量CCjと転送スイッチ素子STjの接続部とグ
ランド間に信号電圧蓄積容量CTjを設けたものであ
る。その他の部分は図1の構成と同じであり、同一部分
には同一参照符号が使用されている。
【0056】図5の構成においては、水平帰線期間中に
合成信号電圧をオンとなった転送スイッチ素子STjを
介して前記蓄積容量CTjに蓄積した後に、転送スイッ
チ素子STjをオフとして垂直読出し線LVjと水平読
出し回路Hjとを分離する。そして、水平走査回路HS
Rにより順次水平読出しを行うことにより前記第2の実
施形態で説明したように、画素部の暗電流によるシェー
ディングを防止し、かつ消費電力の低減ができる。
【0057】図6は、本発明の第5の実施形態に係わる
固体撮像装置の概略の構成を示す。図6の固体撮像装置
は、前記第3の実施形態(図4)の電流サンプル・ホー
ルド回路(QSj,SSj,CSj)を定電流回路に置
き換え、電圧電流変換回路に電流サンプル・ホールド機
能を持たせたものである。これによって、電流サンプル
・ホールド回路に必要であった蓄積容量を省くことがで
きる。
【0058】具体的には、前記定電流回路は、例えばM
OSトランジスタのような定電流素子QBjで構成され
る。該定電流素子QBjのゲートはすべて共通に基準電
圧VREF2が印加され、ソースは共通に電源電圧VD
D2が印加されている。また、定電流素子QBjのドレ
インは省電力スイッチSAjのドレインに接続されてい
る。省電力スイッチ素子SAjのゲートには水平走査回
路HSRから省電力信号φHAjが供給される。さら
に、省電力スイッチ素子SAjのソースは電圧電流変換
素子QHjのドレインに接続されている。
【0059】さらに、電圧電流変換用の増幅素子QHj
の入力電極、例えばゲート、と出力電極、例えばドレイ
ン、とを短絡するスイッチ素子SBjが設けられてい
る。スイッチ素子SBjは制御信号φSHによって制御
される。電圧電流変換素子QHjのドレインは水平読出
しスイッチ素子SHjを介して出力端子IOUTに接続
されている。また、垂直読出し線LVjと電圧電流変換
素子QHjのゲートとの間には結合容量CCjが接続さ
れている。その他の部分は図4の構成と同じであり、同
一部分には同一参照数字が付されている。
【0060】図6の固体撮像装置では、制御信号φSH
によりスイッチ素子SBjをオンとし、電圧電流変換素
子QHjのゲートとドレイン間を短絡する。この状態
で、画素の暗出力を読み出すと、電圧電流変換素子QH
jに流れる電流は定電流素子QBjで構成される定電流
回路に流れる電流に等しくならざるを得ない。従って、
電圧電流変換素子QHjのゲート電極は、該電圧電流変
換素子QHjに流れる電流が前記定電流回路の定電流に
なるように自動的にバイアスされる。
【0061】一方、この時垂直読出し線LVjの電圧
は、暗電圧であるから、結合容量CCjの垂直読出し線
LVjに接続された端子の電圧は暗電圧となる。また、
電圧電流変換素子QHjのゲート電圧は、自動的に定ま
ったバイアス電圧に等しくなり、この状態で制御信号φ
SHによりスイッチ素子SBjをオフにしても電圧電流
変換素子QHjに流れる電流は変化しない。すなわち、
暗出力がサンプルおよびホールドされたことになる。な
お、このような動作は前記省電力スイッチSAjをオン
にした状態で行う。
【0062】このようにして暗出力がサンプルおよびホ
ールドされた状態で、画素部の増幅素子QAijに信号
を転送すると垂直読出し線LVjの電圧は信号成分だけ
変化する。このときには、サンプル・ホールドスイッチ
素子SBjはオフになっており、この変化分は電圧電流
変換素子の入力に伝達される。この結果、電圧電流変換
素子に流れる電流も信号成分だけ変化しようとするが、
電圧電流変換素子の負荷である定電流素子QBjからは
前記定電流しか流れない。すなわち、電圧電流変換素子
QHjには前記定電流のみが流れて飽和した状態とな
る。以上の動作は水平帰線期間内に行う。
【0063】このような状態では、前記電圧電流変換素
子QHjは、前記定電流と信号成分の電流の和の電流を
流そうとするが、負荷となっている定電流素子QBjは
定電流IRしか流さないので、電圧電流変換素子QHj
は飽和している。従って、水平読出し期間中に水平走査
回路HSRを動作させて水平読出しスイッチSHjをオ
ンにすると、不足分の信号電流成分が水平出力端子IO
UTから電圧電流変換素子QHjへと流れ込むようにな
る。すなわち、出力端子IOUTからは固定パターン雑
音の除去された信号電流が得られることになる。この場
合でも、省電力スイッチ素子SAjは当該画素が読み出
されるとき、もしくはその数画素前からオン状態にする
ことにより消費電流の低減を図ることができる。
【0064】図7は、本発明の第6の実施形態に係わる
固体撮像素子の概略の構成を示す。図7の構成では、図
6に示される第5の実施形態における結合容量CCjと
垂直読出し線LVjとの間に、電圧蓄積用の蓄積手段で
ある容量CTjと転送スイッチ手段STjを負荷したも
のである。その他の部分は図6の構成と同じであり、同
一部分には同一参照符号が付されている。
【0065】図7に示されている第6の実施形態に係わ
る固体撮像装置では、前記第2および第4の実施形態の
場合と同様に、水平読出し期間中は、転送スイッチ素子
STjによって画素部と水平読出し回路Hjとを分離
し、画素部の暗電流によるシェーディングを防止するこ
とができる。この場合でも、省電力スイッチ素子SAj
は暗出力をサンプルおよびホールドするときと、水平読
出し期間において当該画素が読み出されるとき、もしく
はその数画素前からオン状態にすることにより消費電流
の低減が可能である。
【0066】以上のように、本発明は画素を2次元アレ
イ状に配列した固体撮像装置において良好な結果を得ら
れるが、垂直の走査回路を持たない1次元リニアセンサ
に本発明を適用してもよいことは言うでもなく、さらに
水平走査手段を省いた単一の光電変換素子にも適用可能
であり、高感度の光電変換素子ができる。
【0067】従来は単一のフォトダイオードを光電変換
素子として使用しその光電流をそのまま信号として利用
していたが、微弱光領域においては、光電流が非常に小
さいため、その処理が困難であった。本発明において
は、画素部のフォトダイオードで光電変換を行ない、光
電変換された電荷を蓄積しておいて、蓄積された電荷を
増幅素子のゲート電極に転送して読み出すことが可能に
なるため、微弱光の検出が容易になる。
【0068】例えば、図6の実施形態に係わる回路を単
一の光電変換素子に適用した例を図8で示す。図8の各
構成要素は図6の対応する構成要素の参照符号における
行番号および列番号を除いた参照符号で示されている。
図8の回路は基本的には図6の回路から、垂直走査回路
と水平走査回路を省いたものである。ただし、実際に
は、単一画素であり走査が必要ないのであるから、プリ
セットスイッチ素子SPのドレインはパルス信号でなく
増幅素子QAがオンになる電圧を与えるための電源でも
よく、消費電力低減のためのスイッチングSA省略可能
であり、暗電流のサンプル時に出力端子とサンプル・ホ
ールド回路を切り離すためのスイッチングSHのみが必
要である。
【0069】動作は、図6の場合に説明したように、ま
ず、暗出力の読み出しを行なって暗電流を、サンプル・
ホールドし続いて、フォトダイオードDの電荷を増複素
子QAのゲートに転送して信号成分の読み出しを行なえ
ばよい。なお、ここでは図6の回路を単一素子の光電変
換回路に適用した例を示したが、他の実施形態に係わる
回路についても同様に適用可能である。
【0070】
【発明の効果】以上のように、本発明によれば、増幅型
画素の信号をソースフォロアで読み出し、サンプル・ホ
ールド機能を有する電圧電流変換型水平読出し回路で受
ける。該水平読出し回路は、暗出力成分をサンプルしか
つホールドしてから、合成信号出力を読み出すことによ
り、固定パターン雑音を除去する。前記水平読出し回路
は、暗出力成分のサンプル時と、当該画素の読出し時ま
たはその寸前から一時的にのみ活性化させる。従って、
水平読出し期間中に全画素の水平読出し回路がすべてオ
ンになることがなくなり、固定パターン雑音の除去を図
りながら消費電力の低減を行うことが可能になる。
【0071】また、本発明によれば、このような固定パ
ターン雑音の除去および消費電力の低減に加えて、ゲー
ト暗電流によるシェーディングの防止、電圧電流変換回
路の非直線性による固定パターン雑音の増大の防止、お
よびサンプル・ホールド回路の蓄積容量の省略による回
路の簡略化などを達成することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係わる固体撮像装置
の概略の構成を示す電気回路図である。
【図2】図1の固体撮像装置の動作を説明するためのタ
イミング図である。
【図3】本発明の第2の実施形態に係わる固体撮像装置
の概略の構成を示す電気回路図である。
【図4】本発明の第3の実施形態に係わる固体撮像装置
の概略の構成を示す電気回路図である。
【図5】本発明の第4の実施形態に係わる固体撮像装置
の概略の構成を示す電気回路図である。
【図6】本発明の第5の実施形態に係わる固体撮像装置
の概略の構成を示す電気回路図である。
【図7】本発明の第6の実施形態に係わる固体撮像装置
の概略の構成を示す電気回路図である。
【図8】本発明に係わる光電変換素子の概略の構成を示
す電気回路図である。
【符号の説明】
Pij 画素 Dij フォトダイオード QTij 転送スイッチ素子 QAij 画素部増幅素子 SPij プリセットスイッチ素子 VSR 垂直走査回路 HSR 水平走査回路 QRSTVj リセット用スイッチ素子 CSVj 定電流源 Hj 水平読出し回路 QHj 電圧電流変換素子 Rj 抵抗 SAj 省電力スイッチ SHj 水平読出しスイッチ素子 QSj 電流サンプル・ホールド用増幅素子 CSj 電流サンプル・ホールド用蓄積容量 SSj 電流サンプル・ホールド用スイッチ素子 CTj 分離用蓄積容量 STj 転送スイッチ素子 CCj 結合容量 SRj 参照用スイッチ素子 SBj 短絡用スッチ素子

Claims (22)

    【特許請求の範囲】
  1. 【請求項1】 光信号を電気信号に変換し増幅して電圧
    信号として読み出す光電変換手段と、 前記電圧信号を電流信号に変換する電圧・電流変換手段
    と、 該電圧・電流変換手段により変換された電流信号をサン
    プルしホールドする電流サンプル・ホールド手段と、 該電流サンプル・ホールド手段を作動させる活性化手段
    と、 を具備し、前記活性化手段により前記電流サンプル・ホ
    ールド手段を一時的に活性化して参照電流信号をホール
    ドした後、前記電流サンプル・ホールド手段を再び一時
    的に活性化するとともに前記光電変換手段からの読出し
    を行ない、前記電圧・電流変換手段を介して得られた読
    出し電流を前記電流サンプル・ホールド手段によりホー
    ルドされた参照電流信号と合成して読出し出力を得るこ
    とを特徴とする光電変換素子。
  2. 【請求項2】 前記参照電流は前記光電変換手段からの
    暗出力電圧を前記電圧・電流変換手段により電流に変換
    することによって得られる暗出力電流であることを特徴
    とする請求項1に記載の光電変換素子。
  3. 【請求項3】 前記活性化手段は、前記光電変換手段の
    読出し時には読出し期間のみ前記電流サンプル・ホール
    ド手段を活性化することを特徴とする請求項1または2
    に記載の光電変換素子。
  4. 【請求項4】 前記活性化手段は、前記光電変換手段の
    読出し時には読出しより所定時間前から前記電流サンプ
    ル・ホールド手段の活性化を開始することを特徴とする
    請求項1または2に記載の光電変換素子。
  5. 【請求項5】 前記活性化手段は前記電圧・電流変換手
    段の出力と前記電流サンプル・ホールド手段の電流経路
    の間に接続されたスイッチ素子を含むことを特徴とする
    請求項1〜4のいずれか1項に記載の光電変換素子。
  6. 【請求項6】 さらに、前記電圧・電流変換手段と前記
    光電変換手段との間に配置された電圧蓄積手段、および
    前記光電変換手段と前記電圧蓄積手段の間を断続するス
    イッチ素子を備えていることを特徴とする請求項1〜5
    のいずれか1項に記載の光電変換素子。
  7. 【請求項7】 前記光電変換手段もしくは前記電圧蓄積
    手段と前記電圧・電流変換手段との間が容量結合されて
    いることを特徴とする請求項1〜6のいずれか1項に記
    載の光電変換素子。
  8. 【請求項8】 行および列方向に2次元マトリクス状に
    配列され、各々入射光に応じた電荷を蓄積しかつ増幅し
    て電圧信号として出力する光電変換手段からなる複数の
    画素と、 前記画素を前記マトリクス配列の各行毎に共通に順次列
    方向に走査して各画素からの読出し信号を列毎に取出す
    ための複数の垂直読出し線と、 前記複数の垂直読出し線からの読出し信号を順次行方向
    に走査して各行毎の時系列的な信号を順次取出すための
    水平読出し線とを備えた固体撮像装置であって、 各々の垂直読出し線に対応して設けられ、入力電圧に対
    応した出力電流を生成する電圧・電流変換手段と、 各々の垂直読出し線に対応して設けられ、前記電圧・電
    流変換手段により変換された電流信号をサンプルしかつ
    ホールドする電流サンプル・ホールド手段と、 前記電圧・電流変換手段出力と前記電流サンプル・ホー
    ルド手段の電流経路の間に接続され、前記電流サンプル
    ・ホールド手段を活性化する活性化用スイッチ手段と、 各々の垂直読出し線に対応して設けられ、対応する前記
    電圧・電流変換手段の出力電流信号を各垂直読出し線毎
    に順次前記水平読出し線に出力する複数の水平読出しス
    イッチ回路と、 を具備し、前記各列の活性化用スイッチ手段を一時的に
    同時オンとして各行毎に前記画素からの暗出力成分に対
    応する電流を前記電流サンプル・ホールド手段にてホー
    ルドした後、前記各列の活性化用スイッチ手段と水平読
    出しスイッチ回路とを共に順次オンとして各行毎の時系
    列的な信号を出力することを特徴とする固体撮像装置。
  9. 【請求項9】 前記活性化手段は、前記光電変換手段の
    読出し時には読出し期間のみ前記電流サンプル・ホール
    ド手段を活性化することを特徴とする請求項8に記載の
    固体撮像装置。
  10. 【請求項10】 前記活性化用スイッチ手段は、前記光
    電変換手段の読出し時には読出しより所定時間前から前
    記電流サンプル・ホールド手段の活性化を開始すること
    を特徴とする請求項8に記載の固体撮像装置。
  11. 【請求項11】 さらに、前記電圧・電流変換手段と前
    記光電変換手段との間に電圧蓄積手段を有することを特
    徴とする請求項8〜10のいずれか1項に記載の固体撮
    像装置。
  12. 【請求項12】 前記光電変換手段もしくは前記電圧蓄
    積手段と前記電圧・電流変換手段との間が容量結合され
    ていることを特徴とする請求項8〜11のいずれか1項
    に記載の固体撮像素子。
  13. 【請求項13】 光信号を電気信号に変換し増幅して電
    圧信号として読み出す光電変換手段と、 該光電変換手段と結合容量を介して接続された電圧・電
    流変換手段と、 該電圧・電流変換手段の負荷となる定電流手段と、 前記電圧・電流変換手段の入出力端子間を短絡するスイ
    ッチ手段と、 前記定電流手段を作動させる活性化手段とを具備し、前
    記活性化手段は、前記定電流手段を一時的に活性化し、
    かつ電圧・電流変換手段の入出力端子間を短絡して前記
    光電変換手段の暗出力の読出しを行なうことによって前
    記結合容量を充電した後、前記スイッチ手段をオフにす
    るとともに前記定電流手段を一時的に活性化し再び前記
    光電変換手段の読出しを行ない、前記結合容量を介して
    読出し出力を得ることを特徴とする光電変換素子。
  14. 【請求項14】 前記活性化手段は、前記光電変換手段
    の読出し時には読出し期間のみ前記電流サンプル・ホー
    ルド手段を活性化することを特徴とする請求項13に記
    載の光電変換素子。
  15. 【請求項15】 前記活性化手段は、前記光電変換手段
    の読出し時には読出しより所定時間前から前記定電流手
    段の活性化を開始することを特徴とする請求項13に記
    載の光電変換素子。
  16. 【請求項16】 前記活性化手段は前記電圧・電流変換
    手段の出力と前記定電流手段の電流経路の間に接続され
    たスイッチ素子を含むことを特徴とする請求項13〜1
    5のいずれか1項に記載の光電変換素子。
  17. 【請求項17】 前記結合容量の一方の端子と接地間に
    電圧蓄積容量を有することを特徴とする請求項13〜1
    6のいずれか1項に記載の光電変換素子。
  18. 【請求項18】 行および列方向に2次元マトリクス状
    に配列され、各々入射光に応じた電荷を蓄積しかつ増幅
    して電圧信号として出力する光電変換手段からなる複数
    の画素と、 前記画素を前記マトリクス配列の各行毎に共通に順次列
    方向に走査して各画素からの読出し信号を列毎に取出す
    ための複数の垂直読出し線と、 前記複数の垂直読出し線からの信号を順次行方向に走査
    して各行毎の時系列的な信号を順次取出すための水平読
    出し線とを備えた固体撮像装置であって、 各々の垂直読出し線に対応して設けられ、入力電圧に対
    応した出力電流を生成する電圧・電流変換手段と、 前記電圧・電流変換手段の負荷となる定電流手段と、 制御信号に応じて前記電圧・電流変換手段の入出力端子
    間を短絡するスイッチ手段と、 各々の垂直読出し線に対応して設けられ、各々の垂直読
    出し線と対応する電圧・電流変換手段との間の回路に挿
    入された結合容量と、 前記電圧・電流変換手段出力と前記定電流手段の電流経
    路の間に接続され前記定電流手段を作動させる活性化手
    段と、 各々の垂直読出し線に対応して設けられ、対応する前記
    電圧・電流変換手段の出力電流信号を各垂直読出し線毎
    に順次前記水平読出し線に出力する複数の水平読出しス
    イッチ回路と、 を具備し、各行毎に前記スイッチ手段により前記電圧・
    電流変換手段の入出力端子間を短絡するとともに前記活
    性化手段を一時的にオンとして前記光電変換手段の暗出
    力の読出しを行なうことによって各列の前記結合容量を
    充電した後、前記スイッチ手段をオフにするとともに前
    記活性化手段を一時的にオンとして再び前記光電変換手
    段の読出しを行ない、前記結合容量を介して読出し出力
    を得ることを特徴とする固体撮像装置。
  19. 【請求項19】 前記活性化手段は、前記光電変換手段
    の読出し時には読出し期間のみ前記電流サンプル・ホー
    ルド手段を活性化することを特徴とする請求項18に記
    載の固体撮像装置。
  20. 【請求項20】 前記活性化手段は、前記光電変換手段
    の読出し時には読出しより所定時間前から前記定電流手
    段の活性化を開始することを特徴とする請求項18に記
    載の固体撮像装置。
  21. 【請求項21】 前記活性化手段は前記電圧・電流変換
    手段の出力と前記定電流手段の電流経路の間に接続され
    たスイッチ素子を含むことを特徴とする請求項18〜2
    0のいずれか1項に記載の固体撮像装置。
  22. 【請求項22】 前記結合容量の一方の端子と接地間に
    電圧蓄積容量を有することを特徴とする請求項18〜2
    1のいずれか1項に記載の固体撮像装置。
JP8129164A 1996-04-25 1996-04-25 光電変換素子および固体撮像装置 Pending JPH09294228A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8129164A JPH09294228A (ja) 1996-04-25 1996-04-25 光電変換素子および固体撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8129164A JPH09294228A (ja) 1996-04-25 1996-04-25 光電変換素子および固体撮像装置

Publications (1)

Publication Number Publication Date
JPH09294228A true JPH09294228A (ja) 1997-11-11

Family

ID=15002732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8129164A Pending JPH09294228A (ja) 1996-04-25 1996-04-25 光電変換素子および固体撮像装置

Country Status (1)

Country Link
JP (1) JPH09294228A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7593047B2 (en) 2001-04-19 2009-09-22 Fujitsu Microelectronics Limited CMOS image sensor for suppressing degradation of spatial resolution and generating compressed image signals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7593047B2 (en) 2001-04-19 2009-09-22 Fujitsu Microelectronics Limited CMOS image sensor for suppressing degradation of spatial resolution and generating compressed image signals

Similar Documents

Publication Publication Date Title
JP4187502B2 (ja) 画質を向上させたイメージセンサ
US5898168A (en) Image sensor pixel circuit
US7576788B2 (en) Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level
US6441852B1 (en) Extended dynamic range image sensor system
US6046444A (en) High sensitivity active pixel with electronic shutter
EP0272152B1 (en) Signal reading out circuit
JP2884205B2 (ja) 固体撮像装置
US6917027B2 (en) Method and apparatus for reducing kTC noise in an active pixel sensor (APS) device
US5019702A (en) Photoelectric transducer apparatus having a plurality of transducer elements and a plurality of capacitor elements
US5933189A (en) Solid state image pickup apparatus
US20020054389A1 (en) Solid-state image sensing device
US6836291B1 (en) Image pickup device with integral amplification
JPH04290081A (ja) 固体撮像装置
US20050270394A1 (en) Method and pixel for performing correlated double sampling
JP2005295346A (ja) 増幅型固体撮像装置
WO2000005874A1 (en) Multiple storage node active pixel sensors
US20080225149A1 (en) Column sample-and-hold cell for CMOS APS sensor
KR100775009B1 (ko) 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서
JP3536896B2 (ja) 固体撮像素子
US7372489B2 (en) Signal processing circuit and solid-state image pickup device
JP2000022118A (ja) 撮像装置
JPH09294228A (ja) 光電変換素子および固体撮像装置
JP2005354484A (ja) 増幅型メモリ装置及び固体撮像装置
JP2989992B2 (ja) イメージセンサ
JPH1169231A (ja) センサ出力読み出し回路