JPH10135432A - 貼り合わせ半導体ウエーハの製造方法 - Google Patents

貼り合わせ半導体ウエーハの製造方法

Info

Publication number
JPH10135432A
JPH10135432A JP8289792A JP28979296A JPH10135432A JP H10135432 A JPH10135432 A JP H10135432A JP 8289792 A JP8289792 A JP 8289792A JP 28979296 A JP28979296 A JP 28979296A JP H10135432 A JPH10135432 A JP H10135432A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
heat treatment
active layer
bonded
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8289792A
Other languages
English (en)
Inventor
Naoki Ikeuchi
直樹 池内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Sitix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Sitix Corp filed Critical Sumitomo Sitix Corp
Priority to JP8289792A priority Critical patent/JPH10135432A/ja
Publication of JPH10135432A publication Critical patent/JPH10135432A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【目的】 第1及び第2の半導体ウエーハの薄膜化を行
う貼り合わせ半導体ウエーハの製造方法において、熱処
理条件を調整することにより、急峻な不純物濃度差を確
保し、活性層の膜厚の均一性を向上させた貼り合わせ半
導体ウエーハの製造方法を提供すること。 【構成】 第1の半導体ウエーハ1は、ベースウエーハ
1a表面上に他層と不純物濃度が異なる高濃度不純物層
1bと、不純物層1b上にエピタキシャル成長等により
活性層1cが形成され、一方、第2の半導体ウエーハ2
は表面に酸化膜2aが形成されて、前記第1及び第2の
半導体ウエーハを熱処理接着後、研削研磨及び選択的エ
ッチングによって薄膜化される貼り合わせ半導体ウエー
ハの製造方法であり、第1及び第2の半導体ウエーハ
1,2を接着した後の熱処理は、10分間以内、100
0℃以上の温度で行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、第1の半導体ウエ
ーハと第2の半導体ウエーハを熱処理接着し、その後、
研削研磨及び不純物濃度差によって鋭敏なエッチング選
択比を有するエッチング液を用いて選択的エッチングに
より薄膜化する貼り合わせ半導体ウエーハの製造方法に
関し、特に、エッチング前の熱処理時間及び熱処理温度
を調整して、活性層の膜厚の均一性を向上させる貼り合
わせ半導体ウエーハの製造方法に関するものである。
【0002】
【従来の技術】従来において、単結晶半導体ウエーハか
らなる第1の半導体ウエーハと第2の半導体ウエーハと
の間に誘電体層を介在させて接着形成されるSOI(Si
liconon Insulator)ウエーハが知られている。SOI
ウエーハの製造方法には、少なくとも1枚が熱酸化処理
された2枚の半導体ウエーハを直接接着して形成する貼
り合わせ法や、シリコン単結晶ウエーハ中に高酸素濃度
のドーピングや高エネルギー酸素注入により、絶縁層を
形成してシリコンウエーハを形成するSIMOX法(se
paration by implantation of Oxygen)が知られてい
る。
【0003】前記従来の貼り合わせ半導体ウエーハを製
造する方法としては、例えば、月刊Semicondu
ctor World誌の1992年12月号90頁に
開示されている方法が知られている。
【0004】このような製造方法による貼り合わせ半導
体ウエーハは、図4(a)〜(d)に示すような工程で
形成される。
【0005】すなわち、先ず、図4(a)に示すように
活性層側となる第1の半導体ウエーハ11に熱酸化処理
を施して所要の厚さの熱酸化膜11aを形成する。
【0006】次に、図4(b)に示すように、前記熱酸
化膜11aが形成された第1の半導体ウエーハ11及び
第2の半導体ウエーハ12に洗浄処理を行い、ウエーハ
表面を親水性にして、前記第1のウエーハ11と第2の
ウエーハ12の鏡面同士を直接接着させて1100℃、
2時間程度の熱処理を行い、強固に接着する。
【0007】その後、図4(c)及び図4(d)に示す
ように、活性層側の第1の半導体ウエーハ1表面の研削
研磨を行い、活性層を所定の厚さにして貼り合わせ半導
体ウエーハ13を形成している。
【0008】その他、0.1μm〜0.2μm程度の非
常に薄い活性層を必要とする貼り合わせ半導体ウエーハ
を製造する方法として、エッチストップ法がある。
【0009】この方法は、活性層側となる第1の半導体
ウエーハのベースウエーハ表面に高濃度の不純物層が形
成され、更に、前記高濃度不純物層上に活性層が形成さ
れる。一方、支持側となる第2の半導体ウエーハには、
熱酸化膜が形成される。前記第1の半導体ウエーハの表
面と第2の半導体ウエーハが接着されて、前述した方法
と同様に1100℃、2時間程度の熱処理が行われ、第
1及び第2の半導体ウエーハが強固に接着された後、第
1の半導体ウエーハの研削研磨を行い、その後、低濃度
不純物層に対して高いエッチング選択比を有するエッチ
ング液を用いて、ベースウエーハをエッチング除去し、
次に、高濃度不純物層に対して高いエッチング選択比を
有するエッチング液を用いて高濃度不純物層をエッチン
グ除去することにより、所望の厚さの活性層を有する貼
り合わせ半導体ウエーハを製造する方法である。また、
第1の半導体ウエーハのベースウエーハ自体に高濃度の
不純物が含有されたものを用いて、前記高濃度不純物を
有するベースウエーハにエピタキシャル成長等により活
性層を形成し、酸化膜が形成された第2の半導体ウエー
ハと前記第1の半導体ウエーハを熱処理接着後、高濃度
不純物層に対して高いエッチング選択比を有するエッチ
ング液を用いて、ベースウエーハの除去を行い、所望の
膜厚の活性層が形成された貼り合わせ半導体ウエーハを
製造する方法も提案されている。
【0010】この方法は、不純物濃度に対してエッチン
グ選択比の高いエッチング液を用いて、ベースウエーハ
及び高濃度不純物層を選択的にエッチングし、接着され
た第1及び第2半導体ウエーハの薄膜化をするため、研
削研磨のみの薄膜化では困難であった0.1μm〜0.
2μm程度の非常い薄い活性層を有する貼り合せ半導体
ウエーハを製造することが可能である。
【0011】また、これらの方法は、第1及び第2の半
導体ウエーハを強固に接着するために1000℃〜11
00℃の温度で、30分間から2時間程度の熱処理を行
うのが一般的である。熱処理方法としては、その他、特
開平2−183510号公報に記載されているように、
1000℃〜1100℃の温度で、0.5分〜30分間
程度の短時間熱処理を行う方法も提案されている。この
方法は、1000℃〜1100℃に急速に短時間加熱す
ることにより、ウエーハ接着面に存在する水分子を直接
ウエーハバルク中及び大気中に拡散させることで接着強
度を得ている。但し、本方法の熱処理においては、接着
強度のみについて言及され、熱処理によってウエーハ中
に拡散される不純物量及び不純物の分布については言及
されていない。
【0012】
【発明が解決しようとする課題】ところが、前記エッチ
ストップ法は、エッチング処理前に熱処理が行われるた
め、この高温度、長時間(1100℃、2時間)の熱処
理によって、高濃度不純物層含まれる不純物が活性層に
拡散し、高濃度不純物層と活性層の界面の不純物濃度差
が緩慢になる。このため、不純物濃度差によってエッチ
ング選択比が異なるエッチング液を使用したとしても、
高濃度不純物層と活性層との界面で正確にエッチングが
終了せずに活性層の厚さが不均一になるという問題があ
った。
【0013】一方、第1及び第2の半導体ウエーハを接
着した後、熱処理を行わず研削研磨すると、接着強度が
弱いために、研削研磨時やエッチング処理中にウエーハ
表面同士が全面的或は部分的に剥がれるという不都合が
生じる。
【0014】そこで、本発明は前記問題点に鑑みて、研
削研磨及びエッチングにより薄膜化を行う貼り合わせ半
導体ウエーハの製造方法において、第1及び第2の半導
体ウエーハを接着した後、研削研磨及びエッチング工程
前に高温度で短時間の熱処理を行い、接着強度を後工程
に耐え得る程度に接着するとともに、不純物拡散を制限
し、エッチングの選択性を向上させて、薄膜である活性
層の均一性を向上させた貼り合わせ半導体ウエーハの製
造方法を提供することを目的としている。
【0015】
【課題を解決するための手段】本願第1請求項に記載し
た発明は、第1及び第2の半導体ウエーハを酸化膜を介
して接着する貼り合わせ半導体ウエーハの製造方法にお
いて、前記第1の半導体ウエーハは、ベースウエーハ表
面上に他の層と不純物濃度差を有する不純物層が形成さ
れ、更に、前記不純物層上に活性層が形成されており、
一方、第2の半導体ウエーハは表面に酸化膜が形成され
ており、前記第1の半導体ウエーハの前記活性層と第2
の半導体ウエーハを前記酸化膜を介して接着した後、1
000℃以上の温度で10分間以内の熱処理を行い、研
削研磨及び選択的エッチングによって前記活性層の薄膜
化を行う構成の貼り合わせ半導体ウエーハの製造方法で
ある。
【0016】このように、第1及び第2の半導体ウエー
ハを接着後、薄膜化処理を行う前に、短時間の高温度熱
処理を施すことにより、第1及び第2の半導体ウエーハ
を後工程に耐え得る程度に接着するとともに、第1の半
導体ウエーハに形成された高濃度不純物層から活性層及
び半導体ウエーハ中に不純物が拡散することを制限する
ことが可能となる。不純物の拡散が制限されるため、ベ
ースウエーハ及び活性層と不純物層の界面の急峻な不純
物濃度差が確保され、異なる不純物濃度に対して高いエ
ッチング選択比を有するエッチング液を用いてエッチン
グすることにより、選択的に低濃度不純物層であるベー
スウエーハ又は高濃度不純物層を均一にエッチングする
ことができ、このため、膜厚の均一性を向上させて薄い
活性層が形成された貼り合わせ半導体ウエーハを製造す
ることが可能となる。また、熱処理が短時間で行われる
ため、スループットを向上させることが可能となる。
【0017】本願第2請求項に記載した発明は、前記請
求項1記載の発明において、前記熱処理時間は1分間以
内である構成の貼り合わせ半導体ウエーハの製造方法で
ある。
【0018】本願第3請求項に記載した発明は、前記請
求項1記載の発明において、前記熱処理時間を設けず
に、前記熱処理温度に到達すると同時に接着された前記
第1及び第2の半導体ウエーハの降温処理を行う構成の
貼り合わせ半導体ウエーハの製造方法。
【0019】このように、熱処理時間を短くすること
で、不純物層から活性層及びウエーハ中に拡散する不純
物を最小限度に抑えることができるとともに、熱処理中
に高濃度不純物層から活性層に拡散した不純物の再分布
を抑えることができ、第1及び第2の半導体ウエーハを
その後の処理に耐え得る程度に接着するとともに、不純
物層と活性層の界面の急峻な不純物濃度差を確保するこ
とができる。不純物層と活性層の界面における急峻な不
純物濃度差が確保されると、不純物濃度によって異なる
エッチング選択比を有するエッチング液により、不純物
層は選択的に均一なエッチングがなされるため、活性層
の膜厚の均一性がより向上する。
【0020】また、熱処理温度到達と同時に接着された
第1及び第2半導体ウエーハに行う降温処理は、熱処理
温度到達と同時に熱処理装置を降温することや、熱処理
温度到達と同時に前記半導体ウエーハを熱処理装置から
取り出すこと等により実行することができる。また、短
時間の熱処理により、スループットが向上する。
【0021】本願第4請求項に記載した発明は、前記請
求項1、2又は3記載の発明において、前記研削研磨及
び選択的エッチングにより薄膜化を行った後、更に、1
000℃以上の熱処理を施す構成の貼り合わせ半導体ウ
エーハの製造方法である。
【0022】このように、貼り合わせ半導体ウエーハを
薄膜化した後に、更に熱処理を施して貼り合わせ半導体
ウエーハの接着を強固にするため、薄膜化前に行う熱処
理は研削研磨及びエッチング処理に耐え得るだけの接着
強度が確保されていれば充分であり、薄膜化前の熱処理
時間の短縮及び熱処理温度を調整することで、不純物の
拡散及び拡散不純物の再分布を最小限度に抑えることが
でき、選択的エッチングにより膜厚の均一性を向上させ
た薄い活性層を有する貼り合わせ半導体ウエーハを製造
することができ、そして、薄膜化後の熱処理によって最
終的な製品レベルの接着強度を確保することができる。
【0023】このように、本発明は、不純物濃度差によ
って異なるエッチング選択比を有するエッチング液を使
用して薄膜化する貼り合わせ半導体ウエーハの製造方法
において、研削研磨及びエッチング前の熱処理条件の調
整、すなわち、熱処理時間の短縮化、また、熱処理温度
の調整をすることにより、高濃度不純物層の不純物が活
性層及び半導体ウエーハへ拡散すること、及び拡散した
不純物が再分布することを最小限度に制限することがで
き、高濃度不純物層と活性層の界面において急峻な不純
物濃度差を確保することができるため、各層の界面でエ
ッチングを正確に終了させることができ、活性層の膜厚
の均一性を向上させた貼り合わせ半導体ウエーハを提供
することが可能となる。また、熱処理時間を短時間にす
ることでスループットの向上が可能となる。
【0024】
【発明の実施の形態】以下、本発明を具体例に基づいて
詳細に説明する。
【0025】先ず、エッチストップ法によって貼り合わ
せ半導体ウエーハを製造する方法を説明する。
【0026】図1(a)に示すように活性層側となる第
1の半導体ウエーハ1は、べースウエーハ1aの表面上
に、1019atoms/cm3以上の高い不純物濃度を
有するエッチストップ層1bをエピタキシャル成長又は
イオン注入法で形成し、次に、前記エッチストップ層1
b上にエピタキシャル成長により、所望の厚さの活性層
1c(厚さ0.1μm〜0.2μm、不純物濃度1014
〜1016atoms/cm3)を形成する。更に、前記
活性層1c上に、CVD等により、酸化膜1dを形成す
る。
【0027】一方、支持側となる第2の半導体ウエーハ
2は、ベースウエーハ2aを熱酸化処理して、所要の厚
さの熱酸化膜2bを形成する。
【0028】次に、図1(b)に示すように、前述した
処理がなされた第1及び第2の半導体ウエーハを洗浄
し、表面を親水性にした後、第1の半導体ウエーハ1の
鏡面と、第2の半導体ウエーハ2の鏡面同士を接着させ
て後述する条件で熱処理を行い、次工程の研削研磨及び
エッチングに耐えられるだけの接着強度を確保する。第
1及び第2の半導体ウエーハ1,2は、第2の半導体ウ
エーハ2に形成された酸化膜2bと、第1の半導体ウエ
ーハ1に形成された酸化膜1dにより、第1及び第2の
半導体ウエーハ1,2の間に酸化膜3が形成されて接着
されることになる。
【0029】次に、図1(c)に示すように、活性層側
の第1の半導体ウエーハ1のベースウエーハ1aを数μ
m程度の厚みまで研削研磨する。
【0030】その後、図1(d)及び図1(e)に示す
ように、2段階のエッチングを行い貼り合わせ半導体ウ
エーハ4を形成する。
【0031】第1回目のエッチングは、低濃度不純物層
のエッチング選択比が高い、EDP(ethylene-diamine
-pyrocatechol)液又はKOH液を用いて行う。前記E
DP液又はKOH液は低濃度不純物層に対してエッチン
グ選択比が高いため、ベースウエーハ1aが選択的にエ
ッチングされ、ベースウエーハ1aと高濃度不純物層で
あるエッチストップ層1bの界面でエッチングが終了
し、表面平坦となるようにベースウエーハ1aは除去さ
れる。
【0032】第2回目のエッチングは、前記エッチング
液とは反対に高濃度不純物層に対してエッチング選択比
が高い、HF、HNO3及びCH3COOHの混酸を用い
て行う。HF、HNO3及びCH3COOH混酸は、高濃
度不純物層に対してエッチング選択比が高いため、エッ
チストップ層1bが選択的にエッチングされ、エッチス
トップ層1bと低濃度不純物層である活性層1cの界面
で均一にエッチングが終了し、エッチストップ層1bが
除去されて、均一な膜厚の活性層1cが形成された貼り
合わせ半導体ウエーハ4が製造される。
【0033】また、エッチストップ層1bのエッチング
除去と同時に第2の半導体ウエーハ2に形成された酸化
膜2bもエッチング除去される。
【0034】次に、高温度の熱処理を行うことにより、
高濃度不純物層に含まれる不純物が、半導体ウエーハ中
に拡散する度合いを調査する。
【0035】半導体ウエーハ中で不純物が拡散する平均
距離Lは、次式(1)から計算することができる。
【0036】(1) L=2√Dt ここで、tは熱処理時間であり、Dは拡散定数である。
拡散定数Dは、温度又は拡散する不純物種類等によって
変化する。図2に、各不純物(B,Al,Ga,In及
びTl)の温度と拡散定数Dの平方根√D変化を示す。
【0037】図3は、1000℃、1100℃、120
0℃の温度で各時間熱処理した場合に、ウエーハ中に不
純物が拡散する平均距離Lの変化を示す図である。不純
物はBを用いて計測した。
【0038】図3に示すように、長時間、高温度で熱処
理するほどウエーハ中に拡散する不純物の平均拡散距離
Lは大きい値となる。例えば、1200℃で1時間30
分程度熱処理した場合は、半導体ウエーハ中に1μm以
上の拡散距離で不純物が拡散していることが確認でき
る。一方、1000℃以上で1時間30分程度の熱処理
では、ウエーハ中の不純物の拡散は0.2μm程度であ
った。
【0039】図3に示す結果によれば、1000℃〜1
200℃で10分間熱処理した場合、不純物の平均拡散
距離は1μm以下であるので、第1の半導体ウエーハ1
に形成された活性層1cが1μm以上の厚さである場合
は、第1及び第2半導体ウエーハ1,2を1000℃で
10分間の熱処理を行うと、活性層1cは、エッチスト
ップ層から拡散した不純物及び拡散不純物の再分布の影
響を受けることなく接着され、その後のエッチングによ
ってエッチストップ層1bのみが選択的にエッチングさ
れて、活性層1cの膜厚の均一性を保って貼り合わせ半
導体ウエーハ4を形成することができる。
【0040】一方、第1の半導体ウエーハ1に形成され
る活性層1cが0.1〜0.2μm程度の極く薄い膜厚
に形成されている場合は、従来のように1100℃、3
0分から2時間程度の長時間の高温熱処理を行うと、活
性層1c全体に不純物が拡散してしまい、エッチストッ
プ層1bと活性層1cの界面に不純物濃度差が緩やかな
遷移領域が形成されてしまうことなる。このため、高濃
度不純物層に対してエッチング選択比が高いエッチング
液を用いても、エッチストップ層1bと活性層1cの界
面で正確にエッチングが終了せず、活性層1c界面付近
の不純物濃度差遷移領域まで選択的にエッチングされ、
活性層1cが部分的或は全体的にエッチング除去されて
活性層1cの膜厚は不均一となる。このようなエッチス
トップ層と活性層の界面に存在する不純物濃度差遷移領
域の影響は、活性層の膜厚が薄くなるほど大きくなる。
【0041】そこで、第1の半導体ウエーハ1の活性層
1cに0.1〜0.2μm程度の薄い膜厚が要求される
貼り合わせ半導体ウエーハを製造する場合は、1000
℃以上、1分間以内の短時間熱処理を行い、不純物の拡
散を更に低減し、活性層1cとエッチストップ層1bの
界面な不純物濃度差を確保して第1及び第2の半導体ウ
エーハ1,2をその後の処理工程に耐え得る程度の強度
に接着する。
【0042】図3に示すように、1000℃以上、1分
間以内の熱処理であれば、不純物の平均拡散距離は0.
2μm以内に抑えられるため、エッチストップ層1bと
活性層1cの界面の急峻な不純物濃度差を確保すること
ができ、また、活性層内に拡散した不純物の再分布が制
限されるため、高濃度不純物層に対して高いエッチング
選択比を有するエッチング液でエッチングを行うことに
より、エッチストップ層1bと活性層1cの界面で正確
にエッチングが終了し、活性層の膜厚の均一性を向上さ
せた貼り合わせ半導体ウエーハを製造することができ
る。
【0043】また、活性層1cの膜厚分布に精密な精度
が要求される場合は、熱処理時間を1分間よりも更に短
くすることによって不純物の平均拡散距離も短くなり、
エッチストップ層1bから活性層1cに拡散される不純
物を最低限度に抑えることが可能となるため、エッチス
トップ層1bと活性層1cの界面の急峻な不純物濃度差
を確保することができ、、高濃度不純物層に対してエッ
チング選択比の高いエッチング液を用いることによっ
て、エッチストップ層1bのみが選択的にエッチング除
去され、エッチストップ層1bと活性層1cの界面で正
確にエッチングが終了するため、活性層1cの膜厚の均
一性を更に向上することができる。
【0044】半導体ウエーハの熱処理炉への投入及び取
り出し時、また、昇温及び降温に係る時間等によっても
不純物の拡散は影響されるので、最高熱処理温度での保
持時間をゼロにするとよい。すなわち、最高熱処理温度
での保持時間を設けずに、設定熱処理温度に到達すると
同時に熱処理装置を降温するか、或は、半導体ウエーハ
を熱処理装置から取り出すことで最高処理温度の保持時
間をゼロにすることができる。例えば、赤外線ランプを
光源としたRapid Thermal Proces
s装置を用いることにより、最高熱処理温度での保持時
間をゼロにすることが可能であり、また、通常のヒータ
ー加熱の拡散炉においても、予め熱処理温度に保たれた
炉内へのウエーハの出し入れのみでも、保持時間をゼロ
にすることが可能である。
【0045】また、活性層の膜厚に高い精度が要求され
る貼り合わせ半導体ウエーハの場合は、前述のように熱
処理時間を短時間にして不純物の拡散を防止するため、
第1及び第2の半導体ウエーハの接着強度は、熱処理後
の研削研磨及びエッチング工程に耐え得るだけの接着強
度しかなく、形成された貼り合わせ半導体ウエーハはデ
バイス形成の際に必要な接着強度がない場合がある。こ
の場合は、前述した貼り合わせ半導体ウエーハの製造工
程後、すなわち、第1及び第2の半導体ウエーハを熱処
理接着し、研削研磨及びエッチングにより薄膜化を行っ
た後、再度、1000℃以上の熱処理を行うことにより
強固に接着された貼り合わせ半導体ウエーハを製造する
ことができる。この場合は、不純物拡散の影響を考慮す
る必要がないので、温度及び時間を制約することなく、
従来のように高温度で長時間(例えば、1100℃、2
時間)の熱処理を行うことも可能であり、高温長時間の
熱処理を行うことにより強固に接着された貼り合わせ半
導体ウエーハを製造することが可能となる。
【0046】
【発明の効果】以上説明したように、本発明によれば、
第1の半導体ウエーハは、ベースウエーハ表面上に他層
と不純物濃度が異なる高濃度不純物層と、前記不純物層
上にエピタキシャル成長等により活性層が形成されてお
り、一方、第2の半導体ウエーハは表面に酸化膜が形成
されており、前記第1及び第2の半導体ウエーハを熱処
理接着後、研削研磨及び選択的エッチングによって薄膜
化される貼り合わせ半導体ウエーハの製造方法であっ
て、前記第1及び第2の半導体ウエーハを接着した後の
熱処理は、10分間以内、1000℃以上の温度でする
ことにより、第1及び第2半導体ウエーハを後の研削研
磨及びエッチング工程に耐え得る強さに接着されるとと
もに、熱処理によって第1の半導体ウエーハに形成され
た高濃度不純物層から不純物が活性層及び半導体ウエー
ハへ拡散するのを制限することが可能となる。不純物の
拡散が制限されるため、ベースウエーハと不純物層の界
面及び不純物層と活性層の界面の急峻な不純物濃度差は
確保され、不純物濃度に対して高いエッチング選択比を
有するエッチング液を用いることにより、ベースウエー
ハ及び高濃度不純物層は選択的に均一なエッチングによ
り除去される。特に、不純物層と活性層の界面で選択的
エッチングが正確に終了することにより、薄い膜厚の活
性層の均一性を向上させた貼り合わせ半導体ウエーハを
製造することが可能となる。また、熱処理が短時間で行
われるため、スループットを向上させることができる。
【0047】また、前記熱処理の熱処理時間を1分以
内、或は、前記熱処理温度到達と同時に接着された前記
第1及び第2の半導体ウエーハの降温処理を行うと、不
純物の拡散を最低限度に防止することができ、活性層と
高濃度不純物層の界面により急峻な不純物濃度差を確保
することができるため、活性層と高濃度不純物層の界面
でエッチングが確実に終了し、高精度の膜厚分布が確保
された活性層を有する貼り合わせ半導体ウエーハを製造
することが可能となる。
【0048】また、貼り合わせ半導体ウエーハの活性層
に高い精度が要求される貼り合わせ半導体ウエーハの場
合は、前述のように熱処理時間を短時間にして不純物の
拡散を防止するため、第1及び第2の半導体ウエーハの
接着強度は、熱処理後の研削研磨及びエッチング工程に
耐え得るだけの接着強度しかなく、形成された貼り合わ
せ半導体ウエーハはデバイス形成の際に必要な接着強度
がない場合がある。この場合は、前述した貼り合わせ半
導体ウエーハの製造工程後、すなわち、第1及び第2の
半導体ウエーハを熱処理接着し、研削研磨及びエッチン
グにより薄膜化を行った後、再度、1000℃以上の熱
処理を行うことにより強固に接着された貼り合わせ半導
体ウエーハを製造することができるこの場合は、不純物
拡散等の影響を考慮する必要がないので、温度及び時間
を制約することなく、従来のように高温度で長時間(例
えば、1100℃、2時間)の熱処理を行うことも可能
であり、高温長時間の熱処理を行うことにより強固に接
着された貼り合わせ半導体ウエーハを製造することが可
能となる。
【0049】このように、本発明は、不純物濃度差によ
って異なるエッチング選択比有するエッチング液を使用
して薄膜化する貼り合わせ半導体ウエーハの製造方法に
おいて、熱処理時間を短縮化、また、熱処理温度の調整
をすることにより、高濃度不純物層から活性層及びウエ
ーハへの不純物拡散及び拡散された不純物の再分布を最
小限度に抑えて、高濃度不純物層と活性層及びウエーハ
の界面の急峻な不純物濃度差を確保することにより、各
界面でエッチングを正確に終了させることができ、活性
層の膜厚の均一性を向上させた貼り合わせ半導体ウエー
ハを提供することが可能となる。また、熱処理時間を短
時間にすることでスループットの向上が可能となる。
【図面の簡単な説明】
【図1】本発明に係り、貼り合わせ半導体ウエーハの製
造工程を示す断面図である。
【図2】各不純物(B,Al,Ga,In及びTl)の
温度と拡散定数Dの平方根√Dの変化を示す図である。
【図3】一定温度で各時間熱処理した場合に、ウエーハ
中に不純物が拡散する平均距離Lを計測した結果を示す
図である。
【図3】従来の貼り合わせ法による貼り合わせ半導体ウ
エーハの製造工程を示す断面図である。
【符号の説明】
1 半導体ウエーハ 1a ベースウエーハ 1b エッチストップ層 1c 活性層 1d 酸化膜 2 半導体ウエーハ 2a ベースウエーハ 2b 酸化膜 3 酸化膜 4 貼り合わせ半導体ウエーハ 11 第1の半導体ウエーハ 11a 酸化膜 12 第2の半導体ウエーハ 13 貼り合わせ半導体ウエーハ
【手続補正書】
【提出日】平成9年1月9日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0007
【補正方法】変更
【補正内容】
【0007】その後、図4(c)及び図4(d)に示す
ように、活性層側の第1の半導体ウエーハ11の表面の
研削研磨を行い、活性層を所定の厚さにして貼り合わせ
半導体ウエーハ13を形成している。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図1】本発明に係り、貼り合わせ半導体ウエーハの製
造工程を示す断面図である。
【図2】各不純物(B,Al,Ga,In及びTl)の
温度と拡散定数Dの平方根√Dの変化を示す図である。
【図3】一定温度で各時間熱処理した場合に、ウエーハ
中に不純物が拡散する平均距離Lを計測した結果を示す
図である。
【図】従来の貼り合わせ法による貼り合わせ半導体ウ
エーハの製造工程を示す断面図である。
【符号の説明】 1 第1の半導体ウエーハ 1a ベースウエーハ 1b エッチストップ層 1c 活性層 1d 酸化膜 2 第2の半導体ウエーハ 2a ベースウエーハ 2b 酸化膜 3 酸化膜 4 貼り合わせ半導体ウエーハ 11 第1の半導体ウエーハ 11a 酸化膜 12 第2の半導体ウエーハ 13 貼り合わせ半導体ウエーハ
【手続補正3】
【補正対象書類名】図面
【補正対象項目名】図1
【補正方法】変更
【補正内容】
【図1】
【手続補正4】
【補正対象書類名】図面
【補正対象項目名】図2
【補正方法】変更
【補正内容】
【図2】

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 第1及び第2の半導体ウエーハを酸化膜
    を介して接着する貼り合わせ半導体ウエーハの製造方法
    において、 前記第1の半導体ウエーハは、ベースウエーハ表面上に
    他の層と不純物濃度差を有する不純物層が形成され、更
    に、前記不純物層上に活性層が形成されており、一方、
    第2の半導体ウエーハは表面に酸化膜が形成されてお
    り、 前記第1の半導体ウエーハの前記活性層と第2の半導体
    ウエーハを前記酸化膜を介して接着した後、1000℃
    以上の温度で10分間以内の熱処理を行い、研削研磨及
    び選択的エッチングによって前記活性層の薄膜化を行う
    ことを特徴とする貼り合わせ半導体ウエーハの製造方
    法。
  2. 【請求項2】 前記熱処理時間は1分間以内であること
    を特徴とする前記請求項1記載の貼り合わせ半導体ウエ
    ーハの製造方法。
  3. 【請求項3】 前記熱処理時間を設けずに、前記熱処理
    温度に到達すると同時に接着された前記第1及び第2の
    半導体ウエーハの降温処理を行うことを特徴とする前記
    請求項1記載の貼り合わせ半導体ウエーハの製造方法。
  4. 【請求項4】 前記研削研磨及び選択的エッチングによ
    り薄膜化を行った後、更に、1000℃以上の熱処理を
    施すことを特徴とする前記請求項1、2又は3記載の貼
    り合わせ半導体ウエーハの製造方法。
JP8289792A 1996-10-31 1996-10-31 貼り合わせ半導体ウエーハの製造方法 Pending JPH10135432A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8289792A JPH10135432A (ja) 1996-10-31 1996-10-31 貼り合わせ半導体ウエーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8289792A JPH10135432A (ja) 1996-10-31 1996-10-31 貼り合わせ半導体ウエーハの製造方法

Publications (1)

Publication Number Publication Date
JPH10135432A true JPH10135432A (ja) 1998-05-22

Family

ID=17747837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8289792A Pending JPH10135432A (ja) 1996-10-31 1996-10-31 貼り合わせ半導体ウエーハの製造方法

Country Status (1)

Country Link
JP (1) JPH10135432A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266044A (ja) * 2006-03-27 2007-10-11 New Japan Radio Co Ltd 半導体装置の製造方法
JP2009016431A (ja) * 2007-07-02 2009-01-22 Fujifilm Corp 半導体基板及び半導体素子の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266044A (ja) * 2006-03-27 2007-10-11 New Japan Radio Co Ltd 半導体装置の製造方法
JP2009016431A (ja) * 2007-07-02 2009-01-22 Fujifilm Corp 半導体基板及び半導体素子の製造方法
JP4610586B2 (ja) * 2007-07-02 2011-01-12 富士フイルム株式会社 半導体素子の製造方法

Similar Documents

Publication Publication Date Title
JP3395661B2 (ja) Soiウエーハの製造方法
JP3911901B2 (ja) Soiウエーハおよびsoiウエーハの製造方法
JPH08512175A (ja) Soi基板の製造
JPS61296709A (ja) 半導体装置の製造方法
JPH0729782A (ja) 結合ウエーハの製造方法
US5240883A (en) Method of fabricating soi substrate with uniform thin silicon film
KR101340002B1 (ko) Soi웨이퍼의 제조방법
EP2320450B1 (en) Method for manufacturing soi wafer
US5420064A (en) Method of manufacturing a dielectric isolation substrate
JP5194508B2 (ja) Soiウエーハの製造方法
CN113421849B (zh) 一种带绝缘埋层的硅衬底的制备工艺
JPH09260620A (ja) 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
JPH0567598A (ja) 半導体基板の製造方法
JPH10135432A (ja) 貼り合わせ半導体ウエーハの製造方法
JPH07183477A (ja) 半導体基板の製造方法
JP4553423B2 (ja) Soiウェーハおよびその製造方法
JP3160966B2 (ja) Soi基板の製造方法
JPH10242439A (ja) 張り合わせシリコンウェーハおよびその製造方法
JP3864886B2 (ja) Soiウエーハ
JPH09260618A (ja) Soi基板の製造方法
JP2766992B2 (ja) 半導体装置の製造方法
JPH10125880A (ja) 張り合わせsoi基板の作製方法
JPH10189405A (ja) 直接接合シリコン基板の作製方法
JP2808701B2 (ja) 半導体装置の製造方法
JPH02205007A (ja) 半導体基板とその製造方法、並びに半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees