JPH10135412A - スルーホールチェーン抵抗の測定回路および方法 - Google Patents
スルーホールチェーン抵抗の測定回路および方法Info
- Publication number
- JPH10135412A JPH10135412A JP28944696A JP28944696A JPH10135412A JP H10135412 A JPH10135412 A JP H10135412A JP 28944696 A JP28944696 A JP 28944696A JP 28944696 A JP28944696 A JP 28944696A JP H10135412 A JPH10135412 A JP H10135412A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- row
- measuring
- column
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 スルーホールチェーン抵抗内でオープン抵抗
となったスルーホール抵抗の箇所を特定できるスルーホ
ールチェーン抵抗の測定回路を提供する。 【解決手段】 ２行×２列に配置された４つのスルーホ
ール抵抗１、２、３、４を連結してスルーホールチェー
ン抵抗が形成されている。定電流源６からスルーホール
チェーン抵抗に一定の直流電流を供給した状態で、行デ
コーダ３１のビット線Ｂ１をオンにすると、行トランジ
スタ１１、１２、１５、１６の出力がそれぞれ行出力線
Ｌ１、行出力線Ｌ２、行出力線Ｌ３、行出力線Ｌ４に現
れる。列デコーダ３２のワード線Ｗ１をオンにすると、
行出力線Ｌ１、Ｌ２の出力がそれぞれ列出力線Ｒ１、Ｒ
２に現れ、電圧計によりスルーホール抵抗１の端子間電
圧を測定することができる。
となったスルーホール抵抗の箇所を特定できるスルーホ
ールチェーン抵抗の測定回路を提供する。 【解決手段】 ２行×２列に配置された４つのスルーホ
ール抵抗１、２、３、４を連結してスルーホールチェー
ン抵抗が形成されている。定電流源６からスルーホール
チェーン抵抗に一定の直流電流を供給した状態で、行デ
コーダ３１のビット線Ｂ１をオンにすると、行トランジ
スタ１１、１２、１５、１６の出力がそれぞれ行出力線
Ｌ１、行出力線Ｌ２、行出力線Ｌ３、行出力線Ｌ４に現
れる。列デコーダ３２のワード線Ｗ１をオンにすると、
行出力線Ｌ１、Ｌ２の出力がそれぞれ列出力線Ｒ１、Ｒ
２に現れ、電圧計によりスルーホール抵抗１の端子間電
圧を測定することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のスルーホー
ル抵抗が連結されたスルーホールチェーン抵抗の測定回
路および方法に関する。
ル抵抗が連結されたスルーホールチェーン抵抗の測定回
路および方法に関する。
【０００２】
【従来の技術】図４は従来のスルーホールチェーン抵抗
の測定回路を示す図である。この測定回路は、４つのス
ルーホール抵抗ａ、ｂ、ｃ、ｄが連結されたスルーホー
ルチェーン抵抗に介装された電流源ｅ、およびスルーホ
ールチェーン抵抗の所定の端子電圧Ｖ１、Ｖ２を測定す
るための電圧測定端子ｆ、ｇから構成される。この測定
回路では、電流源ｅからスルーホールチェーン抵抗に一
定電流が供給され、電圧測定端子ｆ、ｇで電位差Ｖ１−
Ｖ２を測定することによりスルーホールチェーン抵抗の
抵抗値が測定される。
の測定回路を示す図である。この測定回路は、４つのス
ルーホール抵抗ａ、ｂ、ｃ、ｄが連結されたスルーホー
ルチェーン抵抗に介装された電流源ｅ、およびスルーホ
ールチェーン抵抗の所定の端子電圧Ｖ１、Ｖ２を測定す
るための電圧測定端子ｆ、ｇから構成される。この測定
回路では、電流源ｅからスルーホールチェーン抵抗に一
定電流が供給され、電圧測定端子ｆ、ｇで電位差Ｖ１−
Ｖ２を測定することによりスルーホールチェーン抵抗の
抵抗値が測定される。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来のスルーホールチェーンの測定回路では、スルーホー
ルチェーン内に不良セル、つまりオープン抵抗となった
スルーホール抵抗があった場合、不良セルの箇所を特定
できないという問題があった。
来のスルーホールチェーンの測定回路では、スルーホー
ルチェーン内に不良セル、つまりオープン抵抗となった
スルーホール抵抗があった場合、不良セルの箇所を特定
できないという問題があった。
【０００４】そこで、本発明は、スルーホールチェーン
抵抗内でオープン抵抗となったスルーホール抵抗の箇所
を特定できるスルーホールチェーン抵抗の測定回路およ
び方法を提供することを目的とする。
抵抗内でオープン抵抗となったスルーホール抵抗の箇所
を特定できるスルーホールチェーン抵抗の測定回路およ
び方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に係るスルーホールチェーン抵抗
の測定回路は、行および列に位置する複数のスルーホー
ル抵抗が連結されたスルーホールチェーン抵抗を測定す
るスルーホールチェーン抵抗の測定回路において、前記
スルーホールチェーン抵抗に電流を供給する電流供給手
段と、前記各スルーホール抵抗に接続され、同一行の前
記スルーホール抵抗の端子間電圧を選択により同一の行
出力線に出力する行トランジスタと、同一列の前記行ト
ランジスタを同時に選択する行デコーダと、前記各行出
力線に接続され、該行出力線の電圧を選択により同一の
列出力線に出力する列トランジスタと、該列トランジス
タを選択する列デコーダと、前記列出力線の電圧を計測
する電圧計測手段とを備えたことを特徴とする。
に、本発明の請求項１に係るスルーホールチェーン抵抗
の測定回路は、行および列に位置する複数のスルーホー
ル抵抗が連結されたスルーホールチェーン抵抗を測定す
るスルーホールチェーン抵抗の測定回路において、前記
スルーホールチェーン抵抗に電流を供給する電流供給手
段と、前記各スルーホール抵抗に接続され、同一行の前
記スルーホール抵抗の端子間電圧を選択により同一の行
出力線に出力する行トランジスタと、同一列の前記行ト
ランジスタを同時に選択する行デコーダと、前記各行出
力線に接続され、該行出力線の電圧を選択により同一の
列出力線に出力する列トランジスタと、該列トランジス
タを選択する列デコーダと、前記列出力線の電圧を計測
する電圧計測手段とを備えたことを特徴とする。
【０００６】請求項２に係るスルーホールチェーン抵抗
の測定回路では、請求項１に係るスルーホールチェーン
抵抗の測定回路において前記行デコーダは、クロックを
計測する行カウンタを有し、該計測されたクロックの数
に応じて前記同一列の行トランジスタを同時に選択し、
前記列デコーダは、クロックを計測する列カウンタを有
し、該計測されたクロックの数に応じて前記列トランジ
スタを選択することを特徴とする。
の測定回路では、請求項１に係るスルーホールチェーン
抵抗の測定回路において前記行デコーダは、クロックを
計測する行カウンタを有し、該計測されたクロックの数
に応じて前記同一列の行トランジスタを同時に選択し、
前記列デコーダは、クロックを計測する列カウンタを有
し、該計測されたクロックの数に応じて前記列トランジ
スタを選択することを特徴とする。
【０００７】請求項３に係るスルーホールチェーン抵抗
の測定回路は、行および列に位置する複数のスルーホー
ル抵抗が連結されたスルーホールチェーン抵抗を測定す
るスルーホールチェーン抵抗の測定回路において、前記
スルーホールチェーン抵抗に電流を供給する電流供給手
段と、前記各スルーホール抵抗の両端に接続され、該ス
ルーホール抵抗の端子間電圧を測定するための電圧測定
端子とを備えたことを特徴とする。
の測定回路は、行および列に位置する複数のスルーホー
ル抵抗が連結されたスルーホールチェーン抵抗を測定す
るスルーホールチェーン抵抗の測定回路において、前記
スルーホールチェーン抵抗に電流を供給する電流供給手
段と、前記各スルーホール抵抗の両端に接続され、該ス
ルーホール抵抗の端子間電圧を測定するための電圧測定
端子とを備えたことを特徴とする。
【０００８】請求項４に係るスルーホールチェーン抵抗
の測定回路は、複数のスルーホール抵抗が連結されたス
ルーホールチェーン抵抗を測定するスルーホールチェー
ン抵抗の測定回路において、所定のスルーホール抵抗を
選択する選択回路と、該選択されたスルーホール抵抗の
端子間電圧を測定する測定回路とを備えたことを特徴と
する。
の測定回路は、複数のスルーホール抵抗が連結されたス
ルーホールチェーン抵抗を測定するスルーホールチェー
ン抵抗の測定回路において、所定のスルーホール抵抗を
選択する選択回路と、該選択されたスルーホール抵抗の
端子間電圧を測定する測定回路とを備えたことを特徴と
する。
【０００９】請求項５に係るスルーホールチェーン抵抗
の測定方法は、行および列に位置する複数のスルーホー
ル抵抗が連結されたスルーホールチェーン抵抗を測定す
るスルーホールチェーン抵抗の測定方法において、前記
スルーホールチェーン抵抗に電流を供給し、前記各スル
ーホール抵抗に接続された行トランジスタを選択するこ
とにより同一行の前記スルーホール抵抗の端子間電圧を
同一の行出力線に出力る際、同一列の前記行トランジス
タを行デコーダにより同時に選択し、前記各行出力線に
接続された列トランジスタを選択することにより該行出
力線の電圧を同一の列出力線に出力する際、該列トラン
ジスタを列デコーダにより選択し、前記列出力線の電圧
を計測することを特徴とする。
の測定方法は、行および列に位置する複数のスルーホー
ル抵抗が連結されたスルーホールチェーン抵抗を測定す
るスルーホールチェーン抵抗の測定方法において、前記
スルーホールチェーン抵抗に電流を供給し、前記各スル
ーホール抵抗に接続された行トランジスタを選択するこ
とにより同一行の前記スルーホール抵抗の端子間電圧を
同一の行出力線に出力る際、同一列の前記行トランジス
タを行デコーダにより同時に選択し、前記各行出力線に
接続された列トランジスタを選択することにより該行出
力線の電圧を同一の列出力線に出力する際、該列トラン
ジスタを列デコーダにより選択し、前記列出力線の電圧
を計測することを特徴とする。
【００１０】
【発明の実施の形態】本発明のスルーホールチェーン抵
抗の測定回路の実施の形態について説明する。 ［第１の実施の形態］
抗の測定回路の実施の形態について説明する。 ［第１の実施の形態］
【００１１】図１はスルーホールチェーン抵抗の測定回
路の構成を示す図である。２行×２列に配置された４つ
のスルーホール抵抗１、２、３、４を連結してスルーホ
ールチェーン抵抗が形成されている。スルーホールチェ
ーン抵抗には、定電流電源６が介装されている。また、
スルーホール抵抗１、３には、スルーホールチェーン抵
抗全体の電位差Ｖ１−Ｖ２を測定するための電圧測定端
子８、９が設けられており、電圧測定端子８、９に接続
された電圧計（図示せず）により電位差Ｖ１−Ｖ２が測
定される。
路の構成を示す図である。２行×２列に配置された４つ
のスルーホール抵抗１、２、３、４を連結してスルーホ
ールチェーン抵抗が形成されている。スルーホールチェ
ーン抵抗には、定電流電源６が介装されている。また、
スルーホール抵抗１、３には、スルーホールチェーン抵
抗全体の電位差Ｖ１−Ｖ２を測定するための電圧測定端
子８、９が設けられており、電圧測定端子８、９に接続
された電圧計（図示せず）により電位差Ｖ１−Ｖ２が測
定される。
【００１２】また、スルーホール抵抗１の両端には行ト
ランジスタ１１、１２、スルーホール抵抗２の両端には
行トランジスタ１３、１４が設けられており、行トラン
ジスタ１１、１３の出力は同一の行出力線Ｌ１に接続さ
れ、行トランジスタ１２、１４の出力は同一の行出力線
Ｌ２に接続されている。
ランジスタ１１、１２、スルーホール抵抗２の両端には
行トランジスタ１３、１４が設けられており、行トラン
ジスタ１１、１３の出力は同一の行出力線Ｌ１に接続さ
れ、行トランジスタ１２、１４の出力は同一の行出力線
Ｌ２に接続されている。
【００１３】同様に、スルーホール抵抗３の両端には行
トランジスタ１５、１６、スルーホール抵抗４の両端に
は行トランジスタ１７、１８が設けられており、行トラ
ンジスタ１５、１７の出力は同一の行出力線Ｌ３に接続
され、行トランジスタ１６、１８の出力は同一の行出力
線Ｌ４に接続されている。
トランジスタ１５、１６、スルーホール抵抗４の両端に
は行トランジスタ１７、１８が設けられており、行トラ
ンジスタ１５、１７の出力は同一の行出力線Ｌ３に接続
され、行トランジスタ１６、１８の出力は同一の行出力
線Ｌ４に接続されている。
【００１４】行トランジスタ１１、１２、１５、１６の
ゲートは、行デコーダ３１のビット線Ｂ１に共通に接続
されている。行トランジスタ１３、１４、１７、１８の
ゲートは、行デコーダ３１のビット線Ｂ２に共通に接続
されている。
ゲートは、行デコーダ３１のビット線Ｂ１に共通に接続
されている。行トランジスタ１３、１４、１７、１８の
ゲートは、行デコーダ３１のビット線Ｂ２に共通に接続
されている。
【００１５】また、行出力線Ｌ１は列デコーダ３２のワ
ード線Ｗ１にゲートが接続された列トランジスタ１９に
接続され、行出力線Ｌ２はワード線Ｗ１にゲートが接続
された列トランジスタ２０に接続されている。
ード線Ｗ１にゲートが接続された列トランジスタ１９に
接続され、行出力線Ｌ２はワード線Ｗ１にゲートが接続
された列トランジスタ２０に接続されている。
【００１６】同様に、行出力線Ｌ３は列デコーダ３２の
ワード線Ｗ２にゲートが接続された列トランジスタ２１
に接続され、行出力線Ｌ４はワード線Ｗ２にゲートが接
続された列トランジスタ２２に接続されている。
ワード線Ｗ２にゲートが接続された列トランジスタ２１
に接続され、行出力線Ｌ４はワード線Ｗ２にゲートが接
続された列トランジスタ２２に接続されている。
【００１７】列トランジスタ１９、２１の出力は列出力
線Ｒ１に接続され、列トランジスタ２０、２２の出力は
列出力線Ｒ２に接続され、列出力線Ｒ１、Ｒ２の端部に
設けられた電圧測定端子３４、３５に接続された電圧計
（図示せず）により選択されたスルーホール抵抗の電位
差Ｖ３−Ｖ４が測定される。
線Ｒ１に接続され、列トランジスタ２０、２２の出力は
列出力線Ｒ２に接続され、列出力線Ｒ１、Ｒ２の端部に
設けられた電圧測定端子３４、３５に接続された電圧計
（図示せず）により選択されたスルーホール抵抗の電位
差Ｖ３−Ｖ４が測定される。
【００１８】上記構成を有するスルーホールチェーン抵
抗の測定回路では、定電流源６からスルーホールチェー
ン抵抗に一定の直流電流が供給されると、スルーホール
チェーン抵抗全体の電位差Ｖ１−Ｖ２が電圧測定端子
８、９に接続された電圧計により測定される。電圧測定
端子８、９で測定された電位差Ｖ１−Ｖ２が所定電圧以
上である場合、つまりスルーホールチェーン抵抗内にオ
ープン抵抗があった場合、各スルーホール抵抗の端子間
電圧の測定が行われる。
抗の測定回路では、定電流源６からスルーホールチェー
ン抵抗に一定の直流電流が供給されると、スルーホール
チェーン抵抗全体の電位差Ｖ１−Ｖ２が電圧測定端子
８、９に接続された電圧計により測定される。電圧測定
端子８、９で測定された電位差Ｖ１−Ｖ２が所定電圧以
上である場合、つまりスルーホールチェーン抵抗内にオ
ープン抵抗があった場合、各スルーホール抵抗の端子間
電圧の測定が行われる。
【００１９】行デコーダ３１の入力端子３１ａに値０を
入力してビット線Ｂ１をオンにすると、行トランジスタ
１１、１２、１５、１６が同時にオンになり、それぞれ
の出力が行出力線Ｌ１、行出力線Ｌ２、行出力線Ｌ３、
行出力線Ｌ４に現れる。
入力してビット線Ｂ１をオンにすると、行トランジスタ
１１、１２、１５、１６が同時にオンになり、それぞれ
の出力が行出力線Ｌ１、行出力線Ｌ２、行出力線Ｌ３、
行出力線Ｌ４に現れる。
【００２０】つづいて、列デコーダ３２の入力端子３２
ａに値０を入力してワード線Ｗ１をオンにすると、列ト
ランジスタ１９、２０がオンになり、行出力線Ｌ１、Ｌ
２の出力がそれぞれ列出力線Ｒ１、Ｒ２に現れる。した
がって、電圧計により電圧測定端子３４、３５間の電位
差Ｖ３−Ｖ４を測定することによりスルーホール抵抗１
の端子間電圧を測定することができる。
ａに値０を入力してワード線Ｗ１をオンにすると、列ト
ランジスタ１９、２０がオンになり、行出力線Ｌ１、Ｌ
２の出力がそれぞれ列出力線Ｒ１、Ｒ２に現れる。した
がって、電圧計により電圧測定端子３４、３５間の電位
差Ｖ３−Ｖ４を測定することによりスルーホール抵抗１
の端子間電圧を測定することができる。
【００２１】このように、行デコーダ３１、列デコーダ
３２によりビット線Ｂ１、Ｂ２、ワード線Ｗ１、Ｗ２の
組合せを変更することにより任意のスルーホール抵抗の
端子間電圧を測定することが可能である。したがって、
スルーホールチェーン抵抗にオープン抵抗があった場
合、そのスルーホール抵抗の箇所を特定することができ
る。
３２によりビット線Ｂ１、Ｂ２、ワード線Ｗ１、Ｗ２の
組合せを変更することにより任意のスルーホール抵抗の
端子間電圧を測定することが可能である。したがって、
スルーホールチェーン抵抗にオープン抵抗があった場
合、そのスルーホール抵抗の箇所を特定することができ
る。
【００２２】尚、上記実施の形態では、行デコーダ３１
の入力端子３１ａ、列デコーダ３２の入力端子３２ａに
値０を入力することによりビット線Ｂ１、ワード線Ｗ１
をオンにし、値１を入力することによりビット線Ｂ２、
ワード線Ｗ２をオンにしていたが、値０、１を入力する
代わりにカウンタにクロックを入力することによりビッ
ト線、ワード線を選択するようにしてもよい。
の入力端子３１ａ、列デコーダ３２の入力端子３２ａに
値０を入力することによりビット線Ｂ１、ワード線Ｗ１
をオンにし、値１を入力することによりビット線Ｂ２、
ワード線Ｗ２をオンにしていたが、値０、１を入力する
代わりにカウンタにクロックを入力することによりビッ
ト線、ワード線を選択するようにしてもよい。
【００２３】図２は行デコーダ、列デコーダの入力端子
にカウンタが設けられたスルーホールチェーン抵抗の測
定回路を示す図である。この測定回路はカウンタ４１、
４２を有しており、その他の構成は前述の図１と同じで
ある。
にカウンタが設けられたスルーホールチェーン抵抗の測
定回路を示す図である。この測定回路はカウンタ４１、
４２を有しており、その他の構成は前述の図１と同じで
ある。
【００２４】入力端子４１ａにクロックが入力してカウ
ンタ４１が値１を計数したとき、行デコーダ３１の入力
端子３１ａに値０が入力されてビット線Ｂ１がオンにな
る。カウンタ４１が値２を計数したとき、行デコーダ３
１の入力端子３１ａに値１が入力されてビット線Ｂ２が
オンになる。
ンタ４１が値１を計数したとき、行デコーダ３１の入力
端子３１ａに値０が入力されてビット線Ｂ１がオンにな
る。カウンタ４１が値２を計数したとき、行デコーダ３
１の入力端子３１ａに値１が入力されてビット線Ｂ２が
オンになる。
【００２５】同様に、入力端子４２ａにクロックが入力
してカウンタ４２が値１を計数したとき、列デコーダ３
２の入力端子３２ａに値０が入力されてワード線Ｗ１が
オンになる。カウンタ４２が値２を計数したとき、列デ
コーダ３２の入力端子に値１が入力されワード線Ｗ２が
オンになる。
してカウンタ４２が値１を計数したとき、列デコーダ３
２の入力端子３２ａに値０が入力されてワード線Ｗ１が
オンになる。カウンタ４２が値２を計数したとき、列デ
コーダ３２の入力端子に値１が入力されワード線Ｗ２が
オンになる。
【００２６】このように、カウンタ４１、４２の計数動
作を利用することにより任意のビット線、ワード線をオ
ンにすることができ、任意のスルーホール抵抗の端子間
電圧を測定することができる。したがって、スルーホー
ルチェーン抵抗内でオープン抵抗があった場合、その箇
所を特定できる。
作を利用することにより任意のビット線、ワード線をオ
ンにすることができ、任意のスルーホール抵抗の端子間
電圧を測定することができる。したがって、スルーホー
ルチェーン抵抗内でオープン抵抗があった場合、その箇
所を特定できる。
【００２７】また、上記実施の形態では、説明を簡単に
するために、２行×２列のスルーホールチェーン抵抗の
場合を示したが、より大規模なスルーホールチェーン抵
抗に適用できることはいうまでもない。一般に、２n 行
×２n 列のスルーホールチェーン抵抗でビット線、ワー
ド線を行デコーダ、列デコーダにより選択する場合、各
デコーダの入力端子はｎ個必要である。例えば、１２８
行×１２８行にスルーホール抵抗が配置されたスルーホ
ールチェーン抵抗の場合、各デコーダの入力端子は７個
必要となる。
するために、２行×２列のスルーホールチェーン抵抗の
場合を示したが、より大規模なスルーホールチェーン抵
抗に適用できることはいうまでもない。一般に、２n 行
×２n 列のスルーホールチェーン抵抗でビット線、ワー
ド線を行デコーダ、列デコーダにより選択する場合、各
デコーダの入力端子はｎ個必要である。例えば、１２８
行×１２８行にスルーホール抵抗が配置されたスルーホ
ールチェーン抵抗の場合、各デコーダの入力端子は７個
必要となる。
【００２８】上記のように、行デコーダ、列デコーダに
それぞれカウンタが設けられた場合、スルーホールチェ
ーン抵抗の規模に拘らず、入力端子の数はクロックが入
力されるカウンタの入力端子の数だけで済ますことがで
きる。［第２の実施の形態］
それぞれカウンタが設けられた場合、スルーホールチェ
ーン抵抗の規模に拘らず、入力端子の数はクロックが入
力されるカウンタの入力端子の数だけで済ますことがで
きる。［第２の実施の形態］
【００２９】図３は第２の実施の形態におけるスルーホ
ールチェーン抵抗の測定回路の構成を示す図である。こ
の測定回路では、各スルーホール抵抗５１、５２、５
３、５４の両端にそれぞれ電圧測定端子６１、６２、６
３、６４、６５、６６、６７、６８が設けられている。
スルーホールチェーン抵抗に介装された定電流源７６に
より一定の直流電流が供給されると、電圧測定端子６
１、６５でスルーホールチェーン抵抗全体の電位差Ｖ１
−Ｖ５を測定する。測定された電位差Ｖ１−Ｖ５が所定
電圧以上である場合、つまりオープン抵抗がある場合、
各スルーホール抵抗５１、５２、５３、５４の両端の電
圧を電圧測定端子６１、６２、６３、６４、６５、６
６、６７、６８で測定することにより、オープン抵抗と
なった箇所を特定することが可能である。
ールチェーン抵抗の測定回路の構成を示す図である。こ
の測定回路では、各スルーホール抵抗５１、５２、５
３、５４の両端にそれぞれ電圧測定端子６１、６２、６
３、６４、６５、６６、６７、６８が設けられている。
スルーホールチェーン抵抗に介装された定電流源７６に
より一定の直流電流が供給されると、電圧測定端子６
１、６５でスルーホールチェーン抵抗全体の電位差Ｖ１
−Ｖ５を測定する。測定された電位差Ｖ１−Ｖ５が所定
電圧以上である場合、つまりオープン抵抗がある場合、
各スルーホール抵抗５１、５２、５３、５４の両端の電
圧を電圧測定端子６１、６２、６３、６４、６５、６
６、６７、６８で測定することにより、オープン抵抗と
なった箇所を特定することが可能である。
【００３０】尚、上記実施の形態では、スルーホールチ
ェーン抵抗内でオープン抵抗となったスルーホール抵抗
を特定する場合を示したが、スルーホールチェーン抵抗
の代わりに、Ｎチャンネルトランジスタアレイ、Ｐチャ
ンネルトランジスタアレイ、ＣＭＯＳトランジスタアレ
イなどで各セルを選択的に評価することも可能である。
ェーン抵抗内でオープン抵抗となったスルーホール抵抗
を特定する場合を示したが、スルーホールチェーン抵抗
の代わりに、Ｎチャンネルトランジスタアレイ、Ｐチャ
ンネルトランジスタアレイ、ＣＭＯＳトランジスタアレ
イなどで各セルを選択的に評価することも可能である。
【００３１】
【発明の効果】本発明の請求項１に係るスルーホールチ
ェーン抵抗の測定回路によれば、行および列に位置する
複数のスルーホール抵抗が連結されたスルーホールチェ
ーン抵抗を測定する場合、電流供給手段により前記スル
ーホールチェーン抵抗に電流を供給し、前記各スルーホ
ール抵抗に接続された行トランジスタにより同一行の前
記スルーホール抵抗の端子間電圧を選択により同一の行
出力線に出力する際、行デコーダにより同一列の前記行
トランジスタを同時に選択し、前記各行出力線に接続さ
れた列トランジスタにより該行出力線の電圧を選択によ
り同一の列出力線に出力する際、列デコーダにより該列
トランジスタを選択し、電圧計測手段により前記列出力
線の電圧を計測するので、スルーホール抵抗の端子間電
圧を順番に測定することによりスルーホールチェーン抵
抗内でオープン抵抗となったスルーホール抵抗の箇所を
特定できる。しかも、行デコーダおよび列デコーダによ
りスルーホール抵抗の選択を簡単に行うことができる。
ェーン抵抗の測定回路によれば、行および列に位置する
複数のスルーホール抵抗が連結されたスルーホールチェ
ーン抵抗を測定する場合、電流供給手段により前記スル
ーホールチェーン抵抗に電流を供給し、前記各スルーホ
ール抵抗に接続された行トランジスタにより同一行の前
記スルーホール抵抗の端子間電圧を選択により同一の行
出力線に出力する際、行デコーダにより同一列の前記行
トランジスタを同時に選択し、前記各行出力線に接続さ
れた列トランジスタにより該行出力線の電圧を選択によ
り同一の列出力線に出力する際、列デコーダにより該列
トランジスタを選択し、電圧計測手段により前記列出力
線の電圧を計測するので、スルーホール抵抗の端子間電
圧を順番に測定することによりスルーホールチェーン抵
抗内でオープン抵抗となったスルーホール抵抗の箇所を
特定できる。しかも、行デコーダおよび列デコーダによ
りスルーホール抵抗の選択を簡単に行うことができる。
【００３２】請求項２に係るスルーホールチェーン抵抗
の測定回路によれば、前記行デコーダは、クロックを計
測する行カウンタを有し、該計測されたクロックの数に
応じて前記同一列の行トランジスタを同時に選択し、前
記列デコーダは、クロックを計測する列カウンタを有
し、該計測されたクロックの数に応じて前記列トランジ
スタを選択するので、スルーホールチェーン抵抗の規模
が大きくなってもスルーホール抵抗を選択するための入
力端子数の増加を防ぐことができる。
の測定回路によれば、前記行デコーダは、クロックを計
測する行カウンタを有し、該計測されたクロックの数に
応じて前記同一列の行トランジスタを同時に選択し、前
記列デコーダは、クロックを計測する列カウンタを有
し、該計測されたクロックの数に応じて前記列トランジ
スタを選択するので、スルーホールチェーン抵抗の規模
が大きくなってもスルーホール抵抗を選択するための入
力端子数の増加を防ぐことができる。
【００３３】請求項３に係るスルーホールチェーン抵抗
の測定回路によれば、行および列に位置する複数のスル
ーホール抵抗が連結されたスルーホールチェーン抵抗を
測定するスルーホールチェーン抵抗の測定回路におい
て、前記スルーホールチェーン抵抗に電流を供給する電
流供給手段と、前記各スルーホール抵抗の両端に接続さ
れ、該スルーホール抵抗の端子間電圧を測定するための
電圧測定端子とを備えたので、任意の電圧測定端子を選
択して端子間電圧を測定することによりオープン抵抗と
なったスルーホール抵抗の箇所を特定できる。
の測定回路によれば、行および列に位置する複数のスル
ーホール抵抗が連結されたスルーホールチェーン抵抗を
測定するスルーホールチェーン抵抗の測定回路におい
て、前記スルーホールチェーン抵抗に電流を供給する電
流供給手段と、前記各スルーホール抵抗の両端に接続さ
れ、該スルーホール抵抗の端子間電圧を測定するための
電圧測定端子とを備えたので、任意の電圧測定端子を選
択して端子間電圧を測定することによりオープン抵抗と
なったスルーホール抵抗の箇所を特定できる。
【００３４】請求項４に係るスルーホールチェーン抵抗
の測定回路によれば、複数のスルーホール抵抗が連結さ
れたスルーホールチェーン抵抗を測定するスルーホール
チェーン抵抗の測定回路において、所定のスルーホール
抵抗を選択する選択回路と、該選択されたスルーホール
抵抗の端子間電圧を測定する測定回路とを備えたので、
オープン抵抗となったスルーホール抵抗の箇所を特定で
きる。
の測定回路によれば、複数のスルーホール抵抗が連結さ
れたスルーホールチェーン抵抗を測定するスルーホール
チェーン抵抗の測定回路において、所定のスルーホール
抵抗を選択する選択回路と、該選択されたスルーホール
抵抗の端子間電圧を測定する測定回路とを備えたので、
オープン抵抗となったスルーホール抵抗の箇所を特定で
きる。
【００３５】請求項５に係るスルーホールチェーン抵抗
の測定方法によれば、行および列に位置する複数のスル
ーホール抵抗が連結されたスルーホールチェーン抵抗を
測定するスルーホールチェーン抵抗の測定方法におい
て、前記スルーホールチェーン抵抗に電流を供給し、前
記各スルーホール抵抗に接続された行トランジスタを選
択することにより同一行の前記スルーホール抵抗の端子
間電圧を同一の行出力線に出力する際、同一列の前記行
トランジスタを行デコーダにより同時に選択し、前記各
行出力線に接続された列トランジスタを選択することに
より該行出力線の電圧を同一の列出力線に出力する際、
該列トランジスタを列デコーダにより選択し、前記列出
力線の電圧を計測するので、スルーホール抵抗の端子間
電圧を順番に測定することによりスルーホールチェーン
抵抗内でオープン抵抗となったスルーホール抵抗の箇所
を特定できる。しかも、行デコーダおよび列デコーダに
よりスルーホール抵抗の選択を簡単に行うことができ
る。
の測定方法によれば、行および列に位置する複数のスル
ーホール抵抗が連結されたスルーホールチェーン抵抗を
測定するスルーホールチェーン抵抗の測定方法におい
て、前記スルーホールチェーン抵抗に電流を供給し、前
記各スルーホール抵抗に接続された行トランジスタを選
択することにより同一行の前記スルーホール抵抗の端子
間電圧を同一の行出力線に出力する際、同一列の前記行
トランジスタを行デコーダにより同時に選択し、前記各
行出力線に接続された列トランジスタを選択することに
より該行出力線の電圧を同一の列出力線に出力する際、
該列トランジスタを列デコーダにより選択し、前記列出
力線の電圧を計測するので、スルーホール抵抗の端子間
電圧を順番に測定することによりスルーホールチェーン
抵抗内でオープン抵抗となったスルーホール抵抗の箇所
を特定できる。しかも、行デコーダおよび列デコーダに
よりスルーホール抵抗の選択を簡単に行うことができ
る。
【図１】スルーホールチェーン抵抗の測定回路の構成を
示す図である。
示す図である。
【図２】行デコーダ、列デコーダの入力端子にカウンタ
が設けられたスルーホールチェーン抵抗の測定回路を示
す図である。
が設けられたスルーホールチェーン抵抗の測定回路を示
す図である。
【図３】第２の実施の形態におけるスルーホールチェー
ン抵抗の測定回路の構成を示す図である。
ン抵抗の測定回路の構成を示す図である。
【図４】従来のスルーホールチェーン抵抗の測定回路を
示す図である。
示す図である。
１，２，３，４ スルーホール抵抗 ６ 定電流電源 １１，１２，１３，１４，１５，１６，１７，１８ 行
トランジスタ １９，２０，２１，２２ 列トランジスタ ３１ 行デコーダ ３２ 列デコーダ ３４，３５，６１，６２，６３，６４，６５，６６，６
７，６８ 電圧測定端子 ４１，４２ カウンタ
トランジスタ １９，２０，２１，２２ 列トランジスタ ３１ 行デコーダ ３２ 列デコーダ ３４，３５，６１，６２，６３，６４，６５，６６，６
７，６８ 電圧測定端子 ４１，４２ カウンタ
Claims (5)
- 【請求項１】 行および列に位置する複数のスルーホー
ル抵抗が連結されたスルーホールチェーン抵抗を測定す
るスルーホールチェーン抵抗の測定回路において、 前記スルーホールチェーン抵抗に電流を供給する電流供
給手段と、 前記各スルーホール抵抗に接続され、同一行の前記スル
ーホール抵抗の端子間電圧を選択により同一の行出力線
に出力する行トランジスタと、 同一列の前記行トランジスタを同時に選択する行デコー
ダと、 前記各行出力線に接続され、該行出力線の電圧を選択に
より同一の列出力線に出力する列トランジスタと、 該列トランジスタを選択する列デコーダと、 前記列出力線の電圧を計測する電圧計測手段とを備えた
ことを特徴とするスルーホールチェーン抵抗の測定回
路。 - 【請求項２】 前記行デコーダは、クロックを計測する
行カウンタを有し、該計測されたクロックの数に応じて
前記同一列の行トランジスタを同時に選択し、 前記列デコーダは、クロックを計測する列カウンタを有
し、該計測されたクロックの数に応じて前記列トランジ
スタを選択することを特徴とする請求項１記載のスルー
ホールチェーン抵抗の測定回路。 - 【請求項３】 行および列に位置する複数のスルーホー
ル抵抗が連結されたスルーホールチェーン抵抗を測定す
るスルーホールチェーン抵抗の測定回路において、 前記スルーホールチェーン抵抗に電流を供給する電流供
給手段と、 前記各スルーホール抵抗の両端に接続され、該スルーホ
ール抵抗の端子間電圧を測定するための電圧測定端子と
を備えたことを特徴とするスルーホールチェーン抵抗の
測定回路。 - 【請求項４】 複数のスルーホール抵抗が連結されたス
ルーホールチェーン抵抗を測定するスルーホールチェー
ン抵抗の測定回路において、 所定のスルーホール抵抗を選択する選択回路と、 該選択されたスルーホール抵抗の端子間電圧を測定する
測定回路とを備えたことを特徴とするスルーホールチェ
ーン抵抗の測定回路。 - 【請求項５】 行および列に位置する複数のスルーホー
ル抵抗が連結されたスルーホールチェーン抵抗を測定す
るスルーホールチェーン抵抗の測定方法において、 前記スルーホールチェーン抵抗に電流を供給し、 前記各スルーホール抵抗に接続された行トランジスタを
選択することにより同一行の前記スルーホール抵抗の端
子間電圧を同一の行出力線に出力する際、同一列の前記
行トランジスタを行デコーダにより同時に選択し、 前記各行出力線に接続された列トランジスタを選択する
ことにより該行出力線の電圧を同一の列出力線に出力す
る際、該列トランジスタを列デコーダにより選択し、 前記列出力線の電圧を計測することを特徴とするスルー
ホールチェーン抵抗の測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28944696A JPH10135412A (ja) | 1996-10-31 | 1996-10-31 | スルーホールチェーン抵抗の測定回路および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28944696A JPH10135412A (ja) | 1996-10-31 | 1996-10-31 | スルーホールチェーン抵抗の測定回路および方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10135412A true JPH10135412A (ja) | 1998-05-22 |
Family
ID=17743377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28944696A Pending JPH10135412A (ja) | 1996-10-31 | 1996-10-31 | スルーホールチェーン抵抗の測定回路および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10135412A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1251357A1 (de) * | 2001-04-19 | 2002-10-23 | Acam-messelectronic GmbH | Widerstandsmessung |
| WO2003012857A1 (en) * | 2001-07-31 | 2003-02-13 | Xilinx, Inc. | Testing vias and contacts in integrated circuit fabrication |
-
1996
- 1996-10-31 JP JP28944696A patent/JPH10135412A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1251357A1 (de) * | 2001-04-19 | 2002-10-23 | Acam-messelectronic GmbH | Widerstandsmessung |
| WO2003012857A1 (en) * | 2001-07-31 | 2003-02-13 | Xilinx, Inc. | Testing vias and contacts in integrated circuit fabrication |
| US6784685B2 (en) | 2001-07-31 | 2004-08-31 | Xilinx, Inc. | Testing vias and contacts in an integrated circuit |
| JP2004537859A (ja) * | 2001-07-31 | 2004-12-16 | ザイリンクス インコーポレイテッド | 集積回路製造におけるテスト用ビアおよびコンタクト |
| US7046026B2 (en) | 2001-07-31 | 2006-05-16 | Xilinx, Inc. | Testing vias and contracts in integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9046573B1 (en) | Addressable test arrays for characterizing integrated circuit device parameters | |
| JP3304355B2 (ja) | テスト装置 | |
| JP2008102344A (ja) | 表示装置の駆動回路およびそのテスト方法 | |
| US20010028336A1 (en) | Semiconductor integrated circuit for driving liquid crystal panel | |
| KR20020012165A (ko) | 자기저항 메모리 내 셀 저항을 평가하기 위한 장치 | |
| JP2978329B2 (ja) | 半導体メモリ装置及びそのビット線の短絡救済方法 | |
| JP4717173B2 (ja) | メモリ装置および方法 | |
| JPH1097203A (ja) | 表示装置 | |
| JPH10135412A (ja) | スルーホールチェーン抵抗の測定回路および方法 | |
| Kumar et al. | Operational fault detection and monitoring of a memristor-based LUT | |
| JP3186688B2 (ja) | 集積回路装置 | |
| KR100702564B1 (ko) | 반도체 장치 및 그 시험 방법 | |
| JP2011038849A (ja) | 半導体集積回路 | |
| JP2000165244A (ja) | 半導体集積回路装置 | |
| JP3235132B2 (ja) | 半導体集積回路 | |
| US5231637A (en) | Apparatus for testing a PLA by measuring a current consumed by the PLO when activated with known codes | |
| US20020180630A1 (en) | Electronic volume circuit | |
| JP2953633B2 (ja) | 論理ｉｃ試験機用テストベクタ発生器 | |
| JP4480880B2 (ja) | 半導体回路 | |
| JP3093628B2 (ja) | 差動型増幅回路 | |
| JPH08274614A (ja) | 半導体集積回路およびその試験方法 | |
| JP2853945B2 (ja) | 半導体集積回路装置 | |
| JP3137457B2 (ja) | 半導体集積回路 | |
| JPH08273392A (ja) | 半導体記憶装置及びそのテスト方法 | |
| JP2000214225A (ja) | 半導体装置 |