JPH10135184A

JPH10135184A - 半導体装置の製造方法

Info

Publication number: JPH10135184A
Application number: JP28552996A
Authority: JP
Inventors: Jun Kanamori; 順金森
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1996-10-28
Filing date: 1996-10-28
Publication date: 1998-05-22
Anticipated expiration: 2016-10-28
Also published as: JP3522059B2

Abstract

(57)【要約】【課題】微細かつ高アスペクト比のコンタクトホール
を有した半導体装置を形成できる方法を提供する。【解決手段】半導体下地３１のコンタクトホール形成
予定領域に、導電性を有し然もコンタクトホール形成時
に用いるエッチング手段に対し耐性が高い材料の層（シ
リコン層）４５を形成する。ただし、該材料の層４５の
膜厚は、後に形成されるコンタクトホール５１のアスペ
クト比を所定値以下に軽減し得る厚さとする。前記材料
の層４５の形成が済んだ半導体下地に層間絶縁膜４７を
形成する。層間絶縁膜４７のコンタクトホール形成予定
部分を、前記材料の層４５の表面が露出するまで除去す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体装置の製造
方法、特にコンタクトホール形成工程に特徴を有した半
導体装置の製造方法に関するものである

【０００２】

【従来の技術】半導体装置の高集積化に伴いコンタクト
ホ−ルの寸法の縮小化も望まれている。しかしリソグラ
フィ技術およびエッチング技術を単に用いたのでは、要
求される微細なコンタクトホールの形成は難しい。そこ
で解決策としてセルフアラインコンタクトと呼ばれる方
法がある。またその一例として以下に図５を参照して説
明するような方法がある（例えば文献Ｉ：平成８年秋期
第57回応用物理学会学術講演会予稿集第２分冊ｐ．４９
１，講演番号７Ｐ−Ｔ−１４）。ただし、図５では拡散
層等、コンタクトホール形成工程に直接関係ない部分に
ついての図示は省略してある。この方法ではシリコン基
板１１上に、ゲート絶縁膜１３、ゲート電極１５が形成
され、さらにこのゲート電極１５上にシリコン酸化膜１
７およびシリコン窒化膜１９が形成される。次に、この
試料上全面にシリコン窒化膜２１が形成される（図５
（Ａ））。なお図中Ｐ部分は、半導体装置内の他のトラ
ンジスタ用のゲート電極部分であり、隣り合うゲート電
極に相当するものである。次に、このシリコン窒化膜２
１を異方性エッチング技術によりエッチングして、ゲー
ト電極１５、シリコン酸化膜１７およびシリコン窒化膜
１９からなる積層体の側壁に側壁膜２１ａが形成される
（図５（Ｂ））。次に、この試料上に層間絶縁膜として
シリコン酸化膜２３を形成し、さらにその上にコンタク
トホール形成用のエッチングマスクであるレジストパタ
ン２５が形成される（図５（Ｃ））。次に、シリコン酸
化膜２３のレジストパタン２５で覆われていない部分
が、シリコン窒化膜１９，２１ａに比べシリコン酸化膜
を選択的にエッチングできる条件でエッチングされて、
コンタクトホール２７が形成される（図５（Ｄ））。

【０００３】

【発明が解決しようとする課題】しかしながら上述した
方法を用いて微細かつ高アスペクト比のコンタクトホー
ルを形成しようとすると、実際のところ、次のような問
題点がある。

【０００４】コンタクトホール形成時のエッチング手段
として、現状ではフッ素系のガスが用いられる。それは
フッ素系のガスが、シリコン酸化膜とシリコン窒化膜と
に対する所望のエッチング選択比を得易いガスだからで
ある。確かにフッ素系ガスは、シリコン酸化膜とシリコ
ン窒化膜とが平面的に混在する場合は、エッチング条件
を選択すれば非常に大きなエッチング選択比を得ること
も可能である。しかし、微細なホ−ルパタ−ンを得よう
とした場合は、ホ−ル内に入射するイオンおよびラジカ
ルそれぞれのエッチング底面部への到達確率が変化する
ことに起因してエッチング特性の変動が大きくなるの
で、エッチング条件の制御が難しくなる。したがって、
コンタクトホール形成のためのエッチング工程でのプロ
セスマ−ジンは、非常に狭いのが現状である。しかも高
アスペクトル比のコンタクトホールを形成しようとした
場合では、エッチング生成物の影響も大きくなり、より
一層エッチング特性制御が難しくなる。また、ゲ−ト電
極１５、シリコン酸化膜１７およびシリコン窒化膜１９
で構成される積層体と、コンタクトホール形成用のレジ
ストパタン２５との位置合わせのわずかなズレでもコン
タクトホ−ル形状は変化する。この形状変化もエッチン
グ特性制御を難しくする。例えば上記積層体の肩部分に
コンタクトホールがかかった場合、その肩部分はイオン
によるスパッタレイトが大きく、すなわちその肩部分で
の窒化膜のエッチング速度が早くなるので、選択比が小
さくなってしまうのである。

【０００５】微細かつ高アスペクト比のコンタクホール
を有した半導体装置を容易に製造できる方法が望まれ
る。

【０００６】

【課題を解決するための手段】そこでこの発明によれ
ば、コンタクトホールを有する半導体装置を製造するに
当たり、コンタクトホールは、(a) 半導体ウエハのコン
タクトホール形成予定領域に、導電性を有し然もコンタ
クトホール形成時に用いるエッチング手段に対し耐性が
高い材料を、後に形成されるコンタクトホールのアスペ
クト比を所定値以下に軽減し得る厚さに形成する工程
と、(b) 前記材料の層の形成が済んだ試料に層間絶縁膜
を形成する工程と、(c) 前記層間絶縁膜のコンタクトホ
ール形成予定部分を、前記材料の層の表面が露出するま
で除去する工程とを含む工程により形成することを特徴
とする。

【０００７】この発明によれば、コンタクトホール形成
予定領域に形成される前記材料によりコンタクトホール
形成予定領域は、かさ上げされることになる。したがっ
て、コンタクトホール形成のためのエッチングは実質的
に層間絶縁膜に対してのみ行なわれることになる。この
ことは、例えば隣り合うゲート電極間に位置するコンタ
クトホール形成予定領域にコンタクトホールを形成する
例に照らして考えると、ゲート電極間を上記材料で実質
的に埋めることが可能になることを意味するから、コン
タクトホール形成のためのエッチングは実質的にゲート
電極より上部で層間絶縁膜に対してのみ行なわれること
になる。そのためコンタクトホール形成のためのエッチ
ング工程でのエッチング選択比についての制約が緩和さ
れる。すなわち従来技術では層間絶縁膜形成のためのエ
ッチングの際は、エッチングを半導体下地表面に至るま
で行なう必要があったので、ゲート電極側壁のシリコン
窒化膜とのエッチング選択比に留意する必要があった。
しかしこの発明ではそれが軽減される。また、コンタク
トホール形成予定領域に形成される前記材料によりコン
タクトホール形成予定領域がかさ上げされるので、層間
絶縁層に形成されるコンクトホールの深さを軽減でき
る。これはコンタクトホール自体のアスペクト比の軽減
が図れることを意味するので、その分エッチングの困難
さが改善されるから、所望のコンタクトホールを形成し
易い。また、コンタクトホール形成領域に形成される前
記材料はそれ自体がコンタクトホール形成時のエッチン
グ手段に対する耐性が高いので、前記絶縁層にコンタク
トホールを形成し終えた後もコンタクトホール内の下部
配線として利用できる。

【０００８】なおこの発明の実施に当たり、前記材料の
厚さは、前記コンタクトホールのアスペクト比を５以下
の値にし得る厚さとするのが好適である。現状のコンタ
クトホール形成技術ではアスペクト比が５より大きいコ
ンタクトホールを形成する場合上記の課題の欄にて説明
した問題が生じ易い。一方、アスペクト比が５以下、よ
り好ましくは３以下の場合、所望のコンタクトホールが
得易いからである。

【０００９】また、前記材料の厚さは、前記コンタクト
ホール形成予定領域とその周囲の半導体装置の他の構成
成分との間の段差を平坦化し得る厚さとしても良い。こ
のような厚さは、上記の絶縁層にコンタクトホールを形
成する時のエッチング深さを軽減するに充分な厚さだか
らである。しかも、コンタクトホール形成のためのエッ
チングは正に層間絶縁膜にのみ行なえば良くなるからで
ある。さらには、例えばシリコン酸化膜とシリコン窒化
膜とが平面パターンとして混在する状態を確保し易くな
る。そのため、もしシリコン酸化膜とシリコン窒化膜と
を共に使用する場合のエッチング選択比も得易くなると
考えられる。

【００１０】

【発明の実施の形態】以下、図面を参照してこの発明の
半導体装置の製造方法の実施の形態について説明する。
しかしながら説明に用いる各図はこの発明を理解出来る
程度に各構成成分の寸法、形状および配置関係を概略的
に示してある。また以下に述べる使用材料、また膜厚、
圧力などの数値的条件はこの発明の範囲内の一例にすぎ
ない。また、各図において同様な構成成分については同
一の番号を付して示し、その重複する説明を省略するこ
ともある。

【００１１】ここでは、隣り合うゲート電極間の距離が
狭く、かつこれらゲート電極の側壁膜自体がコンタクト
用配線とゲート電極との絶縁膜となっている構造を有し
た半導体装置の製造に、本発明を適用する例を説明す
る。この説明を図１〜図４に示した製造工程図を参照し
て行なう。いずれの図も製造工程中の主な工程での半導
体装置の様子を、該装置をゲート長方向に沿って切った
断面図（ただし切り口に着目した断面図）により示した
図である。なお、本発明の説明に直接必要がないと思わ
れる工程、例えば素子間分離領域の形成工程やソース・
ドレイン領域の形成工程などの説明は、以下の説明中で
は省略する。

【００１２】先ず、半導体下地としてのシリコン基板３
１上にゲ−ト絶縁膜３３を例えば膜厚３０〜１００ｎｍ
の範囲の好適な膜厚で形成する。さらにこの上にゲート
電極形成用の薄膜を例えば２００〜３００ｎｍの範囲の
好適な膜厚で、さらにシリコン酸化膜を例えば３０〜１
００ｎｍの範囲の好適な膜厚で、さらにシリコン窒化膜
を例えば２０〜８０ｎｍの範囲の好適な膜厚で順次に形
成する。次に、これらゲート電極形成用の薄膜、シリコ
ン酸化膜およびシリコン窒化膜それぞれをゲート電極の
形状に合わせて公知の方法によりパターニングする。こ
れにより、ゲート電極３５、シリコン酸化膜３７（以
下、カバー酸化膜３７ともいう）およびシリコン窒化膜
３９（以下、上面絶縁膜３９ともいう）を得る（図１
（Ａ））。なお、シリコン酸化膜により上面絶縁膜を構
成する場合があっても良い。また、図１（Ａ）において
Ｇ₁ 、Ｇ₂ それぞれは、半導体装置における隣合う２つ
のゲート電極部分に相当する。なお隣合うゲート電極間
距離を例えば２００ｎｍとする。

【００１３】上面絶縁膜３９までの形成が済んだ試料の
全面に、次に、側壁膜形成用の薄膜として例えばＣＶＤ
酸化膜４１を形成する（図１（Ｂ））。ただしこのと
き、酸化膜４１の膜厚は、トランジスタの特性を満足す
るような側壁膜が得られる膜厚にする。これに限られな
いが、酸化膜４１の膜厚は８０〜１２０ｎｍの範囲の好
適な膜厚とできる。なお側壁膜４１を他の好適なもの例
えばシリコン窒化膜等で構成しても良い。

【００１４】次に、このＣＶＤ酸化膜４１に対し全面エ
ッチングを行う。この際、ＣＶＤ酸化膜４１が、ゲ−ト
電極３５、カバ−酸化膜３７およびカバー窒化膜３９そ
れぞれの側壁に、サイドウオ−ル状に残るようにこのエ
ッチングを行なう。これにより絶縁性の側壁膜４１ａが
形成出来る（図１（Ｃ））。このときゲ−ト絶縁膜３３
の不要な部分も同時にエッチング除去する。

【００１５】次に、隣り合うゲート電極間のコンタクト
ホール形成予定領域上に、導電性を有し然もコンタクト
ホール形成時に用いるエッチング手段に対し耐性が高い
第２の材料を、後に形成されるコンタクトホールのアス
ペクト比を所定値以下に軽減できる厚さに形成する工程
につき、説明する。ここでは第２の材料をシリコン（Ｓ
ｉ）とし、該第２の材料をレーザデポジション法で形成
する例を説明する。

【００１６】先ず、側壁膜４１ａの形成が済んだ試料上
にレジスト層（図示せず）を形成する。そしてこのレジ
スト層を選択的に露光し、その後現像することで、コン
タクトホール形成予定領域を露出する開口部４３ａを有
したマスクとしてのレジストパタン４３を形成する（図
２（Ａ））。本発明が対象としている高集積化された半
導体装置の場合は隣り合うゲート電極間の距離が非常に
狭くなる。ゲート電極間の距離が狭い場合でかつレジス
トパタン４３を用いないと、シリコンをデポジションす
るための後の工程においてシリコンは所望の領域以外に
堆積してしまうことが多い。レジストパタン４３はこれ
を防止してコンタクトホール形成予定領域のみにシリコ
ンを選択的に形成させるものとなる。なお、このレジス
トパタン４３の開口部４３ａの大きさは、後に形成する
コンタクトホール形成用のレジストパタン（図３（Ｂ）
に４９を付して示す）のマスク合わせ余裕を考慮する意
味から、広くするのが好ましい。そこで開口部４３ａの
一部がゲート電極３５上に重なるような大きさとするの
が良い。すなわち、開口部４５ａのゲート長方向に沿う
寸法をゲート間距離より大きく（もちろん隣接する開口
部を考慮し限度はあるが）するのが良い。このようにし
ても、側壁膜４１ａやカバー酸化膜３７によりゲート電
極３５とコンタクトホール内に後に形成される配線との
電気的絶縁は確保できる。

【００１７】次にこの試料全面にシリコン（Ｓｉ）層４
５を例えばレ−ザデポジション法により法により堆積さ
せる（図２（Ｂ））。レーザデポジションに関する技術
は例えば文献II（フ゜ロシーテ゛インク゛ス゛オフ゛シンホ゜シ゛ウムオント゛ライ
フ゜ロセス(Proceedings of Symposium on Dry Process,199
3,p.169 ）に開示されている。レ−ザデポジション法に
よるＳｉ堆積とは、簡単に説明すると、試料を減圧容器
内に設置し、デポジション用ガスとしてＳｉＨ₄ を導入
しその圧力が数Ｔｏｒｒr 〜数十Ｔｏｒｒになるよう制
御し、然も、デポジションのエネルギ−となるレ−ザを
照射しデポを行うものである。この際レジストパタン４
３が損傷を受けない程度にレ−ザのエネルギ−や成膜温
度等を調整する。

【００１８】またデポする膜厚は、後に形成されるコン
タクトホールのアスペクト比を所定値以下に軽減できる
厚さとする。具体的に言えば、最終的に完成されるコン
タクトホールの最上面からシリコン基板面までの高さが
Ｈであるとき（例えば図４中にＨと示した寸法）、従来
方法ではコンタクトホールエッチングに際し高さＨ分の
エッチングをする必要があった。したがってコンタクト
ホールの穴径がｄであるとすると従来方法ではＨ／ｄの
アスペクト比のコンタクトホールを形成していたことに
なる。これに対しこの発明ではコンタクトホール形成予
定領域に予め第２の材料（ここではシリコン層４５）を
形成出来る。ここで後に形成されるコンタクトホールの
アスペクト比を例えば４以下にしたい場合なら、ｈ₁ ／
ｄ＝４よりｈ₁ （図４参照）を求め、そして、Ｓｉ層４
５をＨ−ｈ₁ ＝ｈ₂ で規定される厚さｈ₂ より厚く形成
するのである。また、Ｓｉ層４５の膜厚を、ゲ−ト電極
３５の膜厚にカバ−膜厚３７，３９の各膜厚を足した膜
厚プラス／マイナスα、例えばプラス／マイナス５０ｎ
ｍの範囲程度の膜厚にしても良い。こうしたとしても、
ゲート電極の高さおよび層間絶縁膜の厚さの一般的な値
からみて、上記ｈ₂を満足できる。しかも、ゲート電極
周辺の半導体下地部分の平坦化が図れるという効果も得
られる。

【００１９】次にこのＳｉ層４５に適当な導電性を付与
するために不純物であるリン、又はヒ素（本発明ではｎ
型の場合のみを示すが、ｐ型の場合はそれ相当の不純物
を用いる）イオンをＳｉ層４５にインプラする。なお、
シリコン層４５への導電性の付与はシリコン層４５の堆
積時に同時に行なっても良い。具体的にはｎ型用または
ｐ型用の原料ガスをＳｉＨ₄ と共に用いてレーザデポジ
ション法によりＳｉ層４５を堆積させても良い。

【００２０】次に不要となったレジストパタン４３とレ
ジスト膜上にデポされているＳｉ層とを除去する。レジ
スト膜上にデポされたＳｉ層はレジストを除去すること
でリフトオフ的に除去される（図２（Ｃ））。この工程
が済むとコンタクトホール形成予定領域には導電性を有
したＳｉ層４５が柱状に形成される。

【００２１】次に全面に層間絶縁膜４７、すなわちコン
タクトホールが形成される絶縁膜として、例えばＣＶＤ
酸化膜を形成する（図３（Ａ））。この層間絶縁膜４７
の膜厚は例えば５００〜８００ｎｍ程度とできる。

【００２２】次に、通常のホトリソグラフィ技術によ
り、層間絶縁膜４７上に、コンタクトホール形成のため
のエッチングマスクとなるレジストパタン４９を形成す
る（図３（Ｂ））。このレジストパタン４９の開口寸法
は、先に用いたレジストパタン４３の開口部４３ａ（図
２（Ａ）参照）よりも若干小さくするのが好適である。
こうするとＳｉ層４５上にコンタクトホールが重なり易
くできるからである。

【００２３】次に、層間絶縁膜４７のレジストパタン４
９で覆われていない部分を、Ｓｉ層４５表面が露出され
るまでエッチングする。これにより、Ｓｉ層４５上面を
露出する（一部露出でも良い）コンタクトホール５１
が、層間絶縁膜４７に形成される（図３（Ｃ））。この
エッチング処理の際、ホトリソグラフィ工程での合わせ
ズレ等によりコンタクトホール５１の位置が柱状のＳｉ
層４５に対してもし若干ずれたとしても、ゲート電極３
５をカバー窒化膜３９により覆ってあるために、エッチ
ング条件を窒化膜に対して選択的に酸化膜がエッチング
される条件にしておけば、ゲート電極３５はここでのエ
ッチングから保護される。

【００２４】この後、レジストパタン４９を除去する。
すると、コンタクトホール５１が開口された状態のウエ
ハが得られる（図４）。その後は、Ｓｉ層４５に接続さ
れる配線をコンタクトホール５１を利用して形成する。

【００２５】この発明の方法によれば、導電性を有しか
つコンタクトホール形成時のエッチング手段に対し耐性
の高い材料を、コンタクトホール形成予定領域に予め形
成するので、層間絶縁膜にコンタクトホールを形成する
ためのエッチング時点での、エッチングアスペクト比を
大幅に低減することが出来る。従って従来の高アスペク
ト比コンタクト及びセルフアラインコンタクトエッチン
グ時に問題となっていた、エッチングの難しさが大幅に
低減する。そのため、微細なコンタクトホールを形成す
ることができる。

【００２６】また上述の実施の形態ではコンタクトホー
ル形成予定領域に予め形成する材料としてシリコン（Ｓ
ｉ）を用いている。このため層間絶縁膜にコンタクトホ
ールを形成する際の下地はＳｉになる。シリコンはシリ
コン窒化膜に比べ層間絶縁膜にコンタクトホールを形成
するエッチング手段に対する耐性が高い。したがってそ
の分、プロセスマージンを大幅に広げられるという効果
も得られる。

【００２７】また上述の実施の形態においてはＳｉをレ
ーザデポする際に用いるガスをＳｉＨ₄ ガスとしていた
が、用いるガスはＳｉをデポ形成できるガスであれば他
のガスでも良い。例えばＳｉＣｌ₄ やＳｉＦ₄ 等を用い
てもよい。

【００２８】上述の実施の形態ではコンタクトホール形
成予定領域にシリコンを予め形成する例を説明したが、
シリコンの代わりに他の材料を用いても良い。例えばそ
もそも導電性を有した材料を用いると、上記の例では行
なっていた導電性を付与するためのイオン注入工程が省
略できるので好ましい。ここでは、シリコンの代わりに
タングステンを用いる例を説明する。タングステンを用
いる場合は、デポジション用ガスとして例えばＷＦ₆ を
用いる。デポジョン用ガスを変更すること以外は上述の
実施の形態と同様な手順をとる。

【００２９】タングステンは窒化膜に比べ層間絶縁のエ
ッチング手段に対し耐性を示すので、コンタクトホール
形成予定領域に形成する材料をタングステンとした場合
でもエッチングプロセスマージンは大幅に向上するとい
う効果がある。

【００３０】上述の説明ではコンタクトホール形成予定
領域に所定材料を形成する方法としてレーザデポジショ
ン法を用いる例を説明したが、ホトレジストをマスクと
してデポジションが可能な他のプロセスを用いてもよ
い。例えばプラズマデポジションや電解メッキ、無電解
メッキ等の手法でも良い。あるいは光ＣＶＤ法を用いて
も良い。光ＣＶＤの詳細は例えば文献III （フ゜ロシーテ゛インク
゛ス゛オフ゛シンホ゜シ゛ウムオント゛ライフ゜ロセス(Proceedings of Sympo
sium on Dry Process,1992,p.139 ）に開示されてい
る。

【００３１】またコンタクトホール形成予定領域に予め
形成する材料は、上記の例に限られない。その他の導電
性材料、例えばチタン又はアルミニウム等でも良い。

【００３２】

【発明の効果】上述した説明から明らかなようにこの発
明の半導体装置の製造方法によれば、半導体下地のコン
タクトホール形成予定領域に、導電性を有し然もコンタ
クトホール形成時に用いるエッチング手段に対し耐性が
高い材料を、後に形成されるコンタクトホールのアスペ
クト比を所定値以下に軽減し得る厚さに形成し、前記材
料の形成が済んだ半導体下地に層間絶縁膜を形成し、そ
して前記層間絶縁膜のコンタクトホール形成予定部分
を、前記材料の表面が露出するまで除去する。そのた
め、層間絶縁膜にコンタクトホールを形成するためのエ
ッチング時点での、エッチングアスペクト比を大幅に低
減することが出来る。従って従来の高アスペクト比コン
タクト及びセルフアラインコンタクトエッチング時に問
題となっていた、エッチングの難しさが大幅に低減す
る。そのため、微細なコンタクトホールを形成すること
ができる。

【図面の簡単な説明】

【図１】この発明の説明に供する製造工程図である。

【図２】この発明の説明に供する図１に続く製造工程図
である。

【図３】この発明の説明に供する図２に続く製造工程図
である。

【図４】この発明の説明に供する図３に続く製造工程図
である。

【図５】従来技術および課題の説明図である。

【符号の説明】

３１：半導体下地（シリコン基板）３３：ゲート絶縁膜３５：ゲート電極３７：シリコン酸化膜（カバー酸化膜）３９：シリコン窒化膜（上面絶縁膜）４１：側壁膜形成用の薄膜４１ａ：絶縁性の側壁膜４３：レジストパタン４３ａ：開口部４５：シリコン層（第２の材料）４７：層間絶縁膜４９：レジストパタン５１：コンタクトホール

Claims

【特許請求の範囲】

【請求項１】コンタクトホールを有する半導体装置を
製造するに当たり、コンタクトホールは、半導体下地のコンタクトホール形成予定領域に、導電性
を有し然もコンタクトホール形成時に用いるエッチング
手段に対し耐性が高い材料を、後に形成されるコンタク
トホールのアスペクト比を所定値以下に軽減し得る厚さ
に形成する工程と、前記材料の層の形成が済んだ半導体下地に層間絶縁膜を
形成する工程と、前記層間絶縁膜のコンタクトホール形成予定部分を、前
記材料の層の表面が露出するまで除去する工程とを含む
工程により形成することを特徴とする半導体装置の製造
方法。
【請求項２】半導体下地上側にゲート電極を形成する
工程と、該ゲート電極上に絶縁性を有しかつコンタクトホールを
形成時に用いるエッチング手段に対し耐性が高い第１の
材料からなる上面絶縁膜を形成する工程と、前記ゲート電極および前記上面絶縁膜の側壁に絶縁性の
側壁膜を形成する工程と、前記側壁膜の形成が済んだ試料上に、隣り合うゲート電
極間のコンタクトホール形成予定領域を露出する開口部
を有するマスクを、形成する工程と、前記マスクの形成が済んだ試料の前記コンタクトホール
形成予定領域に、導電性を有し然もコンタクトホール形
成時に用いるエッチング手段に対し耐性が高い第２の材
料を、後に形成されるコンタクトホールのアスペクト比
を所定値以下に軽減し得る厚さに形成する工程と、前記第２の材料の層の形成が済みかつ前記マスクを除去
した試料上に層間絶縁膜を形成する工程と、前記層間絶縁膜のコンタクトホール形成予定部分を、前
記第２の材料の層の表面が露出するまで除去する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項３】請求項１または２に記載の半導体装置の
製造方法において、前記コンタクトホール形成予定領域に形成する前記材料
の厚さは前記アスペクト比を５以下にし得る厚さである
ことを特徴とする半導体装置の製造方法。
【請求項４】請求項１または２に記載の半導体装置の
製造方法において、前記コンタクトホール形成予定領域に形成する前記材料
の厚さは、前記コンタクトホール形成予定領域とその周
囲の半導体装置の他の構成成分との間の段差を平坦化し
得る厚さであることを特徴とする半導体装置の製造方
法。