JP3522059B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体装置の製造
方法、特にコンタクトホール形成工程に特徴を有した半
導体装置の製造方法に関するものである

【０００２】

【従来の技術】半導体装置の高集積化に伴いコンタクト
ホ−ルの寸法の縮小化も望まれている。しかしリソグラ
フィ技術およびエッチング技術を単に用いたのでは、要
求される微細なコンタクトホールの形成は難しい。そこ
で解決策としてセルフアラインコンタクトと呼ばれる方
法がある。またその一例として以下に図５を参照して説
明するような方法がある（例えば文献Ｉ：平成８年秋期
第57回応用物理学会学術講演会予稿集第２分冊ｐ．４９
１，講演番号７Ｐ−Ｔ−１４）。ただし、図５では拡散
層等、コンタクトホール形成工程に直接関係ない部分に
ついての図示は省略してある。この方法ではシリコン基
板１１上に、ゲート絶縁膜１３、ゲート電極１５が形成
され、さらにこのゲート電極１５上にシリコン酸化膜１
７およびシリコン窒化膜１９が形成される。次に、この
試料上全面にシリコン窒化膜２１が形成される（図５
（Ａ））。なお図中Ｐ部分は、半導体装置内の他のトラ
ンジスタ用のゲート電極部分であり、隣り合うゲート電
極に相当するものである。次に、このシリコン窒化膜２
１を異方性エッチング技術によりエッチングして、ゲー
ト電極１５、シリコン酸化膜１７およびシリコン窒化膜
１９からなる積層体の側壁に側壁膜２１ａが形成される
（図５（Ｂ））。次に、この試料上に層間絶縁膜として
シリコン酸化膜２３を形成し、さらにその上にコンタク
トホール形成用のエッチングマスクであるレジストパタ
ン２５が形成される（図５（Ｃ））。次に、シリコン酸
化膜２３のレジストパタン２５で覆われていない部分
が、シリコン窒化膜１９，２１ａに比べシリコン酸化膜
を選択的にエッチングできる条件でエッチングされて、
コンタクトホール２７が形成される（図５（Ｄ））。

【０００３】

【発明が解決しようとする課題】しかしながら上述した
方法を用いて微細かつ高アスペクト比のコンタクトホー
ルを形成しようとすると、実際のところ、次のような問
題点がある。

【０００４】コンタクトホール形成時のエッチング手段
として、現状ではフッ素系のガスが用いられる。それは
フッ素系のガスが、シリコン酸化膜とシリコン窒化膜と
に対する所望のエッチング選択比を得易いガスだからで
ある。確かにフッ素系ガスは、シリコン酸化膜とシリコ
ン窒化膜とが平面的に混在する場合は、エッチング条件
を選択すれば非常に大きなエッチング選択比を得ること
も可能である。しかし、微細なホ−ルパタ−ンを得よう
とした場合は、ホ−ル内に入射するイオンおよびラジカ
ルそれぞれのエッチング底面部への到達確率が変化する
ことに起因してエッチング特性の変動が大きくなるの
で、エッチング条件の制御が難しくなる。したがって、
コンタクトホール形成のためのエッチング工程でのプロ
セスマ−ジンは、非常に狭いのが現状である。しかも高
アスペクトル比のコンタクトホールを形成しようとした
場合では、エッチング生成物の影響も大きくなり、より
一層エッチング特性制御が難しくなる。また、ゲ−ト電
極１５、シリコン酸化膜１７およびシリコン窒化膜１９
で構成される積層体と、コンタクトホール形成用のレジ
ストパタン２５との位置合わせのわずかなズレでもコン
タクトホ−ル形状は変化する。この形状変化もエッチン
グ特性制御を難しくする。例えば上記積層体の肩部分に
コンタクトホールがかかった場合、その肩部分はイオン
によるスパッタレイトが大きく、すなわちその肩部分で
の窒化膜のエッチング速度が早くなるので、選択比が小
さくなってしまうのである。

【０００５】微細かつ高アスペクト比のコンタクホール
を有した半導体装置を容易に製造できる方法が望まれ
る。

【０００６】

【課題を解決するための手段】そこで、この発明の半導
体装置の製造方法によれば、半導体基板上に、ゲート酸
化膜を介して、絶縁性の側壁および上面絶縁膜を有する
ゲート電極を複数形成する工程と、ゲート電極を含む半
導体基板上を、レジスト層で覆う工程と、当該レジスト
層に第１の開口部を設け、隣り合う前記ゲート電極間の
半導体基板を露出させるとともに、ゲート電極上の上面
絶縁膜の一部を露出させる工程と、隣り合うゲート電極
間の半導体基板上に、ゲート電極の上面絶縁膜の一部が
覆われるように、第１の導電性材料の層を形成する工程
と、レジスト層を除去し、第１の導電性材料の層を露出
させる工程と、露出された第１の導電性材料の層を含む
前記半導体基板上を、絶縁層で覆う工程と、絶縁層に、
前記第１の開口部よりも開口寸法の小さい第２の開口部
を形成し、第１の導電性材料の層の一部を露出させる工
程と、第２の開口部に、第１の導電性材料の層と電気的
に接続される第２の導電性材料の層を形成する工程とを
含んでいることを特徴とする。

【０００７】この発明によれば、第２開口部としてのコ
ンタクトホールの形成予定領域に形成される第１の導電
性材料の層によって、コンタクトホール形成予定領域
は、かさ上げされることになる。したがって、コンタク
トホール形成のためのエッチングは、実質的に絶縁層と
しての層間絶縁膜に対してのみ行なわれることになる。
このことは、例えば隣り合うゲート電極間に位置するコ
ンタクトホール形成予定領域にコンタクトホールを形成
するに当たり、ゲート電極間を第１の導電性材料の層で
実質的に埋めることが可能になることを意味するから、
コンタクトホール形成のためのエッチングは実質的にゲ
ート電極より上部で層間絶縁膜に対してのみ行なわれる
ことになる。そのためコンタクトホール形成のためのエ
ッチング工程でのエッチング選択比についての制約が緩
和される。すなわち従来技術では層間絶縁膜形成のため
のエッチングの際は、エッチングを半導体下地表面に至
るまで行なう必要があったので、ゲート電極側壁のシリ
コン窒化膜とのエッチング選択比に留意する必要があっ
た。しかしこの発明ではそれが軽減される。また、コン
タクトホール形成予定領域に形成される第１の導電性材
料の層によりコンタクトホール形成予定領域がかさ上げ
されるので、層間絶縁膜に形成されるコンタクトホール
の深さを軽減できる。これはコンタクトホール自体のア
スペクト比の軽減が図れることを意味するので、その分
エッチングの困難さが改善されるから、所望のコンタク
トホールを形成し易い。また、第１の開口部を、当該第
１の開口部の一部がゲート電極上に重なるように形成す
ることにより、ゲート電極の上面絶縁膜の一部が、第１
の導電性材料の層によって覆われる。そのため、コンタ
クトホール形成用のレジストパタンのマスク合わせ余裕
を持たせることができる。またこの発明の実施に当た
り、コンタクトホール形成領域に形成される第１の導電
性材料を、それ自体がコンタクトホール形成時のエッチ
ング手段に対して耐性の高い材料とすることにより、層
間絶縁膜にコンタクトホールを形成し終えた後も、コン
タクトホール内の下部配線として利用できる。

【０００８】なおこの発明の実施に当たり、第１の導電
性材料の層の厚さを、第２開口部としてのコンタクトホ
ールのアスペクト比を５以下の値にし得る厚さとするの
が好適である。現状のコンタクトホール形成技術ではア
スペクト比が５より大きいコンタクトホールを形成する
場合上記の課題の欄にて説明した問題が生じ易い。一
方、アスペクト比が５以下、より好ましくは３以下の場
合、所望のコンタクトホールが得易いからである。

【０００９】また、第１の導電性材料の層の厚さを、前
記コンタクトホール形成予定領域とその周囲の半導体装
置の他の構成成分との間の段差を平坦化し得る厚さとし
ても良い。このような厚さは、上記の絶縁層にコンタク
トホールを形成する時のエッチング深さを軽減するに充
分な厚さだからである。しかも、コンタクトホール形成
のためのエッチングは正に層間絶縁膜にのみ行なえば良
くなるからである。さらには、例えばシリコン酸化膜と
シリコン窒化膜とが平面パターンとして混在する状態を
確保し易くなる。そのため、もしシリコン酸化膜とシリ
コン窒化膜とを共に使用する場合のエッチング選択比も
得易くなると考えられる。また、この発明の半導体装置
によれば、半導体下地上に配置され、周囲が絶縁膜で覆
われた第１のゲート電極と、当該半導体下地上で、第１
のゲート電極に近接して配置され、周囲が絶縁膜で覆わ
れた第２のゲート電極と、第１及び第２ゲート電極を含
む半導体下地上を覆うレジスト層に、第１及び第２のゲ
ート電極間の半導体下地ならびに第１及び第２のゲート
電極上の絶縁膜の一部を露出させる開口を形成し、当該
開口を有するレジスト層をマスクとして用いて、第１及
び第２の電極間に該第１及び第２のゲート電極上方の一
部を覆うように堆積させた導電性材料の層と、第１のゲ
ート電極、第２のゲート電極、及び導電性材料の層を覆
うように設けられ、当該導電性材料の層の上部の一部が
露出するコンタクトホールが設けられた層間絶縁膜とを
具えており、導電性材料は層間絶縁膜にコンタクトホー
ルを形成する際のエッチング手段に対して耐性が高い材
料であり、コンタクトホールはアスペクト比が５以下で
あることを特徴とする。

【００１０】

【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。しかしながら説明に用い
る各図はこの発明を理解出来る程度に各構成成分の寸
法、形状および配置関係を概略的に示してある。また以
下に述べる使用材料、また膜厚、圧力などの数値的条件
はこの発明の範囲内の一例にすぎない。また、各図にお
いて同様な構成成分については同一の番号を付して示
し、その重複する説明を省略することもある。

【００１１】ここでは、隣り合うゲート電極間の距離が
狭く、かつこれらゲート電極の側壁膜自体がコンタクト
用配線とゲート電極との絶縁膜となっている構造を有し
た半導体装置の製造に、本発明を適用する例を説明す
る。この説明を図１〜図４に示した製造工程図を参照し
て行なう。いずれの図も製造工程中の主な工程での半導
体装置の様子を、該装置をゲート長方向に沿って切った
断面図（ただし切り口に着目した断面図）により示した
図である。なお、本発明の説明に直接必要がないと思わ
れる工程、例えば素子間分離領域の形成工程やソース・
ドレイン領域の形成工程などの説明は、以下の説明中で
は省略する。

【００１２】先ず、半導体下地としてのシリコン基板３
１上にゲ−ト絶縁膜３３を例えば膜厚３０〜１００ｎｍ
の範囲の好適な膜厚で形成する。さらにこの上にゲート
電極形成用の薄膜を例えば２００〜３００ｎｍの範囲の
好適な膜厚で、さらにシリコン酸化膜を例えば３０〜１
００ｎｍの範囲の好適な膜厚で、さらにシリコン窒化膜
を例えば２０〜８０ｎｍの範囲の好適な膜厚で順次に形
成する。次に、これらゲート電極形成用の薄膜、シリコ
ン酸化膜およびシリコン窒化膜それぞれをゲート電極の
形状に合わせて公知の方法によりパターニングする。こ
れにより、ゲート電極３５、シリコン酸化膜３７（以
下、カバー酸化膜３７ともいう）およびシリコン窒化膜
３９（以下、上面絶縁膜３９、またはカバー窒化膜３９
ともいう）を得る（図１（Ａ））。なお、シリコン酸化
膜により上面絶縁膜を構成する場合があっても良い。ま
た、図１（Ａ）においてＧ₁ 、Ｇ₂ それぞれは、半導体
装置における隣合う２つのゲート電極部分すなわち第１
及び第２のゲート電極の部分に相当する。なお隣合うゲ
ート電極間距離を例えば２００ｎｍとする。

【００１３】上面絶縁膜３９までの形成が済んだ試料の
全面に、次に、側壁膜形成用の薄膜として例えばＣＶＤ
酸化膜４１を形成する（図１（Ｂ））。ただしこのと
き、酸化膜４１の膜厚は、トランジスタの特性を満足す
るような側壁膜が得られる膜厚にする。これに限られな
いが、酸化膜４１の膜厚は８０〜１２０ｎｍの範囲の好
適な膜厚とできる。なお側壁膜４１を他の好適なもの例
えばシリコン窒化膜等で構成しても良い。

【００１４】次に、このＣＶＤ酸化膜４１に対し全面エ
ッチングを行う。この際、ＣＶＤ酸化膜４１が、ゲ−ト
電極３５、カバ−酸化膜３７およびカバー窒化膜３９そ
れぞれの側壁に、サイドウオ−ル状に残るようにこのエ
ッチングを行なう。これにより絶縁性の側壁膜４１ａが
形成出来る（図１（Ｃ））。このときゲ−ト絶縁膜３３
の不要な部分も同時にエッチング除去する。

【００１５】次に、隣り合うゲート電極間のコンタクト
ホール形成予定領域上に、導電性材料、すなわち導電性
を有し然もコンタクトホール形成時に用いるエッチング
手段に対し耐性が高い第２の材料を、後に形成されるコ
ンタクトホールのアスペクト比を所定値以下に軽減でき
る厚さに形成する工程につき、説明する。ここでは第２
の材料をシリコン（Ｓｉ）とし、該第２の材料をレーザ
デポジション法で形成する例を説明する。

【００１６】先ず、側壁膜４１ａの形成が済んだ試料上
にレジスト層（図示せず）を形成する。そしてこのレジ
スト層を選択的に露光し、その後現像することで、コン
タクトホール形成予定領域を露出する開口部４３ａを有
したマスクとしてのレジストパタン４３を形成する（図
２（Ａ））。本発明が対象としている高集積化された半
導体装置の場合は隣り合うゲート電極間の距離が非常に
狭くなる。ゲート電極間の距離が狭い場合でかつレジス
トパタン４３を用いないと、シリコンをデポジションす
るための後の工程においてシリコンは所望の領域以外に
堆積してしまうことが多い。レジストパタン４３はこれ
を防止してコンタクトホール形成予定領域のみにシリコ
ンを選択的に形成させるものとなる。なお、このレジス
トパタン４３の開口部４３ａの大きさは、後に形成する
コンタクトホール形成用のレジストパタン（図３（Ｂ）
に４９を付して示す）のマスク合わせ余裕を考慮する意
味から、広くするのが好ましい。そこで開口部４３ａの
一部がゲート電極３５上に重なるような大きさとするの
が良い。すなわち、開口部４３ａのゲート長方向に沿う
寸法をゲート電極間距離より大きく（もちろん隣接する
開口部を考慮し限度はあるが）するのが良い。このよう
にしても、側壁膜４１ａやカバー酸化膜３７によりゲー
ト電極３５とコンタクトホール内に後に形成される配線
との電気的絶縁は確保できる。

【００１７】次にこの試料全面にシリコン（Ｓｉ）層４
５を例えばレ−ザデポジション法により堆積させる（図
２（Ｂ））。レーザデポジションに関する技術は例えば
文献II（フ゜ロシーテ゛インク゛ス゛ オフ゛ シンホ゜シ゛ウム オン ト゛ライフ゜ロセス(Pr
oceedings of Symposium onDry Process,1993,p.169 ）
に開示されている。レ−ザデポジション法によるＳｉ堆
積とは、簡単に説明すると、試料を減圧容器内に設置
し、デポジション用ガスとしてＳｉＨ₄ を導入しその圧
力が数Ｔｏｒｒ〜数十Ｔｏｒｒになるよう制御し、然
も、デポジションのエネルギ−となるレ−ザを照射しデ
ポを行うものである。この際レジストパタン４３が損傷
を受けない程度にレ−ザのエネルギ−や成膜温度等を調
整する。

【００１８】またデポする膜厚は、後に形成されるコン
タクトホールのアスペクト比を所定値以下に軽減できる
厚さとする。具体的に言えば、最終的に完成されるコン
タクトホールの最上面からシリコン基板面までの高さが
Ｈであるとき（例えば図４中にＨと示した寸法）、従来
方法ではコンタクトホールエッチングに際し高さＨ分の
エッチングをする必要があった。したがってコンタクト
ホールの穴径がｄであるとすると従来方法ではＨ／ｄの
アスペクト比のコンタクトホールを形成していたことに
なる。これに対しこの発明ではコンタクトホール形成予
定領域に予め第２の材料（ここではシリコン層４５）を
形成出来る。ここで後に形成されるコンタクトホールの
アスペクト比を例えば４以下にしたい場合なら、ｈ₁ ／
ｄ＝４よりｈ₁ （図４参照）を求め、そして、Ｓｉ層４
５をＨ−ｈ₁ ＝ｈ₂ で規定される厚さｈ₂ より厚く形成
するのである。また、Ｓｉ層４５の膜厚を、ゲ−ト電極
３５の膜厚にカバ−膜厚３７，３９の各膜厚を足した膜
厚プラス／マイナスα、例えばプラス／マイナス５０ｎ
ｍの範囲程度の膜厚にしても良い。こうしたとしても、
ゲート電極の高さおよび層間絶縁膜の厚さの一般的な値
からみて、上記ｈ₂を満足できる。しかも、ゲート電極
周辺の半導体下地部分の平坦化が図れるという効果も得
られる。

【００１９】次にこのＳｉ層４５に適当な導電性を付与
するために不純物であるリン、又はヒ素（本発明ではｎ
型の場合のみを示すが、ｐ型の場合はそれ相当の不純物
を用いる）イオンをＳｉ層４５にインプラする。なお、
シリコン層４５への導電性の付与はシリコン層４５の堆
積時に同時に行なっても良い。具体的にはｎ型用または
ｐ型用の原料ガスをＳｉＨ₄ と共に用いてレーザデポジ
ション法によりＳｉ層４５を堆積させても良い。

【００２０】次に不要となったレジストパタン４３とレ
ジスト膜上にデポされているＳｉ層とを除去する。レジ
スト膜上にデポされたＳｉ層はレジストを除去すること
でリフトオフ的に除去される（図２（Ｃ））。この工程
が済むとコンタクトホール形成予定領域には導電性を有
したＳｉ層４５が柱状に形成される。

【００２１】次に全面に層間絶縁膜４７、すなわちコン
タクトホールが形成される絶縁膜として、例えばＣＶＤ
酸化膜を形成する（図３（Ａ））。この層間絶縁膜４７
の膜厚は例えば５００〜８００ｎｍ程度とできる。

【００２２】次に、通常のホトリソグラフィ技術によ
り、層間絶縁膜４７上に、コンタクトホール形成のため
のエッチングマスクとなるレジストパタン４９を形成す
る（図３（Ｂ））。このレジストパタン４９の開口寸法
は、先に用いたレジストパタン４３の開口部４３ａ（図
２（Ａ）参照）よりも若干小さくするのが好適である。
こうするとＳｉ層４５上にコンタクトホールが重なり易
くできるからである。

【００２３】次に、層間絶縁膜４７のレジストパタン４
９で覆われていない部分を、Ｓｉ層４５表面が露出され
るまでエッチングする。これにより、Ｓｉ層４５上面を
露出する（一部露出でも良い）コンタクトホール５１
が、層間絶縁膜４７に形成される（図３（Ｃ））。この
エッチング処理の際、ホトリソグラフィ工程での合わせ
ズレ等によりコンタクトホール５１の位置が柱状のＳｉ
層４５に対してもし若干ずれたとしても、第１及び第２
のゲート電極３５をカバー窒化膜３９により覆ってある
ために、エッチング条件を窒化膜に対して選択的に酸化
膜がエッチングされる条件にしておけば、ゲート電極３
５はここでのエッチングから保護される。

【００２４】この後、レジストパタン４９を除去する。
すると、コンタクトホール５１が開口された状態のウエ
ハが得られる（図４）。その後は、Ｓｉ層４５に接続さ
れる配線をコンタクトホール５１を利用して形成する。

【００２５】この発明の方法によれば、導電性を有しか
つコンタクトホール形成時のエッチング手段に対し耐性
の高い材料を、コンタクトホール形成予定領域に予め形
成するので、層間絶縁膜にコンタクトホールを形成する
ためのエッチング時点での、エッチングアスペクト比を
大幅に低減することが出来る。従って従来の高アスペク
ト比コンタクト及びセルフアラインコンタクトエッチン
グ時に問題となっていた、エッチングの難しさが大幅に
低減する。そのため、微細なコンタクトホールを形成す
ることができる。

【００２６】また上述の実施の形態ではコンタクトホー
ル形成予定領域に予め形成する材料としてシリコン（Ｓ
ｉ）を用いている。このため層間絶縁膜にコンタクトホ
ールを形成する際の下地はＳｉになる。シリコンはシリ
コン窒化膜に比べ層間絶縁膜にコンタクトホールを形成
するエッチング手段に対する耐性が高い。したがってそ
の分、プロセスマージンを大幅に広げられるという効果
も得られる。

【００２７】また上述の実施の形態においてはＳｉをレ
ーザデポする際に用いるガスをＳｉＨ₄ ガスとしていた
が、用いるガスはＳｉをデポ形成できるガスであれば他
のガスでも良い。例えばＳｉＣｌ₄ やＳｉＦ₄ 等を用い
てもよい。

【００２８】上述の実施の形態ではコンタクトホール形
成予定領域にシリコンを予め形成する例を説明したが、
シリコンの代わりに他の材料を用いても良い。例えばそ
もそも導電性を有した材料を用いると、上記の例では行
なっていた導電性を付与するためのイオン注入工程が省
略できるので好ましい。ここでは、シリコンの代わりに
タングステンを用いる例を説明する。タングステンを用
いる場合は、デポジション用ガスとして例えばＷＦ₆ を
用いる。デポジョン用ガスを変更すること以外は上述の
実施の形態と同様な手順をとる。

【００２９】タングステンは窒化膜に比べ層間絶縁膜の
エッチング手段に対し耐性を示すので、コンタクトホー
ル形成予定領域に形成する材料をタングステンとした場
合でもエッチングプロセスマージンは大幅に向上すると
いう効果がある。

【００３０】上述の説明ではコンタクトホール形成予定
領域に所定材料を形成する方法としてレーザデポジショ
ン法を用いる例を説明したが、ホトレジストをマスクと
してデポジションが可能な他のプロセスを用いてもよ
い。例えばプラズマデポジションや電解メッキ、無電解
メッキ等の手法でも良い。あるいは光ＣＶＤ法を用いて
も良い。光ＣＶＤの詳細は例えば文献III （フ゜ロシーテ゛インク
゛ス゛ オフ゛ シンホ゜シ゛ウム オン ト゛ライフ゜ロセス(Proceedings of Sympo
sium on Dry Process,1992,p.139 ）に開示されてい
る。

【００３１】またコンタクトホール形成予定領域に予め
形成する材料は、上記の例に限られない。その他の導電
性材料、例えばチタン又はアルミニウム等でも良い。

【００３２】

【発明の効果】上述した説明から明らかなようにこの発
明によれば、半導体下地のコンタクトホール形成予定領
域に、導電性を有し然もコンタクトホール形成時に用い
るエッチング手段に対し耐性が高い材料を、後に形成さ
れるコンタクトホールのアスペクト比を所定値以下に軽
減し得る厚さに形成し、前記材料の形成が済んだ半導体
下地に層間絶縁膜を形成し、そして前記層間絶縁膜のコ
ンタクトホール形成予定部分を、前記材料の表面が露出
するまで除去する。そのため、層間絶縁膜にコンタクト
ホールを形成するためのエッチング時点での、エッチン
グアスペクト比を大幅に低減することが出来る。従って
従来の高アスペクト比コンタクト及びセルフアラインコ
ンタクトエッチング時に問題となっていた、エッチング
の難しさが大幅に低減する。そのため、微細なコンタク
トホールを形成することができる。また、微細かつ高ア
スペクト比のコンタクトホールを有する半導体装置が得
られる。

【図面の簡単な説明】

【図１】この発明の説明に供する製造工程図である。

【図２】この発明の説明に供する図１に続く製造工程図
である。

【図３】この発明の説明に供する図２に続く製造工程図
である。

【図４】この発明の説明に供する図３に続く製造工程図
である。

【図５】従来技術および課題の説明図である。

【符号の説明】

３１：半導体下地（シリコン基板） ３３：ゲート絶縁膜 ３５：ゲート電極 ３７：シリコン酸化膜（カバー酸化膜） ３９：シリコン窒化膜（上面絶縁膜） ４１：側壁膜形成用の薄膜 ４１ａ：絶縁性の側壁膜 ４３：レジストパタン ４３ａ：開口部 ４５：シリコン層（第２の材料） ４７：層間絶縁膜 ４９：レジストパタン ５１：コンタクトホール

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板上に、ゲート酸化膜を介し
   て、絶縁性の側壁および上面絶縁膜を有するゲート電極
   を複数形成する工程と、 該ゲート電極を含む前記半導体基板上を、レジスト層で
   覆う工程と、 該レジスト層に第１の開口部を設け、隣り合う前記ゲー
   ト電極間の前記半導体基板を露出させるとともに、前記
   ゲート電極上の上面絶縁膜の一部を露出させる工程と、 前記隣り合うゲート電極間の前記半導体基板上に、前記
   ゲート電極の上面絶縁膜の一部が覆われるように、第１
   の導電性材料の層を形成する工程と、 前記レジスト層を除去し、前記第１の導電性材料の層を
   露出させる工程と、 露出された前記第１の導電性材料の層を含む前記半導体
   基板上を、絶縁層で覆う工程と、 当該絶縁層に、前記第１の開口部よりも開口寸法の小さ
   い第２の開口部を形成し、前記第１の導電性材料の層の
   一部を露出させる工程と、 前記第２の開口部に、前記第１の導電性材料の層と電気
   的に接続される第２の導電性材料の層を形成する工程と
   を含むことを特徴とする半導体装置の製造方法。
2. 【請求項２】 請求項１に記載の半導体装置の製造方法
   において、前記第１の導電性材料として、前記絶縁層に
   前記第２の開口部を形成する際のエッチング手段に対し
   て耐性の高い材料を用いることを特徴とする半導体装置
   の製造方法。
3. 【請求項３】 請求項１または２に記載の半導体装置の
   製造方法において、前記第１の導電性材料の層を、前記
   第２の開口部のアスペクト比が５以下となるような厚み
   に形成することを特徴とする半導体装置の製造方法。
4. 【請求項４】 請求項１ないし３のいずれか一項に記載
   の半導体装置の製造方法において、前記第１の導電性材
   料の層を、周囲の半導体装置の他の構成部分との間の段
   差の平坦化が図れるような厚みに形成することを特徴と
   する半導体装置の製造方法。
5. 【請求項５】 半導体下地上に配置され、周囲が絶縁膜
   で覆われた第１のゲート電極と、 前記半導体下地上で、前記第１のゲート電極に近接して
   配置され、周囲が絶縁膜で覆われた第２のゲート電極
   と、 前記第１及び第２ゲート電極を含む前記半導体下地上を
   覆うレジスト層に、前記第１及び第２のゲート電極間の
   前記半導体下地ならびに前記第１及び第２のゲート電極
   上の前記絶縁膜の一部を露出させる開口を形成し、該開
   口を有するレジスト層をマスクとして用いて、第１及び
   第２の電極間に該第１及び第２のゲート電極上方の一部
   を覆うように堆積させた導電性材料の層と、 前記第１のゲート電極、第２のゲート電極、及び前記導
   電性材料の層を覆うように設けられ、該導電性材料の層
   の上部の一部が露出するコンタクトホールが設けられた
   層間絶縁膜とを具えており、 前記導電性材料は、前記層間絶縁膜に前記コンタクトホ
   ールを形成する際のエッチング手段に対して耐性が高い
   材料であり、前記コンタクトホールはアスペクト比が５
   以下である ことを特徴とする半導体装置。