JPH10133962A - 外部記録装置を備えたデータ処理装置における転送データ検証方法および装置 - Google Patents
外部記録装置を備えたデータ処理装置における転送データ検証方法および装置Info
- Publication number
- JPH10133962A JPH10133962A JP8291932A JP29193296A JPH10133962A JP H10133962 A JPH10133962 A JP H10133962A JP 8291932 A JP8291932 A JP 8291932A JP 29193296 A JP29193296 A JP 29193296A JP H10133962 A JPH10133962 A JP H10133962A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- external recording
- recording device
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/1607—Details of the supervisory signal
- H04L1/1685—Details of the supervisory signal the supervisory signal being transmitted in response to a specific request, e.g. to a polling signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0092—Error control systems characterised by the topology of the transmission link
- H04L2001/0094—Bus
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【課題】 従来との互換をとりつつ、確実にデータ転送
上の誤りを防止して、ＡＴＡインタフェースを持つデー
タ処理装置の外部記録装置とのデータ転送上のデータ検
証方法および装置を提供する。 【解決手段】 ＡＴＡＩ／Ｆで接続されたデータ処理装
置６と外部記録装置10との間のデータ転送時に、第１の
段階では転送データをシリアルデータとしてデータチェ
ックコードをデータ処理装置側で計算し、第２の段階で
はこの転送データをシリアルデータとしてデータチェッ
クコードを外部記録装置側で計算し、第３の段階ではデ
ータ転送終了時にデータ処理装置側と外部記録装置側と
でそれぞれ計算したデータチェックコードを比較し、第
４の段階では２つのデータチェックコードが一致した時
にデータ転送が正常と判定し、一致しなかった場合には
データ転送が正常でないと判定して、データ転送時の誤
りの発生を防止する。
上の誤りを防止して、ＡＴＡインタフェースを持つデー
タ処理装置の外部記録装置とのデータ転送上のデータ検
証方法および装置を提供する。 【解決手段】 ＡＴＡＩ／Ｆで接続されたデータ処理装
置６と外部記録装置10との間のデータ転送時に、第１の
段階では転送データをシリアルデータとしてデータチェ
ックコードをデータ処理装置側で計算し、第２の段階で
はこの転送データをシリアルデータとしてデータチェッ
クコードを外部記録装置側で計算し、第３の段階ではデ
ータ転送終了時にデータ処理装置側と外部記録装置側と
でそれぞれ計算したデータチェックコードを比較し、第
４の段階では２つのデータチェックコードが一致した時
にデータ転送が正常と判定し、一致しなかった場合には
データ転送が正常でないと判定して、データ転送時の誤
りの発生を防止する。
Description
【０００１】
【発明の属する技術分野】本発明は外部記録装置を備え
たデータ処理装置における転送データ検証方法及び装置
に関し、特に、ハードディスクや光磁気ディスク装置の
ような、ＡＴＡインタフェースを持つデータの外部記録
装置を備えてこれを制御する、コンピュータのようなデ
ータ処理装置において、データ処理装置のメインボード
と外部記録装置との間のデータ転送を検証する方法及び
装置に関する。
たデータ処理装置における転送データ検証方法及び装置
に関し、特に、ハードディスクや光磁気ディスク装置の
ような、ＡＴＡインタフェースを持つデータの外部記録
装置を備えてこれを制御する、コンピュータのようなデ
ータ処理装置において、データ処理装置のメインボード
と外部記録装置との間のデータ転送を検証する方法及び
装置に関する。
【０００２】コンピュータで使用するデータの外部記録
装置とデータ処理装置間のデータ転送は、通常、特定の
転送手順に基づいて行われる。この転送手順としては一
般に、ＳＣＳＩ(Small Computer System Interface) イ
ンタフェース、またはＡＴＡ(Advanced Technology Att
achment)インタフェースが用いられている。ＳＣＳＩイ
ンタフェースは汎用性が高く、使いやすいので、ハード
ディスクに限らず、ＣＤ−ＲＯＭやＭＯ等の補助記憶装
置やイメージスキャナ等の画像入力装置にも広く利用さ
れている。一方、ＡＴＡインタフェースは、ＳＣＳＩイ
ンタフェースに比べてコストが安いので、近年、ハード
ディスク装置への採用が検討されている。
装置とデータ処理装置間のデータ転送は、通常、特定の
転送手順に基づいて行われる。この転送手順としては一
般に、ＳＣＳＩ(Small Computer System Interface) イ
ンタフェース、またはＡＴＡ(Advanced Technology Att
achment)インタフェースが用いられている。ＳＣＳＩイ
ンタフェースは汎用性が高く、使いやすいので、ハード
ディスクに限らず、ＣＤ−ＲＯＭやＭＯ等の補助記憶装
置やイメージスキャナ等の画像入力装置にも広く利用さ
れている。一方、ＡＴＡインタフェースは、ＳＣＳＩイ
ンタフェースに比べてコストが安いので、近年、ハード
ディスク装置への採用が検討されている。
【０００３】ところで、ＡＴＡインタフェースを用いた
外部記録装置を備えたデータ処理装置では、データの転
送において、データの正当性を検証する手段がない。た
とえば、ＳＣＳＩインタフェースにはデータ信号線、制
御信号線に加えてパリティ信号線があるが、ＡＴＡイン
タフェースにはデータ信号線、制御信号線はあるが、デ
ータの正当性を検証する為のパリティ信号線がない。
外部記録装置を備えたデータ処理装置では、データの転
送において、データの正当性を検証する手段がない。た
とえば、ＳＣＳＩインタフェースにはデータ信号線、制
御信号線に加えてパリティ信号線があるが、ＡＴＡイン
タフェースにはデータ信号線、制御信号線はあるが、デ
ータの正当性を検証する為のパリティ信号線がない。
【０００４】この結果、近年のデータ転送の高速化に伴
い、ＡＴＡインタフェースを用いた外部記録装置を備え
たデータ処理装置では、データが正しく転送されないト
ラブルの危険性が高まって来ている。このような状況に
あるにもかかわらず、ＡＴＡインタフェースを用いた外
部記録装置を備えたデータ処理装置においては、データ
転送時の信頼性を高めるための根本的な方法がとられて
おらず、その改善が望まれている。
い、ＡＴＡインタフェースを用いた外部記録装置を備え
たデータ処理装置では、データが正しく転送されないト
ラブルの危険性が高まって来ている。このような状況に
あるにもかかわらず、ＡＴＡインタフェースを用いた外
部記録装置を備えたデータ処理装置においては、データ
転送時の信頼性を高めるための根本的な方法がとられて
おらず、その改善が望まれている。
【０００５】
【従来の技術】ＳＣＳＩインタフェースは、一般に５０
ピンケーブルを使用しており、図２４に示すような構成
の信号線が用いられている。この図の信号線番号１８が
示すＤＢＰがパリティ信号線に対応している。ＳＣＳＩ
インタフェースでは、ＲＥＱ（リクエスト）信号とＡＣ
Ｋ（アクノレッジ）信号のハンドシェイクでデータ転送
が行われる。例えば、図２５にデータ処理装置が外部記
録装置からデータを読み出す場合を示している。データ
の授受は外部記録装置がデータ信号線上にデータ及びパ
リティ値を出力し、その後ＲＥＱ信号をアサートする。
これをデータ処理装置側がＡＣＫ信号をアサートして取
り込む。その後は、外部記録装置はＡＣＫ信号のアサー
トを検出するとＲＥＱ信号をネゲートし、ＡＣＫ信号が
ネゲートされるのを待つ。データ処理装置側ではＲＥＱ
信号のネゲートを検出するとＡＣＫ信号のアサートをや
めてネゲートする。
ピンケーブルを使用しており、図２４に示すような構成
の信号線が用いられている。この図の信号線番号１８が
示すＤＢＰがパリティ信号線に対応している。ＳＣＳＩ
インタフェースでは、ＲＥＱ（リクエスト）信号とＡＣ
Ｋ（アクノレッジ）信号のハンドシェイクでデータ転送
が行われる。例えば、図２５にデータ処理装置が外部記
録装置からデータを読み出す場合を示している。データ
の授受は外部記録装置がデータ信号線上にデータ及びパ
リティ値を出力し、その後ＲＥＱ信号をアサートする。
これをデータ処理装置側がＡＣＫ信号をアサートして取
り込む。その後は、外部記録装置はＡＣＫ信号のアサー
トを検出するとＲＥＱ信号をネゲートし、ＡＣＫ信号が
ネゲートされるのを待つ。データ処理装置側ではＲＥＱ
信号のネゲートを検出するとＡＣＫ信号のアサートをや
めてネゲートする。
【０００６】この手順を繰り返すことにより、外部記録
装置からデータ処理装置へデータが転送される。この
時、データまたはパリティ値のいずれか一つにデータの
誤りが起きると、データを受けとったデータ処理装置側
では、受け取ったデータのパリティチェックを行ってい
るのでこのパリティチェックを行ったタイミングでこの
誤りを検出することが出来る。
装置からデータ処理装置へデータが転送される。この
時、データまたはパリティ値のいずれか一つにデータの
誤りが起きると、データを受けとったデータ処理装置側
では、受け取ったデータのパリティチェックを行ってい
るのでこのパリティチェックを行ったタイミングでこの
誤りを検出することが出来る。
【０００７】次に、図２６にはデータ処理装置から外部
記録装置へデータを送る場合を示している。データの授
受は、外部記録装置がＲＥＱ信号をアサートして、デー
タ処理装置からデータが送られてくるように要求する。
そしてデータ処理装置がデータ信号線上にデータ及びパ
リティ値を出力し、その後ＡＣＫ信号をアサートする。
これを外部記録装置側がＲＥＱ信号をネゲートして取り
込む。その後は、データ処理装置はＲＥＱ信号のネゲー
トを検出するとＡＣＫ信号をネゲートする。
記録装置へデータを送る場合を示している。データの授
受は、外部記録装置がＲＥＱ信号をアサートして、デー
タ処理装置からデータが送られてくるように要求する。
そしてデータ処理装置がデータ信号線上にデータ及びパ
リティ値を出力し、その後ＡＣＫ信号をアサートする。
これを外部記録装置側がＲＥＱ信号をネゲートして取り
込む。その後は、データ処理装置はＲＥＱ信号のネゲー
トを検出するとＡＣＫ信号をネゲートする。
【０００８】この手順を繰り返すことにより、今度はデ
ータ処理装置から外部記録装置へデータが転送される。
この時、データまたはパリティ値のいずれか一つにデー
タの誤りが起きると、データを受けとった外部記録装置
側では、受け取ったデータのパリティチェックを行って
いるのでこのパリティチェックを行ったタイミングでこ
の誤りを検出することが出来る。
ータ処理装置から外部記録装置へデータが転送される。
この時、データまたはパリティ値のいずれか一つにデー
タの誤りが起きると、データを受けとった外部記録装置
側では、受け取ったデータのパリティチェックを行って
いるのでこのパリティチェックを行ったタイミングでこ
の誤りを検出することが出来る。
【０００９】このように、ＳＣＳＩインタフェースでは
データの転送にて誤りがあったことを検出する仕組みが
備わっている。一方、ＡＴＡインタフェースは、４０ピ
ンのケーブルを使用しており、図２７に示す信号線を用
いている。そして、外部記録装置にはタスクファイルレ
ジスタ（Task File Registers)と呼ばれるレジスタがあ
り、データ処理装置がこの外部記録装置のタスクファイ
ルレジスタをアクセスする形でデータの授受が行われ
る。タスクファイルレジスタの構成を図２８(a) に、タ
スクファイルレジスタの一つであるステータスレジスタ
の構成を図２８(b) に示す。
データの転送にて誤りがあったことを検出する仕組みが
備わっている。一方、ＡＴＡインタフェースは、４０ピ
ンのケーブルを使用しており、図２７に示す信号線を用
いている。そして、外部記録装置にはタスクファイルレ
ジスタ（Task File Registers)と呼ばれるレジスタがあ
り、データ処理装置がこの外部記録装置のタスクファイ
ルレジスタをアクセスする形でデータの授受が行われ
る。タスクファイルレジスタの構成を図２８(a) に、タ
スクファイルレジスタの一つであるステータスレジスタ
の構成を図２８(b) に示す。
【００１０】タスクファイルレジスタの信号線ＣＳ１Ｆ
Ｘ−、ＣＳ３ＦＸ−、ＤＡ２、ＤＡ１、ＤＡ０、及びＩ
ＯＷ−（書き込み）とＩＯＲ−（読み出し）の組み合わ
せによって各レジスタが選択され、書き込みまたは読み
出しが行われる。また、ステータスレジスタにおいて、
ＢＳＹはコマンドレジスタに書き込まれるとセットさ
れ、コマンドの処理が終了するとクリアされ、ＤＲＤＹ
は外部記録装置が正常であることを示し、ＤＦは外部記
録装置が書き込み不良状態であることを示し、ＤＲＱは
データ処理装置と外部記録装置との間でデータ転送可能
な状態にあることを示し、ＣＯＲＲは記録媒体上でコレ
クタブルエラーが発生したことを示し、ＥＲＲは外部記
録装置がコマンド実行中にエラーしたことを示すもので
ある。
Ｘ−、ＣＳ３ＦＸ−、ＤＡ２、ＤＡ１、ＤＡ０、及びＩ
ＯＷ−（書き込み）とＩＯＲ−（読み出し）の組み合わ
せによって各レジスタが選択され、書き込みまたは読み
出しが行われる。また、ステータスレジスタにおいて、
ＢＳＹはコマンドレジスタに書き込まれるとセットさ
れ、コマンドの処理が終了するとクリアされ、ＤＲＤＹ
は外部記録装置が正常であることを示し、ＤＦは外部記
録装置が書き込み不良状態であることを示し、ＤＲＱは
データ処理装置と外部記録装置との間でデータ転送可能
な状態にあることを示し、ＣＯＲＲは記録媒体上でコレ
クタブルエラーが発生したことを示し、ＥＲＲは外部記
録装置がコマンド実行中にエラーしたことを示すもので
ある。
【００１１】データの転送方法には、ＤＭＡ(Direct Me
mory Access) 転送とＰＩＯ(Programmed Input/Outpu
t) 転送との二つの方式がある。先ず、ＤＭＡ転送につ
いて説明する。外部記録装置からデータ処理装置へデー
タ転送が行われる場合、図２９に示すように、最初に外
部記録装置がタスクファイルレジスタの一つであるステ
ータスレジスタのＤＲＱビットを“１”にセットする。
そして、ＤＭＡＲＱ−信号をアサートする。これは転送
要求を意味する。データ処理装置は、ＤＭＡＲＱ−信号
のアサートを確認して転送要求を確認すると、ＤＭＡＣ
Ｋ信号をアサートして、このＤＭＡＲＱ−信号とＤＭＡ
ＣＫ信号の両方の信号がアサートされている間に、ＩＯ
Ｒ−信号をアサートする。外部記録装置は、ＩＯＲ−信
号のアサートを検出するとデータ信号線にデータを出力
する。次に、データ処理装置はＩＯＲ−信号をネゲート
すると同時にネゲートタイミングでデータを取り込む。
データ処理装置が要求するデータの転送の取り込みが全
て終わるタイミングで、ＤＭＡＲＱ−信号がネゲートさ
れ、データの取り込みが全て完了するとＤＭＡＣＫー信
号がネゲートされる。
mory Access) 転送とＰＩＯ(Programmed Input/Outpu
t) 転送との二つの方式がある。先ず、ＤＭＡ転送につ
いて説明する。外部記録装置からデータ処理装置へデー
タ転送が行われる場合、図２９に示すように、最初に外
部記録装置がタスクファイルレジスタの一つであるステ
ータスレジスタのＤＲＱビットを“１”にセットする。
そして、ＤＭＡＲＱ−信号をアサートする。これは転送
要求を意味する。データ処理装置は、ＤＭＡＲＱ−信号
のアサートを確認して転送要求を確認すると、ＤＭＡＣ
Ｋ信号をアサートして、このＤＭＡＲＱ−信号とＤＭＡ
ＣＫ信号の両方の信号がアサートされている間に、ＩＯ
Ｒ−信号をアサートする。外部記録装置は、ＩＯＲ−信
号のアサートを検出するとデータ信号線にデータを出力
する。次に、データ処理装置はＩＯＲ−信号をネゲート
すると同時にネゲートタイミングでデータを取り込む。
データ処理装置が要求するデータの転送の取り込みが全
て終わるタイミングで、ＤＭＡＲＱ−信号がネゲートさ
れ、データの取り込みが全て完了するとＤＭＡＣＫー信
号がネゲートされる。
【００１２】次に、データ処理装置から外部記録装置へ
データ転送が行われる場合、最初に外部記録装置がタス
クファイルレジスタの一つであるステータスレジスタの
ＤＲＱビットを“１”にセットする。そして、ＤＭＡＲ
Ｑ−信号をアサートする。これは転送要求を意味する。
データ処理装置は、ＤＭＡＲＱ−信号のアサートを確認
して転送要求を確認すると、ＤＭＡＣＫ信号をアサート
して、このＤＭＡＲＱ−信号とＤＭＡＣＫ信号の両方の
信号がアサートされている間に、データをデータ信号線
上に出力し、ＩＯＷ−信号をアサートする。外部記録装
置は、ＩＯＷ−信号のアサートを検出するとデータ信号
線上のデータを取り込む。データ処理装置が要求するデ
ータの転送の取り込みが全て終わるタイミングで、ＤＭ
ＡＲＱ−信号がネゲートされ、データの取り込みが全て
完了するとＤＭＡＣＫー信号がネゲートされる。
データ転送が行われる場合、最初に外部記録装置がタス
クファイルレジスタの一つであるステータスレジスタの
ＤＲＱビットを“１”にセットする。そして、ＤＭＡＲ
Ｑ−信号をアサートする。これは転送要求を意味する。
データ処理装置は、ＤＭＡＲＱ−信号のアサートを確認
して転送要求を確認すると、ＤＭＡＣＫ信号をアサート
して、このＤＭＡＲＱ−信号とＤＭＡＣＫ信号の両方の
信号がアサートされている間に、データをデータ信号線
上に出力し、ＩＯＷ−信号をアサートする。外部記録装
置は、ＩＯＷ−信号のアサートを検出するとデータ信号
線上のデータを取り込む。データ処理装置が要求するデ
ータの転送の取り込みが全て終わるタイミングで、ＤＭ
ＡＲＱ−信号がネゲートされ、データの取り込みが全て
完了するとＤＭＡＣＫー信号がネゲートされる。
【００１３】次にＰＩＯ転送について図３０を用いて説
明する。データを外部記録装置からデータ処理装置へ転
送する場合、最初に外部記録装置がタスクファイルレジ
スタの一つであるステータスレジスタのＤＲＱビットを
“１”にセットする。これは転送要求を意味する。デー
タ処理装置はこのレジスタを確認して転送要求を確認す
ると、−ＩＯＲ信号をアサートする。外部記録装置はＩ
ＯＲ−信号のアサートを検出するとデータ信号線にデー
タを出力する。次に、データ処理装置はＩＯＲ−信号を
ネゲートすると同時にネゲートタイミングでデータを取
り込む。１セクタまたは複数セクタを単位にした１ブロ
ックという単位毎にこの転送手順が繰り返され、１ブロ
ックの転送完了ごとにＤＲＱビットがリセットされ、再
び次のブロック転送の前にセットされる。
明する。データを外部記録装置からデータ処理装置へ転
送する場合、最初に外部記録装置がタスクファイルレジ
スタの一つであるステータスレジスタのＤＲＱビットを
“１”にセットする。これは転送要求を意味する。デー
タ処理装置はこのレジスタを確認して転送要求を確認す
ると、−ＩＯＲ信号をアサートする。外部記録装置はＩ
ＯＲ−信号のアサートを検出するとデータ信号線にデー
タを出力する。次に、データ処理装置はＩＯＲ−信号を
ネゲートすると同時にネゲートタイミングでデータを取
り込む。１セクタまたは複数セクタを単位にした１ブロ
ックという単位毎にこの転送手順が繰り返され、１ブロ
ックの転送完了ごとにＤＲＱビットがリセットされ、再
び次のブロック転送の前にセットされる。
【００１４】データをデータ処理装置から外部記録装置
へ転送する場合、最初に外部記録装置がタスクファイル
レジスタの一つであるステータスレジスタのＤＲＱビッ
トを“１”にセットする。これは転送要求を意味する。
データ処理装置は、このレジスタを確認して転送要求を
確認すると、データ信号線にデータを出力すると同時に
−ＩＯＷ信号をアサートする。外部記録装置は、−ＩＯ
Ｗ信号のアサートタイミングでデータを取り込む。外部
記録装置からデータ処理装置へのデータ転送の場合と同
様に、１セクタまたは複数セクタを単位にした１ブロッ
クという単位ごとにこの転送手順が繰り返され、１ブロ
ックの転送完了ごとにＤＲＱビットがリセットされ、再
び次のブロック転送の前にセットされる。
へ転送する場合、最初に外部記録装置がタスクファイル
レジスタの一つであるステータスレジスタのＤＲＱビッ
トを“１”にセットする。これは転送要求を意味する。
データ処理装置は、このレジスタを確認して転送要求を
確認すると、データ信号線にデータを出力すると同時に
−ＩＯＷ信号をアサートする。外部記録装置は、−ＩＯ
Ｗ信号のアサートタイミングでデータを取り込む。外部
記録装置からデータ処理装置へのデータ転送の場合と同
様に、１セクタまたは複数セクタを単位にした１ブロッ
クという単位ごとにこの転送手順が繰り返され、１ブロ
ックの転送完了ごとにＤＲＱビットがリセットされ、再
び次のブロック転送の前にセットされる。
【００１５】このＡＴＡインタフェースでのデータ転送
では、パリティ信号線が用いられていないので、転送の
際にデータに誤りが生じても検出することが出来ない。
ところで、近年はデータ転送の高速化に伴い、ＡＴＡイ
ンタフェースでのデータ転送ではデータが正しく転送さ
れないトラブルの危険性が高まって来ている。例えば、
データを読み書きするために使用する−ＩＯＷまたは−
ＩＯＲ信号のリンギングノイズにより、データが損なわ
れることがある。リンギングノイズとは、信号のハイレ
ベルからロウレベルへの切り替えまたはロウレベルから
ハイレベルへの切り替えの時に、信号のレベルが落ちつ
くまで振動する現象をいう。図３１(a) に正常な信号の
変化を示し、図３１(b) にリンギングノイズ発生時の信
号の変化を示す。このリンギングノイズが制御信号で起
きるとデータの誤りを引き起しやすくなる。即ち、−Ｉ
ＯＷ信号のリンギングノイズの影響で外部記録装置側が
二重にストローブを認識する可能性がある。
では、パリティ信号線が用いられていないので、転送の
際にデータに誤りが生じても検出することが出来ない。
ところで、近年はデータ転送の高速化に伴い、ＡＴＡイ
ンタフェースでのデータ転送ではデータが正しく転送さ
れないトラブルの危険性が高まって来ている。例えば、
データを読み書きするために使用する−ＩＯＷまたは−
ＩＯＲ信号のリンギングノイズにより、データが損なわ
れることがある。リンギングノイズとは、信号のハイレ
ベルからロウレベルへの切り替えまたはロウレベルから
ハイレベルへの切り替えの時に、信号のレベルが落ちつ
くまで振動する現象をいう。図３１(a) に正常な信号の
変化を示し、図３１(b) にリンギングノイズ発生時の信
号の変化を示す。このリンギングノイズが制御信号で起
きるとデータの誤りを引き起しやすくなる。即ち、−Ｉ
ＯＷ信号のリンギングノイズの影響で外部記録装置側が
二重にストローブを認識する可能性がある。
【００１６】例えば、図３１(b) において、−ＩＯＷ信
号の跳ね返りを外部記録装置が検出すると、例えば二回
も−ＩＯＷのアサートタイミングを検出してしまう。そ
のために、本来は１ワードのデータを転送するところが
２ワードのデータ転送になる。しかもデータ信号線上の
データを二重に転送してしまう。その結果、外部記録装
置は同じデータを二度に渡って取り込むことになる。
号の跳ね返りを外部記録装置が検出すると、例えば二回
も−ＩＯＷのアサートタイミングを検出してしまう。そ
のために、本来は１ワードのデータを転送するところが
２ワードのデータ転送になる。しかもデータ信号線上の
データを二重に転送してしまう。その結果、外部記録装
置は同じデータを二度に渡って取り込むことになる。
【００１７】逆に、−ＩＯＲ信号のリンギングノイズの
影響では、実際には意味の無い−ＩＯＲを外部記録装置
側で認識する可能性があり、−ＩＯＲ信号の跳ね返りを
外部記録装置が検出すると、例えば二回も−ＩＯＲのア
サートタイミングを検出してしまう。そのために、本来
の１ワードのデータをデータ信号線上に出力した後、直
ちに２ワード目のデータをデータ信号線上に出力する。
この時、データ処理装置からは１ワードの転送要求タイ
ミングで、外部記録装置は２ワード分の転送を実施しよ
うとしてしまう。この結果、実際には、データ処理装置
が１ワード分データを飛ばしてデータ受取りを行うこと
になる。
影響では、実際には意味の無い−ＩＯＲを外部記録装置
側で認識する可能性があり、−ＩＯＲ信号の跳ね返りを
外部記録装置が検出すると、例えば二回も−ＩＯＲのア
サートタイミングを検出してしまう。そのために、本来
の１ワードのデータをデータ信号線上に出力した後、直
ちに２ワード目のデータをデータ信号線上に出力する。
この時、データ処理装置からは１ワードの転送要求タイ
ミングで、外部記録装置は２ワード分の転送を実施しよ
うとしてしまう。この結果、実際には、データ処理装置
が１ワード分データを飛ばしてデータ受取りを行うこと
になる。
【００１８】このようなＡＴＡインタフェース上でのデ
ータの転送間違いを防ぐために、ＡＴＡインタフェース
においてもパリティ信号を設ける等の手段が考えられ
る。
ータの転送間違いを防ぐために、ＡＴＡインタフェース
においてもパリティ信号を設ける等の手段が考えられ
る。
【００１９】
【発明が解決しようとする課題】しかしながら、ＡＴＡ
インタフェース上でのデータの転送間違いを防ぐために
パリティ信号を設けると、物理的に新たな信号線を増や
さなければならず、コストが上昇してＡＴＡインタフェ
ースのメリットが損なわれる。しかも、仮に、ＡＴＡイ
ンタフェースにパリティチェック機能を設けた場合で
も、前述の場合では、データの誤りを検出することがで
きない。その理由は、外部記録装置がデータを二重に取
り込んだ時は、パリティ値も同様に二重に取り込まれて
おり、パリティチェック機能では二重に取り込んだこと
は検出できないからである。また、データを１ワード飛
ばしてデータ処理装置が取り込んだときも同様であり、
パリティ値が１つ飛ばされて取り込まれるために、パリ
ティチェック機能では検出できない。
インタフェース上でのデータの転送間違いを防ぐために
パリティ信号を設けると、物理的に新たな信号線を増や
さなければならず、コストが上昇してＡＴＡインタフェ
ースのメリットが損なわれる。しかも、仮に、ＡＴＡイ
ンタフェースにパリティチェック機能を設けた場合で
も、前述の場合では、データの誤りを検出することがで
きない。その理由は、外部記録装置がデータを二重に取
り込んだ時は、パリティ値も同様に二重に取り込まれて
おり、パリティチェック機能では二重に取り込んだこと
は検出できないからである。また、データを１ワード飛
ばしてデータ処理装置が取り込んだときも同様であり、
パリティ値が１つ飛ばされて取り込まれるために、パリ
ティチェック機能では検出できない。
【００２０】このような二つのケースでは、パリティに
よるデータの正当性のチェックも機能しない。このよう
な状況にあるにもかかわらず、ＡＴＡインタフェースで
のデータ転送時の信頼性を高めるための根本的な方法が
とられていない。そこで本発明の目的は、従来のＡＴＡ
インタフェース仕様との互換をとりつつも、パリティ方
式と同等またはそれよりも確実に、データ転送における
誤りを防止し、データを保証するＡＴＡインタフェース
を持つ外部記録装置を備えたデータ処理装置における転
送データ検証方法および装置を提供することにある。
よるデータの正当性のチェックも機能しない。このよう
な状況にあるにもかかわらず、ＡＴＡインタフェースで
のデータ転送時の信頼性を高めるための根本的な方法が
とられていない。そこで本発明の目的は、従来のＡＴＡ
インタフェース仕様との互換をとりつつも、パリティ方
式と同等またはそれよりも確実に、データ転送における
誤りを防止し、データを保証するＡＴＡインタフェース
を持つ外部記録装置を備えたデータ処理装置における転
送データ検証方法および装置を提供することにある。
【００２１】
【課題を解決するための手段】前記目的を達成する本発
明の外部記録装置を備えたデータ処理装置における転送
データ検証方法は、マイクロプロセッサを搭載するメイ
ンボードとデータを格納する外部記録装置を内蔵し、こ
のメインボードと外部記録装置との間のデータ転送が特
定のインタフェースを介して行われるデータ処理装置に
おける転送されたデータの検証方法であって、データ処
理装置と外部記録装置との間でデータ転送が行われる際
に、この転送データをシリアルデータと見なして、１バ
イト幅のデータチェックコードを、データ処理装置側で
所定の計算式によって計算する第１の段階と、データ処
理装置と外部記録装置との間でデータ転送が行われる際
に、この転送データをシリアルデータと見なして、１バ
イト幅のデータチェックコードを、データ処理装置側と
同じ所定の計算式によって外部記録装置側で計算する第
２の段階と、データ転送が全て終了した後に、データ処
理装置側で計算されたデータチェックコードと、外部記
録装置側で計算されたデータチェックコードとを比較す
る第３の段階と、これら２つのデータチェックコードが
一致した場合に、データ転送が誤りなく行われたと判定
し、一致しなかった場合にはデータ転送が正常に行われ
なかったと判定する第４の段階とを備えることを特徴と
している。
明の外部記録装置を備えたデータ処理装置における転送
データ検証方法は、マイクロプロセッサを搭載するメイ
ンボードとデータを格納する外部記録装置を内蔵し、こ
のメインボードと外部記録装置との間のデータ転送が特
定のインタフェースを介して行われるデータ処理装置に
おける転送されたデータの検証方法であって、データ処
理装置と外部記録装置との間でデータ転送が行われる際
に、この転送データをシリアルデータと見なして、１バ
イト幅のデータチェックコードを、データ処理装置側で
所定の計算式によって計算する第１の段階と、データ処
理装置と外部記録装置との間でデータ転送が行われる際
に、この転送データをシリアルデータと見なして、１バ
イト幅のデータチェックコードを、データ処理装置側と
同じ所定の計算式によって外部記録装置側で計算する第
２の段階と、データ転送が全て終了した後に、データ処
理装置側で計算されたデータチェックコードと、外部記
録装置側で計算されたデータチェックコードとを比較す
る第３の段階と、これら２つのデータチェックコードが
一致した場合に、データ転送が誤りなく行われたと判定
し、一致しなかった場合にはデータ転送が正常に行われ
なかったと判定する第４の段階とを備えることを特徴と
している。
【００２２】また、前記目的を達成する本発明の外部記
録装置を備えたデータ処理装置における転送データ検証
装置は、マイクロプロセッサを搭載するメインボードと
データを格納する外部記録装置を内蔵し、このメインボ
ードと外部記録装置との間のデータ転送が特定のインタ
フェースを介して行われるデータ処理装置における転送
されたデータの検証装置であって、データ処理装置と外
部記録装置との間でデータ転送が行われる際に、この転
送データをシリアルデータと見なして、１バイト幅のデ
ータチェックコードを、前記データ処理装置側で所定の
計算式によって計算する第１の手段と、データ処理装置
と外部記録装置との間でデータ転送が行われる際に、こ
の転送データをシリアルデータと見なして、１バイト幅
のデータチェックコードを、データ処理装置側と同じ所
定の計算式によって外部記録装置側で計算する第２の手
段と、データ転送が全て終了した後に、データ処理装置
側で計算されたデータチェックコードと、外部記録装置
側で計算されたデータチェックコードとを比較する第３
の手段と、２つのデータチェックコードが一致した場合
に、データ転送が誤りなく行われたと判定し、一致しな
かった場合にはデータ転送が正常に行われなかったと判
定する第４の手段とを備えることを特徴としている。
録装置を備えたデータ処理装置における転送データ検証
装置は、マイクロプロセッサを搭載するメインボードと
データを格納する外部記録装置を内蔵し、このメインボ
ードと外部記録装置との間のデータ転送が特定のインタ
フェースを介して行われるデータ処理装置における転送
されたデータの検証装置であって、データ処理装置と外
部記録装置との間でデータ転送が行われる際に、この転
送データをシリアルデータと見なして、１バイト幅のデ
ータチェックコードを、前記データ処理装置側で所定の
計算式によって計算する第１の手段と、データ処理装置
と外部記録装置との間でデータ転送が行われる際に、こ
の転送データをシリアルデータと見なして、１バイト幅
のデータチェックコードを、データ処理装置側と同じ所
定の計算式によって外部記録装置側で計算する第２の手
段と、データ転送が全て終了した後に、データ処理装置
側で計算されたデータチェックコードと、外部記録装置
側で計算されたデータチェックコードとを比較する第３
の手段と、２つのデータチェックコードが一致した場合
に、データ転送が誤りなく行われたと判定し、一致しな
かった場合にはデータ転送が正常に行われなかったと判
定する第４の手段とを備えることを特徴としている。
【００２３】本発明の外部記録装置を備えたデータ処理
装置における転送データ検証方法及び装置によれば、従
来の特定のインタフェースを持つデータ処理装置との互
換をとりつつ、パリティ方式と同等、又はそれよりも確
実に、データ転送における誤りを防止し、データを保証
することができる。
装置における転送データ検証方法及び装置によれば、従
来の特定のインタフェースを持つデータ処理装置との互
換をとりつつ、パリティ方式と同等、又はそれよりも確
実に、データ転送における誤りを防止し、データを保証
することができる。
【００２４】
【発明の実施の形態】以下添付図面を用いて本発明の実
施形態を具体的な実施例に基づいて詳細に説明する。図
１(a) は本発明のＡＴＡインタフェースを持つ外部記録
装置を備えたデータ処理装置の構成の一例であるデスク
トップタイプのパーソナルコンピュータ１を示すもので
ある。この実施例のコンピュータ１は、コンピュータ本
体２の上にＣＲＴディスプレイ３が載せられており、コ
ンピュータ本体２にはキーボード４とマウス５が入力装
置として接続されている。また、コンピュータ本体２の
前面にはフレキシブルディスクの挿入口２ＡとＣＤ−Ｒ
ＯＭの挿入口２Ｂが設けられている。
施形態を具体的な実施例に基づいて詳細に説明する。図
１(a) は本発明のＡＴＡインタフェースを持つ外部記録
装置を備えたデータ処理装置の構成の一例であるデスク
トップタイプのパーソナルコンピュータ１を示すもので
ある。この実施例のコンピュータ１は、コンピュータ本
体２の上にＣＲＴディスプレイ３が載せられており、コ
ンピュータ本体２にはキーボード４とマウス５が入力装
置として接続されている。また、コンピュータ本体２の
前面にはフレキシブルディスクの挿入口２ＡとＣＤ−Ｒ
ＯＭの挿入口２Ｂが設けられている。
【００２５】図１(b) は図１(a) のコンピュータ本体２
の内部構成を示すものである。コンピュータ本体２の内
部には、コンピュータ１の制御を行う制御回路が実装さ
れたメインボード６、データの外部記録装置としてのフ
レキシブルディスク（ＦＤ）ユニット７とハードディス
ク（ＨＤ）ユニット１０、及び電源回路８が設けられて
いる。そして、メインボード６とハードディスクユニッ
ト１０とはＡＴＡインタフェースケーブル９で接続され
ている。なお、フレキシブルディスクユニット７につい
てはこの実施例では説明しないので、メインボード６と
フレキシブルディスクユニット７との接続は図示を省略
してある。
の内部構成を示すものである。コンピュータ本体２の内
部には、コンピュータ１の制御を行う制御回路が実装さ
れたメインボード６、データの外部記録装置としてのフ
レキシブルディスク（ＦＤ）ユニット７とハードディス
ク（ＨＤ）ユニット１０、及び電源回路８が設けられて
いる。そして、メインボード６とハードディスクユニッ
ト１０とはＡＴＡインタフェースケーブル９で接続され
ている。なお、フレキシブルディスクユニット７につい
てはこの実施例では説明しないので、メインボード６と
フレキシブルディスクユニット７との接続は図示を省略
してある。
【００２６】図２(a) は図１(b) に示したＡＴＡインタ
フェースケーブル９で接続されたメインボード６とハー
ドディスクユニット１０とを取り出して示すものであ
り、図２(b) は図２(a) のハードディスクユニット１０
を裏面側から見たものである。メインボード６の上には
ＭＰＵ６Ａやその他の回路部品６Ｂが実装されており、
ＡＴＡインタフェースケーブル９でハードディスクユニ
ット１０に接続され、電源ケーブル６Ｃで電源に接続さ
れている。また、ハードディスクユニット１０の裏面側
には回路基板１０Ａがあり、この回路基板１０Ａ上にＭ
ＰＵ１１やＡＴＡインタフェース制御回路１２やその他
の回路部品１０Ｂ等が実装されている。これらの部品は
ＬＳＩの形で実装されている。１０Ｃはハードディスク
ユニット１０の電源ケーブルである。
フェースケーブル９で接続されたメインボード６とハー
ドディスクユニット１０とを取り出して示すものであ
り、図２(b) は図２(a) のハードディスクユニット１０
を裏面側から見たものである。メインボード６の上には
ＭＰＵ６Ａやその他の回路部品６Ｂが実装されており、
ＡＴＡインタフェースケーブル９でハードディスクユニ
ット１０に接続され、電源ケーブル６Ｃで電源に接続さ
れている。また、ハードディスクユニット１０の裏面側
には回路基板１０Ａがあり、この回路基板１０Ａ上にＭ
ＰＵ１１やＡＴＡインタフェース制御回路１２やその他
の回路部品１０Ｂ等が実装されている。これらの部品は
ＬＳＩの形で実装されている。１０Ｃはハードディスク
ユニット１０の電源ケーブルである。
【００２７】図３は、図１に示されるコンピュータ本体
２の内部において、ＡＴＡインタフェースケーブルで結
ばれるメインボード６とハードディスクユニット１０の
内部の回路構成を示すものである。メインボード６側に
は図２(a) で説明したＭＰＵ６Ａの他に、メモリ６１、
及びＡＴＡインタフェース制御回路６２があり、相互に
バス６３で接続されている。ＭＰＵ６Ａとメモリ６１と
の間のバス６３には制御信号が流れ、ＭＰＵ６ＡとＡＴ
Ａインタフェース制御回路６２との間のバス６３にはク
リア信号や後述するデータチェックコード等が流れる。
また、メモリ６１とＡＴＡインタフェース制御回路６２
との間のバス６３には、送信データ、受信データが流れ
る。そして、ＡＴＡインタフェース制御回路６２がＡＴ
Ａインタフェースケーブル９を介してハードディスク１
０とデータの遣り取りを行う。
２の内部において、ＡＴＡインタフェースケーブルで結
ばれるメインボード６とハードディスクユニット１０の
内部の回路構成を示すものである。メインボード６側に
は図２(a) で説明したＭＰＵ６Ａの他に、メモリ６１、
及びＡＴＡインタフェース制御回路６２があり、相互に
バス６３で接続されている。ＭＰＵ６Ａとメモリ６１と
の間のバス６３には制御信号が流れ、ＭＰＵ６ＡとＡＴ
Ａインタフェース制御回路６２との間のバス６３にはク
リア信号や後述するデータチェックコード等が流れる。
また、メモリ６１とＡＴＡインタフェース制御回路６２
との間のバス６３には、送信データ、受信データが流れ
る。そして、ＡＴＡインタフェース制御回路６２がＡＴ
Ａインタフェースケーブル９を介してハードディスク１
０とデータの遣り取りを行う。
【００２８】一方、ハードディスクユニット１０の内部
には、前述のＭＰＵ１１、ＡＴＡインタフェース制御回
路１２の他に、メモリ１３、データバッファ１４を制御
するデータバッファ制御回路１５、フォーマッタ回路１
６、これらの回路を相互に連絡するバス１７、およびハ
ードディスク１９にヘッドＨを通じてデータを書き込ん
だり、ハードディスク１９からヘッドＨによってデータ
を読み出したりするヘッドＩＣ１８等がある。
には、前述のＭＰＵ１１、ＡＴＡインタフェース制御回
路１２の他に、メモリ１３、データバッファ１４を制御
するデータバッファ制御回路１５、フォーマッタ回路１
６、これらの回路を相互に連絡するバス１７、およびハ
ードディスク１９にヘッドＨを通じてデータを書き込ん
だり、ハードディスク１９からヘッドＨによってデータ
を読み出したりするヘッドＩＣ１８等がある。
【００２９】また、ＡＴＡインタフェース制御回路１２
の中にはタスクファイル１２Ａがあり、このタスクファ
イル１２Ａの詳細を図４に示す。タスクファイル１２Ａ
の中には、ステータスレジスタ、エラーレジスタ、コマ
ンドレジスタや、フィーチャーズレジスタ等がある。図
５は図３で説明したメインボード６（以後データ処理装
置６と記す）側とハードディスクユニット１０（以後外
部記録装置１０と記す）側のＡＴＡインタフェース制御
回路１２，６２の中の回路構成およびこの回路を流れる
信号を示すものである。外部記録装置１０側のＡＴＡイ
ンタフェース制御回路１２の中には、ＡＴＡインタフェ
ースケーブル９に接続するデータ入出力回路２１、デー
タセレクタ２２、およびデータチェックコード生成回路
２３がある。データ処理装置６側のＡＴＡインタフェー
ス制御回路６２の中には、同じようにＡＴＡインタフェ
ースケーブル９に接続するデータ入出力回路７１、デー
タセレクタ７２、およびデータチェックコード生成回路
７３がある。
の中にはタスクファイル１２Ａがあり、このタスクファ
イル１２Ａの詳細を図４に示す。タスクファイル１２Ａ
の中には、ステータスレジスタ、エラーレジスタ、コマ
ンドレジスタや、フィーチャーズレジスタ等がある。図
５は図３で説明したメインボード６（以後データ処理装
置６と記す）側とハードディスクユニット１０（以後外
部記録装置１０と記す）側のＡＴＡインタフェース制御
回路１２，６２の中の回路構成およびこの回路を流れる
信号を示すものである。外部記録装置１０側のＡＴＡイ
ンタフェース制御回路１２の中には、ＡＴＡインタフェ
ースケーブル９に接続するデータ入出力回路２１、デー
タセレクタ２２、およびデータチェックコード生成回路
２３がある。データ処理装置６側のＡＴＡインタフェー
ス制御回路６２の中には、同じようにＡＴＡインタフェ
ースケーブル９に接続するデータ入出力回路７１、デー
タセレクタ７２、およびデータチェックコード生成回路
７３がある。
【００３０】これに対して、従来のデータ処理装置で
は、図６に示すように、メインボード６側とハードディ
スク１０側のＡＴＡインタフェース制御回路１２，６２
の中には、データ入出力回路２１，７１のみしか設けら
れていなかった。図５において、データ入出力制御回路
２１，７１は、非同期な動作をするＡＴＡインタフェー
ス９上のデータ転送と、データ処理装置６の内部、又は
外部記録装置１０の内部の同期回路とのデータの受渡し
を行う回路であり、図６に示すように、従来から使用さ
れている回路である。
は、図６に示すように、メインボード６側とハードディ
スク１０側のＡＴＡインタフェース制御回路１２，６２
の中には、データ入出力回路２１，７１のみしか設けら
れていなかった。図５において、データ入出力制御回路
２１，７１は、非同期な動作をするＡＴＡインタフェー
ス９上のデータ転送と、データ処理装置６の内部、又は
外部記録装置１０の内部の同期回路とのデータの受渡し
を行う回路であり、図６に示すように、従来から使用さ
れている回路である。
【００３１】データ入出力制御回路７１への入力信号、
またはデータ入出力制御回路２１からの出力信号である
データ入出力許可信号は、ＡＴＡインタフェース９上で
の書き込みまたは、読み出しがデータ転送を示す場合に
アサートされる信号である。データ処理装置６がデータ
を装置内部に取り込む場合には、データ入出力許可信号
がこのデータが受信データであることを示し、データ処
理装置６からデータを送る場合には、データ入出力許可
信号がによってデータをＡＴＡインタフェース９上に送
出するタイミングを決定する。外部記録装置１０は、こ
のデータ入出力許可信号に合わせてデータをデータ処理
装置６に転送したり、データ処理装置６から受け取った
りする。これはデータ制御信号であるＩＯＷ−、ＩＯＲ
−が常にデータ処理装置６が制御する信号であるからで
ある。データ方向セレクト信号はデータの入出力方向を
決定する信号である。また、送信データ信号線は外部記
録装置１０とデータ処理装置６の内部からデータを、Ａ
ＴＡインタフェース９上へ送り出す場合にデータが送ら
れる信号線であり、受信データ信号線は逆に、外部記録
装置１０とデータ処理装置６にＡＴＡインタフェース９
から取り込んだデータが送られる信号線である。これら
の信号及び信号線は図６に示した従来の回路においても
使用されているものであり、これらの信号及び信号線の
機能は従来と同じである。
またはデータ入出力制御回路２１からの出力信号である
データ入出力許可信号は、ＡＴＡインタフェース９上で
の書き込みまたは、読み出しがデータ転送を示す場合に
アサートされる信号である。データ処理装置６がデータ
を装置内部に取り込む場合には、データ入出力許可信号
がこのデータが受信データであることを示し、データ処
理装置６からデータを送る場合には、データ入出力許可
信号がによってデータをＡＴＡインタフェース９上に送
出するタイミングを決定する。外部記録装置１０は、こ
のデータ入出力許可信号に合わせてデータをデータ処理
装置６に転送したり、データ処理装置６から受け取った
りする。これはデータ制御信号であるＩＯＷ−、ＩＯＲ
−が常にデータ処理装置６が制御する信号であるからで
ある。データ方向セレクト信号はデータの入出力方向を
決定する信号である。また、送信データ信号線は外部記
録装置１０とデータ処理装置６の内部からデータを、Ａ
ＴＡインタフェース９上へ送り出す場合にデータが送ら
れる信号線であり、受信データ信号線は逆に、外部記録
装置１０とデータ処理装置６にＡＴＡインタフェース９
から取り込んだデータが送られる信号線である。これら
の信号及び信号線は図６に示した従来の回路においても
使用されているものであり、これらの信号及び信号線の
機能は従来と同じである。
【００３２】次に、本発明において新たに付け加えた回
路及び信号について説明する。データセレクタ２２，７
２は、データをデータチェックコード生成回路２３，７
３へ渡すためのセレクタ部であり、データ方向セレクト
信号が入力されている。データセレクタ２２，７２は、
データ方向セレクト信号が示す入出力方向により、送信
データ信号線及び受信データ信号線のどちらか一方の信
号線上のデータを、データチェックコードを生成するデ
ータチェックコード生成回路２３，７３に渡すか選択す
る。データ方向セレクト信号が出力方向を示す場合には
送信データ信号線上のデータ、入力方向を示す場合には
受信データ信号線上のデータがデータチェックコード生
成回路２３，７３へ渡される。クリア信号はデータチェ
ックコード生成回路２３，７３を初期化する信号であ
り、ＡＴＡインタフェース９のコマンド発行時、または
データ転送開始前、あるいはデータブロックの転送終了
毎にアサートされる信号である。このクリア信号がアサ
ートされると、データチェックコード生成回路２３，７
３は初期化され、クリア信号のネゲートから再び動作を
開始する。データチェックコード出力線はデータチェッ
クコード生成回路２３，７３からの出力を示し、データ
チェックコードがこの信号線を用いて、ＭＰＵ６Ａ，１
１により読み取られる。
路及び信号について説明する。データセレクタ２２，７
２は、データをデータチェックコード生成回路２３，７
３へ渡すためのセレクタ部であり、データ方向セレクト
信号が入力されている。データセレクタ２２，７２は、
データ方向セレクト信号が示す入出力方向により、送信
データ信号線及び受信データ信号線のどちらか一方の信
号線上のデータを、データチェックコードを生成するデ
ータチェックコード生成回路２３，７３に渡すか選択す
る。データ方向セレクト信号が出力方向を示す場合には
送信データ信号線上のデータ、入力方向を示す場合には
受信データ信号線上のデータがデータチェックコード生
成回路２３，７３へ渡される。クリア信号はデータチェ
ックコード生成回路２３，７３を初期化する信号であ
り、ＡＴＡインタフェース９のコマンド発行時、または
データ転送開始前、あるいはデータブロックの転送終了
毎にアサートされる信号である。このクリア信号がアサ
ートされると、データチェックコード生成回路２３，７
３は初期化され、クリア信号のネゲートから再び動作を
開始する。データチェックコード出力線はデータチェッ
クコード生成回路２３，７３からの出力を示し、データ
チェックコードがこの信号線を用いて、ＭＰＵ６Ａ，１
１により読み取られる。
【００３３】図５に示す回路構成によれば、データ処理
装置６と外部記録装置１０との間でデータ転送を行う時
に同一のデータチェックコードを生成し、図３で説明し
たＭＰＵ６ＡまたはＭＰＵ１１でこれを読み取ることが
できる。このように、本発明では、データ転送時にはデ
ータ処理装置６と外部記録装置１０との間で同一方式の
データチェックコードを授受することにより、データ処
理装置６または外部記録装置１０側で、データチェック
コードを使用して受信データの正当性を保証することが
できる。また、このデータチェックコードの授受を行う
か否かは、新たなコマンドまたは新たなパラメータによ
って、データ処理装置６が外部記録装置１０に指示する
ことができる。
装置６と外部記録装置１０との間でデータ転送を行う時
に同一のデータチェックコードを生成し、図３で説明し
たＭＰＵ６ＡまたはＭＰＵ１１でこれを読み取ることが
できる。このように、本発明では、データ転送時にはデ
ータ処理装置６と外部記録装置１０との間で同一方式の
データチェックコードを授受することにより、データ処
理装置６または外部記録装置１０側で、データチェック
コードを使用して受信データの正当性を保証することが
できる。また、このデータチェックコードの授受を行う
か否かは、新たなコマンドまたは新たなパラメータによ
って、データ処理装置６が外部記録装置１０に指示する
ことができる。
【００３４】ここで、本発明におけるデータチェックコ
ードとコマンドについて説明する。例えば、データ処理
装置６から外部記録装置１０の動作方法を規定するコマ
ンドとして、セットフィーチャーズコマンド(SET FEATU
RES COMMAND)というコマンドが既にある。このコマンド
は、コマンドコードが「ＥＦ」で定義されるコマンドで
あり、タスクファイルレジスタのシリンダハイ(CYLINDE
R HIGH) 、シリンダロウ(CYLINDER LOW)、セクタナンバ
ー(SECTOR NUMBER) 、セクタカウント(SECTORCOUNT)、
フィーチャーズ(FEATURES)、ドライブヘッド(DRIVE HEA
D)の各レジスタに指定した値に応じて、外部記録装置１
０の動作方法を規定している。例えば、データのキャッ
シュ機能の許可禁止の指示、リトライ動作の許可禁止、
転送サイクルスピードの設定などを行うことができる。
ここに、新たにセットフィーチャーズコマンドのパラメ
ータとして、フィーチャーズレジスタに新しいパラメー
タ値を、現在は未定義である値を利用して、０ｘＤＤ
（１６進表記）のように定義し、このパラメータを設定
したセットフィーチャーズコマンドで、外部記録装置１
０に対して本発明の機能を有効にした動作をするように
指示したり、０ｘＤＥ（１６進表記）と設定したセット
フィーチャーズコマンドで、外部記録装置１０に対して
本発明の機能を無効にした動作をするように指示したり
する方法などがある。
ードとコマンドについて説明する。例えば、データ処理
装置６から外部記録装置１０の動作方法を規定するコマ
ンドとして、セットフィーチャーズコマンド(SET FEATU
RES COMMAND)というコマンドが既にある。このコマンド
は、コマンドコードが「ＥＦ」で定義されるコマンドで
あり、タスクファイルレジスタのシリンダハイ(CYLINDE
R HIGH) 、シリンダロウ(CYLINDER LOW)、セクタナンバ
ー(SECTOR NUMBER) 、セクタカウント(SECTORCOUNT)、
フィーチャーズ(FEATURES)、ドライブヘッド(DRIVE HEA
D)の各レジスタに指定した値に応じて、外部記録装置１
０の動作方法を規定している。例えば、データのキャッ
シュ機能の許可禁止の指示、リトライ動作の許可禁止、
転送サイクルスピードの設定などを行うことができる。
ここに、新たにセットフィーチャーズコマンドのパラメ
ータとして、フィーチャーズレジスタに新しいパラメー
タ値を、現在は未定義である値を利用して、０ｘＤＤ
（１６進表記）のように定義し、このパラメータを設定
したセットフィーチャーズコマンドで、外部記録装置１
０に対して本発明の機能を有効にした動作をするように
指示したり、０ｘＤＥ（１６進表記）と設定したセット
フィーチャーズコマンドで、外部記録装置１０に対して
本発明の機能を無効にした動作をするように指示したり
する方法などがある。
【００３５】また、設定が有効か否かあるいは外部記録
装置１０が本発明が示す機能をサポートするのか否かを
コマンドによって知ることもできる。例えば、アイデン
ティファイコマンド(IDENTIFY COMMAND)というコマンド
が従来からあるが、このコマンドにより、外部記録装置
１０からデータ処理装置６へアイデンティファイ情報と
称される５１２バイトのデータが送られる。このアイデ
ンティファイ情報は、外部記録装置１０が持つデータ記
録容量、サポートしている転送方法など外部記録装置１
０のもつ特徴をデータ処理装置６に対して知らせる情報
であり、この情報に基づいて、データ処理装置６は外部
記録装置１０へセットフィーチャーズコマンドを発行し
て転送方法を指示したりしている。
装置１０が本発明が示す機能をサポートするのか否かを
コマンドによって知ることもできる。例えば、アイデン
ティファイコマンド(IDENTIFY COMMAND)というコマンド
が従来からあるが、このコマンドにより、外部記録装置
１０からデータ処理装置６へアイデンティファイ情報と
称される５１２バイトのデータが送られる。このアイデ
ンティファイ情報は、外部記録装置１０が持つデータ記
録容量、サポートしている転送方法など外部記録装置１
０のもつ特徴をデータ処理装置６に対して知らせる情報
であり、この情報に基づいて、データ処理装置６は外部
記録装置１０へセットフィーチャーズコマンドを発行し
て転送方法を指示したりしている。
【００３６】このアイデンティファイ情報のなかに、現
在未定義になっている箇所があり、この箇所を利用す
る。例えば、アイデンティファイ情報のワード０ｘ７１
（１６進表記）番地が現在未定義になっているので、こ
こを利用したとする。そして、ここに「００」という値
が記されていれば、この外部記録装置１０は、データチ
ェックコードによるデータ検証機能を保持していないも
のとし、「０１」と記されていれば、この外部記録装置
１０は、データチェックコードによるデータ検証機能を
保有しているものとする。このように、０ｘ７１番地に
は、外部記録装置１０が本発明の機能をサポートするか
否かを示すものとする。
在未定義になっている箇所があり、この箇所を利用す
る。例えば、アイデンティファイ情報のワード０ｘ７１
（１６進表記）番地が現在未定義になっているので、こ
こを利用したとする。そして、ここに「００」という値
が記されていれば、この外部記録装置１０は、データチ
ェックコードによるデータ検証機能を保持していないも
のとし、「０１」と記されていれば、この外部記録装置
１０は、データチェックコードによるデータ検証機能を
保有しているものとする。このように、０ｘ７１番地に
は、外部記録装置１０が本発明の機能をサポートするか
否かを示すものとする。
【００３７】さらに、アイデンティファイ情報のワード
０ｘ７２番地も未定義であるが、ここに「００」と記さ
れていれば、外部記録装置１０はデータチェック機能を
使用せずに動作している状態を示すものとし、「０１」
と記されていれば、セットフィーチャーズコマンドで指
定したデータチェック機能を用いて動作している状態を
示すものとする。このように、０ｘ７２番地には、外部
記録装置１０が本発明の機能をサポートするか否かを示
すものとする。
０ｘ７２番地も未定義であるが、ここに「００」と記さ
れていれば、外部記録装置１０はデータチェック機能を
使用せずに動作している状態を示すものとし、「０１」
と記されていれば、セットフィーチャーズコマンドで指
定したデータチェック機能を用いて動作している状態を
示すものとする。このように、０ｘ７２番地には、外部
記録装置１０が本発明の機能をサポートするか否かを示
すものとする。
【００３８】以上のように、セットフィーチャーズ、ア
イデンティファイの各コマンドを用いて、外部記録装置
１０の動作方法を指定したり、あるいは外部記録装置１
０がデータチェックコードによるチェック機能を保有し
ているか、データチェックコードによるチェック機能が
動作中かをデータ処理装置６側で識別できる。ところ
で、ここで言うデータチェックコードとは、データの転
送にて誤りが発生したか否かを確認するコードであり、
本発明では、各転送データ毎にパリティを生成して、そ
のパリティ値をＣＲＣ計算回路に入力してＣＲＣデータ
を生成する方式、あるいは、単に各転送データをシリア
ルデータとみなして計算したＣＲＣデータ、あるいは各
転送データを１バイトサイズまたは２バイトサイズ毎に
加算して得られるチェックサム値を使用する方式のいず
れかを用いる。以下の記述は、どの方式に対しても適用
出来るので、特に、特定のデータチェックコードに関す
る記述以外では、データチェックコードという呼称を用
いることとする。
イデンティファイの各コマンドを用いて、外部記録装置
１０の動作方法を指定したり、あるいは外部記録装置１
０がデータチェックコードによるチェック機能を保有し
ているか、データチェックコードによるチェック機能が
動作中かをデータ処理装置６側で識別できる。ところ
で、ここで言うデータチェックコードとは、データの転
送にて誤りが発生したか否かを確認するコードであり、
本発明では、各転送データ毎にパリティを生成して、そ
のパリティ値をＣＲＣ計算回路に入力してＣＲＣデータ
を生成する方式、あるいは、単に各転送データをシリア
ルデータとみなして計算したＣＲＣデータ、あるいは各
転送データを１バイトサイズまたは２バイトサイズ毎に
加算して得られるチェックサム値を使用する方式のいず
れかを用いる。以下の記述は、どの方式に対しても適用
出来るので、特に、特定のデータチェックコードに関す
る記述以外では、データチェックコードという呼称を用
いることとする。
【００３９】例えば、本発明を書き込みＤＭＡコマンド
に適用する場合を考える。図７はＤＭＡコマンドでのデ
ータ転送シーケンスを示したものであるが、ここでは、
書き込みＤＭＡコマンドを用いて説明する。図７(a)
は、図３に示したデータ処理装置６の動作の要点を示
す。○はデータ処理装置６からの書き込みＤＭＡコマン
ド発行タイミングを示し、□□□□□□は、データ転送
中であることを示す。最後の△は、コマンド終了時に行
われるデータ処理装置６からのステータス読み出しであ
る。図７(b) はステータスレジスタのＢＵＳＹビットを
示す。(c) はステータスレジスタのＤＲＱビットを示
す。データ処理装置６がコマンドを発行すると、図５に
示したデータ処理装置６および外部記録装置１０のデー
タチェックコード生成回路２３，７３が、クリア信号に
よって初期化される。その後、データ転送が開始され、
データ処理装置６および外部記録装置１０のそれぞれの
データチェックコード生成回路２３，７３が計算を開始
する。転送終了後、外部記録装置１０に転送されたデー
タは、図３に示したハードディスク（記録媒体）１９に
書き込まれる。書き込み終了後、外部記録装置１０はデ
ータ処理装置６に対してコマンドの実行結果を通知する
が、書き込みが正常に終わった場合には、外部記録装置
１０は、外部記録装置１０側のデータチェックコード生
成回路２３が計算した値をエラーレジスタに設定して、
データ処理装置６にステータスを通知する。データ処理
装置６は、外部記録装置１０のステータスを読み、正常
を示す場合には、さらにエラーレジスタを読み出す。そ
して、このエラーレジスタの値と、データ処理装置６の
内部のデータチェックコードが計算した値が等しいか確
認する。等しければ書き込みが正常に終了したとみな
し、等しくなければ書き込みに失敗したと見なす。以上
が書き込みＤＭＡコマンドに本発明を適用した場合の動
作詳細である。
に適用する場合を考える。図７はＤＭＡコマンドでのデ
ータ転送シーケンスを示したものであるが、ここでは、
書き込みＤＭＡコマンドを用いて説明する。図７(a)
は、図３に示したデータ処理装置６の動作の要点を示
す。○はデータ処理装置６からの書き込みＤＭＡコマン
ド発行タイミングを示し、□□□□□□は、データ転送
中であることを示す。最後の△は、コマンド終了時に行
われるデータ処理装置６からのステータス読み出しであ
る。図７(b) はステータスレジスタのＢＵＳＹビットを
示す。(c) はステータスレジスタのＤＲＱビットを示
す。データ処理装置６がコマンドを発行すると、図５に
示したデータ処理装置６および外部記録装置１０のデー
タチェックコード生成回路２３，７３が、クリア信号に
よって初期化される。その後、データ転送が開始され、
データ処理装置６および外部記録装置１０のそれぞれの
データチェックコード生成回路２３，７３が計算を開始
する。転送終了後、外部記録装置１０に転送されたデー
タは、図３に示したハードディスク（記録媒体）１９に
書き込まれる。書き込み終了後、外部記録装置１０はデ
ータ処理装置６に対してコマンドの実行結果を通知する
が、書き込みが正常に終わった場合には、外部記録装置
１０は、外部記録装置１０側のデータチェックコード生
成回路２３が計算した値をエラーレジスタに設定して、
データ処理装置６にステータスを通知する。データ処理
装置６は、外部記録装置１０のステータスを読み、正常
を示す場合には、さらにエラーレジスタを読み出す。そ
して、このエラーレジスタの値と、データ処理装置６の
内部のデータチェックコードが計算した値が等しいか確
認する。等しければ書き込みが正常に終了したとみな
し、等しくなければ書き込みに失敗したと見なす。以上
が書き込みＤＭＡコマンドに本発明を適用した場合の動
作詳細である。
【００４０】次に、読み取りＤＭＡコマンドに本発明を
適用した場合の動作を説明する。データ処理装置６が外
部記録装置１０に対してコマンドを発行すると、データ
チェックコード生成ブロックは同様に初期化され、外部
記録装置１０からデータが読み出されると、ＡＴＡイン
タフェース９上でデータ転送が行われる。この時、外部
記録装置１０およびデータ処理装置６内部では、データ
チェックコードが計算される。データ転送が終了する
と、データチェックコードの計算も終了する。その後、
外部記録装置１０はコマンドの終了ステータスをデータ
処理装置６に通知するが、ステータスが正常を示す場合
には、エラーレジスタにデータチェックコードを設定し
て通知する。
適用した場合の動作を説明する。データ処理装置６が外
部記録装置１０に対してコマンドを発行すると、データ
チェックコード生成ブロックは同様に初期化され、外部
記録装置１０からデータが読み出されると、ＡＴＡイン
タフェース９上でデータ転送が行われる。この時、外部
記録装置１０およびデータ処理装置６内部では、データ
チェックコードが計算される。データ転送が終了する
と、データチェックコードの計算も終了する。その後、
外部記録装置１０はコマンドの終了ステータスをデータ
処理装置６に通知するが、ステータスが正常を示す場合
には、エラーレジスタにデータチェックコードを設定し
て通知する。
【００４１】データ処理装置６は、外部記録装置１０の
ステータスレジスタを読んで、読み出しおよびデータ転
送が最後まで正常に行われたことを示すステータスを確
認するとエラーレジスタを読み出して、データ処理装置
６が計算したデータチェックコードと比較する。一致す
ればデータは全て正しいとみなし、一致しなければ異常
が発生したとみなす。
ステータスレジスタを読んで、読み出しおよびデータ転
送が最後まで正常に行われたことを示すステータスを確
認するとエラーレジスタを読み出して、データ処理装置
６が計算したデータチェックコードと比較する。一致す
ればデータは全て正しいとみなし、一致しなければ異常
が発生したとみなす。
【００４２】このように、本発明を使用することで、転
送データの誤りを検出することが可能である。本発明
を、ＰＩＯ(Programmed Input/Output) 転送を行うよう
なコマンドであるライトセクタ(WRITE SECTOR)、リード
セクタ(READ SECTOR) 、ライトマルチプル(WRITE MULTI
PLE)、リードマルチプル(READ MULTIPLE) にも適用可能
であるが、読み取り動作をするコマンドでは、従来のコ
マンド仕様とは異なり、データ転送の後、データ処理装
置６がステータスレジスタおよびエラーレジスタを確認
する手順が必要になる。この手順を示したものが図８及
び図９である。図８のシーケンスは、従来の書き込みコ
マンドのシーケンスと同じであるが、図９を見ると、読
み取りコマンドではコマンド終了時にステータスのチェ
ックが必要になっていることが分かる。
送データの誤りを検出することが可能である。本発明
を、ＰＩＯ(Programmed Input/Output) 転送を行うよう
なコマンドであるライトセクタ(WRITE SECTOR)、リード
セクタ(READ SECTOR) 、ライトマルチプル(WRITE MULTI
PLE)、リードマルチプル(READ MULTIPLE) にも適用可能
であるが、読み取り動作をするコマンドでは、従来のコ
マンド仕様とは異なり、データ転送の後、データ処理装
置６がステータスレジスタおよびエラーレジスタを確認
する手順が必要になる。この手順を示したものが図８及
び図９である。図８のシーケンスは、従来の書き込みコ
マンドのシーケンスと同じであるが、図９を見ると、読
み取りコマンドではコマンド終了時にステータスのチェ
ックが必要になっていることが分かる。
【００４３】このように、図３，図５で説明した本発明
の構成を採用してデータ転送を行えば簡単なインタフェ
ースプロトコルの拡張で、データ転送時に受信データの
正当性を保証することができる。また、データ処理装置
６がこの機能に対応していない場合でも、この外部記録
装置１０を接続することがで来るので、従来装置との互
換をとることも可能である。
の構成を採用してデータ転送を行えば簡単なインタフェ
ースプロトコルの拡張で、データ転送時に受信データの
正当性を保証することができる。また、データ処理装置
６がこの機能に対応していない場合でも、この外部記録
装置１０を接続することがで来るので、従来装置との互
換をとることも可能である。
【００４４】次に、本発明の別の実施例の転送データの
検証方法及び装置について説明する。別の実施例の転送
データの検証装置の構成は図１０及び図１１に示す通り
である。図１０に示す装置がデータ処理装置６側の回路
構成であり、図１１に示す装置が外部記録装置１０側の
回路構成であって、両者はＡＴＡインタフェース９を介
して接続されている。図１０及び図１１の回路におい
て、データ入出力制御回路２１，７１、データセレクタ
２２，７２、データチェックコード生成回路２３，７
３、データ入出力許可信号、データ方向セレクト信号、
送信データ信号線、受信データ信号線、クリア信号、及
びデータチェックコード出力線の構成は、図５と同じで
ある。
検証方法及び装置について説明する。別の実施例の転送
データの検証装置の構成は図１０及び図１１に示す通り
である。図１０に示す装置がデータ処理装置６側の回路
構成であり、図１１に示す装置が外部記録装置１０側の
回路構成であって、両者はＡＴＡインタフェース９を介
して接続されている。図１０及び図１１の回路におい
て、データ入出力制御回路２１，７１、データセレクタ
２２，７２、データチェックコード生成回路２３，７
３、データ入出力許可信号、データ方向セレクト信号、
送信データ信号線、受信データ信号線、クリア信号、及
びデータチェックコード出力線の構成は、図５と同じで
ある。
【００４５】別の実施例の転送データ検証装置には、以
上の構成部材に加えて、比較回路２４，７４、データ比
較許可信号制御回路２５，７５、及びデータセレクト制
御回路２６，７６を設けてある。比較回路２４，７４
は、データ処理装置６と外部記録装置１０が受領したデ
ータとデータチェックコードを比較するものであり、こ
の比較は比較を制御するデータ比較許可信号で制御され
る。比較回路２４，７４から出力される比較結果信号は
比較の結果を示す信号であり、例えば、比較が成功しな
かった場合にアサートされるものとする。データ比較許
可制御回路２５，７５は比較タイミングを計算する回路
であり、データ入出力許可信号、データ方向セレクト信
号、及びクリア信号が入力される。ここでは、データを
示すデータ入出力許可信号を用いて転送が完了したか確
認する。データ比較許可制御回路２５，７５に接続する
カウント値設定用信号線は、ＭＰＵ６Ａ，１１から設定
される転送データ数をデータ比較許可制御回路２５，７
５に設定するための信号線である。データセレクト制御
回路２６，７６は、データセレクト信号を生成する回路
であり、同様にデータ入出力許可信号、データ方向セレ
クト信号、及びクリア信号が入力され、カウント値設定
用信号線も接続している。データの送出時には、データ
がデータセレクタ２７，７７を経由して転送される。そ
して、データ転送が終了するタイミングで、転送経路を
切り換えて、データチェックコード生成回路２３，７３
が作成したチェックコードを、データセレクタ２７，７
７を経由して転送する。
上の構成部材に加えて、比較回路２４，７４、データ比
較許可信号制御回路２５，７５、及びデータセレクト制
御回路２６，７６を設けてある。比較回路２４，７４
は、データ処理装置６と外部記録装置１０が受領したデ
ータとデータチェックコードを比較するものであり、こ
の比較は比較を制御するデータ比較許可信号で制御され
る。比較回路２４，７４から出力される比較結果信号は
比較の結果を示す信号であり、例えば、比較が成功しな
かった場合にアサートされるものとする。データ比較許
可制御回路２５，７５は比較タイミングを計算する回路
であり、データ入出力許可信号、データ方向セレクト信
号、及びクリア信号が入力される。ここでは、データを
示すデータ入出力許可信号を用いて転送が完了したか確
認する。データ比較許可制御回路２５，７５に接続する
カウント値設定用信号線は、ＭＰＵ６Ａ，１１から設定
される転送データ数をデータ比較許可制御回路２５，７
５に設定するための信号線である。データセレクト制御
回路２６，７６は、データセレクト信号を生成する回路
であり、同様にデータ入出力許可信号、データ方向セレ
クト信号、及びクリア信号が入力され、カウント値設定
用信号線も接続している。データの送出時には、データ
がデータセレクタ２７，７７を経由して転送される。そ
して、データ転送が終了するタイミングで、転送経路を
切り換えて、データチェックコード生成回路２３，７３
が作成したチェックコードを、データセレクタ２７，７
７を経由して転送する。
【００４６】このように、図１０，図１１に示す構成を
採用する装置では、データの正当性のチェックはデータ
を受けとる側で行われる。一方、前述の図５で説明した
装置では、データの正当性の確認を常にデータ処理装置
６側で行っていた。この、図１０，図１１に示す構成で
は、データ転送に引き続いてエラーチェックコードが送
信される。たとえば、ＤＭＡ転送に本発明を適用した場
合について説明する。図１２は、本発明をＤＭＡ転送に
適用した場合のコマンドのシーケンスを示したタイムチ
ャートである。
採用する装置では、データの正当性のチェックはデータ
を受けとる側で行われる。一方、前述の図５で説明した
装置では、データの正当性の確認を常にデータ処理装置
６側で行っていた。この、図１０，図１１に示す構成で
は、データ転送に引き続いてエラーチェックコードが送
信される。たとえば、ＤＭＡ転送に本発明を適用した場
合について説明する。図１２は、本発明をＤＭＡ転送に
適用した場合のコマンドのシーケンスを示したタイムチ
ャートである。
【００４７】図中、■は、データチェックコードの転送
を示し、他の記号は図７での使用例と同じである。この
図のように、本発明を用いた場合には、ＤＭＡコマンド
の仕様を変更しなければならない。しかしながら、デー
タ処理装置６と外部記録装置１０とで転送形式を互いに
選択することで、従来の装置との接続を妨げることなく
本発明の機能を使用することができる。図１３から図１
８は、本発明をＰＩＯ転送に適用した場合のシーケンス
を示すタイムチャートである。本発明を適用した場合の
シーケンスは３つのタイプが考えられ、それぞれについ
て図を記載した。図１３は、ＰＩＯ方式での書き込みに
適用した場合で、最後のデータ転送の後にデータチェッ
クコードが転送される。図１４は、ＰＩＯ方式の読み出
しに適用した場合の図であり同様に最後のデータをデー
タ処理装置６が読み出した後に、データチェックコード
を受領する。
を示し、他の記号は図７での使用例と同じである。この
図のように、本発明を用いた場合には、ＤＭＡコマンド
の仕様を変更しなければならない。しかしながら、デー
タ処理装置６と外部記録装置１０とで転送形式を互いに
選択することで、従来の装置との接続を妨げることなく
本発明の機能を使用することができる。図１３から図１
８は、本発明をＰＩＯ転送に適用した場合のシーケンス
を示すタイムチャートである。本発明を適用した場合の
シーケンスは３つのタイプが考えられ、それぞれについ
て図を記載した。図１３は、ＰＩＯ方式での書き込みに
適用した場合で、最後のデータ転送の後にデータチェッ
クコードが転送される。図１４は、ＰＩＯ方式の読み出
しに適用した場合の図であり同様に最後のデータをデー
タ処理装置６が読み出した後に、データチェックコード
を受領する。
【００４８】図１５、図１６は、ＢＵＳＹビットが一旦
セットされないところが図１３、１４に示すシーケンス
と異なっている。図１７及び図１８は、ＰＩＯ方式に本
発明を適用した場合であって、さらにデータチェックコ
ードがセクタ単位に付加される形のデータ転送である。
図１９及び図２０は、ＰＩＯ方式に本発明を適用した場
合であって、更にデータチェックコードがセクタ単位に
付加される形のデータ転送であって、ライトマルチプル
(WRITE MULTIPLE)コマンド、リードマルチプル(READ MU
LTIPLE) コマンドでデータが転送される場合である。
セットされないところが図１３、１４に示すシーケンス
と異なっている。図１７及び図１８は、ＰＩＯ方式に本
発明を適用した場合であって、さらにデータチェックコ
ードがセクタ単位に付加される形のデータ転送である。
図１９及び図２０は、ＰＩＯ方式に本発明を適用した場
合であって、更にデータチェックコードがセクタ単位に
付加される形のデータ転送であって、ライトマルチプル
(WRITE MULTIPLE)コマンド、リードマルチプル(READ MU
LTIPLE) コマンドでデータが転送される場合である。
【００４９】この図１７から図２０に示す方式の場合、
各セクタに対応してデータチェックコードが生成される
特徴がある。この特徴を利用して、データ書込時には、
データ制御装置から送られたデータとデータチェックコ
ードをそのまま記録媒体（ハードディスク）に書き込む
ことが可能であり、また、読出し時には記録媒体にある
データとデータチェックコードをそのままデータ処理装
置６へ送ることが可能である。この場合には、ＡＴＡイ
ンタフェース９上のデータ正当性の検証だけではなく、
データ処理装置６から記録媒体までの経路で全て検証可
能となる。
各セクタに対応してデータチェックコードが生成される
特徴がある。この特徴を利用して、データ書込時には、
データ制御装置から送られたデータとデータチェックコ
ードをそのまま記録媒体（ハードディスク）に書き込む
ことが可能であり、また、読出し時には記録媒体にある
データとデータチェックコードをそのままデータ処理装
置６へ送ることが可能である。この場合には、ＡＴＡイ
ンタフェース９上のデータ正当性の検証だけではなく、
データ処理装置６から記録媒体までの経路で全て検証可
能となる。
【００５０】ここで、データチェックコードを生成する
データチェックコード生成回路２３，７３の具体的な実
施例を説明するが、データチェックコード生成回路２
３，７３の構成は同じであるので、ここではハードディ
スク１２側のデータチェックコード生成回路２３のみの
構成を図２１、図２２、及び図２３に示す。図２１は、
一旦データのパリティを計算した後、パリティのＣＲＣ
を計算するリニアシフトレジスタ回路の第１の実施例を
示している。ここではＣＲＣ生成多項式としてＸ4 ＋Ｘ
＋１を使用したが、生成多項式として他の多項式を使用
できることは言うまでもない。但し、図５で説明した実
施例では８ビット以下のＣＲＣ、図１０，図１１で説明
した実施例では、１６ビット以下のＣＲＣの生成多項式
を使用する。
データチェックコード生成回路２３，７３の具体的な実
施例を説明するが、データチェックコード生成回路２
３，７３の構成は同じであるので、ここではハードディ
スク１２側のデータチェックコード生成回路２３のみの
構成を図２１、図２２、及び図２３に示す。図２１は、
一旦データのパリティを計算した後、パリティのＣＲＣ
を計算するリニアシフトレジスタ回路の第１の実施例を
示している。ここではＣＲＣ生成多項式としてＸ4 ＋Ｘ
＋１を使用したが、生成多項式として他の多項式を使用
できることは言うまでもない。但し、図５で説明した実
施例では８ビット以下のＣＲＣ、図１０，図１１で説明
した実施例では、１６ビット以下のＣＲＣの生成多項式
を使用する。
【００５１】図２１におけるデータ入出力許可信号がア
サートの時、図５，図１０，及び図１１で説明したデー
タセレクタ２２からのデータ信号が、このデータ信号の
パリティ値を計算するパリティ生成回路２８に入力され
る。クリア信号は各Ｄラッチ３１に入力され、各Ｄラッ
チ３１の出力を０にする。データ入出力許可信号とクリ
ア信号も図５で説明したデータ入出力許可信号とクリア
信号に対応している。
サートの時、図５，図１０，及び図１１で説明したデー
タセレクタ２２からのデータ信号が、このデータ信号の
パリティ値を計算するパリティ生成回路２８に入力され
る。クリア信号は各Ｄラッチ３１に入力され、各Ｄラッ
チ３１の出力を０にする。データ入出力許可信号とクリ
ア信号も図５で説明したデータ入出力許可信号とクリア
信号に対応している。
【００５２】２９は排他的論理和回路であり、パリティ
生成回路２８からの信号の排他的論理和を生成する。３
０は信号選択回路であり、排他的論理和回路２９からの
信号とＤラッチ３１の出力端子Ｑからの信号のどちらか
を選択する回路である。データ入出力許可信号がデータ
の入力の示す場合には、排他的論理和回路２９からの信
号がＤラッチ３１に入力される。一方、データ入出力許
可信号がデータの入力の示さない場合には、Ｄラッチ３
１の出力端子Ｑからの信号を選択するので、Ｄラッチ３
１の出力端子Ｑからの信号が再びＤラッチ３１に入力さ
れ、図のリニアシフトレジスタ回路は停止している。こ
れは、有効なデータについてのみ回路を動作させるため
の手法である。
生成回路２８からの信号の排他的論理和を生成する。３
０は信号選択回路であり、排他的論理和回路２９からの
信号とＤラッチ３１の出力端子Ｑからの信号のどちらか
を選択する回路である。データ入出力許可信号がデータ
の入力の示す場合には、排他的論理和回路２９からの信
号がＤラッチ３１に入力される。一方、データ入出力許
可信号がデータの入力の示さない場合には、Ｄラッチ３
１の出力端子Ｑからの信号を選択するので、Ｄラッチ３
１の出力端子Ｑからの信号が再びＤラッチ３１に入力さ
れ、図のリニアシフトレジスタ回路は停止している。こ
れは、有効なデータについてのみ回路を動作させるため
の手法である。
【００５３】また、３２はバス幅調整回路であり、各Ｄ
ラッチ３１の出力を装置内部のバス幅に合わせるために
調整するものである。バス幅調整回路３２への入力は図
２１では４本の信号線として示してあるが、実際には８
ビットまたは１６ビットとして使用される。図２２は、
データチェックコードを生成するリニアシフトレジスタ
回路の第２の実施例を示している。第２の実施例の回路
は、４ビット化回路３３を除いて図２１で説明した第１
の実施例の回路と同じ機能をもつ回路を使用している。
４ビット化回路３３は、データ幅を１６ビットから４ビ
ットに変更する回路であり、１６ビットをＤＤ１５〜Ｄ
Ｄ０、４ビットをＯＵＴ３〜ＯＵＴ０とすると、下記の
計算式を使用してデータ幅を１６ビットから４ビットに
変更する。
ラッチ３１の出力を装置内部のバス幅に合わせるために
調整するものである。バス幅調整回路３２への入力は図
２１では４本の信号線として示してあるが、実際には８
ビットまたは１６ビットとして使用される。図２２は、
データチェックコードを生成するリニアシフトレジスタ
回路の第２の実施例を示している。第２の実施例の回路
は、４ビット化回路３３を除いて図２１で説明した第１
の実施例の回路と同じ機能をもつ回路を使用している。
４ビット化回路３３は、データ幅を１６ビットから４ビ
ットに変更する回路であり、１６ビットをＤＤ１５〜Ｄ
Ｄ０、４ビットをＯＵＴ３〜ＯＵＴ０とすると、下記の
計算式を使用してデータ幅を１６ビットから４ビットに
変更する。
【００５４】OUT3＝DD14＋DD13＋DD12＋DD11＋DD9 ＋DD
7 ＋DD6 ＋DD3 OUT2＝DD12＋DD11＋DD10＋DD8 ＋DD6 ＋DD5 ＋DD2 ＋DD
13 OUT1＝DD12＋DD11＋DD10＋DD9 ＋DD7 ＋DD5 ＋DD4 ＋DD
1 OUT0＝DD15＋DD14＋DD13＋DD12＋DD10＋DD8 ＋DD7 ＋DD
4 ＋DD0 ４ビット化回路３３の出力はリニアシフトレジスタの各
排他的論理和回路２９に入力される。これは、４ビット
化回路３３に入ってくるデータをシリアルデータとみな
してシフトレジスタに入力した結果を計算している。
7 ＋DD6 ＋DD3 OUT2＝DD12＋DD11＋DD10＋DD8 ＋DD6 ＋DD5 ＋DD2 ＋DD
13 OUT1＝DD12＋DD11＋DD10＋DD9 ＋DD7 ＋DD5 ＋DD4 ＋DD
1 OUT0＝DD15＋DD14＋DD13＋DD12＋DD10＋DD8 ＋DD7 ＋DD
4 ＋DD0 ４ビット化回路３３の出力はリニアシフトレジスタの各
排他的論理和回路２９に入力される。これは、４ビット
化回路３３に入ってくるデータをシリアルデータとみな
してシフトレジスタに入力した結果を計算している。
【００５５】図２３は、データチェックコードを生成す
るリニアシフトレジスタ回路の第３の実施例を示してい
る。第３の実施例の回路は、データチェックコードの生
成にチェックサムを用いる場合の実施例であり、ここで
は１６ビットのチェックサムを生成する。図２３におい
て、データ入出力許可信号とクリア信号は図５で説明し
たものと同じである。また、３４はチェックサムを計算
する加算回路であり、クリア信号によって初期化され、
また、データ入出力許可信号に同期してチェックサム計
算を実施する。加算回路３４の計算結果は出力データ線
に出力される。出力データ線の信号はまた、再度加算回
路３４に取り込まれ、次に加算回路３４に入力されるデ
ータとの加算に使用される。
るリニアシフトレジスタ回路の第３の実施例を示してい
る。第３の実施例の回路は、データチェックコードの生
成にチェックサムを用いる場合の実施例であり、ここで
は１６ビットのチェックサムを生成する。図２３におい
て、データ入出力許可信号とクリア信号は図５で説明し
たものと同じである。また、３４はチェックサムを計算
する加算回路であり、クリア信号によって初期化され、
また、データ入出力許可信号に同期してチェックサム計
算を実施する。加算回路３４の計算結果は出力データ線
に出力される。出力データ線の信号はまた、再度加算回
路３４に取り込まれ、次に加算回路３４に入力されるデ
ータとの加算に使用される。
【００５６】以上説明したように、本発明は、ＡＴＡイ
ンタフェースを用いたデータ転送に於けるデータの検証
方法及び装置を提供するものである。本発明を使用する
ことにより、ＡＴＡインタフェースに物理的信号線を加
えることなく、またパリティでは検出出来ないような誤
りをも検出できるエラー検出方法が得られる。そして、
本発明は従来のＡＴＡインタフェースの仕様を拡張する
ことで使用可能であり、従来の仕様との併用が可能であ
る。この中で最も仕様変更が少ないのは、書き込みＤＭ
Ａ、読み取りＤＭＡコマンドを拡張して、外部記録装置
１０がエラーレジスタ等のタスクファイルレジスタを介
してデータ処理装置６に外部記録装置１０側で計算した
データチェックコード値を通知する方法である。
ンタフェースを用いたデータ転送に於けるデータの検証
方法及び装置を提供するものである。本発明を使用する
ことにより、ＡＴＡインタフェースに物理的信号線を加
えることなく、またパリティでは検出出来ないような誤
りをも検出できるエラー検出方法が得られる。そして、
本発明は従来のＡＴＡインタフェースの仕様を拡張する
ことで使用可能であり、従来の仕様との併用が可能であ
る。この中で最も仕様変更が少ないのは、書き込みＤＭ
Ａ、読み取りＤＭＡコマンドを拡張して、外部記録装置
１０がエラーレジスタ等のタスクファイルレジスタを介
してデータ処理装置６に外部記録装置１０側で計算した
データチェックコード値を通知する方法である。
【００５７】更に、データの信頼性が高まることから、
データ処理装置としては、パーソナルコンピュータ以外
の、ミニコンピュータまたはメインフレームの外部記憶
装置にＡＴＡインタフェースを用いた外部記録装置１０
が使用可能となる。
データ処理装置としては、パーソナルコンピュータ以外
の、ミニコンピュータまたはメインフレームの外部記憶
装置にＡＴＡインタフェースを用いた外部記録装置１０
が使用可能となる。
【００５８】
【発明の効果】以上説明したように、本発明のＡＴＡイ
ンタフェースを持つ外部記録装置を備えたデータ処理装
置における転送データ検証方法及び装置によれば、従来
のＡＴＡインタフェース仕様のデータ処理装置との互換
をとりつつ、パリティ方式と同等またはそれよりも確実
に、データ転送における誤りを防止し、データを保証す
ることができるという効果がある。
ンタフェースを持つ外部記録装置を備えたデータ処理装
置における転送データ検証方法及び装置によれば、従来
のＡＴＡインタフェース仕様のデータ処理装置との互換
をとりつつ、パリティ方式と同等またはそれよりも確実
に、データ転送における誤りを防止し、データを保証す
ることができるという効果がある。
【００５９】そして、ＡＴＡインタフェースにおいて
も、データの正当性を確認できる機能を設けることで高
速データ転送時の信頼性を高めることができる。また、
従来のＡＴＡインタフェース仕様で動作させることも可
能であるため、従来の製品と共存することも可能であ
る。
も、データの正当性を確認できる機能を設けることで高
速データ転送時の信頼性を高めることができる。また、
従来のＡＴＡインタフェース仕様で動作させることも可
能であるため、従来の製品と共存することも可能であ
る。
【図１】(a) は本発明が適用されるデータ処理装置の一
例であるデスクトップタイプのパーソナルコンピュータ
の構成を示す斜視図、(b) は(a) のコンピュータ本体の
構成を示すカバーを外した状態の平面図である。
例であるデスクトップタイプのパーソナルコンピュータ
の構成を示す斜視図、(b) は(a) のコンピュータ本体の
構成を示すカバーを外した状態の平面図である。
【図２】(a) は図１(b) のハードディスクユニットとメ
インボードとの接続を示す斜視図、(b) は(a) のハード
ディスクユニットを裏面側から見た斜視図である。
インボードとの接続を示す斜視図、(b) は(a) のハード
ディスクユニットを裏面側から見た斜視図である。
【図３】図１に示されるコンピュータ本体の内部におい
て、ＡＴＡインタフェースケーブルで結ばれるメインボ
ードとハードディスクユニットの構成を示すブロック回
路図である。
て、ＡＴＡインタフェースケーブルで結ばれるメインボ
ードとハードディスクユニットの構成を示すブロック回
路図である。
【図４】図３に示されるタスクファイルの構成の一例を
示すものである。
示すものである。
【図５】図３のデータ処理装置側と外部記録装置側のＡ
ＴＡインタフェース制御回路の中の回路構成およびこの
回路を流れる信号を示す図である。
ＴＡインタフェース制御回路の中の回路構成およびこの
回路を流れる信号を示す図である。
【図６】 ・従
来のデータ処理装置におけるデータ処理装置側と外部記
録装置側のＡＴＡインタフェース制御回路の中の回路構
成およびこの回路を流れる信号を示す図である。
来のデータ処理装置におけるデータ処理装置側と外部記
録装置側のＡＴＡインタフェース制御回路の中の回路構
成およびこの回路を流れる信号を示す図である。
【図７】図５の実施例のデータ処理装置のＤＭＡ転送の
シーケンス例である。
シーケンス例である。
【図８】図５の実施例のデータ処理装置のＰＩＯ転送の
書き込みコマンド・シーケンス例である。
書き込みコマンド・シーケンス例である。
【図９】図５の実施例のデータ処理装置のＰＩＯ転送の
読み出しコマンド・シーケンス例である。
読み出しコマンド・シーケンス例である。
【図１０】図３のデータ処理装置側のＡＴＡインタフェ
ース制御回路の中の別の回路構成及びこの回路を流れる
信号を示す図である。
ース制御回路の中の別の回路構成及びこの回路を流れる
信号を示す図である。
【図１１】図３の外部記録装置側のＡＴＡインタフェー
ス制御回路の中の別の回路構成及びこの回路を流れる信
号を示す図である。
ス制御回路の中の別の回路構成及びこの回路を流れる信
号を示す図である。
【図１２】図１０，図１１の回路におけるＤＭＡ転送の
シーケンス例を示すタイムチャートである。
シーケンス例を示すタイムチャートである。
【図１３】図１０，図１１の回路におけるＰＩＯ転送の
書き込みコマンド・シーケンス例を示すタイムチャート
である。
書き込みコマンド・シーケンス例を示すタイムチャート
である。
【図１４】図１０，図１１の回路におけるＰＩＯ転送の
読み出しコマンド・シーケンス例を示すタイムチャート
である。
読み出しコマンド・シーケンス例を示すタイムチャート
である。
【図１５】図１０，図１１の回路におけるＰＩＯ転送の
書き込みコマンド・シーケンスの別の例を示すタイムチ
ャートである。
書き込みコマンド・シーケンスの別の例を示すタイムチ
ャートである。
【図１６】図１０，図１１の回路におけるＰＩＯ転送の
読み出しコマンド・シーケンスの別の例を示すタイムチ
ャートである。
読み出しコマンド・シーケンスの別の例を示すタイムチ
ャートである。
【図１７】図１０，図１１の回路におけるＰＩＯ転送の
書き込みコマンド・シーケンスの更に別の例を示すタイ
ムチャートである。
書き込みコマンド・シーケンスの更に別の例を示すタイ
ムチャートである。
【図１８】図１０，図１１の回路におけるＰＩＯ転送の
読み出しコマンド・シーケンスの更に別の例を示すタイ
ムチャートである。
読み出しコマンド・シーケンスの更に別の例を示すタイ
ムチャートである。
【図１９】図１０，図１１の回路におけるＰＩＯ転送の
書き込みコマンド・シーケンスの更にまた別の例を示す
タイムチャートである。
書き込みコマンド・シーケンスの更にまた別の例を示す
タイムチャートである。
【図２０】図１０，図１１の回路におけるＰＩＯ転送の
読み出しコマンド・シーケンスの更にまた別の例を示す
タイムチャートである。
読み出しコマンド・シーケンスの更にまた別の例を示す
タイムチャートである。
【図２１】図５のパリティチェックコード生成回路の第
１の実施例の構成を示す回路図である。
１の実施例の構成を示す回路図である。
【図２２】図５のパリティチェックコード生成回路の第
２の実施例の構成を示す回路図である。
２の実施例の構成を示す回路図である。
【図２３】図５のパリティチェックコード生成回路の第
３の実施例の構成を示す回路図である。
３の実施例の構成を示す回路図である。
【図２４】５０ピンのＳＣＳＩインタフェースケーブル
の信号を示す図である。
の信号を示す図である。
【図２５】ＳＣＳＩインタフェースを使用したデータ処
理装置における外部記録装置からのデータの読み出しシ
ーケンスを示すタイムチャートである。
理装置における外部記録装置からのデータの読み出しシ
ーケンスを示すタイムチャートである。
【図２６】ＳＣＳＩインタフェースを使用したデータ処
理装置における外部記録装置へのデータの転送シーケン
スを示すタイムチャートである。
理装置における外部記録装置へのデータの転送シーケン
スを示すタイムチャートである。
【図２７】４０ピンのＡＴＡインタフェースケーブルの
信号を示す図である。
信号を示す図である。
【図２８】(a) はタスクファイルレジスタの構成の一例
を示す図であり、(b) はステータスレジスタの構成の一
例を示す図である。
を示す図であり、(b) はステータスレジスタの構成の一
例を示す図である。
【図２９】ＡＴＡインタフェースにおけるＤＭＡ転送タ
イミングを説明するタイムチャートである。
イミングを説明するタイムチャートである。
【図３０】ＰＩＯインタフェースにおけるＰＩＯ転送タ
イミングを説明するタイムチャートである。
イミングを説明するタイムチャートである。
【図３１】(a) は信号のハイレベルからロウレベルへの
正常な変化を示す波形図、(b) はは信号のハイレベルか
らロウレベルへの変化時にリンギングノイズが発生した
状態を示す波形図である。
正常な変化を示す波形図、(b) はは信号のハイレベルか
らロウレベルへの変化時にリンギングノイズが発生した
状態を示す波形図である。
１…パーソナルコンピュータ ２…コンピュータ本体 ３…ディスプレイ ６…メインボード（データ処理装置） ６Ａ…ＭＰＵ ９…ＡＴＡインタフェースケーブル １０…ハードディスクユニット（外部記録装置） １１…ＭＰＵ １２…ＡＴＡインタフェース制御回路 １３…メモリ １４…データバッファ １５…データバッファ制御回路 １６…フォーマッタ回路 １７…バス １９…ハードディスク ２１，７１…データ入出力回路 ２２，７２…データセレクタ ２３，７３…データチェックコード生成回路 ２４，７４…比較回路 ２５，７５…データ比較許可制御回路 ２６，７６…データセレクト制御回路 ２７，７７…データセレクタ ２８…パリティ生成回路 ２９…排他的論理和回路 ３０…信号選択回路 ３１…Ｄラッチ ３２…バス幅調整回路 ３３…４ビット化回路 ３４…加算回路
Claims (34)
- 【請求項１】 マイクロプロセッサを搭載するメインボ
ードとデータを格納する外部記録装置を内蔵し、前記メ
インボードと前記外部記録装置との間のデータ転送を行
うデータ処理装置における転送されたデータの検証方法
であって、 前記データ処理装置と前記外部記録装置との間でデータ
転送が行われる際に、この転送データをシリアルデータ
と見なして、１バイト幅のデータチェックコードを、前
記データ処理装置側で所定の計算式によって計算する第
１の段階と、 前記データ処理装置と前記外部記録装置との間でデータ
転送が行われる際に、この転送データをシリアルデータ
と見なして、１バイト幅のデータチェックコードを、前
記データ処理装置側と同じ所定の計算式によって前記外
部記録装置側で計算する第２の段階と、 前記データ転送が全て終了した後に、前記データ処理装
置側で計算された前記データチェックコードと、前記外
部記録装置側で計算された前記データチェックコードと
を比較する第３の段階と、 前記２つのデータチェックコードが一致した場合に、デ
ータ転送が誤りなく行われたと判定し、一致しなかった
場合にはデータ転送が正常に行われなかったと判定する
第４の段階と、 を備えることを特徴とする外部記録装置を備えたデータ
処理装置における転送データ検証方法。 - 【請求項２】 前記データ転送が前記データ処理装置か
ら前記外部記録装置への転送である場合の請求項１に記
載の転送データ検証方法であって、 前記第３の段階において、前記データチェックコードを
前記データ処理装置から前記外部記録装置に通知し、前
記データ処理装置側で計算した前記データチェックコー
ドと前記外部記録装置側で計算した前記データチェック
コードとを外部記録装置側で比較し、 前記第４の段階で判定された結果を、前記外部記録装置
から前記データ処理装置に通知する第５の段階を更に備
えることを特徴とする転送データ検証方法。 - 【請求項３】 請求項２に記載の転送データ検証方法で
あって、 前記データ処理装置が前記データチェックコードを前記
外部記録装置に通知する際に、前記データ処理装置が既
存の外部記録装置へのコマンドの未定義である値を利用
して、前記外部記録装置のフィーチャーズレジスタに前
記データチェックコードを書き込むことによって、前記
データチェックコードを前記外部記録装置に通知するこ
とを特徴とする転送データ検証方法。 - 【請求項４】 前記データ転送が前記外部記録装置から
前記データ処理装置への転送である場合の請求項１に記
載の転送データ検証方法であって、 前記第３の段階において、前記データ転送が正常に行わ
れた場合に、前記外部記録装置は、前記外部記録装置内
にあるステータスレジスタに正常を示すコードを設定す
ると共に、計算した前記データチェックコードを前記外
部記録装置内にあるエラーレジスタに格納し、前記デー
タ処理装置は前記外部記録装置の動作結果を確認するた
めに前記ステータスレジスタを読み出し、このステータ
スレジスタが正常を示す場合には前記エラーレジスタを
読み出して、前記外部記録装置側で計算した前記データ
チェックコードを得て、前記２つのデータチェックコー
ドを比較することを特徴とする転送データ検証方法。 - 【請求項５】 前記データ転送が前記データ処理装置か
ら前記外部記録装置への転送である場合の請求項１に記
載の転送データ検証方法であって、 前記第３の段階において、前記データ転送が正常に行わ
れてそのデータがディスク媒体に正常に書き込まれた場
合に、前記外部記録装置は、前記外部記録装置内にある
ステータスレジスタに正常を示すコードを設定すると共
に、計算した前記データチェックコードを前記外部記録
装置内にあるエラーレジスタに格納し、前記データ処理
装置は、前記外部記録装置の動作結果を確認するために
前記ステータスレジスタを読み出し、このステータスレ
ジスタが正常を示す場合には、前記エラーレジスタを読
み出して前記外部記録装置側で計算した前記データチェ
ックコードを得て、前記２つのデータチェックコードを
比較することを特徴とする転送データ検証方法。 - 【請求項６】 前記データ転送が前記データ処理装置か
ら前記外部記録装置への転送である場合の請求項１に記
載の転送データ検証方法であって、 前記第３の段階において、前記データ転送が終了した後
に、前記第１の段階で計算された前記データチェックコ
ードを、前記データ処理装置が前記データに引き続いて
前記外部記録装置側に転送することにより、前記外部記
録装置側で前記２つのデータチェックコードを比較し、 前記第４の段階で判定された結果を、前記外部記録装置
から前記データ処理装置に通知する第５の段階を更に備
えることを特徴とする転送データ検証方法。 - 【請求項７】 前記データ転送が前記外部記録装置から
前記データ処理装置への転送である場合の請求項１に記
載の転送データ検証方法であって、 前記第３の段階において、前記データ転送が終了した後
に、前記第２の段階で計算された前記データチェックコ
ードを、前記外部記録装置が前記データに引き続いて前
記データ処理装置側に転送することにより、前記データ
処理装置側で前記２つのデータチェックコードを比較す
ることを特徴とする転送データ検証方法。 - 【請求項８】 請求項１から７の何れか１項に記載の転
送データ検証方法であって、 前記データ転送がＰＩＯ転送であることを特徴とする転
送データ検証方法。 - 【請求項９】 前記データ転送が前記データ処理装置か
ら前記外部記録装置へのデータのＰＩＯ転送である場合
の請求項１に記載の転送データ検証方法であって、 前記第１の段階において、セクタデータを前記外部記録
装置に転送する毎に、この転送データをシリアルデータ
と見なして、データ幅以下のデータチェックコードを計
算し、 前記第２の段階において、前記セクタデータが転送され
る毎に、この転送データをシリアルデータと見なして、
データ幅以下のデータチェックコードを計算し、 前記第３の段階においては、前記各セクタデータの転送
が完了する毎に、前記第１の段階で計算されたデータチ
ェックコードを、前記データ処理装置が前記セクタデー
タに引き続いて前記外部記録装置側に転送することによ
り、前記外部記録装置側で前記２つのデータチェックコ
ードを比較し、 前記第４の段階で判定された結果を、前記各セクタデー
タの転送が完了する毎に、前記外部記録装置から前記デ
ータ処理装置に通知する第５の段階を更に備えることを
特徴とする転送データ検証方法。 - 【請求項１０】 前記データ転送が前記外部記録装置か
ら前記データ処理装置へのデータのＰＩＯ転送である場
合の請求項１に記載の転送データ検証方法であって、 前記第１の段階において、セクタデータが前記外部記録
装置から転送される毎に、この転送データをシリアルデ
ータと見なして、データ幅以下のデータチェックコード
を計算し、 前記第２の段階において、前記セクタデータの転送毎
に、この転送データをシリアルデータと見なして、デー
タ幅以下のデータチェックコードを計算し、 前記第３の段階においては、前記各セクタデータの転送
が完了する毎に、前記第２の段階で計算されたデータチ
ェックコードを、前記外部記録装置が前記セクタデータ
に引き続いて前記データ処理装置側に転送することによ
り、前記データ処理装置側で前記２つのデータチェック
コードを比較し、 前記第４の段階において、前記各セクタデータの転送が
完了する毎に、前記２つのデータチェックコードの一
致、不一致を判定することを特徴とする転送データ検証
方法。 - 【請求項１１】 請求項１から１０の何れか１項に記載
の転送データ検証方法であって、前記データチェックコ
ードがＣＲＣコードであることを特徴とする転送データ
検証方法。 - 【請求項１２】 請求項１１に記載の転送データ検証方
法であって、前記ＣＲＣコードが、一旦各転送データの
パリティを計算して、このパリティをもとにＣＲＣ計算
を実行させることを特徴とする転送データ検証方法。 - 【請求項１３】 請求項１から１０の何れか１項に記載
の転送データ検証方法であって、前記データチェックコ
ードがデータ幅以下のチェックサムであることを特徴と
する転送データ検証方法。 - 【請求項１４】 マイクロプロセッサを搭載するメイン
ボードとデータを格納する外部記録装置を内蔵し、前記
メインボードと前記外部記録装置との間のデータ転送を
行うデータ処理装置における転送されたデータの検証装
置であって、 前記データ処理装置と前記外部記録装置との間でデータ
転送が行われる際に、この転送データをシリアルデータ
と見なして、１バイト幅のデータチェックコードを、前
記データ処理装置側で所定の計算式によって計算する第
１の手段と、 前記データ処理装置と前記外部記録装置との間でデータ
転送が行われる際に、この転送データをシリアルデータ
と見なして、１バイト幅のデータチェックコードを、前
記データ処理装置側と同じ所定の計算式によって前記外
部記録装置側で計算する第２の手段と、 前記データ転送が全て終了した後に、前記データ処理装
置側で計算された前記データチェックコードと、前記外
部記録装置側で計算された前記データチェックコードと
を比較する第３の手段と、 前記２つのデータチェックコードが一致した場合に、デ
ータ転送が誤りなく行われたと判定し、一致しなかった
場合にはデータ転送が正常に行われなかったと判定する
第４の手段と、 を備えることを特徴とする外部記録装置を備えたデータ
処理装置における転送データ検証装置。 - 【請求項１５】 請求項１４に記載の転送データ検証装
置であって、前記外部記録装置にフィーチャーズレジス
タが設けられており、前記データ処理装置が前記データ
チェックコードを前記外部記録装置に通知する際に、前
記データ処理装置は既存の外部記録装置へのコマンドの
未定義である値を利用して、前記フィーチャーズレジス
タに前記データチェックコードを書き込むことによっ
て、前記データチェックコードを前記外部記録装置に通
知することを特徴とする転送データ検証装置。 - 【請求項１６】 請求項１５に記載の転送データ検証装
置であって、前記外部記録装置が、前記データ処理装置
からフィーチャーズレジスタを経由して通知されたデー
タチェックコードの値と、外部記録装置側で計算したデ
ータチェックコードの値を比較し、これらが一致した場
合にはデータの転送が誤りなく行われたと判断するが、
一致しなかった場合にはデータ転送に誤りが含まれてい
ると判断して、転送が正常に行われなかったことを前記
データ処理装置に通知する手段を持つことを特徴とする
転送データ検証装置。 - 【請求項１７】 請求項１４に記載の転送データ検証装
置であって、前記外部記録装置にステータスレジスタと
エラーレジスタが設けられており、前記外部記録装置
は、データ転送が正常に行われた場合に、前記ステータ
スレジスタに正常を示すコードを設定し、前記エラーレ
ジスタには外部記録装置側で計算したデータチェックコ
ードを設定することを特徴とする転送データ検証装置。 - 【請求項１８】 請求項１７に記載の転送データ検証装
置であって、前記データ処理装置が、データ転送の終了
後に前記外部記録装置の動作結果を確認するためステー
タスを確認し、このステータスレジスタが正常を示す場
合には前記エラーレジスタを読み出して、前記外部記録
装置側で計算したデータチェックコードを読み出し、前
記２つのデータチェックコードが一致した場合には転送
には誤りが無かったと判断し、一致しなかった場合には
転送で誤りが発生したと判断することを特徴とする転送
データ検証装置。 - 【請求項１９】 請求項１４に記載の転送データ検証装
置であって、前記データ処理装置から前記外部記録装置
へデータを転送する場合に、前記データ処理装置が、全
転送データをシリアルデータとみなしてデータ幅以下の
データチェックコードを作成し、全データの転送後に、
計算したデータチェックコードをデータと同様の手順で
前記外部記録装置に転送する手段を持つことを特徴とす
る転送データ検証装置。 - 【請求項２０】 請求項１９に記載の転送データ検証装
置であって、前記外部記録装置が、前記データ処理装置
からデータの直後に転送されたデータチェックコード
を、外部記録装置側で計算したデータチェックコードと
比較し、比較結果を前記データ処理装置に転送する手段
を持つことを特徴とする転送データ検証装置。 - 【請求項２１】 請求項１４に記載の転送データ検証装
置であって、前記外部記録装置から前記データ処理装置
へデータを転送する場合に、前記外部記録装置が、全転
送データをシリアルデータとみなしてデータ幅以下のデ
ータチェックコードを作成し、全データの転送後に、計
算したデータチェックコードをデータと同様の手順で前
記データ処理装置に転送する手段を持つことを特徴とす
る転送データ検証装置。 - 【請求項２２】 請求項２１に記載の転送データ検証装
置であって、前記データ処理装置が、前記外部記録装置
からデータの直後に転送されたデータチェックコード
を、データ処理装置側で計算したデータチェックコード
と比較する手段を持つことを特徴とする転送データ検証
装置。 - 【請求項２３】 請求項１４に記載の転送データ検証装
置であって、前記データ処理装置から前記外部記録装置
へデータをＰＩＯ転送する場合に、前記データ処理装置
は、セクタデータを前記外部記録装置に転送する毎に、
転送データをシリアルデータとみなしてデータ幅以下の
データチェックコードを計算し、各セクタデータの転送
が完了する毎に、引き続いて計算したデータチェックコ
ードをデータ転送と同じ手順で前記外部記録装置へ転送
する手段を持つことを特徴とする転送データ検証装置。 - 【請求項２４】 請求項２３に記載の転送データ検証装
置であって、前記外部記録装置は、前記データ処理装置
から各セクタデータの転送直後にデータチェックコード
が転送される毎に、これを外部記録装置側で計算したデ
ータチェックコードと比較し、比較結果を前記データ処
理装置に通知する手段を持つことを特徴とする転送デー
タ検証装置。 - 【請求項２５】 請求項１４に記載の転送データ検証装
置であって、前記外部記録装置から前記データ処理装置
へデータをＰＩＯ転送する場合に、前記外部記録装置
は、セクタデータを前記データ処理装置に転送する毎
に、転送データをシリアルデータとみなしてデータ幅以
下のデータチェックコードを計算し、各セクタデータの
転送が完了する毎に、引き続いて計算したデータチェッ
クコードをデータ転送と同じ手順で前記データ処理装置
へ転送する手段を持つことを特徴とする転送データ検証
装置。 - 【請求項２６】 請求項２５に記載の転送データ検証装
置であって、前記データ処理装置は、前記外部記録装置
から各セクタデータの転送直後にデータチェックコード
が転送される毎に、これをデータ処理装置側で計算した
データチェックコードと比較することを特徴とする転送
データ検証装置。 - 【請求項２７】 請求項２４又は２５に記載の転送デー
タ検証装置であって、前記外部記録装置が、前記データ
処理装置から転送されたデータチェックコードをそのま
ま外部記録装置内部のデータバッファに転送し、さらに
ディスク媒体に書き込む手段を持ち、また、ディスク媒
体からデータを読み出す際には、このディスク媒体に書
き込まれたデータチェックコードも一緒に読み出し、そ
のままデータ処理装置へ転送する手段を持つことを特徴
とする転送データ検証装置。 - 【請求項２８】 請求項１４から２７の何れか１項に記
載の転送データ検証装置であって、前記外部記録装置
が、前記データ処理装置から発行された特定のコマンド
に対する応答の転送データの中で、データを検証するコ
ード付きでデータ転送が可能であることを、前記データ
処理装置に対して通知することが出来る手段を備えてい
ることを特徴とする転送データ検証装置。 - 【請求項２９】 請求項１４から２８の何れか１項に記
載の転送データ検証装置であって、前記データ処理装置
が、前記外部記録装置に対して特定のコマンドを発行す
るに際して、そのコマンドの中でデータ転送でのデータ
保証方法を使用するか否かを、前記外部記録装置に指定
できることを特徴とする転送データ検証装置。 - 【請求項３０】 請求項２９に記載の転送データ検証装
置であって、前記外部記録装置が、前記データ処理装置
側からの指示に従って、データ転送で前記データの検証
方法を使用するかあるいは使用しないかを設定できるこ
とを特徴とする転送データ検証装置。 - 【請求項３１】 請求項２８に記載の転送データ検証装
置であって、前記外部記録装置が、前記データ処理装置
から発行された特定のコマンドに対する応答の転送デー
タの中で、データ転送でのデータ保証方法を使用中であ
るか否かを前記データ処理装置に示すことができること
を特徴とする転送データ検証装置。 - 【請求項３２】 請求項１４から３１の何れか１項に記
載の転送データ検証装置であって、前記データチェック
コードがＣＲＣコードであることを特徴とする転送デー
タ検証装置。 - 【請求項３３】 請求項３２に記載の転送データ検証装
置であって、前記ＣＲＣコードが、一旦各転送データの
パリティを計算して、このパリティをもとにＣＲＣ計算
を実行させることを特徴とする転送データ検証方法。 - 【請求項３４】 請求項１４から３１の何れか１項に記
載の転送データ検証方法であって、前記データチェック
コードがデータ幅以下のチェックサムであることを特徴
とする転送データ検証方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8291932A JPH10133962A (ja) | 1996-11-01 | 1996-11-01 | 外部記録装置を備えたデータ処理装置における転送データ検証方法および装置 |
| US08/960,855 US5928372A (en) | 1996-01-11 | 1997-10-30 | Method and apparatus for verifying data transfer in data processor equipped with external recording unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8291932A JPH10133962A (ja) | 1996-11-01 | 1996-11-01 | 外部記録装置を備えたデータ処理装置における転送データ検証方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10133962A true JPH10133962A (ja) | 1998-05-22 |
Family
ID=17775338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8291932A Withdrawn JPH10133962A (ja) | 1996-01-11 | 1996-11-01 | 外部記録装置を備えたデータ処理装置における転送データ検証方法および装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5928372A (ja) |
| JP (1) | JPH10133962A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002175236A (ja) * | 2000-12-06 | 2002-06-21 | Nec Soft Ltd | データ登録システム |
| KR100421829B1 (ko) * | 2000-04-20 | 2004-03-10 | 샤프 가부시키가이샤 | 데이터 전송방법 |
| JP2007047426A (ja) * | 2005-08-10 | 2007-02-22 | Fujitsu Ten Ltd | 映像表示装置及び表示用制御回路 |
| US7606971B2 (en) | 2004-11-09 | 2009-10-20 | Fujitsu Limited | Storage control apparatus and external storage apparatus |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6167495A (en) | 1998-08-27 | 2000-12-26 | Micron Technology, Inc. | Method and apparatus for detecting an initialization signal and a command packet error in packetized dynamic random access memories |
| US6182267B1 (en) * | 1998-11-20 | 2001-01-30 | Cisco Technology, Inc. | Ensuring accurate data checksum |
| US6567953B1 (en) * | 2000-03-29 | 2003-05-20 | Intel Corporation | Method and apparatus for host-based validating of data transferred between a device and a host |
| US6715004B1 (en) | 2000-03-29 | 2004-03-30 | Intel Corporation | Method and apparatus for intermediate validation of data transferred between a host and a device |
| US6496900B1 (en) * | 2000-09-12 | 2002-12-17 | 3Ware, Inc. | Disk array system, controller, and method for verifying command data written to disk drives |
| US6883132B1 (en) | 2000-09-29 | 2005-04-19 | Rockwell Automation Technologies, Inc. | Programmable error checking value circuit and method |
| US6665760B1 (en) | 2000-09-29 | 2003-12-16 | Rockwell Automation Technologies, Inc. | Group shifting and level shifting rotational arbiter system |
| US20020166070A1 (en) * | 2001-05-04 | 2002-11-07 | Avraham Mualem | Method and apparatus to reduce errors of a security association |
| US7676621B2 (en) * | 2003-09-12 | 2010-03-09 | Hewlett-Packard Development Company, L.P. | Communications bus transceiver |
| JP2008077783A (ja) * | 2006-09-22 | 2008-04-03 | Fujitsu Ltd | 記憶データ処理装置、記憶装置、記憶データ処理プログラム |
| DE102007029116A1 (de) * | 2007-06-25 | 2009-01-02 | Continental Automotive Gmbh | Verfahren zum Betreiben eines Mikrocontrollers und einer Ausführungseinheit sowie ein Mikrocontroller und eine Ausführungseinheit |
| US8799754B2 (en) * | 2009-12-07 | 2014-08-05 | At&T Intellectual Property I, L.P. | Verification of data stream computations using third-party-supplied annotations |
| CN117632571A (zh) * | 2022-08-10 | 2024-03-01 | 抖音视界有限公司 | 数据处理方法、装置及电子设备 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0612269A (ja) * | 1992-06-25 | 1994-01-21 | Hitachi Ltd | バス通信手段 |
-
1996
- 1996-11-01 JP JP8291932A patent/JPH10133962A/ja not_active Withdrawn
-
1997
- 1997-10-30 US US08/960,855 patent/US5928372A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100421829B1 (ko) * | 2000-04-20 | 2004-03-10 | 샤프 가부시키가이샤 | 데이터 전송방법 |
| JP2002175236A (ja) * | 2000-12-06 | 2002-06-21 | Nec Soft Ltd | データ登録システム |
| US7606971B2 (en) | 2004-11-09 | 2009-10-20 | Fujitsu Limited | Storage control apparatus and external storage apparatus |
| JP2007047426A (ja) * | 2005-08-10 | 2007-02-22 | Fujitsu Ten Ltd | 映像表示装置及び表示用制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5928372A (en) | 1999-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10133962A (ja) | 外部記録装置を備えたデータ処理装置における転送データ検証方法および装置 | |
| KR100640037B1 (ko) | 파일 제어 시스템 및 파일 제어 장치 | |
| JP5303477B2 (ja) | 非ｅｃｃコンポーネントにおけるｅｃｃの実装 | |
| US4825406A (en) | Secondary storage facility employing serial communications between drive and controller | |
| US4837675A (en) | Secondary storage facility empolying serial communications between drive and controller | |
| US4931922A (en) | Method and apparatus for monitoring peripheral device communications | |
| US7590884B2 (en) | Storage system, storage control device, and storage control method detecting read error response and performing retry read access to determine whether response includes an error or is valid | |
| US6018810A (en) | Fault-tolerant interconnection means in a computer system | |
| US9542251B2 (en) | Error detection on a low pin count bus | |
| US4811279A (en) | Secondary storage facility employing serial communications between drive and controller | |
| US7809899B2 (en) | System for integrity protection for standard 2n-bit multiple sized memory devices | |
| US4630269A (en) | Methods for diagnosing malfunctions in a disk drive | |
| CA1187191A (en) | Secondary storage facility employing serial communications between drive and controller | |
| JPS6037032A (ja) | デイスク・ドライブにおける留保操作を延期するための装置 | |
| US6038687A (en) | Loop back test apparatus for small computer system interface | |
| US4593375A (en) | Read-write processor with internal diagnostic data path | |
| US7213180B2 (en) | Bus bridge circuit, bus connection system, and data error notification method for bus bridge circuit | |
| JP4455393B2 (ja) | プログラマブルロジックコントローラ | |
| US20110205654A1 (en) | Control apparatus, nonvolatile storage apparatus and data initialization method | |
| JP4572859B2 (ja) | キャッシュメモリ制御装置、方法及びプログラム並びにディスクアレイ装置 | |
| JPH07200192A (ja) | 光ディスク装置 | |
| JP2007011659A (ja) | インターフェース装置、ディスクドライブ及びインターフェース制御方法 | |
| JPH0981502A (ja) | コンピュータシステム | |
| JPH04205133A (ja) | ディスク制御装置 | |
| CN118035158A (zh) | 一种存储设备的使用方法及存储设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040106 |