JPH1013281A - 改良された無線受信器 - Google Patents
改良された無線受信器Info
- Publication number
- JPH1013281A JPH1013281A JP9072263A JP7226397A JPH1013281A JP H1013281 A JPH1013281 A JP H1013281A JP 9072263 A JP9072263 A JP 9072263A JP 7226397 A JP7226397 A JP 7226397A JP H1013281 A JPH1013281 A JP H1013281A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- output
- voltage
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013016 damping Methods 0.000 claims description 9
- 238000012546 transfer Methods 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 8
- 230000008054 signal transmission Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 3
- 230000002441 reversible effect Effects 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 1
- 230000008859 change Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Superheterodyne Receivers (AREA)
- Mobile Radio Communication Systems (AREA)
- Circuits Of Receivers In General (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 本発明は、切換え形の自動利得制御回路の制
御範囲を拡大することを目的とする。 【解決手段】 本発明の無線受信器は、信号受信手段
（１０）と、上記信号受信手段により受信された信号の
振幅調整手段（１２）と、上記信号の振幅調整手段に接
続された信号伝達システム（３２）と、上記信号伝達シ
ステムの出力と上記信号の振幅調整手段の制御入力との
間に接続され、多重切換え形の自動利得制御信号を生成
する手段からなる自動利得制御フィードバックループと
により構成される。
御範囲を拡大することを目的とする。 【解決手段】 本発明の無線受信器は、信号受信手段
（１０）と、上記信号受信手段により受信された信号の
振幅調整手段（１２）と、上記信号の振幅調整手段に接
続された信号伝達システム（３２）と、上記信号伝達シ
ステムの出力と上記信号の振幅調整手段の制御入力との
間に接続され、多重切換え形の自動利得制御信号を生成
する手段からなる自動利得制御フィードバックループと
により構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、無線受信器、特
に、自動利得制御（ＡＧＣ）システムに関する。説明の
便宜上、用語「無線受信器」はトランシーバの受信器部
を含むことが意図されている。
に、自動利得制御（ＡＧＣ）システムに関する。説明の
便宜上、用語「無線受信器」はトランシーバの受信器部
を含むことが意図されている。
【０００２】
【従来の技術】所望及び不所望の隣接した無線チャンネ
ルが屡々強い信号を有し、徐々に混雑が増している現在
の無線周波数の環境で動作させるため、無線受信器、特
に、低中間周波又は零中間周波の無線受信器は、受信さ
れた信号を減衰させ、及び／又は、入力無線周波増幅器
の利得を変化させる自動利得制御システムを有すること
が必要になり始めている。連続的に補正が行われるアナ
ログ自動利得システムは周知であるが、かかるアナログ
自動利得システムは、安定性を与え、かつ、干渉を抑止
するため、比較的長い時定数を有する。このような比較
的長い時定数は、時分割ベースで動作し、信号が送信さ
れないことが分かっている時間間隔中にバッテリ節約の
ためスイッチオフされる受信器の場合には不利である。
上記の受信器の一例は、ＣＣＩＲラジオペイジングコー
ド第１号(CCIR Radiopaging Code No.1)、或いは、ＰＯ
ＣＳＡＧとして知られた規格に準拠して動作するペイジ
ング受信器であり、受信器は、ビット同期を達成した
後、電力の停止後に同期符号語を検出するため１７個の
符号語の群毎に１符号語の期間に亘って電力が供給され
る。上記の群の中の残りの部分は、８フレームにより構
成され、各フレームは２符号語を含む。ペイジャー（小
型無線呼出し器）は、群の中の所定のフレームに割り当
てられる。そのフレームの出現の直前に、受信器は上記
フレーム中に伝送されたアドレスメッセージを受信でき
るように電力が供給される。所定のフレームの終了に続
いて、受信器は次の群内の同期符号後の出現の直前まで
電力が停止される。電力の供給及び停止のサイクルは、
伝送が終了されるまで継続する。
ルが屡々強い信号を有し、徐々に混雑が増している現在
の無線周波数の環境で動作させるため、無線受信器、特
に、低中間周波又は零中間周波の無線受信器は、受信さ
れた信号を減衰させ、及び／又は、入力無線周波増幅器
の利得を変化させる自動利得制御システムを有すること
が必要になり始めている。連続的に補正が行われるアナ
ログ自動利得システムは周知であるが、かかるアナログ
自動利得システムは、安定性を与え、かつ、干渉を抑止
するため、比較的長い時定数を有する。このような比較
的長い時定数は、時分割ベースで動作し、信号が送信さ
れないことが分かっている時間間隔中にバッテリ節約の
ためスイッチオフされる受信器の場合には不利である。
上記の受信器の一例は、ＣＣＩＲラジオペイジングコー
ド第１号(CCIR Radiopaging Code No.1)、或いは、ＰＯ
ＣＳＡＧとして知られた規格に準拠して動作するペイジ
ング受信器であり、受信器は、ビット同期を達成した
後、電力の停止後に同期符号語を検出するため１７個の
符号語の群毎に１符号語の期間に亘って電力が供給され
る。上記の群の中の残りの部分は、８フレームにより構
成され、各フレームは２符号語を含む。ペイジャー（小
型無線呼出し器）は、群の中の所定のフレームに割り当
てられる。そのフレームの出現の直前に、受信器は上記
フレーム中に伝送されたアドレスメッセージを受信でき
るように電力が供給される。所定のフレームの終了に続
いて、受信器は次の群内の同期符号後の出現の直前まで
電力が停止される。電力の供給及び停止のサイクルは、
伝送が終了されるまで継続する。
【０００３】零中間周波アーキテクチャを無線受信器の
設計、特に、ペイジャーのような小形機器に使用する利
点は、無線受信器又はペイジャーを集積回路として製造
できる点である。しかし、自動利得制御を零中間周波受
信器に適用する最大の問題の一つは、自己受信、即ち、
何らかの復調されていないチャンネル上の信号のリーク
に起因して望まれていない直流オフセット電圧をミキサ
の出力に生じさせる受信器自体の局部発振器（ＬＯ）の
受信の問題である。入力信号の強度の変化は、過渡現象
の原因となる直流オフセット電圧を変化させる入力増幅
器の利得の変化を生じさせる。過渡現象は、不安定性を
生じさせる立ち上がり信号として自動利得回路のレベル
検出器により検出される。微弱な信号が受信されたとき
の利得の変化は、自己受信された局部発振器信号の増幅
を生じさせ、望まれていない直流オフセット電圧の変化
を発生させる。受信器のアンテナの向きを局部的な環境
に対して僅かに変化させるだけで不安定性が生じる可能
性がある。
設計、特に、ペイジャーのような小形機器に使用する利
点は、無線受信器又はペイジャーを集積回路として製造
できる点である。しかし、自動利得制御を零中間周波受
信器に適用する最大の問題の一つは、自己受信、即ち、
何らかの復調されていないチャンネル上の信号のリーク
に起因して望まれていない直流オフセット電圧をミキサ
の出力に生じさせる受信器自体の局部発振器（ＬＯ）の
受信の問題である。入力信号の強度の変化は、過渡現象
の原因となる直流オフセット電圧を変化させる入力増幅
器の利得の変化を生じさせる。過渡現象は、不安定性を
生じさせる立ち上がり信号として自動利得回路のレベル
検出器により検出される。微弱な信号が受信されたとき
の利得の変化は、自己受信された局部発振器信号の増幅
を生じさせ、望まれていない直流オフセット電圧の変化
を発生させる。受信器のアンテナの向きを局部的な環境
に対して僅かに変化させるだけで不安定性が生じる可能
性がある。
【０００４】添付図面の図１及び図２には、単一切換え
形の自動利得制御ループと、関連した伝達関数とを有す
る無線受信器が示されている。説明の便宜上、無線受信
器は、自動利得制御信号入力１４を有する可変利得無線
周波増幅器１２に接続されたアンテナ１０からなる。無
線周波増幅器１２の出力はミキサ１６の第１の入力に接
続される。局部発振器１８はミキサ１６の第２の入力に
接続される。ミキサ後段の増幅器２０はミキサ１６の出
力に接続される。フィルタ２２、例えば、ローパスフィ
ルタは、ミキシング動作の生成物から所望の信号帯域を
選択し、出力端子２４に供給する。自動利得制御回路
は、フィルタ２２の出力に接続された入力を有し、その
入力は、フィルタ２２の出力の電圧レベルを表わす電圧
を発生するレベル検出器回路２６に接続される。時定数
τを有する遅延段２８は、レベル検出器２６と比較器３
０の非反転入力との間に接続される。基準電圧Ｖref は
比較器３０の反転入力に供給される。比較器３０の出力
は、無線周波増幅器１２の利得制御入力１４に供給され
る。比較器３０はヒステリシスのあるスイッチとして挙
動する。
形の自動利得制御ループと、関連した伝達関数とを有す
る無線受信器が示されている。説明の便宜上、無線受信
器は、自動利得制御信号入力１４を有する可変利得無線
周波増幅器１２に接続されたアンテナ１０からなる。無
線周波増幅器１２の出力はミキサ１６の第１の入力に接
続される。局部発振器１８はミキサ１６の第２の入力に
接続される。ミキサ後段の増幅器２０はミキサ１６の出
力に接続される。フィルタ２２、例えば、ローパスフィ
ルタは、ミキシング動作の生成物から所望の信号帯域を
選択し、出力端子２４に供給する。自動利得制御回路
は、フィルタ２２の出力に接続された入力を有し、その
入力は、フィルタ２２の出力の電圧レベルを表わす電圧
を発生するレベル検出器回路２６に接続される。時定数
τを有する遅延段２８は、レベル検出器２６と比較器３
０の非反転入力との間に接続される。基準電圧Ｖref は
比較器３０の反転入力に供給される。比較器３０の出力
は、無線周波増幅器１２の利得制御入力１４に供給され
る。比較器３０はヒステリシスのあるスイッチとして挙
動する。
【０００５】図２を参照するに、遅延段からの信号が制
御範囲外の低い値から増加するならば、自動利得制御回
路は最大の入力利得で動作する。しかし、入力電圧が出
力電圧Ｖout1に対応する所定のレベルＶx1に達したと
き、固定の減衰のレベルは、出力電圧を値Ｖy1まで降下
させる回路に切り換えられる。入力電圧が増加し続ける
ならば、出力電圧は増加し続ける。
御範囲外の低い値から増加するならば、自動利得制御回
路は最大の入力利得で動作する。しかし、入力電圧が出
力電圧Ｖout1に対応する所定のレベルＶx1に達したと
き、固定の減衰のレベルは、出力電圧を値Ｖy1まで降下
させる回路に切り換えられる。入力電圧が増加し続ける
ならば、出力電圧は増加し続ける。
【０００６】逆に、入力電圧が別の所定のレベルＶx2ま
で減少したとき、固定の減衰レベルは、出力電圧をＶy2
の値まで上昇させる回路から切り換えられる。動作中、
スイッチング処理の間に限りループが閉じられ、それ以
外では、ループが有効に開かれる。その結果として、遅
延回路２８の時定数τを非常に小さくすることが可能で
あり、自己受信下での安定性が著しく改良される。
で減少したとき、固定の減衰レベルは、出力電圧をＶy2
の値まで上昇させる回路から切り換えられる。動作中、
スイッチング処理の間に限りループが閉じられ、それ以
外では、ループが有効に開かれる。その結果として、遅
延回路２８の時定数τを非常に小さくすることが可能で
あり、自己受信下での安定性が著しく改良される。
【０００７】
【発明が解決しようとする課題】しかし、単一切換え形
の自動利得制御回路は、上記の改良点があるにも係わら
ず、Ｖout2が受信器の感度の考慮により制限され、Ｖ
out1が２次及び３次の相互変調のＩＰ２及びＩＰ３を考
慮した最大許容入力レベルにより決められる場合には、
出力の制限、即ち、Ｖout2乃至Ｖout1に依存した制限さ
れた範囲であるＶin 2 乃至Ｖin1 の入力電圧レベルしか
制御しない。
の自動利得制御回路は、上記の改良点があるにも係わら
ず、Ｖout2が受信器の感度の考慮により制限され、Ｖ
out1が２次及び３次の相互変調のＩＰ２及びＩＰ３を考
慮した最大許容入力レベルにより決められる場合には、
出力の制限、即ち、Ｖout2乃至Ｖout1に依存した制限さ
れた範囲であるＶin 2 乃至Ｖin1 の入力電圧レベルしか
制御しない。
【０００８】本発明の目的は、切換え形の自動利得制御
回路の制御範囲を拡大することである。
回路の制御範囲を拡大することである。
【０００９】
【課題を解決するための手段】本発明の一面により提供
される無線受信器は、信号受信手段と、上記信号受信手
段により受信された信号の信号振幅調整手段と、上記信
号振幅調整手段に接続された信号伝達手段と、上記信号
伝達手段の出力と上記信号振幅調整手段の制御入力との
間に接続され、多重切換え形の自動利得制御信号を生成
する手段からなる自動利得制御フィードバックループと
により構成される。
される無線受信器は、信号受信手段と、上記信号受信手
段により受信された信号の信号振幅調整手段と、上記信
号振幅調整手段に接続された信号伝達手段と、上記信号
伝達手段の出力と上記信号振幅調整手段の制御入力との
間に接続され、多重切換え形の自動利得制御信号を生成
する手段からなる自動利得制御フィードバックループと
により構成される。
【００１０】上記本発明によれば、自動利得制御ループ
の制御範囲は著しく拡大される。本発明により提供され
る更なる無線受信器は、信号受信手段と、上記信号受信
手段により受信された信号の信号振幅調整手段と、上記
信号振幅調整手段の出力の上記信号の周波数ダウンコン
バート手段と、上記周波数ダウンコンバート手段の出力
から所望の信号を選択し、出力信号を供給する手段と、
上記所望の信号を選択する手段の出力と上記信号振幅調
整手段の入力との間に接続され、レベル検出手段と多重
切換え形の自動利得制御信号を生成する手段とからなる
自動利得制御ループとにより構成される。
の制御範囲は著しく拡大される。本発明により提供され
る更なる無線受信器は、信号受信手段と、上記信号受信
手段により受信された信号の信号振幅調整手段と、上記
信号振幅調整手段の出力の上記信号の周波数ダウンコン
バート手段と、上記周波数ダウンコンバート手段の出力
から所望の信号を選択し、出力信号を供給する手段と、
上記所望の信号を選択する手段の出力と上記信号振幅調
整手段の入力との間に接続され、レベル検出手段と多重
切換え形の自動利得制御信号を生成する手段とからなる
自動利得制御ループとにより構成される。
【００１１】多重切換え形の自動利得制御信号を生成す
る手段は、（一）基準電圧信号用の第１の入力、入力信
号用の第２の入力、速動（ファースト）ヒステリシス出
力、緩動（スロー）ヒステリシス出力及び信号出力を有
する少なくとも２の値を有する整数を表わすｎ個の縦続
された複数のスイッチと、（二）上記の各第１の入力に
接続された基準電圧源と、（三）夫々が対応した番号が
付けられた段の速動ヒステリシス出力Ｆにより制御さ
れ、上記のｎ個の各基準電圧源と逆向きに直列接続され
たｎ個の第１番目の速動ヒステリシスの電圧制御形電圧
源（以下、速動電圧源と称される）、上記の第２乃至第
ｎ番目のスイッチの上記第１番目の速動電圧源と直列接
続された（ｎ−１）個の第２番目の速動電圧源、及び、
以下同様に、上記第ｎ番目のスイッチの第１乃至第（ｎ
−１）番目の速動電圧源と直列接続された１個の第ｎ番
目の速動電圧源と、（四）信号入力と、出力が上記ｎ個
のスイッチの上記第２の入力に並列接続された時間遅延
回路への入力との間に直列接続され、各制御入力が上記
ｎ個のスイッチの上記緩動ヒステリシス出力に夫々接続
されたｎ個の緩動ヒステリシスの電圧制御形電圧源（以
下、緩動電圧源と称される）とにより構成される。
る手段は、（一）基準電圧信号用の第１の入力、入力信
号用の第２の入力、速動（ファースト）ヒステリシス出
力、緩動（スロー）ヒステリシス出力及び信号出力を有
する少なくとも２の値を有する整数を表わすｎ個の縦続
された複数のスイッチと、（二）上記の各第１の入力に
接続された基準電圧源と、（三）夫々が対応した番号が
付けられた段の速動ヒステリシス出力Ｆにより制御さ
れ、上記のｎ個の各基準電圧源と逆向きに直列接続され
たｎ個の第１番目の速動ヒステリシスの電圧制御形電圧
源（以下、速動電圧源と称される）、上記の第２乃至第
ｎ番目のスイッチの上記第１番目の速動電圧源と直列接
続された（ｎ−１）個の第２番目の速動電圧源、及び、
以下同様に、上記第ｎ番目のスイッチの第１乃至第（ｎ
−１）番目の速動電圧源と直列接続された１個の第ｎ番
目の速動電圧源と、（四）信号入力と、出力が上記ｎ個
のスイッチの上記第２の入力に並列接続された時間遅延
回路への入力との間に直列接続され、各制御入力が上記
ｎ個のスイッチの上記緩動ヒステリシス出力に夫々接続
されたｎ個の緩動ヒステリシスの電圧制御形電圧源（以
下、緩動電圧源と称される）とにより構成される。
【００１２】本発明の第２の面により提供されるペイジ
ング受信器は、受信段と、上記受信段の出力に接続され
た復号段と、ペイジングメッセージの受信を示す手段と
を有し、上記受信段は、信号受信手段と、上記信号受信
手段により受信された信号の振幅調整手段と、上記信号
の振幅調整手段に接続された信号伝達システムと、上記
信号伝達システムの出力と上記信号の振幅調整手段の制
御入力との間に接続され、多重切換え形の自動利得制御
信号を生成する手段からなる自動利得制御フィードバッ
クループとにより構成される。
ング受信器は、受信段と、上記受信段の出力に接続され
た復号段と、ペイジングメッセージの受信を示す手段と
を有し、上記受信段は、信号受信手段と、上記信号受信
手段により受信された信号の振幅調整手段と、上記信号
の振幅調整手段に接続された信号伝達システムと、上記
信号伝達システムの出力と上記信号の振幅調整手段の制
御入力との間に接続され、多重切換え形の自動利得制御
信号を生成する手段からなる自動利得制御フィードバッ
クループとにより構成される。
【００１３】
【発明の実施の形態】以下、添付図面を参照して、その
例に限定されることなく本発明の説明を行う。図面にお
いて同じ参照番号は対応した特徴を示すため使用され
る。図３を参照するに、信号受信システムは、スーパヘ
テロダイン受信器又は零中間周波受信器のような適当な
受信器３２からなり、受信器３２は、入力強度Ｘを有す
る信号用の入力３４と、出力強度Ｙを有する信号用の出
力３６とを有する。閉じた自動利得制御ループは、信号
強度の指標Ｖ１を与える受信器の出力３８と、自動利得
制御電圧Ｖout 用の入力４０との間に接続される。多重
スイッチ及びクランプ回路３９は、出力３８と入力４０
との間に接続される。回路３９は、多重スイッチ４１と
クランプ回路４２とにより構成される。クランプ回路４
２は、クランプ回路のオン／オフ制御信号用の入力４４
を有する。クランプ回路４２の目的は、自動利得制御回
路が受信器のウォームアップと共に生じる変化に追従し
ようとするのを阻止するため、受信器のウォームアップ
中に自動利得制御電圧を所定の値でクランプすることで
ある。受信器が、例えば、ＰＯＣＳＡＧに示されたよう
なバッテリ節約プロトコルに従って動作し、受信器段が
適当に給電及び給電停止されるペイジング受信器の場合
には、入力４４の信号は、図１０を参照して説明される
復号器８２又はマイクロコントローラ８４から得られ
る。多重スイッチ及びクランプ回路３９を有することに
より、以下に説明する図９に示されるように自動利得制
御の範囲を多少拡大させることが可能である。動作中、
回路３９は、信号Ｖ１の減少又は増加を打ち消し、静止
状態を実現するため伝達システム３２に作用する。
例に限定されることなく本発明の説明を行う。図面にお
いて同じ参照番号は対応した特徴を示すため使用され
る。図３を参照するに、信号受信システムは、スーパヘ
テロダイン受信器又は零中間周波受信器のような適当な
受信器３２からなり、受信器３２は、入力強度Ｘを有す
る信号用の入力３４と、出力強度Ｙを有する信号用の出
力３６とを有する。閉じた自動利得制御ループは、信号
強度の指標Ｖ１を与える受信器の出力３８と、自動利得
制御電圧Ｖout 用の入力４０との間に接続される。多重
スイッチ及びクランプ回路３９は、出力３８と入力４０
との間に接続される。回路３９は、多重スイッチ４１と
クランプ回路４２とにより構成される。クランプ回路４
２は、クランプ回路のオン／オフ制御信号用の入力４４
を有する。クランプ回路４２の目的は、自動利得制御回
路が受信器のウォームアップと共に生じる変化に追従し
ようとするのを阻止するため、受信器のウォームアップ
中に自動利得制御電圧を所定の値でクランプすることで
ある。受信器が、例えば、ＰＯＣＳＡＧに示されたよう
なバッテリ節約プロトコルに従って動作し、受信器段が
適当に給電及び給電停止されるペイジング受信器の場合
には、入力４４の信号は、図１０を参照して説明される
復号器８２又はマイクロコントローラ８４から得られ
る。多重スイッチ及びクランプ回路３９を有することに
より、以下に説明する図９に示されるように自動利得制
御の範囲を多少拡大させることが可能である。動作中、
回路３９は、信号Ｖ１の減少又は増加を打ち消し、静止
状態を実現するため伝達システム３２に作用する。
【００１４】図４には、多重スイッチ及びクランプ回路
の一実施例が示される。ブロック形式で示されたクラン
プ回路４２は、以下、図７及び図８を参照してより詳細
に説明される。例示された回路は、概略的に、ｎが少な
くとも２の値を有する整数を表わすとき、縦一列に並べ
られた複数のｎ個のスイッチＳ１乃至Ｓｎにより構成さ
れる。各スイッチは、基準電圧信号用の第１の反転入力
と、入力信号用の第２の非反転入力と、速動ヒステリシ
ス出力Ｆと、緩動ヒステリシス出力Ｌと、信号出力Ｔと
を有する。出力Ｔは、電圧Ｖout が生じる出力端子４０
に並列接続される。かかる配置を用いることにより、出
力電圧Ｖout は、スイッチＳ１乃至Ｓｎの信号出力電圧
ＶT1乃至ＶTnの和、即ち、 Ｖout ＝ＶT1＋ＶT2＋．．．＋ＶTn 或いは、信号出力電圧ＶT の他の結合、例えば、 Ｖout11 ＝ＶT1＋ＶT5 又は、 Ｖout22 ＝ＶT3＋ＶTx＋ＶT(n-1) である。
の一実施例が示される。ブロック形式で示されたクラン
プ回路４２は、以下、図７及び図８を参照してより詳細
に説明される。例示された回路は、概略的に、ｎが少な
くとも２の値を有する整数を表わすとき、縦一列に並べ
られた複数のｎ個のスイッチＳ１乃至Ｓｎにより構成さ
れる。各スイッチは、基準電圧信号用の第１の反転入力
と、入力信号用の第２の非反転入力と、速動ヒステリシ
ス出力Ｆと、緩動ヒステリシス出力Ｌと、信号出力Ｔと
を有する。出力Ｔは、電圧Ｖout が生じる出力端子４０
に並列接続される。かかる配置を用いることにより、出
力電圧Ｖout は、スイッチＳ１乃至Ｓｎの信号出力電圧
ＶT1乃至ＶTnの和、即ち、 Ｖout ＝ＶT1＋ＶT2＋．．．＋ＶTn 或いは、信号出力電圧ＶT の他の結合、例えば、 Ｖout11 ＝ＶT1＋ＶT5 又は、 Ｖout22 ＝ＶT3＋ＶTx＋ＶT(n-1) である。
【００１５】基準電圧源ＶR1乃至ＶRnは、各スイッチの
第１の入力に接続される。ｎ個の速動ヒステリシス電圧
制御形電圧源（速動電圧源）ＶHf1 乃至ＶHfn が設けら
れる。ｎ個の第１番目の速動電圧源ＶHf1 は、夫々、ｎ
個の基準電圧源ＶR1乃至ＶRnと逆向きに直列接続され
る。（ｎ−１）個の第２番目の速動電圧源ＶHf2 は、第
２乃至第ｎ番目のスイッチＳ２乃至Ｓｎの第１の速動電
圧源ＶHf1 と直列接続され、以下同様に、１個の第ｎ番
目の速動電圧源ＶHfn は、スイッチＳｎの第１乃至第ｎ
−１番目の速動電圧源ＶHf1 乃至ＶHf(n-1) と直列接続
される。第１乃至第ｎ番目の各速動電圧源ＶHf1 乃至Ｖ
Hfn は、対応した番号が付けられた段の速動ヒステリシ
ス出力Ｆにより制御される。ｎ個の緩動ヒステリシス電
圧制御形電圧源（緩動電圧源）ＶHs1 乃至ＶHsn は、信
号入力３８と遅延τを有する時間遅延回路２８への入力
との間に直列接続される。遅延回路２８の出力は上記ｎ
個のスイッチＳ１乃至Ｓｎの第２の入力に並列接続され
る。各緩動電圧源ＶHs1 乃至ＶHsn の制御入力は夫々の
緩動ヒステリシス出力Ｌに接続される。
第１の入力に接続される。ｎ個の速動ヒステリシス電圧
制御形電圧源（速動電圧源）ＶHf1 乃至ＶHfn が設けら
れる。ｎ個の第１番目の速動電圧源ＶHf1 は、夫々、ｎ
個の基準電圧源ＶR1乃至ＶRnと逆向きに直列接続され
る。（ｎ−１）個の第２番目の速動電圧源ＶHf2 は、第
２乃至第ｎ番目のスイッチＳ２乃至Ｓｎの第１の速動電
圧源ＶHf1 と直列接続され、以下同様に、１個の第ｎ番
目の速動電圧源ＶHfn は、スイッチＳｎの第１乃至第ｎ
−１番目の速動電圧源ＶHf1 乃至ＶHf(n-1) と直列接続
される。第１乃至第ｎ番目の各速動電圧源ＶHf1 乃至Ｖ
Hfn は、対応した番号が付けられた段の速動ヒステリシ
ス出力Ｆにより制御される。ｎ個の緩動ヒステリシス電
圧制御形電圧源（緩動電圧源）ＶHs1 乃至ＶHsn は、信
号入力３８と遅延τを有する時間遅延回路２８への入力
との間に直列接続される。遅延回路２８の出力は上記ｎ
個のスイッチＳ１乃至Ｓｎの第２の入力に並列接続され
る。各緩動電圧源ＶHs1 乃至ＶHsn の制御入力は夫々の
緩動ヒステリシス出力Ｌに接続される。
【００１６】各スイッチＳ１乃至Ｓｎは、基準電圧用の
第１の反転入力及び入力信号Ｖ１の遅延されたバージョ
ンのＶ２用の第２の非反転入力を夫々に有する比較器Ｃ
１乃至Ｃｎと、異なる出力Ｆ、Ｌ及びＴを生成するブロ
ックＢ１乃至Ｂｎとにより構成される。速動電圧源Ｖ
Hf1 乃至ＶHfn は、夫々の基準電圧源ＶR1乃至ＶRnと逆
向きに直列接続される。これにより、作動の際に、速動
電圧源の電圧がその関連した基準電圧源から実質的に瞬
時に差し引かれる効果が得られる。
第１の反転入力及び入力信号Ｖ１の遅延されたバージョ
ンのＶ２用の第２の非反転入力を夫々に有する比較器Ｃ
１乃至Ｃｎと、異なる出力Ｆ、Ｌ及びＴを生成するブロ
ックＢ１乃至Ｂｎとにより構成される。速動電圧源Ｖ
Hf1 乃至ＶHfn は、夫々の基準電圧源ＶR1乃至ＶRnと逆
向きに直列接続される。これにより、作動の際に、速動
電圧源の電圧がその関連した基準電圧源から実質的に瞬
時に差し引かれる効果が得られる。
【００１７】注意すべき別の点は、スイッチ、即ち、ス
イッチＳ１のＦ出力が、夫々の基準電圧源ＶR1乃至ＶRn
と逆向きに直列接続された全ての第１番目の速動電圧源
ＶHf 1 を制御することである。かくして、例えば、スイ
ッチＳ１が作動しているとき、全ての基準電圧ＶR1乃至
ＶRnがＶHf1 ずつ低減され、スイッチＳ２が作動してい
るとき、全ての基準電圧ＶR2乃至ＶRnが更にＶHf2 ずつ
低減され、以下同様に続き、スイッチＳｎが作動してい
るとき、基準電圧ＶRnが更にＶHfn ずつ低減される。
イッチＳ１のＦ出力が、夫々の基準電圧源ＶR1乃至ＶRn
と逆向きに直列接続された全ての第１番目の速動電圧源
ＶHf 1 を制御することである。かくして、例えば、スイ
ッチＳ１が作動しているとき、全ての基準電圧ＶR1乃至
ＶRnがＶHf1 ずつ低減され、スイッチＳ２が作動してい
るとき、全ての基準電圧ＶR2乃至ＶRnが更にＶHf2 ずつ
低減され、以下同様に続き、スイッチＳｎが作動してい
るとき、基準電圧ＶRnが更にＶHfn ずつ低減される。
【００１８】図４に示された一実施例の場合に、クラン
プ回路４２は、スイッチＳ２の比較器Ｃ２の第１の反転
入力と、遅延回路２８の出力に接続されたラインとの間
に接続される。従って、クランプ回路４２がウォームア
ップ中に作動するとき、自動利得制御電圧は、比較器Ｃ
２の第１の反転入力でクランプされる。しかし、クラン
プ回路４２の入力は、比較器Ｃ１乃至Ｃｎのうちいずれ
の比較器の第１の入力に接続しても構わない。
プ回路４２は、スイッチＳ２の比較器Ｃ２の第１の反転
入力と、遅延回路２８の出力に接続されたラインとの間
に接続される。従って、クランプ回路４２がウォームア
ップ中に作動するとき、自動利得制御電圧は、比較器Ｃ
２の第１の反転入力でクランプされる。しかし、クラン
プ回路４２の入力は、比較器Ｃ１乃至Ｃｎのうちいずれ
の比較器の第１の入力に接続しても構わない。
【００１９】一般的に、図６に示された各スイッチＳｘ
に関する場合において、比較器Ｃｘが出力を生成すると
き、速動電圧源ＶHfx は比較器Ｃｘの第１の入力の基準
電圧を低下させるため直ちに作動され、出力Ｔの電圧
は、無線周波増幅器１２（図３を参照のこと）及び／又
はピンダイオード減衰器（図示しない）の利得を変える
ステップ状の変化をうける。しかし、スイッチＳｘのブ
ロックＢｘの出力Ｌは、遅延回路２８の出力の電圧Ｖ２
を徐々に上昇させる緩動電圧源ＶHSx を作動させてい
る。τに対応した時間間隔の後、遅延回路２８の出力の
電圧Ｖ２は、速動電圧源ＶHf(x+1) を作動する次の高い
方の段Ｓ（ｘ＋１）の基準値に到達し、実質的に瞬時に
Ｃ（ｘ＋１）の第１（又は基準）の入力の電圧を減少さ
せ、ＶHs(x+1 ) をスイッチオンし、最終的なスイッチン
グ段Ｓｎが作動されるまで上記のサイクルが繰り返され
る。
に関する場合において、比較器Ｃｘが出力を生成すると
き、速動電圧源ＶHfx は比較器Ｃｘの第１の入力の基準
電圧を低下させるため直ちに作動され、出力Ｔの電圧
は、無線周波増幅器１２（図３を参照のこと）及び／又
はピンダイオード減衰器（図示しない）の利得を変える
ステップ状の変化をうける。しかし、スイッチＳｘのブ
ロックＢｘの出力Ｌは、遅延回路２８の出力の電圧Ｖ２
を徐々に上昇させる緩動電圧源ＶHSx を作動させてい
る。τに対応した時間間隔の後、遅延回路２８の出力の
電圧Ｖ２は、速動電圧源ＶHf(x+1) を作動する次の高い
方の段Ｓ（ｘ＋１）の基準値に到達し、実質的に瞬時に
Ｃ（ｘ＋１）の第１（又は基準）の入力の電圧を減少さ
せ、ＶHs(x+1 ) をスイッチオンし、最終的なスイッチン
グ段Ｓｎが作動されるまで上記のサイクルが繰り返され
る。
【００２０】逆の状況の場合に、入力信号Ｖ１の強度
は、関連した比較器の入力（非反転対反転）の電圧が零
又は零未満（即ち、負）になり、比較器の出力が変化し
て関連したブロックを“オン”から“オフ”に切り換え
るまで、ＶR1よりも減少させる必要がある。その結果と
して、出力Ｔは、ステップ状の無線周波増幅器１２の利
得の増加及び／又は与えられた減衰を減少させるため、
出力端子４０（図４を参照のこと）を介して供給される
出力を生成する。出力Ｆは関連した速動電圧源Ｖ Hfx を
スイッチオフし、出力Ｌは関連した緩動電圧源ＶHsx を
スイッチオフする。
は、関連した比較器の入力（非反転対反転）の電圧が零
又は零未満（即ち、負）になり、比較器の出力が変化し
て関連したブロックを“オン”から“オフ”に切り換え
るまで、ＶR1よりも減少させる必要がある。その結果と
して、出力Ｔは、ステップ状の無線周波増幅器１２の利
得の増加及び／又は与えられた減衰を減少させるため、
出力端子４０（図４を参照のこと）を介して供給される
出力を生成する。出力Ｆは関連した速動電圧源Ｖ Hfx を
スイッチオフし、出力Ｌは関連した緩動電圧源ＶHsx を
スイッチオフする。
【００２１】回路内の次の下方のスイッチＳ（ｘ−１）
の反転入力の電圧は、ＶHfx が対応するＶR(x-1)から減
算されなくなるので、ＶHfx と同じ量だけ直ぐに増加さ
れる。遅延された電圧Ｖ２が反転入力の電圧よりも降下
した後、上記のサイクルが繰り返される。最も下段のス
イッチＳ１の場合に、入力信号Ｖ１が ＶR1−ＶHf1 −ＶHs1 以下であるならば、更なる利得及び／又は減衰の変更は
行われない。
の反転入力の電圧は、ＶHfx が対応するＶR(x-1)から減
算されなくなるので、ＶHfx と同じ量だけ直ぐに増加さ
れる。遅延された電圧Ｖ２が反転入力の電圧よりも降下
した後、上記のサイクルが繰り返される。最も下段のス
イッチＳ１の場合に、入力信号Ｖ１が ＶR1−ＶHf1 −ＶHs1 以下であるならば、更なる利得及び／又は減衰の変更は
行われない。
【００２２】上記の説明は、スイッチＳ１乃至Ｓｎ又は
スイッチＳｎ乃至Ｓ１の順次的な動作に関係している
が、スイッチの動作は向きが変化する可能性のある入力
信号Ｖ１の変化に依存するので、このような順次的な動
作の場合には限られない。しかし、利得及び／又は減衰
のステップ状の変化を実行することにより、自動利得制
御回路に発振を生じさせる不安定性を誘起しない態様で
利得及び／又は減衰の変化を急激に行うことが可能であ
る。
スイッチＳｎ乃至Ｓ１の順次的な動作に関係している
が、スイッチの動作は向きが変化する可能性のある入力
信号Ｖ１の変化に依存するので、このような順次的な動
作の場合には限られない。しかし、利得及び／又は減衰
のステップ状の変化を実行することにより、自動利得制
御回路に発振を生じさせる不安定性を誘起しない態様で
利得及び／又は減衰の変化を急激に行うことが可能であ
る。
【００２３】図９には、鋸歯状の波形が到達したとき、
減衰のステップ状の増加又は減少を生じさせる上側（Ｖ
in1 ）及び下側（Ｖin2 ）の入力電圧制御範囲と、上側
（Ｖ out1）及び下側（Ｖout2）の限界とが示されてい
る。増加方向或いは逆向きの減少方向に動作されている
スイッチの遅延は、時間遅延τに起因する。制動係数Ｄ
１乃至Ｄｎの大きさは、入力減衰の大きさに依存する。
減衰のステップ状の増加又は減少を生じさせる上側（Ｖ
in1 ）及び下側（Ｖin2 ）の入力電圧制御範囲と、上側
（Ｖ out1）及び下側（Ｖout2）の限界とが示されてい
る。増加方向或いは逆向きの減少方向に動作されている
スイッチの遅延は、時間遅延τに起因する。制動係数Ｄ
１乃至Ｄｎの大きさは、入力減衰の大きさに依存する。
【００２４】動作中に、スイッチＳｘは、 Ｖ２≧ＶRx−ＶHf1 ．．．−ＶHf(x-1) のときスイッチオンされ、 Ｖ２≦ＶRx−ＶHf1 ．．．−ＶHfx のときスイッチオフされる。
【００２５】一般的に言うと、基準電圧源と速動電圧制
御形電圧源との間に以下の関係 ＶRn−ＶHf1 ．．．−ＶHfn ＞ＶR(n-1)−ＶHf1 ．．．
−ＶHf(n-1) が当てはまる。この式は、増加する入力信号Ｖ１に対
し、スイッチＳ（ｎ−１）が常にスイッチＳｎの前に作
動され、Ｖ１のレベルが減少する場合に、Ｓｎがスイッ
チＳ（ｎ−１）の前にスイッチオフされることを表わし
ている。
御形電圧源との間に以下の関係 ＶRn−ＶHf1 ．．．−ＶHfn ＞ＶR(n-1)−ＶHf1 ．．．
−ＶHf(n-1) が当てはまる。この式は、増加する入力信号Ｖ１に対
し、スイッチＳ（ｎ−１）が常にスイッチＳｎの前に作
動され、Ｖ１のレベルが減少する場合に、Ｓｎがスイッ
チＳ（ｎ−１）の前にスイッチオフされることを表わし
ている。
【００２６】入力信号Ｖ１は、可変性の直流電圧又は整
流された交流電圧の何れでもよい。本発明の一実施例に
おいて、基準電圧源は以下の関係式、 ＶR1＜ＶR2＜．．．＜ＶRn を有するように寸法を定められ、更に、一連の基準電圧
源の対の間の電圧差（Ｖ Hys ）は、 ＶHys1＜ＶR2−ＶR1；．．．ＶHys(n-1)＜ＶRn−Ｖ
R(n-1) ＶHys1＝ＶHf1 ＋ＶHs1 ；．．．ＨHysn＝ＶHfn ＋Ｖ
Hsn のように表わされる。
流された交流電圧の何れでもよい。本発明の一実施例に
おいて、基準電圧源は以下の関係式、 ＶR1＜ＶR2＜．．．＜ＶRn を有するように寸法を定められ、更に、一連の基準電圧
源の対の間の電圧差（Ｖ Hys ）は、 ＶHys1＜ＶR2−ＶR1；．．．ＶHys(n-1)＜ＶRn−Ｖ
R(n-1) ＶHys1＝ＶHf1 ＋ＶHs1 ；．．．ＨHysn＝ＶHfn ＋Ｖ
Hsn のように表わされる。
【００２７】本発明の一実施例の動作の理解を容易にさ
せるため、以下、実際的な例を説明する。一連の基準電
圧の対の間の差が等しくされるので、 ＶR2−ＶR1＝ＶR3−ＶR2＝．．．＝ＶRn−ＶR(n-1) であり、同時に、 ＶHys1＝ＶR2−ＶR1；ＶHys2＝ＶR3−ＶR2；．．．Ｖ
Hys(n-1)＝ＶRn−ＶR(n-1) とすることにより、 ＶHys1＝ＶHys2＝．．．＝ＶHysn であり、 ＶHf1 ＝ＶHs1 ＝ＶHf2 ＝ＶHs2 ．．．ＶHfn ＝ＶHsn となる。
せるため、以下、実際的な例を説明する。一連の基準電
圧の対の間の差が等しくされるので、 ＶR2−ＶR1＝ＶR3−ＶR2＝．．．＝ＶRn−ＶR(n-1) であり、同時に、 ＶHys1＝ＶR2−ＶR1；ＶHys2＝ＶR3−ＶR2；．．．Ｖ
Hys(n-1)＝ＶRn−ＶR(n-1) とすることにより、 ＶHys1＝ＶHys2＝．．．＝ＶHysn であり、 ＶHf1 ＝ＶHs1 ＝ＶHf2 ＝ＶHs2 ．．．ＶHfn ＝ＶHsn となる。
【００２８】最初に、図４の端子３８上の入力信号Ｖ１
は十分に小さく、スイッチＳ１、Ｓ２．．．Ｓｎは動作
的ではない。その結果として、全ての速動電圧制御形電
圧源ＶHf1 ．．．ＶHfn 及び緩動電圧制御形電圧源Ｖ
Hs1 ．．．ＶHsn はオフされるので、それらの出力電圧
は零である。入力信号が強度 Ｖ１＝ＶR1 まで増加するならば、比較器Ｃ１の出力はハイになり、
ブロックＢ１をターンオンし、出力Ｆ、Ｌ及びＴがハイ
になる。その結果として、電圧源ＶHf1 及びＶHs 1 は動
作的にされ、端子４０上の電圧Ｖout がハイになる。
は十分に小さく、スイッチＳ１、Ｓ２．．．Ｓｎは動作
的ではない。その結果として、全ての速動電圧制御形電
圧源ＶHf1 ．．．ＶHfn 及び緩動電圧制御形電圧源Ｖ
Hs1 ．．．ＶHsn はオフされるので、それらの出力電圧
は零である。入力信号が強度 Ｖ１＝ＶR1 まで増加するならば、比較器Ｃ１の出力はハイになり、
ブロックＢ１をターンオンし、出力Ｆ、Ｌ及びＴがハイ
になる。その結果として、電圧源ＶHf1 及びＶHs 1 は動
作的にされ、端子４０上の電圧Ｖout がハイになる。
【００２９】速動電圧ＶHf1 は、電圧ＶR1（及びＶR2乃
至ＶRn）から実質的に瞬時に減算されるので、比較器Ｃ
１の出力は、入力信号Ｖ１の瞬時の減少の有無とは無関
係にハイ状態に維持される。緩動電圧ＶHs1 が遅延回路
２８に印加され、遅延回路２８の出力電圧Ｖ２は緩やか
に変化する。電圧Ｖ１がＶR1に一致したままの状態を維
持するならば、時間遅延τの後、 ＶR2−ＶHf1 ＝ＶHs1 ＋ＶR1−ＶHf1 ＝ＶR1＋ＶHs1 と表わされるので、電圧Ｖ２は、スイッチＳ２の比較器
Ｃ２の反転入力上の電圧と対応したＶR1＋ＶHs1 に達す
る。その結果として、スイッチＳ２は動作的になり、ブ
ロックＢ２の出力Ｆ、Ｌ及びＴをハイにさせる。基準電
圧、即ち、スイッチＳ２乃至Ｓｎの第１の反転入力の電
圧は、急激に−ＶHf2 により変えられる。緩動電圧源Ｖ
Hs2 も作動される。入力信号Ｖ１がＶR1の振幅を維持し
続けると仮定すると、電圧Ｖ２は、遅延τの後、この具
体的な例の場合に、スイッチＳ３の比較器Ｃ３の反転入
力上の実際の基準電圧 ＶR3−ＶHf1 −ＶHf2 に対応した値 ＶR1＋ＶHs1 ＋ＶHs2 に達する。その結果、スイッチＳ３は動作的になり、ブ
ロックＦ、Ｌ及びＴの出力がハイになる。上記の動作の
系列は、電圧Ｖ１がＶR1以上に維持されるならば、スイ
ッチＳｎまでスイッチ毎に進行する。
至ＶRn）から実質的に瞬時に減算されるので、比較器Ｃ
１の出力は、入力信号Ｖ１の瞬時の減少の有無とは無関
係にハイ状態に維持される。緩動電圧ＶHs1 が遅延回路
２８に印加され、遅延回路２８の出力電圧Ｖ２は緩やか
に変化する。電圧Ｖ１がＶR1に一致したままの状態を維
持するならば、時間遅延τの後、 ＶR2−ＶHf1 ＝ＶHs1 ＋ＶR1−ＶHf1 ＝ＶR1＋ＶHs1 と表わされるので、電圧Ｖ２は、スイッチＳ２の比較器
Ｃ２の反転入力上の電圧と対応したＶR1＋ＶHs1 に達す
る。その結果として、スイッチＳ２は動作的になり、ブ
ロックＢ２の出力Ｆ、Ｌ及びＴをハイにさせる。基準電
圧、即ち、スイッチＳ２乃至Ｓｎの第１の反転入力の電
圧は、急激に−ＶHf2 により変えられる。緩動電圧源Ｖ
Hs2 も作動される。入力信号Ｖ１がＶR1の振幅を維持し
続けると仮定すると、電圧Ｖ２は、遅延τの後、この具
体的な例の場合に、スイッチＳ３の比較器Ｃ３の反転入
力上の実際の基準電圧 ＶR3−ＶHf1 −ＶHf2 に対応した値 ＶR1＋ＶHs1 ＋ＶHs2 に達する。その結果、スイッチＳ３は動作的になり、ブ
ロックＦ、Ｌ及びＴの出力がハイになる。上記の動作の
系列は、電圧Ｖ１がＶR1以上に維持されるならば、スイ
ッチＳｎまでスイッチ毎に進行する。
【００３０】反対に、スイッチＳ１乃至Ｓｎが全て動作
的であり、例えば、入力電圧の振幅が、 ＶR1−ＶR2 まで降下した状況を想定するならば、電圧Ｖ１が ＶR1−ＶHys1 に保たれるか、或いは、 ＶR1−ＶHys1 から減少される限り、スイッチはＳｎからＳ１まで順次
に動作が抑止される。
的であり、例えば、入力電圧の振幅が、 ＶR1−ＶR2 まで降下した状況を想定するならば、電圧Ｖ１が ＶR1−ＶHys1 に保たれるか、或いは、 ＶR1−ＶHys1 から減少される限り、スイッチはＳｎからＳ１まで順次
に動作が抑止される。
【００３１】スイッチＳｘが動作的であり、伝達系の関
数及び伝達システム３２（図３を参照のこと）への入力
Ｘの振幅を変えることにより、電圧Ｖ１の値が ＶR1−ΔＶ（ΔＶ＜ＶHysx） に変化する一般的な場合を想定する。振幅Ｘの変化に応
じたＶ１の振幅の変化は伝達システム３２の時間遅延に
よって遅延され、これによりスイッチＳｘの応答に影響
が及ぶ。時間遅延段２８の入力には、電圧＋ＶHsx と遅
延された−ΔＶとが与えられる。適当な時定数τを選択
することにより、得られるパルスは、振幅がスイッチＳ
（ｘ＋１）の基準電圧に対応した値 ＶR1＋ＶHs1 ．．．＋ＶHsx に到達しないように時間遅延段２８により十分に変形さ
れ、その結果として、スイッチＳ（ｘ＋１）は動作が抑
止されたままである。電圧Ｖ２が値 ＶR1＋ＶHf1 ＋．．．＋ＶHfm −ΔＶ（ΔＶ＜ＶHysx） まで減衰すると共に、スイッチＳｘはオン状態を維持す
る。例示された自動利得制御回路が過渡現象の影響を免
れる効果がある。
数及び伝達システム３２（図３を参照のこと）への入力
Ｘの振幅を変えることにより、電圧Ｖ１の値が ＶR1−ΔＶ（ΔＶ＜ＶHysx） に変化する一般的な場合を想定する。振幅Ｘの変化に応
じたＶ１の振幅の変化は伝達システム３２の時間遅延に
よって遅延され、これによりスイッチＳｘの応答に影響
が及ぶ。時間遅延段２８の入力には、電圧＋ＶHsx と遅
延された−ΔＶとが与えられる。適当な時定数τを選択
することにより、得られるパルスは、振幅がスイッチＳ
（ｘ＋１）の基準電圧に対応した値 ＶR1＋ＶHs1 ．．．＋ＶHsx に到達しないように時間遅延段２８により十分に変形さ
れ、その結果として、スイッチＳ（ｘ＋１）は動作が抑
止されたままである。電圧Ｖ２が値 ＶR1＋ＶHf1 ＋．．．＋ＶHfm −ΔＶ（ΔＶ＜ＶHysx） まで減衰すると共に、スイッチＳｘはオン状態を維持す
る。例示された自動利得制御回路が過渡現象の影響を免
れる効果がある。
【００３２】反対に、スイッチＳｘが動作を抑止されて
いるならば、スイッチＳ（ｘ−１）は、入力電圧が値 Ｖ１＝ＶR1−ＶHys1＋ΔＶ（ΔＶ＜ＶHysx） に変化するにも係わらず動作的な状態を維持する。図５
には、スイッチＳ１、Ｓ２．．．Ｓｎからの出力信号が
直流電流である他の実施例が示される。基準電圧
ＶR1．．．ＶRnは、電流Ｉ１を有する定電流源４６に接
続された抵抗形分圧器回路４８から発生される。分圧器
回路４８は、直列接続された抵抗Ｒ１、Ｒ２、．．．及
び抵抗５０からなる。ここで、
いるならば、スイッチＳ（ｘ−１）は、入力電圧が値 Ｖ１＝ＶR1−ＶHys1＋ΔＶ（ΔＶ＜ＶHysx） に変化するにも係わらず動作的な状態を維持する。図５
には、スイッチＳ１、Ｓ２．．．Ｓｎからの出力信号が
直流電流である他の実施例が示される。基準電圧
ＶR1．．．ＶRnは、電流Ｉ１を有する定電流源４６に接
続された抵抗形分圧器回路４８から発生される。分圧器
回路４８は、直列接続された抵抗Ｒ１、Ｒ２、．．．及
び抵抗５０からなる。ここで、
【００３３】
【数１】
【００３４】で表わされる速動ヒステリシス電流Ｉ
Hfは、分圧器回路４８から得られ、抵抗５０により対応
した電圧に変換される。夫々の速動ヒステリシス電流Ｉ
Hf1 ．．．ＩHfn は、スイッチＳ１乃至Ｓｎの出力Ｆに
供給される。出力電流Ｉout1．．．Ｉoutnは、スイッチ
Ｓ１乃至Ｓｎの出力Ｔから得られ、
Hfは、分圧器回路４８から得られ、抵抗５０により対応
した電圧に変換される。夫々の速動ヒステリシス電流Ｉ
Hf1 ．．．ＩHfn は、スイッチＳ１乃至Ｓｎの出力Ｆに
供給される。出力電流Ｉout1．．．Ｉoutnは、スイッチ
Ｓ１乃至Ｓｎの出力Ｔから得られ、
【００３５】
【数２】
【００３６】で表わされる全電流は、出力電圧Ｖout を
得るため直列抵抗５２に供給される。緩動ヒステリシス
電流ＩHs1 乃至ＩHsn は、スイッチＳ１乃至Ｓｎの出力
Ｌに並列接続された電流源５４から得られる。全緩動ヒ
ステリシス電流は、
得るため直列抵抗５２に供給される。緩動ヒステリシス
電流ＩHs1 乃至ＩHsn は、スイッチＳ１乃至Ｓｎの出力
Ｌに並列接続された電流源５４から得られる。全緩動ヒ
ステリシス電流は、
【００３７】
【数３】
【００３８】で表わされる。入力電圧Ｖ１は、出力がそ
の反転入力にフィードバックされた演算増幅器５６の非
反転入力に印加される。電流源５４を伴う接合点６０
と、演算増幅器５６の出力との間に接続された抵抗５８
は、緩動ヒステリシス電流ＩHsを緩動ヒステリシス電圧
ＶHsに変換する。接合点６０は、別の演算増幅器６２の
非反転入力にも接続され、その別の演算増幅器６２の出
力は、反転入力にフィードバックされると共に、積分キ
ャパシタＣを有するローパスフィルタとして実現された
遅延回路２８に接続される。電圧Ｖ２を発生する遅延回
路２８の出力は、スイッチＳ１乃至Ｓｎの非反転入力に
並列に接続される。演算増幅器５６及び６２は、夫々、
入力電圧Ｖ１を緩動ヒステリシス電圧ＶHsから減結合
し、及び、遅延回路２８を接合点６０から減結合するた
め設けられる。
の反転入力にフィードバックされた演算増幅器５６の非
反転入力に印加される。電流源５４を伴う接合点６０
と、演算増幅器５６の出力との間に接続された抵抗５８
は、緩動ヒステリシス電流ＩHsを緩動ヒステリシス電圧
ＶHsに変換する。接合点６０は、別の演算増幅器６２の
非反転入力にも接続され、その別の演算増幅器６２の出
力は、反転入力にフィードバックされると共に、積分キ
ャパシタＣを有するローパスフィルタとして実現された
遅延回路２８に接続される。電圧Ｖ２を発生する遅延回
路２８の出力は、スイッチＳ１乃至Ｓｎの非反転入力に
並列に接続される。演算増幅器５６及び６２は、夫々、
入力電圧Ｖ１を緩動ヒステリシス電圧ＶHsから減結合
し、及び、遅延回路２８を接合点６０から減結合するた
め設けられる。
【００３９】図６には、一つのスイッチＳｘの一般的な
構造が示される。比較器Ｃｘは、同図に示される如く、
反転入力及び非反転入力を有する。比較器Ｃｘの出力は
スイッチングブロックＢｘの入力１１０に接続される。
３個の直流電流源ＩHfx 、Ｉ Hsx 及びＩoutxが設けられ
る。入力１１０の信号により制御された第１、第２及び
第３のスイッチ１１２、１１４及び１１６は、電流源Ｉ
Hfx 、ＩHsx 及びＩou txを、スイッチがオンされたとき
に夫々の出力Ｆ、Ｌ及びＴに接続し、或いは、スイッチ
がオフされたときに接地する。
構造が示される。比較器Ｃｘは、同図に示される如く、
反転入力及び非反転入力を有する。比較器Ｃｘの出力は
スイッチングブロックＢｘの入力１１０に接続される。
３個の直流電流源ＩHfx 、Ｉ Hsx 及びＩoutxが設けられ
る。入力１１０の信号により制御された第１、第２及び
第３のスイッチ１１２、１１４及び１１６は、電流源Ｉ
Hfx 、ＩHsx 及びＩou txを、スイッチがオンされたとき
に夫々の出力Ｆ、Ｌ及びＴに接続し、或いは、スイッチ
がオフされたときに接地する。
【００４０】図５及び図６に示された回路の動作におい
て、速動ヒステリシス電流及び緩動ヒステリシス電流が
零であるならば、 ＶR2＝ＶR1＋Ｉ１・Ｒ１ ＶR3＝ＶR2＋Ｉ１・Ｒ２ と表わされ、以下同様である。スイッチＳ１がオンであ
るならば、電流源ＩHf1は作動され、抵抗５０に電圧降
下を発生する。その結果として、基準電圧ＶR1乃至ＶRn
は、ＶR1−ＶHf1 乃至ＶRn−ＶHfn になるように−Ｖ
Hf1 ずつ変えられる。スイッチＳ２がオンされるなら
ば、電流源ＩHf2 が作動されるので、基準電圧は、例え
ば、ＶR1−ＶHf1 がＶR1−ＶHf1 −ＶHf2 に変わるよう
−ＶHf2 ずつ変えられる。
て、速動ヒステリシス電流及び緩動ヒステリシス電流が
零であるならば、 ＶR2＝ＶR1＋Ｉ１・Ｒ１ ＶR3＝ＶR2＋Ｉ１・Ｒ２ と表わされ、以下同様である。スイッチＳ１がオンであ
るならば、電流源ＩHf1は作動され、抵抗５０に電圧降
下を発生する。その結果として、基準電圧ＶR1乃至ＶRn
は、ＶR1−ＶHf1 乃至ＶRn−ＶHfn になるように−Ｖ
Hf1 ずつ変えられる。スイッチＳ２がオンされるなら
ば、電流源ＩHf2 が作動されるので、基準電圧は、例え
ば、ＶR1−ＶHf1 がＶR1−ＶHf1 −ＶHf2 に変わるよう
−ＶHf2 ずつ変えられる。
【００４１】信号入力側で、電流源５４の電流Ｉ２はレ
ベル偏移用の一定の直流電流である。ＩHs1 乃至ＩHsn
を動作的にすることにより、電圧ＶHsは、 −１２・Ｒ５８ （Ｒ５８は抵抗５８の抵抗値を表わす）乃至 （−１２＋ＩHs1 ）・Ｒ５８，．．．，（−１２＋Ｉ
Hs1 ＋．．．＋ＩHsn ）・Ｒ５８ に変えられる。これ以外の場合には、上記の回路は図４
を参照して説明したように動作する。
ベル偏移用の一定の直流電流である。ＩHs1 乃至ＩHsn
を動作的にすることにより、電圧ＶHsは、 −１２・Ｒ５８ （Ｒ５８は抵抗５８の抵抗値を表わす）乃至 （−１２＋ＩHs1 ）・Ｒ５８，．．．，（−１２＋Ｉ
Hs1 ＋．．．＋ＩHsn ）・Ｒ５８ に変えられる。これ以外の場合には、上記の回路は図４
を参照して説明したように動作する。
【００４２】クランプ回路４２は、スイッチＳ３の基準
電圧入力と、遅延回路２８の出力に接続されたラインと
の間に接続される。図４及び図５の実施例において、ク
ランプ回路４２は、スイッチＳ１より上方のスイッチン
グ回路内の点に接続された入力６８を有し、受信器の電
源の供給と停止との間に動作的にされる。このクランプ
回路４２により、ディジタルペイジングプロトコルのよ
うな時分割プロトコル、例えば、ＣＣＩＲラジオペイジ
ングコード第１号（或いは、ＰＯＣＳＡＧとして知られ
ている）に従って動作する際に屡々生じる受信器のスイ
ッチオン又はスイッチオフの結果として発生されるあら
ゆる過渡現象の影響は、抑制され、無線周波増幅器及び
／又は入力減衰器の入力利得設定値に影響を与えること
がない。
電圧入力と、遅延回路２８の出力に接続されたラインと
の間に接続される。図４及び図５の実施例において、ク
ランプ回路４２は、スイッチＳ１より上方のスイッチン
グ回路内の点に接続された入力６８を有し、受信器の電
源の供給と停止との間に動作的にされる。このクランプ
回路４２により、ディジタルペイジングプロトコルのよ
うな時分割プロトコル、例えば、ＣＣＩＲラジオペイジ
ングコード第１号（或いは、ＰＯＣＳＡＧとして知られ
ている）に従って動作する際に屡々生じる受信器のスイ
ッチオン又はスイッチオフの結果として発生されるあら
ゆる過渡現象の影響は、抑制され、無線周波増幅器及び
／又は入力減衰器の入力利得設定値に影響を与えること
がない。
【００４３】図７には、並列接続され、電流出力を与え
る２個の演算増幅器６４及び６６からなるクランプ回路
の一実施例が示される。入力端子は、高オーム性入力を
与える演算増幅器６４及び６６の非反転入力に並列接続
される。演算増幅器６４及び６６の出力は、夫々、エミ
ッタ・コレクタ路が接合点７４に接続されたコレクタと
直列接続されたＰＮＰトランジスタ７０及びＮＰＮトラ
ンジスタ７２のベース電極に接続される。接合点７４
は、演算増幅器６４及び６８の反転入力に接続される。
クランプ回路制御信号入力４４は、演算増幅器６４及び
６８の制御入力に接続される。
る２個の演算増幅器６４及び６６からなるクランプ回路
の一実施例が示される。入力端子は、高オーム性入力を
与える演算増幅器６４及び６６の非反転入力に並列接続
される。演算増幅器６４及び６６の出力は、夫々、エミ
ッタ・コレクタ路が接合点７４に接続されたコレクタと
直列接続されたＰＮＰトランジスタ７０及びＮＰＮトラ
ンジスタ７２のベース電極に接続される。接合点７４
は、演算増幅器６４及び６８の反転入力に接続される。
クランプ回路制御信号入力４４は、演算増幅器６４及び
６８の制御入力に接続される。
【００４４】図８には、エミッタ結合されたＮＰＮトラ
ンジスタ７６及び７８により形成された差動増幅器から
なる各演算増幅器６４及び６８の入力段が示される。Ｎ
ＰＮトランジスタ７６及び７８のベース電極は、夫々、
演算増幅器の非反転入力及び反転入力に接続される。ト
ランジスタ７６の放出面積Ａｅ１は、トランジスタ７８
の放出面積Ａｅ２よりも大きい。演算増幅器６４及び６
８の出力電流が同相であるとき、トランジスタ７０及び
７２の中の何れか一方が導通させられる。入力６８上の
増加的な電圧Ｖ＋に対し、電流が演算増幅器６４から導
通したトランジスタ７０に流れ、逆に、減少的な電圧Ｖ
＋に対し、演算増幅器６６からの電流がトランジスタ７
２に流れる。
ンジスタ７６及び７８により形成された差動増幅器から
なる各演算増幅器６４及び６８の入力段が示される。Ｎ
ＰＮトランジスタ７６及び７８のベース電極は、夫々、
演算増幅器の非反転入力及び反転入力に接続される。ト
ランジスタ７６の放出面積Ａｅ１は、トランジスタ７８
の放出面積Ａｅ２よりも大きい。演算増幅器６４及び６
８の出力電流が同相であるとき、トランジスタ７０及び
７２の中の何れか一方が導通させられる。入力６８上の
増加的な電圧Ｖ＋に対し、電流が演算増幅器６４から導
通したトランジスタ７０に流れ、逆に、減少的な電圧Ｖ
＋に対し、演算増幅器６６からの電流がトランジスタ７
２に流れる。
【００４５】入力４４のクランプ信号が、演算増幅器６
４、６６を“オフ”状態にするような信号であるなら
ば、出力インピーダンスは無限大であり、一方、演算増
幅器が“オン”状態であるならば、反転入力へのフィー
ドバック接続のため出力インピーダンスは低い。キャパ
シタＣ（図６を参照のこと）又は遅延回路２８の容量の
充電及び放電時間は、最大出力電流に依存して急速に変
化する可能性がある。
４、６６を“オフ”状態にするような信号であるなら
ば、出力インピーダンスは無限大であり、一方、演算増
幅器が“オン”状態であるならば、反転入力へのフィー
ドバック接続のため出力インピーダンスは低い。キャパ
シタＣ（図６を参照のこと）又は遅延回路２８の容量の
充電及び放電時間は、最大出力電流に依存して急速に変
化する可能性がある。
【００４６】上記の図５の説明のように、クランプ回路
の入力端子６８は電圧ＶR3に接続される。入力４４上の
制御信号がクランプ回路４２を作動するならば、クラン
プ回路４２の出力は、スイッチＳ１乃至Ｓｎの第２の非
反転入力と共に ＶR3＋ΔＶｄ にクランプされ、ここで、ΔＶｄは、 Ｖｔ＊ｌｎ（Ａｅ１／Ａｅ２） に一致する。Ｖ１のＶ２に対する影響は、低オーム性抵
抗により無効にされる。スイッチＳ３のキャパシタＣ３
の入力の電圧（図４を参照のこと）は、クランプ回路が
作動されたならば、クランプ前の多重スイッチの状態と
は無関係に如何なる場合でもΔＶｄである。図５におい
てクランプ電圧がＶR3だけの場合には、スイッチＳ１、
Ｓ２及びＳ３だけが毎回作動される。
の入力端子６８は電圧ＶR3に接続される。入力４４上の
制御信号がクランプ回路４２を作動するならば、クラン
プ回路４２の出力は、スイッチＳ１乃至Ｓｎの第２の非
反転入力と共に ＶR3＋ΔＶｄ にクランプされ、ここで、ΔＶｄは、 Ｖｔ＊ｌｎ（Ａｅ１／Ａｅ２） に一致する。Ｖ１のＶ２に対する影響は、低オーム性抵
抗により無効にされる。スイッチＳ３のキャパシタＣ３
の入力の電圧（図４を参照のこと）は、クランプ回路が
作動されたならば、クランプ前の多重スイッチの状態と
は無関係に如何なる場合でもΔＶｄである。図５におい
てクランプ電圧がＶR3だけの場合には、スイッチＳ１、
Ｓ２及びＳ３だけが毎回作動される。
【００４７】一般的な場合において、入力端子６８が図
５の基準電圧ＶRxに接続されているならば、上記基準電
圧に関係したスイッチＳ１、Ｓ２及びＳｘは、クランプ
電圧が演算増幅器６４、６６をスイッチオンするとき、
常にスイッチオンされる。図９は、一例として、ステッ
プ状に切り換えられた自動利得制御電圧の伝達関数を表
わす。限界値Ｖout2及びＶout1は、夫々制御電圧範囲の
上限及び下限を表わす。
５の基準電圧ＶRxに接続されているならば、上記基準電
圧に関係したスイッチＳ１、Ｓ２及びＳｘは、クランプ
電圧が演算増幅器６４、６６をスイッチオンするとき、
常にスイッチオンされる。図９は、一例として、ステッ
プ状に切り換えられた自動利得制御電圧の伝達関数を表
わす。限界値Ｖout2及びＶout1は、夫々制御電圧範囲の
上限及び下限を表わす。
【００４８】入力電圧Ｖ１が小さい値から増加し、Ｖ
out1に達すると共に、スイッチＳ１は作動され、無線周
波増幅器１２（図３を参照のこと）の利得、及び／又
は、設けられている場合にはピンダイオード減衰器の減
衰にステップ状の偏移を生じさせる。伝達関数は、制動
係数Ｄ１により実質的に瞬時に降下し、次に、Ｖ２の増
加の結果として、スイッチＳ２が作動され、利得及び／
又は減衰に別のステップ状の変化を生じさせるまで緩や
かに増加する。伝達関数は制動係数Ｄ２で減少する。Ｖ
１がハイ状態を維持するならば、スイッチＳ３乃至Ｓｎ
は連続的に作動される。
out1に達すると共に、スイッチＳ１は作動され、無線周
波増幅器１２（図３を参照のこと）の利得、及び／又
は、設けられている場合にはピンダイオード減衰器の減
衰にステップ状の偏移を生じさせる。伝達関数は、制動
係数Ｄ１により実質的に瞬時に降下し、次に、Ｖ２の増
加の結果として、スイッチＳ２が作動され、利得及び／
又は減衰に別のステップ状の変化を生じさせるまで緩や
かに増加する。伝達関数は制動係数Ｄ２で減少する。Ｖ
１がハイ状態を維持するならば、スイッチＳ３乃至Ｓｎ
は連続的に作動される。
【００４９】波形がＶout2に達したとき、逆向きにスイ
ッチＳｎ乃至Ｓ１が抑止される。スイッチの各動作時
に、無線周波増幅器の利得が増加され、及び／又は、減
衰が減少させられる。制動係数Ｄ１乃至Ｄｎは、一致し
ていても、又は、一致していなくてもよい。制動係数Ｄ
１乃至Ｄｎの値が徐々に増加する利点は、零中間周波受
信器の場合に特に利用される自己受信の影響の除去であ
る。
ッチＳｎ乃至Ｓ１が抑止される。スイッチの各動作時
に、無線周波増幅器の利得が増加され、及び／又は、減
衰が減少させられる。制動係数Ｄ１乃至Ｄｎは、一致し
ていても、又は、一致していなくてもよい。制動係数Ｄ
１乃至Ｄｎの値が徐々に増加する利点は、零中間周波受
信器の場合に特に利用される自己受信の影響の除去であ
る。
【００５０】図１０に示されたペイジャーは、アンテナ
１０に接続された受信器８０からなる。受信器８０は、
図１に示されたタイプのスーパヘテロダイン受信器又は
零中間周波受信器の何れでもよい。受信器８０の出力
は、受信器からの信号を復号化する復号器８２に接続さ
れる。マイクロコントローラ８４は、プログラム格納装
置８６に記憶されたプログラムに従って実行される。更
に、マイクロコンピュータ８４には、アドレスメモリ８
８と、メッセージ記憶用のＲＡＭ９０と、メッセージ及
び制御指標を液晶ディスプレイ（ＬＣＤ）パネル９４上
に表示させる表示ドライバ９２と、発光ダイオード（Ｌ
ＥＤ）９６、音響変換器９８及び振動器１００のような
警報装置とが接続される。キーパッド１０２は、ユーザ
の指令を入力するためマイクロコントローラ８４に接続
される。
１０に接続された受信器８０からなる。受信器８０は、
図１に示されたタイプのスーパヘテロダイン受信器又は
零中間周波受信器の何れでもよい。受信器８０の出力
は、受信器からの信号を復号化する復号器８２に接続さ
れる。マイクロコントローラ８４は、プログラム格納装
置８６に記憶されたプログラムに従って実行される。更
に、マイクロコンピュータ８４には、アドレスメモリ８
８と、メッセージ記憶用のＲＡＭ９０と、メッセージ及
び制御指標を液晶ディスプレイ（ＬＣＤ）パネル９４上
に表示させる表示ドライバ９２と、発光ダイオード（Ｌ
ＥＤ）９６、音響変換器９８及び振動器１００のような
警報装置とが接続される。キーパッド１０２は、ユーザ
の指令を入力するためマイクロコントローラ８４に接続
される。
【００５１】バッテリ１０４は、ペイジャー回路に給電
するためマイクロコントローラ８４に接続される。電力
制御スイッチ１０６は、マイクロコントローラ８４の出
力と、受信器８０との間に接続され、これにより、適用
されたＣＣＩＲラジオペイジングコード第１号のような
ペイジャープロトコルに従ってバッテリ電源節約が行わ
れる。
するためマイクロコントローラ８４に接続される。電力
制御スイッチ１０６は、マイクロコントローラ８４の出
力と、受信器８０との間に接続され、これにより、適用
されたＣＣＩＲラジオペイジングコード第１号のような
ペイジャープロトコルに従ってバッテリ電源節約が行わ
れる。
【００５２】ペイジャーが応答形のペイジャーであるな
らば、破線で示された送信器１０８を更に有する。上記
の多重スイッチ及びクランプ回路の実施例によれば、正
側の過渡現象だけが制動されることが想定されている。
しかし、上記の回路は負側の過渡現象を検出、制動する
ため利用することが可能である。
らば、破線で示された送信器１０８を更に有する。上記
の多重スイッチ及びクランプ回路の実施例によれば、正
側の過渡現象だけが制動されることが想定されている。
しかし、上記の回路は負側の過渡現象を検出、制動する
ため利用することが可能である。
【００５３】本発明の開示を読むことにより、他の変形
が当業者にとって明らかである。かかる変形は、無線受
信器及びその構成部品の設計、製造及び使用において公
知であり、かつ、上記の特徴の代わりに使用され、或い
は、上記の特徴に付け加えて使用される他の特徴を含
む。本願の請求項に記載された発明は、上記特徴の特定
の組合せに関して定式化されているが、本願の開示の範
囲は、本願のいずれかの請求項に記載された発明と同じ
発明に関係しているかどうか、或いは、本発明と同じ技
術課題の一部又は全部を解決するかどうかとは無関係
に、あらゆる新規な特徴、又は、ここに明示的又は暗示
的に開示された特徴のあらゆる新規な組合せ、或いは、
それらの一般形を含むことを理解する必要がある。新規
の請求項が、本願又は本願から派生した更なる出願の係
属中に、上記の特徴及び／又はかかる特徴の組合せに関
して定式化され得ることに注意する必要がある。
が当業者にとって明らかである。かかる変形は、無線受
信器及びその構成部品の設計、製造及び使用において公
知であり、かつ、上記の特徴の代わりに使用され、或い
は、上記の特徴に付け加えて使用される他の特徴を含
む。本願の請求項に記載された発明は、上記特徴の特定
の組合せに関して定式化されているが、本願の開示の範
囲は、本願のいずれかの請求項に記載された発明と同じ
発明に関係しているかどうか、或いは、本発明と同じ技
術課題の一部又は全部を解決するかどうかとは無関係
に、あらゆる新規な特徴、又は、ここに明示的又は暗示
的に開示された特徴のあらゆる新規な組合せ、或いは、
それらの一般形を含むことを理解する必要がある。新規
の請求項が、本願又は本願から派生した更なる出願の係
属中に、上記の特徴及び／又はかかる特徴の組合せに関
して定式化され得ることに注意する必要がある。
【図１】本発明の前提として説明された単一切換え形の
自動利得制御回路のブロック構成図である。
自動利得制御回路のブロック構成図である。
【図２】図１の単一切換え形の自動利得制御回路の伝達
関数の説明図である。
関数の説明図である。
【図３】本発明の一実施例のブロック構成図である。
【図４】多重スイッチ及びクランプ回路の一実施例のブ
ロック構成図である。
ロック構成図である。
【図５】多重スイッチ及びクランプ回路の他の一実施例
のブロック構成図である。
のブロック構成図である。
【図６】図５の回路に使用されたスイッチのブロック構
成図である。
成図である。
【図７】クランプ回路の一実施例のブロック構成図であ
る。
る。
【図８】図７に示された演算増幅器の入力段の回路構成
図である。
図である。
【図９】多重切換え形の自動利得制御の制御ループによ
って得られた伝達関数の一例を示す図である。
って得られた伝達関数の一例を示す図である。
【図１０】ペイジャーのブロック構成図である。
１０ アンテナ １２ 可変利得無線周波増幅器 １４ 自動利得制御信号入力 １６ ミキサ １８ 局部発振器 ２０ ミキサ後段増幅器 ２２ フィルタ ２４ 出力端子 ２６ レベル検出器回路 ２８ 遅延段 ３０ 比較器 ３２，８０ 受信器 ３４ 信号入力 ３６ 信号出力 ３８ 信号振幅指標出力 ３９ 多重スイッチ及びクランプ回路 ４０ 自動利得制御電圧入力 ４１ 多重スイッチ ４２ クランプ回路 ４４ クランプ回路オン／オフ制御信号入力 ４６，５４ 電流源 ４８ 分圧器回路 ５０，５２，５８ 抵抗 ５６，６２，６４，６６ 演算増幅器 ６０，７４ 接合点 ６８ クランプ回路の入力 ７０ ＰＮＰトランジスタ ７２，７６，７８ ＮＰＮトランジスタ ８２ 復号器 ８４ マイクロコントローラ ８６ プログラム格納装置 ８８ アドレスメモリ ９０ ＲＡＭ ９２ 表示ドライバ ９４ 液晶ディスプレイパネル ９６ 発光ダイオード ９８ 音響変換器 １００ 振動器 １０２ キーパッド １０４ バッテリ １０６ 電力制御スイッチ １０８ 送信器 １１０ 入力 １１２，１１４，１１６ スイッチ
Claims (10)
- 【請求項１】 信号受信手段と、 上記信号受信手段により受信された信号の振幅を調整す
る手段と、 上記信号の振幅を調整する手段に接続された信号伝達シ
ステムと、 上記信号伝達システムの出力と上記信号の振幅を調整す
る手段の制御入力との間に接続され、多重切換え形の自
動利得制御信号を生成する手段からなる自動利得制御フ
ィードバックループとにより構成される無線受信器。 - 【請求項２】 信号受信手段と、 上記信号受信手段により受信された信号の振幅を調整す
る手段と、 上記信号の振幅を調整する手段の出力で上記信号を周波
数ダウンコンバートする手段と、 上記信号を周波数ダウンコンバートする手段の出力から
所望の信号を選択し、出力信号を供給する手段と、 上記所望の信号を選択する手段の出力と上記信号の振幅
を調整する手段の入力との間に接続され、レベル検出手
段及び多重切換え形の自動利得制御信号を生成する手段
からなる自動利得制御ループとにより構成される無線受
信器。 - 【請求項３】 上記多重切換え形の自動利得制御信号を
生成する手段は、 特性が最大値に到達したときに、制動係数により実質的
に瞬時に減少させられ、次に、上記特性は上記最大値に
向けて徐々に増加し、更なる制動係数が導入され、以下
同様に繰り返され、 特性が最小値に達したとき、制動係数が上記特性を減少
させるため実質的に瞬時に導入され、次に、上記特性は
上記最小値に向けて徐々に減少し、更なる制動係数が導
入され、以下同様に繰り返される伝達特性を生成するた
め適合されることを特徴とする請求項１又は２記載の受
信器。 - 【請求項４】 上記制動係数は、低い入力電圧から高い
入力電圧まで値が増加し、高い入力電圧から低い入力電
圧まで値が減少することを特徴とする請求項３記載の受
信器。 - 【請求項５】 上記多重切換え形の自動利得制御信号を
生成する手段は、 基準電圧信号用の第１の入力、入力信号用の第２の入
力、速動ヒステリシス出力、緩動ヒステリシス出力及び
信号出力を有する少なくとも２の値を有する整数ｎ個の
縦続された複数のスイッチと、 上記の各第１の入力に接続された基準電圧源と、 夫々が対応した番号が付けられた段の速動ヒステリシス
出力Ｆにより制御され、上記のｎ個の各基準電圧源と逆
向きに直列接続されたｎ個の第１番目の速動ヒステリシ
スの電圧制御形電圧源（以下、速動電圧源と称され
る）、上記の第２乃至第ｎ番目のスイッチの上記第１番
目の速動電圧源と直列接続された（ｎ−１）個の第２番
目の速動電圧源、及び、以下同様に、上記第ｎ番目のス
イッチの第１乃至第（ｎ−１）番目の速動電圧源と直列
接続された１個の第ｎ番目の速動電圧源と、 信号入力と、出力が上記ｎ個のスイッチの上記第２の入
力に並列接続された時間遅延回路への入力との間に直列
接続され、各制御入力が上記ｎ個のスイッチの上記緩動
ヒステリシス出力に夫々接続されたｎ個の緩動ヒステリ
シスの電圧制御形電圧源（以下、緩動電圧源と称され
る）とにより構成されることを特徴とする請求項１又は
２記載の受信器。 - 【請求項６】 連続的な基準電圧の対の間の差は同じで
あり、上記速動電圧源及び上記緩動電圧源は実質的に同
じ電圧を生成することを特徴とする請求項５記載の受信
器。 - 【請求項７】 上記多重切換え形の自動利得制御信号を
生成する手段は、 基準電流信号用の第１の入力、入力信号用の第２の入
力、速動ヒステリシス電流源に接続された速動ヒステリ
シス出力、緩動ヒステリシス電流源に接続された緩動ヒ
ステリシス出力、及び、出力電流信号を供給する信号出
力を有する少なくとも２の値を有する整数ｎ個の縦続さ
れた複数のスイッチと、 上記出力電流信号を対応した出力電圧信号に変換する手
段と、 上記緩動ヒステリシス電流源に接続された入力、及び、
上記スイッチの第２の入力に並列接続された出力を有す
る時間遅延回路とにより構成されることを特徴とする請
求項１又は２記載の受信器。 - 【請求項８】 上記ｎ個のスイッチの中の１個の第１の
入力に接続された入力及び上記ｎ個のスイッチの上記第
２の入力に接続された出力を有するクランプ回路と、 自動利得制御を固定するため、上記受信器のウォーミン
グアップの間に上記クランプ回路を作動させる手段とを
更に有することを特徴とする請求項５又は７のうちいず
れか１項記載の受信器。 - 【請求項９】 上記クランプ回路の入力は、上記ｎ個の
スイッチの中の第２番目乃至第ｎ番目のスイッチの上記
第１の入力に接続されることを特徴とする請求項８記載
の受信器。 - 【請求項１０】 受信段と、上記受信段の出力に接続さ
れた復号段と、ペイジングメッセージの受信を示す手段
とを有するペイジング受信器であって、 上記受信段は、 信号受信手段と、 上記信号受信手段により受信された信号の振幅を調整す
る手段と、 上記信号の振幅を調整する手段に接続された信号伝達シ
ステムと、 上記信号伝達システムの出力と上記信号の振幅を調整す
る手段の制御入力との間に接続され、多重切換え形の自
動利得制御信号を生成する手段からなる自動利得制御フ
ィードバックループとにより構成されるペイジング受信
器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP96302095 | 1996-03-27 | ||
| NL96302095:3 | 1996-03-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1013281A true JPH1013281A (ja) | 1998-01-16 |
| JP3982592B2 JP3982592B2 (ja) | 2007-09-26 |
Family
ID=8224861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07226397A Expired - Fee Related JP3982592B2 (ja) | 1996-03-27 | 1997-03-25 | 改良された無線受信器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5943612A (ja) |
| JP (1) | JP3982592B2 (ja) |
| KR (1) | KR100467883B1 (ja) |
| CN (1) | CN1127807C (ja) |
| DE (1) | DE69731137T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007150949A (ja) * | 2005-11-30 | 2007-06-14 | Mitsubishi Electric Corp | 受信機 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4289667B2 (ja) | 2003-09-16 | 2009-07-01 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | 可変利得制御回路および受信装置 |
| DE102004010890B4 (de) * | 2004-03-06 | 2008-01-03 | Atmel Germany Gmbh | Verfahren und Schaltungsanordnung zum Umschalten eines elektrischen Schaltkreises in einen Stromsparmodus |
| DE202004005208U1 (de) * | 2004-04-01 | 2004-08-05 | Harman Becker Automotive Systems Gmbh | Antennensignal-Verstärker für einen mobilen Rundfunkempfänger mit einer Energiesparfunktion |
| US7933369B2 (en) | 2005-12-08 | 2011-04-26 | Electronics And Telecommunications Research Institute | Apparatus for automatic gain control and wireless receiver employing the same |
| CN103414445B (zh) * | 2013-07-18 | 2015-11-11 | 江苏中科天安智联科技有限公司 | 基于3g车载产品的3g信号智能增益系统 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58115930A (ja) * | 1981-12-29 | 1983-07-09 | Matsushita Electric Ind Co Ltd | 電子切換増幅回路 |
| JPS62165414A (ja) * | 1986-01-16 | 1987-07-22 | Sony Corp | レベルコントロ−ル回路 |
| CA1278610C (en) * | 1987-09-21 | 1991-01-02 | Eisaku Sasaki | Stepped square-qam demodulator utilizing all signal points to generate control signals |
| JPH02265392A (ja) * | 1989-04-05 | 1990-10-30 | Nec Home Electron Ltd | Ａｃｃ回路 |
| US5161170A (en) * | 1990-01-16 | 1992-11-03 | The Johns Hopkins University | Discrete automatic gain control with high stability, high speed and low distortion |
| DE69126373T2 (de) * | 1990-06-29 | 1998-01-15 | Sanyo Electric Co | Automatische Verstärkungsregelung für einen Radioempfänger |
| JP2577490B2 (ja) * | 1990-07-03 | 1997-01-29 | 株式会社東芝 | Ｆｍフロントエンド部のａｇｃ回路 |
| JP3254733B2 (ja) * | 1992-06-16 | 2002-02-12 | 松下電器産業株式会社 | 自動利得制御回路 |
| KR960004509B1 (ko) * | 1993-07-06 | 1996-04-06 | 엘지전자주식회사 | 텔레비젼 방송신호 수신회로 |
| CA2175860C (en) * | 1995-06-02 | 2001-03-27 | Randall Wayne Rich | Apparatus and method for optimizing the quality of a received signal in a radio receiver |
-
1997
- 1997-03-20 DE DE69731137T patent/DE69731137T2/de not_active Expired - Fee Related
- 1997-03-25 JP JP07226397A patent/JP3982592B2/ja not_active Expired - Fee Related
- 1997-03-25 US US08/823,573 patent/US5943612A/en not_active Expired - Lifetime
- 1997-03-27 CN CN97111204A patent/CN1127807C/zh not_active Expired - Fee Related
- 1997-03-27 KR KR1019970010859A patent/KR100467883B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007150949A (ja) * | 2005-11-30 | 2007-06-14 | Mitsubishi Electric Corp | 受信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100467883B1 (ko) | 2005-06-20 |
| DE69731137D1 (de) | 2004-11-18 |
| DE69731137T2 (de) | 2006-03-09 |
| US5943612A (en) | 1999-08-24 |
| JP3982592B2 (ja) | 2007-09-26 |
| KR970068201A (ko) | 1997-10-13 |
| CN1168033A (zh) | 1997-12-17 |
| CN1127807C (zh) | 2003-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3070758B2 (ja) | フィルタ時定数制御機能を備えたフィルタ回路 | |
| EP1722484B1 (en) | Mobile communication apparatus | |
| US5513387A (en) | Automatic gain control circuit | |
| US5955925A (en) | Digital AGC circuit | |
| JPS6223235A (ja) | ダイバ−シチ受信無線機 | |
| EP1532730A2 (en) | Sequential dc offset correction for amplifier chain | |
| US6249158B1 (en) | Circuit arrangement for generating an output signal | |
| JP3982592B2 (ja) | 改良された無線受信器 | |
| JP4251507B2 (ja) | 無線受信器及びそのための利得調整増幅器 | |
| KR100751434B1 (ko) | 직접 변환 수신기들을 위한 싱글 톤 검출 및 적응 이득제어 | |
| US5854973A (en) | Radio receivers | |
| US5722052A (en) | Switching current mirror for a phase locked loop frequency synthesizer and communication device using same | |
| US7065336B2 (en) | Analog base band unit for a RF receiver and method for using the same | |
| US20040017861A1 (en) | Slice circuit capable of accurate conversion of an analog signal to a digital signal | |
| US20040166821A1 (en) | Methods and apparatus for improving the operation of a variable gain amplifier (VGA) | |
| US20050070240A1 (en) | Receiver device comprising an alternating current coupling | |
| EP0798850B1 (en) | Improvements in or relating to radio receivers | |
| US7894558B2 (en) | Receiving circuit for multi-slot receiving provided with circuit for adjusting frequency characteristic of active filter | |
| JP2003234666A (ja) | 無線機用半導体集積回路及び無線通信機 | |
| JP2001036366A (ja) | 利得可変増幅回路および利得制御回路並びに通信機器 | |
| JP2008544716A (ja) | Ｒｆ通信機器のための増分利得調整を伴う信号レベル調整器 | |
| JP4075890B2 (ja) | パルスカウント型復調回路 | |
| GB2356303A (en) | Switched current D/A converter with minimized current drain | |
| JPH04258006A (ja) | 利得制御装置 | |
| JPH06216796A (ja) | 無線電話機の受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070627 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |