JPH1012600A - 半導体デバイス製造工程のプラズマエッチング方法 - Google Patents

半導体デバイス製造工程のプラズマエッチング方法

Info

Publication number
JPH1012600A
JPH1012600A JP8317534A JP31753496A JPH1012600A JP H1012600 A JPH1012600 A JP H1012600A JP 8317534 A JP8317534 A JP 8317534A JP 31753496 A JP31753496 A JP 31753496A JP H1012600 A JPH1012600 A JP H1012600A
Authority
JP
Japan
Prior art keywords
film quality
etching
etching method
plasma
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8317534A
Other languages
English (en)
Inventor
Yong-Hyeon Park
容 鉉 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH1012600A publication Critical patent/JPH1012600A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 高い選択性と良好なプロファイルを得ること
ができる半導体デバイス製造工程のプラズマエッチング
方法を提供する。 【解決手段】 複数の供給ガスをプラズマ状態に変換さ
せて供給し、上部に配置したマスキングパターン16を
介して反応及びイオン衝突を進行させてウェーハ上のシ
リコン含有膜質14をドライエッチングする半導体デバ
イス製造工程のプラズマエッチング方法において、シリ
コン含有膜質14をエッチングするためにヨウ化水素H
Iを主エッチングガスとして供給してドライエッチング
を行うようにした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体デバイス製造
工程のプラズマエッチング方法に関し、さらに詳しくは
主エッチングガスとしてヨウ化水素(HI)を供給する
ことにより、ウェーハ膜質のエッチングにおける選択比
及びプロファイルを改善した半導体デバイス製造工程の
プラズマエッチング方法に関する。
【0002】
【従来の技術】半導体産業が発達するにつれて、半導体
デバイスは高容量及び高機能化を追求しており、このた
め限られた領域に一層多くの素子の集積が必要となり、
ウェーハ加工技術はパターンを極微細化及び高集積化さ
せるように研究及び開発されている。
【0003】極微細化及び高集積化された半導体デバイ
スを具現するためのウェーハ製造工程にはドライエッチ
ング技術がよく用いられており、ドライエッチング技術
として最も一般化しているのはプラズマ応用エッチング
方法である。
【0004】しかし、プラズマを用いたエッチング工程
は非常に重要であるが難しい技術であり、プラズマエッ
チング工程で優先的に考慮すべき事項はエッチングプロ
ファイル、下部膜質との選択性(Selectivity) 、エッチ
ング比(Etch Rate) 及び均一度(Uniformity)などであ
る。これらは主にエッチング装置または供給ガスの特性
によって左右され、特に均一度は多くの場合エッチング
装置の特性からの影響を強く受け、他の三つの事項は供
給ガスの特性に影響を強く受ける。
【0005】そして、最近ではパターンの極微細化及び
高集積化のための一環として、供給ガスにポリマーを形
成するガスを添加してプラズマエッチング工程を行うこ
とによりプロファイルを改善する技術が多く開発されて
いる。このようなプロファイル改善に関する技術の一例
が米国特許第 4,490,209号に開示されている。
【0006】従来のプラズマエッチング方法でシリコン
含有膜質(Layer of a Silicon-bearing Material) をエ
ッチングする場合には、その膜質の性質によってフッ素
(F)と塩素(Cl)を含有するハロゲン化合物を主エ
ッチングガスとして供給し、その他に膜質のエッチング
プロファイル及び下部膜質との選択性の改善用途または
キャリヤ(Carrier) 用途で他のガスを主エッチングガス
に混合して供給する。
【0007】混合供給されるガスはそれぞれ定められた
役割を果たし、ヘリウム(He)とアルゴン(Ar)の
ような不活性ガスは比較的重い質量をもつことにより、
主エッチングガスのキャリヤの役割を果たすとともに衝
突(Physical Sputtering) によって膜質をエッチングす
る役割を果たし、酸素(O2 )と窒素(N2 )はプラズ
マ放電によってラジカル(Radical) 状態或いはイオン状
態などで存在し、エッチングされる部分に発生するポリ
マーを増加或いは減少させてプロファイルを制御する役
割を果たす。そして、臭化水素(HBr)はプラズマ内
で解離(Dissociation)した後、Brがエッチング部分の
側壁に吸着してSi―Br系統のポリマーを形成する。
このSi−Br系統のポリマーはエッチングされた膜質
の側壁表面が塩素と反応するのを遮断して良好なプロフ
ァイルを形成させるための保護膜として作用する。
【0008】
【発明が解決しようとする課題】しかし、前述した従来
のHCl、Cl2 及びHBrのような主エッチングガス
を用いたプラズマエッチング方法は、膜質のエッチング
された側壁のプロファイルに満足な垂直性を持たせるこ
とができないので、極微細化及び高集積度が要求される
工程には適用し難いという問題点があった。
【0009】本発明の目的は、ヨウ化水素を用いてシリ
コン含有膜質のドライエッチングを行うことにより、高
い選択性と良好なプロファイルを得ることのできる半導
体デバイス製造工程のプラズマエッチング方法を提供す
ることにある。
【0010】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明による半導体デバイス製造工程のプラズマ
エッチング方法においては、複数の供給ガスをプラズマ
状態に変換させて供給し、上部に配置したマスキングの
ためのパターンを介した反応及びイオン衝突によってウ
ェーハをドライエッチングする半導体デバイス製造工程
のプラズマエッチング方法において、シリコン含有膜質
をエッチングするためにヨウ化水素HIを主エッチング
ガスとして供給して前記ドライエッチングを行うように
した。
【0011】そして、前記シリコン含有膜質として、ゲ
ート酸化膜質(Gate Oxide)、ポリシリコン(Poly Silico
n)膜質、珪化タングステン(WSiX )膜質、珪化銀
(AgSiX )膜質、珪化白金(PtSiX )膜質、ま
たは珪化チタン(TiSiX )膜質のうちいずれか一つ
を使用する場合に対して本発明を適用することができ
る。
【0012】
【発明の実施の形態】本発明はウェーハ上に形成された
シリコン含有膜質に対してエッチングを行うものであ
り、シリコン含有膜質としてはポリシリコン膜質、シリ
コン酸化膜質、珪化タングステン(WSiX )膜質、珪
化銀(AgSiX )膜質、または珪化チタン(TiSi
X )膜質が含まれる。このような膜質をエッチングする
ために、各膜質の特性によって主エッチングガスのヨウ
化水素HIとこれに混合される添加ガスとを適切に選択
することにより、ドライエッチングのための各実施例が
成されることができる。
【0013】まず、図1を参照してポリシリコン膜質に
対して適用された一実施例を説明する。
【0014】図1を参照すると、ウェーハには基層1
0、シリコン酸化膜質12、ポリシリコン膜質14及び
マスキングのためのフォトレジスト膜質(Photoresist L
ayer)16が順次積層されている。基層10はウェーハ
を成す単結晶シリコン成分であり、シリコン酸化膜質1
2は数百Å程度の厚さで基層10上に形成されており、
ポリシリコン膜質14は数千Å程度の厚さでトランジス
タのゲートを形成させるために蒸着されており、フォト
レジスト膜質16はポリシリコン膜質14のエッチング
しない部分をマスキングするために塗布されたものであ
る。
【0015】前述したように、プラズマエッチング装置
の環境をセットした後、主エッチングガスとしてヨウ化
水素を供給し、添加ガスとして側壁保護のためのポリマ
ーを形成させるための臭化メタンのようなガスを供給す
る。そして、他の添加ガスとしてプロファイルコントロ
ールのために酸素(または窒素)が供給され、キャリヤ
用途で不活性ガス(ArまたはHe)のうちアルゴンA
rが供給される。
【0016】前記した各ガス(ヨウ化水素、臭化メタ
ン、O2 及びArなど)は供給後印加される高周波によ
ってプラズマ状態の中間体に変換し、不活性ガスは解離
して活性化される。プラズマ状態の活性化された成分は
フォトレジスト膜質16によってマスキングされていな
いポリシリコン膜質14の表面と反応する。活性化され
たヨウ素は活性化されたキャリヤガスのアルゴンに乗っ
てポリシリコン膜質14の表面に移動し、ポリシリコン
膜質14の表面に含まれるシリコンSi成分と結合する
ことによりヨウ化珪素SiIが生成して固着し、それに
よりポリシリコンがエッチングされる。そして、プラズ
マで活性化された臭素はポリシリコン膜質14の表面に
含まれるシリコンSi成分と結合してポリマーのSi−
Brを形成しながら表面に固着する。即ち、ウェーハ上
のポリシリコン膜質14は前述した過程によって生成さ
れるSiIとSiBrの形成によってエッチングされ、
ポリシリコン膜質14がエッチングされるに従ってエッ
チングされる表面に不純物が吸着または形成される。
【0017】ポリマーはエッチングされるポリシリコン
膜質14のプロファイル表面の上、即ち側面または底面
に形成されうる。側面に形成されるポリマー18はポリ
シリコン膜質14の表面に含まれたシリコンとプラズマ
状態のヨウ素との反応を遮断して側壁のプロファイルが
垂直性をもつようにする。そして、プロファイルの側壁
垂直性がポリマー18によって確保されることにより、
側壁の過エッチングまたは非正常的なプロファイル形成
となるエッチングを防止することができる。底面に形成
されたポリマーはポリシリコン膜質14の表面に含まれ
たシリコンとプラズマ状態の塩素との反応を遮断してエ
ッチングを妨害する要素として作用する。しかし、底面
のポリマーは活性化されたアルゴンの衝突によって除去
されるので、エッチングの進行に影響を与えない。
【0018】前述したように、エッチング過程の進行中
におけるプラズマエッチングのためのアルゴンの衝突
は、ポリシリコン膜質14にのみ行われるのではなく、
マスキングのためのフォトレジスト膜質16の表面にも
行われる。このとき、フォトレジストにはカーボン
(C)成分が含まれており、アルゴンの衝突によってカ
ーボン成分が放散される。カーボン成分は酸素に対し親
和力をもっているので、ポリシリコン膜質14の下部が
図1のようにシリコン酸化膜質12からなる場合、エッ
チング程度によってカーボンはポリシリコン14の下部
膜質であるシリコン酸化膜質12に含まれる酸素と結合
しようとする。従って、シリコン酸化膜の酸素とカーボ
ンが結合すると、シリコン酸化膜質12に対してもエッ
チングが行われるので、エッチングの層間選択性が低下
する。本実施例ではこれを防止するために、酸素O2
スまたは窒素N2 ガスを供給する。そうすると、酸素ま
たは窒素はプラズマ状態になってラジカル(Radical)
(O、N)状態またはイオン状態(O2 + 、N2 + )に変
換し、これらは炭素と結合して一酸化炭素(CO)及び
二酸化炭素(CO2 )、または一酸化窒素(NO)及び
二酸化窒素(NO2 )となる。従って、酸素ガスまたは
窒素ガスの供給はエッチング過程で発生したカーボン成
分によって層間選択性が低下するのを防止することがで
きる。
【0019】本発明の前述した実施例によってウェーハ
をエッチングすると、面が滑らかな直線を保持しながら
側壁が垂直に形成されて、全体的なプロファイルが長方
形に形成される。そして、ヨウ化水素は塩化水素、塩素
または臭化水素に比べて相対的に結合エネルギーが少な
くて、塩化水素、塩素または臭化水素を用いた従来のエ
ッチングに比較して、下部膜質に対し高選択比を提供す
る。従って、本発明による一実施例はエッチングされた
面が滑らかであり且つプロファイルの垂直性を提供する
ので、高集積及び超微細パターンの形成が容易である。
このため、本発明はウェーハのドライエッチングにおけ
る線幅調節、プロファイル、選択比が良好になり、それ
により下部膜質におけるピッチング(Pitting) を防止す
ることができる。
【0020】
【発明の効果】本発明は極微細及び超集積の仕様が要求
される半導体デバイスの製造に充分利用できる程度の良
好なプロファイルの形態がなされるので、半導体デバイ
スの高容量及び高機能化を可能にする効果がある。
【図面の簡単な説明】
【図1】本発明による半導体デバイス製造工程のプラズ
マエッチング方法の実施例を説明するためのウェーハ上
の膜質の断面図である。
【符号の説明】
10 基層 12 シリコン酸化膜質 14 ポリシリコン膜質 16 フォトレジスト膜質 18 ポリマー

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数の供給ガスをプラズマ状態に変換さ
    せて供給し、上部に配置したマスキングパターンを介し
    て反応及びイオン衝突を進行させてウェーハをドライエ
    ッチングする半導体デバイス製造工程のプラズマエッチ
    ング方法において、 シリコン含有膜質をエッチングするためにヨウ化水素を
    主エッチングガスとして供給して前記ドライエッチング
    を行うようにしたことを特徴とするプラズマエッチング
    方法。
  2. 【請求項2】 前記シリコン含有膜質が、ゲート酸化膜
    質、ポリシリコン膜質、珪化タングステン(WSiX
    膜質、珪化銀(AgSiX )膜質、珪化白金(PtSi
    X )膜質、または珪化チタン(TiSiX )膜質のいず
    れかである、請求項1に記載のプラズマエッチング方
    法。
JP8317534A 1996-06-12 1996-11-28 半導体デバイス製造工程のプラズマエッチング方法 Pending JPH1012600A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960021026A KR980005793A (ko) 1996-06-12 1996-06-12 반도체장치 제조공정의 플라즈마 식각 방법
KR1996-21026 1996-06-12

Publications (1)

Publication Number Publication Date
JPH1012600A true JPH1012600A (ja) 1998-01-16

Family

ID=19461604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8317534A Pending JPH1012600A (ja) 1996-06-12 1996-11-28 半導体デバイス製造工程のプラズマエッチング方法

Country Status (6)

Country Link
JP (1) JPH1012600A (ja)
KR (1) KR980005793A (ja)
CN (1) CN1168535A (ja)
DE (1) DE19654178A1 (ja)
GB (1) GB2314207A (ja)
TW (1) TW327243B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007065689A (ja) * 2006-11-15 2007-03-15 Lg Philips Lcd Co Ltd 電子機器用基板及びその製造方法と電子機器
US7224038B2 (en) 2000-11-13 2007-05-29 Sanyo Electric Co., Ltd. Semiconductor device having element isolation trench and method of fabricating the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10240230B2 (en) * 2012-12-18 2019-03-26 Seastar Chemicals Inc. Process and method for in-situ dry cleaning of thin film deposition reactors and thin film layers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316207A (ja) * 1995-05-19 1996-11-29 Sony Corp 配線形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3752259T2 (de) * 1986-12-19 1999-10-14 Applied Materials Bromine-Ätzverfahren für Silizium
JP2673380B2 (ja) * 1990-02-20 1997-11-05 三菱電機株式会社 プラズマエッチングの方法
DE4107006A1 (de) * 1991-03-05 1992-09-10 Siemens Ag Verfahren zum anisotropen trockenaetzen von aluminium bzw. aluminiumlegierungen enthaltenden leiterbahnebenen in integrierten halbleiterschaltungen
US5304775A (en) * 1991-06-06 1994-04-19 Mitsubishi Denki Kabushiki Kaisha Method of etching a wafer having high anisotropy with a plasma gas containing halogens and in inert element
JP3200949B2 (ja) * 1992-03-28 2001-08-20 ソニー株式会社 ドライエッチング方法
JP3118946B2 (ja) * 1992-03-28 2000-12-18 ソニー株式会社 ドライエッチング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316207A (ja) * 1995-05-19 1996-11-29 Sony Corp 配線形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224038B2 (en) 2000-11-13 2007-05-29 Sanyo Electric Co., Ltd. Semiconductor device having element isolation trench and method of fabricating the same
JP2007065689A (ja) * 2006-11-15 2007-03-15 Lg Philips Lcd Co Ltd 電子機器用基板及びその製造方法と電子機器
JP4593551B2 (ja) * 2006-11-15 2010-12-08 エルジー ディスプレイ カンパニー リミテッド 電子機器用基板及びその製造方法と電子機器

Also Published As

Publication number Publication date
KR980005793A (ko) 1998-03-30
DE19654178A1 (de) 1997-12-18
TW327243B (en) 1998-02-21
GB9700655D0 (en) 1997-03-05
CN1168535A (zh) 1997-12-24
GB2314207A (en) 1997-12-17

Similar Documents

Publication Publication Date Title
US5900163A (en) Methods for performing plasma etching operations on microelectronic structures
JP2572750B2 (ja) 酸化シリコン薄膜のエツチング方法
US6569773B1 (en) Method for anisotropic plasma-chemical dry etching of silicon nitride layers using a gas mixture containing fluorine
JP3210359B2 (ja) ドライエッチング方法
US4450042A (en) Plasma etch chemistry for anisotropic etching of silicon
US6194323B1 (en) Deep sub-micron metal etch with in-situ hard mask etch
US20080233730A1 (en) Method for fabricating semiconductor device
JP2007235136A (ja) 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
JP3300632B2 (ja) 半導体装置のエッチング方法
US5906950A (en) Selective etch process
JP2991177B2 (ja) 半導体装置の製造方法
US8475677B2 (en) Etchant gas
JPH1012600A (ja) 半導体デバイス製造工程のプラズマエッチング方法
US7060629B2 (en) Etch of silicon nitride selective to silicon and silicon dioxide useful during the formation of a semiconductor device
KR100300512B1 (ko) 질화물대산화물선택도가높은이방성식각방법
JP3771841B2 (ja) チタンハードマスクを用いて金の金属層をエッチングするための方法および装置
US7001692B2 (en) Method of forming a mask having nitride film
US20050029226A1 (en) Plasma etching using dibromomethane addition
JP3222156B2 (ja) 半導体装置のタングステンポリサイドのエッチング方法
JP2947774B2 (ja) エッチング方法
JP2001244440A (ja) 集積回路の配線構造及びその製造方法
JPH05267240A (ja) タングステンシリサイド膜のドライエッチング方法
JPH10189555A (ja) シリコン酸化物を二酸化炭素でエッチングする方法
TW447036B (en) Etching method using reactive ions
JP3354107B2 (ja) エッチングガス