JPH10125857A - コンデンサ内蔵基板およびその基板を用いた電子装置 - Google Patents
コンデンサ内蔵基板およびその基板を用いた電子装置Info
- Publication number
- JPH10125857A JPH10125857A JP27592296A JP27592296A JPH10125857A JP H10125857 A JPH10125857 A JP H10125857A JP 27592296 A JP27592296 A JP 27592296A JP 27592296 A JP27592296 A JP 27592296A JP H10125857 A JPH10125857 A JP H10125857A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- electrode layer
- substrate
- built
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】半導体等の能動素子と、抵抗、コンデンサ等の
受動素子とを基板に搭載した電子装置を、小型、軽量、
薄型化できるような基板およびその基板を用いた電子部
品の実装方法を提供する。 【解決手段】絶縁基板１０に第一電極層４、誘電体層
５、第二電極層６を積層してコンデンサ３とし、それら
を覆う保護膜７に、第一電極層４および第二電極層６に
達する開口４Ｂ、６Ａを設ける。保護膜７の開口４Ｂ、
６Ａを通じて、バンプ電極９Ｂ、９Ａによりフリップチ
ップ８にコンデンサ３を接続する。
受動素子とを基板に搭載した電子装置を、小型、軽量、
薄型化できるような基板およびその基板を用いた電子部
品の実装方法を提供する。 【解決手段】絶縁基板１０に第一電極層４、誘電体層
５、第二電極層６を積層してコンデンサ３とし、それら
を覆う保護膜７に、第一電極層４および第二電極層６に
達する開口４Ｂ、６Ａを設ける。保護膜７の開口４Ｂ、
６Ａを通じて、バンプ電極９Ｂ、９Ａによりフリップチ
ップ８にコンデンサ３を接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣなどの半導体
からなる能動部品や、コンデンサやリアクトル、トラン
スなどの受動部品を搭載し、小型・軽量化した電源シス
テムなどを構成するための基板とその製造方法およびそ
の基板を用いた電子部品の実装方法に関する。
からなる能動部品や、コンデンサやリアクトル、トラン
スなどの受動部品を搭載し、小型・軽量化した電源シス
テムなどを構成するための基板とその製造方法およびそ
の基板を用いた電子部品の実装方法に関する。
【０００２】
【従来の技術】従来、例えば小型・軽量化したＤＣ／Ｄ
Ｃコンバータの電源システムなどにおいては、制御、駆
動、スイッチなどの機能をもつ能動部品に関しては半導
体として一つのシリコンチップ内にモノリシックに作り
込むようになってきている。しかるに、コンデンサやリ
アクトルなどの受動部品も含めて一つのシリコンチップ
内にモノリシックに作り込むにはまだ問題があり、一般
には半導体部品と、受動部品を別々にチップ化し、それ
らをセラミック基板上で、もしくはパッケージングの段
階でハイブリッド化して、電子装置とすることが一般的
である。
Ｃコンバータの電源システムなどにおいては、制御、駆
動、スイッチなどの機能をもつ能動部品に関しては半導
体として一つのシリコンチップ内にモノリシックに作り
込むようになってきている。しかるに、コンデンサやリ
アクトルなどの受動部品も含めて一つのシリコンチップ
内にモノリシックに作り込むにはまだ問題があり、一般
には半導体部品と、受動部品を別々にチップ化し、それ
らをセラミック基板上で、もしくはパッケージングの段
階でハイブリッド化して、電子装置とすることが一般的
である。
【０００３】その理由としては、 半導体部品などの能動部品と受動部品とをモノリシッ
クにする必然性（特に、市場からの要求）が無かった。 一般に、半導体部品などの能動部品とコンデンサやリ
アクトルなどの受動部品とでは、その製造方法や用いら
れる材料等の点で大きな違いがあり、一つのプロセスで
作り込むことが困難である。
クにする必然性（特に、市場からの要求）が無かった。 一般に、半導体部品などの能動部品とコンデンサやリ
アクトルなどの受動部品とでは、その製造方法や用いら
れる材料等の点で大きな違いがあり、一つのプロセスで
作り込むことが困難である。
【０００４】モノリシックに作り込むことによる個々
の部品の良品率が積算され、最終的な装置としての歩留
りという観点から不利で、コスト高になる。などが挙げ
られる。然るに、最近の電子機器の小型、軽量、薄膜化
の進展により、そこに用いられる半導体部品も一層小型
化される傾向にあり、従って、上記の必然性が生じつ
つある。更に、受動部品のうちでもリアクトルなどの磁
気部品については動作周波数の高周波化や薄膜形成技術
の進展により、小型、薄膜化が可能となり、半導体部品
と一体形成が可能なレベルにきている。
の部品の良品率が積算され、最終的な装置としての歩留
りという観点から不利で、コスト高になる。などが挙げ
られる。然るに、最近の電子機器の小型、軽量、薄膜化
の進展により、そこに用いられる半導体部品も一層小型
化される傾向にあり、従って、上記の必然性が生じつ
つある。更に、受動部品のうちでもリアクトルなどの磁
気部品については動作周波数の高周波化や薄膜形成技術
の進展により、小型、薄膜化が可能となり、半導体部品
と一体形成が可能なレベルにきている。
【０００５】一方、動作周波数の高周波化や薄膜形成技
術の進展をまっても、必要な容量をモノリシックに作り
込むことは困難である。コンデンサについては、その容
量Ｃが次式で表される。 Ｃ＝ε・Ｓ／ｄ （１） ここで、εは誘電体の誘電率、Ｓはコンデンサの電極面
積、ｄはコンデンサの電極間距離である。いま、電源の
平滑用として、例えば数十ｎＦの容量を得ようとする
と、誘電率の大きいチタン酸バリウム（ε＝２０００）
を用いたとしても厚さ１０μｍのとき、約３０ｍｍ2 を
要することになり、モノリシック化は困難である。
術の進展をまっても、必要な容量をモノリシックに作り
込むことは困難である。コンデンサについては、その容
量Ｃが次式で表される。 Ｃ＝ε・Ｓ／ｄ （１） ここで、εは誘電体の誘電率、Ｓはコンデンサの電極面
積、ｄはコンデンサの電極間距離である。いま、電源の
平滑用として、例えば数十ｎＦの容量を得ようとする
と、誘電率の大きいチタン酸バリウム（ε＝２０００）
を用いたとしても厚さ１０μｍのとき、約３０ｍｍ2 を
要することになり、モノリシック化は困難である。
【０００６】また、コンデンサの容量は電子部品の仕様
に応じて変える必要が生じることがあるため、従来は、
パッケージの外付け部品として考えることが一般的であ
った。
に応じて変える必要が生じることがあるため、従来は、
パッケージの外付け部品として考えることが一般的であ
った。
【０００７】
【発明が解決しようとする課題】しかしコンデンサを外
付けにすると、外付けの手間を要し、組立てが煩雑にな
るだけでなく、外形が大きく或いは厚くなる。以上の課
題に鑑み本発明の目的は、コンデンサを薄膜状とし、外
付け部品を無くして電子システムを小型、軽量、薄型に
できるコンデンサ内蔵基板を提供することにある。
付けにすると、外付けの手間を要し、組立てが煩雑にな
るだけでなく、外形が大きく或いは厚くなる。以上の課
題に鑑み本発明の目的は、コンデンサを薄膜状とし、外
付け部品を無くして電子システムを小型、軽量、薄型に
できるコンデンサ内蔵基板を提供することにある。
【０００８】
【課題を解決するための手段】前記（１）式から明らか
なように、前記の課題を解決するための手段となるべき
パラメータは、ε、Ｓ、ｄの三個しかない。このうちε
およびｄは材料および耐圧で決まるパラメータであるた
め、自由に選択することは比較的困難を極める。そこ
で、本発明ではＳに着目することとした。εおよびｄが
決まれば、コンデンサの容量を決定するのはＳだけにな
る。従って、成るべく大きなＣを得ようとすれば、Ｓを
最大にする必要があり、パッケージ内で平面的に最大の
面積を占める基板にコンデンサを形成するのがよい。す
なわち、本発明のコンデンサ内蔵基板は、絶縁基板上に
第一電極層が積層され、該第一電極層層上に選択的に誘
電体層が積層され、該誘電体層上に第二電極層が積層さ
れ、それらを覆う保護膜が形成され、該保護膜に第一電
極層および第二電極層が露出する開口が設けられたもの
とする。
なように、前記の課題を解決するための手段となるべき
パラメータは、ε、Ｓ、ｄの三個しかない。このうちε
およびｄは材料および耐圧で決まるパラメータであるた
め、自由に選択することは比較的困難を極める。そこ
で、本発明ではＳに着目することとした。εおよびｄが
決まれば、コンデンサの容量を決定するのはＳだけにな
る。従って、成るべく大きなＣを得ようとすれば、Ｓを
最大にする必要があり、パッケージ内で平面的に最大の
面積を占める基板にコンデンサを形成するのがよい。す
なわち、本発明のコンデンサ内蔵基板は、絶縁基板上に
第一電極層が積層され、該第一電極層層上に選択的に誘
電体層が積層され、該誘電体層上に第二電極層が積層さ
れ、それらを覆う保護膜が形成され、該保護膜に第一電
極層および第二電極層が露出する開口が設けられたもの
とする。
【０００９】そのようにすれば、支持板面上を利用して
大きな容量で、厚さの薄いコンデンサが形成できる。特
に、前記第二電極層および誘電体層が複数の島状に分割
され、分割されたそれぞれの第二電極層上の保護膜の少
なくとも一つに開口が設けられたものとする。
大きな容量で、厚さの薄いコンデンサが形成できる。特
に、前記第二電極層および誘電体層が複数の島状に分割
され、分割されたそれぞれの第二電極層上の保護膜の少
なくとも一つに開口が設けられたものとする。
【００１０】分割した多数のコンデンサがあれば、それ
らの接続方法を変えることにより、多種類の容量の要求
に対応できる。本発明のコンデンサ内蔵基板を用いた電
子装置としては、上記のようなコンデンサ内蔵基板のコ
ンデンサ上部に、前記開口を介して金属バンプを有する
電子部品が作り込まれたフリップチップがボンディング
されたものとする。
らの接続方法を変えることにより、多種類の容量の要求
に対応できる。本発明のコンデンサ内蔵基板を用いた電
子装置としては、上記のようなコンデンサ内蔵基板のコ
ンデンサ上部に、前記開口を介して金属バンプを有する
電子部品が作り込まれたフリップチップがボンディング
されたものとする。
【００１１】そのようにすれば、支持板面上の厚さの薄
いコンデンサの電極層上に、フリップチップのバンプを
直接接続できる。
いコンデンサの電極層上に、フリップチップのバンプを
直接接続できる。
【００１２】
【発明の実施の形態】図１は本発明のコンデンサ内蔵基
板１を使用した実装例の断面図である。コンデンサ内蔵
基板１は、絶縁基板１０上に第一電極層４、誘電体層
５、第二電極層６で構成されるコンデンサ３が形成され
ている。保護膜７に設けられた開口６Ａ、４Ｂを通じて
フリップチップ８に設けられたバンプ９Ａ、９Ｂがそれ
ぞれコンデンサ３の第二、第一電極層６、４と接触して
いる様子を示している。すなわち、バンプ電極９Ａ、９
Ｂの間にコンデンサ３が接続されている。
板１を使用した実装例の断面図である。コンデンサ内蔵
基板１は、絶縁基板１０上に第一電極層４、誘電体層
５、第二電極層６で構成されるコンデンサ３が形成され
ている。保護膜７に設けられた開口６Ａ、４Ｂを通じて
フリップチップ８に設けられたバンプ９Ａ、９Ｂがそれ
ぞれコンデンサ３の第二、第一電極層６、４と接触して
いる様子を示している。すなわち、バンプ電極９Ａ、９
Ｂの間にコンデンサ３が接続されている。
【００１３】このように、基板にコンデンサを内蔵させ
ることにより、コンデンサを外付けする必要が無く、外
形を小さくできる。図３は、ＤＣ−ＤＣコンバータの出
力平滑コンデンサの場合を例に取った本発明のより具体
的な実施例を示したものである。図３（ａ）は降圧型の
ＤＣ−ＤＣコンバータの回路ブロック図であり、１８の
点線で囲まれた部分は、一チップ化された１４個のバン
プ電極を有するフリップチップである。ここでは簡単の
ために１９Ａ、１９Ｂ、１９Ｃおよび図の左側の入力用
を合わせ五つのバンプ電極のみを示してある。２１はス
イッチングトランジスタ、２２は制御回路部、２３はダ
イオード、２４はリアクトルである。右側はコンデンサ
内蔵基板１１であり、１６Ａ、１６Ｂはコンデンサの第
二電極層上の、１４Ｃは第一電極層上の開口である。
ることにより、コンデンサを外付けする必要が無く、外
形を小さくできる。図３は、ＤＣ−ＤＣコンバータの出
力平滑コンデンサの場合を例に取った本発明のより具体
的な実施例を示したものである。図３（ａ）は降圧型の
ＤＣ−ＤＣコンバータの回路ブロック図であり、１８の
点線で囲まれた部分は、一チップ化された１４個のバン
プ電極を有するフリップチップである。ここでは簡単の
ために１９Ａ、１９Ｂ、１９Ｃおよび図の左側の入力用
を合わせ五つのバンプ電極のみを示してある。２１はス
イッチングトランジスタ、２２は制御回路部、２３はダ
イオード、２４はリアクトルである。右側はコンデンサ
内蔵基板１１であり、１６Ａ、１６Ｂはコンデンサの第
二電極層上の、１４Ｃは第一電極層上の開口である。
【００１４】図３（ｂ）、（ｃ）は、フリップチップ１
８をコンデンサ内蔵基板１１上に実装した二例の部分断
面図である。この例のように絶縁基板としては、表面を
絶縁膜で覆った導電性或いは半導体基板でもよい。この
例では酸化膜を形成したシリコンウェハ２０を用いた。
１０ｍｍ角のシリコンウェハ２０を熱酸化して厚さ１μ
ｍの酸化膜を形成し、絶縁膜１２とした。その上に、Ｔ
ｉ（０．３μｍ）／Ｎｉ（０．５μｍ）／チタン酸バリ
ウム（ＢａＴｉＯ3 比誘電率２０００、１０μｍ）／Ｎ
ｉ（０．５μｍ）からなる電極面積が４ｍｍ×８ｍｍの
薄膜コンデンサ１３を二個形成した。
８をコンデンサ内蔵基板１１上に実装した二例の部分断
面図である。この例のように絶縁基板としては、表面を
絶縁膜で覆った導電性或いは半導体基板でもよい。この
例では酸化膜を形成したシリコンウェハ２０を用いた。
１０ｍｍ角のシリコンウェハ２０を熱酸化して厚さ１μ
ｍの酸化膜を形成し、絶縁膜１２とした。その上に、Ｔ
ｉ（０．３μｍ）／Ｎｉ（０．５μｍ）／チタン酸バリ
ウム（ＢａＴｉＯ3 比誘電率２０００、１０μｍ）／Ｎ
ｉ（０．５μｍ）からなる電極面積が４ｍｍ×８ｍｍの
薄膜コンデンサ１３を二個形成した。
【００１５】図３（ｂ）では、図の左側の第二電極層１
６上の保護膜１７に開口１６Ａが設けられているが、図
の右側の第二電極層１６上の保護膜１７に開口が設けら
れていないため、バンプ電極１９Ｂはオープン端子とな
り、バンプ電極１９Ａ−１９Ｃ間にのみコンデンサが接
続された構造となっている。一方図３（ｃ）では、バン
プ電極１９Ｂ直下の表面保護膜１７に開口１６Ｂが設け
られており、バンプ電極１９Ａ−１９Ｃ間、１９Ｂ−１
９Ｃ間にコンデンサ１３が並列に接続されているため、
２倍の容量のコンデンサが接続された構造となってい
る。通常、平滑コンデンサとして５６ｎＦ程度で十分な
場合には図３（ｂ）の構成とし、出力リップル低減等の
理由から０．１μＦ以上必要な場合には、図３（ｃ）の
構成としてフリップチップ実装すればよい。
６上の保護膜１７に開口１６Ａが設けられているが、図
の右側の第二電極層１６上の保護膜１７に開口が設けら
れていないため、バンプ電極１９Ｂはオープン端子とな
り、バンプ電極１９Ａ−１９Ｃ間にのみコンデンサが接
続された構造となっている。一方図３（ｃ）では、バン
プ電極１９Ｂ直下の表面保護膜１７に開口１６Ｂが設け
られており、バンプ電極１９Ａ−１９Ｃ間、１９Ｂ−１
９Ｃ間にコンデンサ１３が並列に接続されているため、
２倍の容量のコンデンサが接続された構造となってい
る。通常、平滑コンデンサとして５６ｎＦ程度で十分な
場合には図３（ｂ）の構成とし、出力リップル低減等の
理由から０．１μＦ以上必要な場合には、図３（ｃ）の
構成としてフリップチップ実装すればよい。
【００１６】コンデンサを形成する絶縁基板としては、
アルミナ等の絶縁性の基板の他に、この実施例のように
絶縁膜を被覆した導電性の基板でもよい。但し、いずれ
も表面上に厚さの薄い電極層や誘電体層を形成するの
で、表面は平滑であることが必要である。また、搭載し
た電子部品からの発熱を放散するために、熱伝導性の良
い物質であることが望ましい。
アルミナ等の絶縁性の基板の他に、この実施例のように
絶縁膜を被覆した導電性の基板でもよい。但し、いずれ
も表面上に厚さの薄い電極層や誘電体層を形成するの
で、表面は平滑であることが必要である。また、搭載し
た電子部品からの発熱を放散するために、熱伝導性の良
い物質であることが望ましい。
【００１７】図２（ａ）、（ｂ）は、図３（ｂ）、
（ｃ）の構成を模式的に示した図である。第一電極層、
誘電体層、第二電極層がこの順に積層された領域を等面
積で分割されてなるコンデンサ内蔵基板１１に、電子回
路が組み込まれた複数のバンプ電極を有するフリップチ
ップ１８をボンディングした様子を示している。図２
（ａ）の場合は、バンプ電極１９Ｂ直下の表面保護膜に
開口部が設けられていないためバンプ電極１９Ｂはオー
プン端子となり、バンプ電極１９Ａ−１９Ｃ間にのみ容
量Ｃ0 のコンデンサが接続された構造となっている。一
方、バンプ電極１９Ｂ直下の表面保護膜に開口部が設け
られた図２（ｂ）の場合には、バンプ電極１９Ａ−１９
Ｃ間、１９Ｂ−１９Ｃ間に容量Ｃ0 のコンデンサが並列
に接続されている。図３（ａ）のようにバンプ電極１９
Ａ、１９Ｂが接続されていれば、バンプ電極１９Ａ−１
９Ｃ間に２Ｃ0 の容量のコンデンサが接続された構造と
なる。
（ｃ）の構成を模式的に示した図である。第一電極層、
誘電体層、第二電極層がこの順に積層された領域を等面
積で分割されてなるコンデンサ内蔵基板１１に、電子回
路が組み込まれた複数のバンプ電極を有するフリップチ
ップ１８をボンディングした様子を示している。図２
（ａ）の場合は、バンプ電極１９Ｂ直下の表面保護膜に
開口部が設けられていないためバンプ電極１９Ｂはオー
プン端子となり、バンプ電極１９Ａ−１９Ｃ間にのみ容
量Ｃ0 のコンデンサが接続された構造となっている。一
方、バンプ電極１９Ｂ直下の表面保護膜に開口部が設け
られた図２（ｂ）の場合には、バンプ電極１９Ａ−１９
Ｃ間、１９Ｂ−１９Ｃ間に容量Ｃ0 のコンデンサが並列
に接続されている。図３（ａ）のようにバンプ電極１９
Ａ、１９Ｂが接続されていれば、バンプ電極１９Ａ−１
９Ｃ間に２Ｃ0 の容量のコンデンサが接続された構造と
なる。
【００１８】なお、本実施例では基板に独立した薄膜コ
ンデンサを二個配置した例を示したが、より細分化した
多くの独立した薄膜コンデンサを配置し、それらとフリ
ップチップバンプとの接続の有無や、直列、並列の接続
法を適宜に組み合わせることによって、より精度の高
い、或いは多種多様の容量をもつ平滑コンデンサをつけ
た実装が可能なことは勿論である。
ンデンサを二個配置した例を示したが、より細分化した
多くの独立した薄膜コンデンサを配置し、それらとフリ
ップチップバンプとの接続の有無や、直列、並列の接続
法を適宜に組み合わせることによって、より精度の高
い、或いは多種多様の容量をもつ平滑コンデンサをつけ
た実装が可能なことは勿論である。
【００１９】図４（ａ）ないし（ｅ）および図５
（ａ）、（ｂ）は、図３のコンデンサ内蔵基板１１の製
造方法を、主な工程ごとの断面図で示したものである。
以下これについて説明する。直径４インチのシリコンウ
ェハ２０を熱酸化し、表面に厚さ約１μｍの酸化膜を形
成して絶縁膜１２とする［図４（ａ）］。
（ａ）、（ｂ）は、図３のコンデンサ内蔵基板１１の製
造方法を、主な工程ごとの断面図で示したものである。
以下これについて説明する。直径４インチのシリコンウ
ェハ２０を熱酸化し、表面に厚さ約１μｍの酸化膜を形
成して絶縁膜１２とする［図４（ａ）］。
【００２０】そのウェハ全面にチタン（Ｔｉ）、ニッケ
ル（Ｎｉ）をそれぞれ０．３μｍ、０．５μｍの厚さに
電子ビーム蒸着し、コンデンサの第一電極層１４とする
［同図（ｂ）］。続いて、誘電体層１５としてＢａＴｉ
Ｏ3 をスパッタ蒸着し、５５０℃でアニールする［同図
（ｃ）］。ＢａＴｉＯ3 の厚さは１０μｍとした。
ル（Ｎｉ）をそれぞれ０．３μｍ、０．５μｍの厚さに
電子ビーム蒸着し、コンデンサの第一電極層１４とする
［同図（ｂ）］。続いて、誘電体層１５としてＢａＴｉ
Ｏ3 をスパッタ蒸着し、５５０℃でアニールする［同図
（ｃ）］。ＢａＴｉＯ3 の厚さは１０μｍとした。
【００２１】その上に、第二電極層１６となるＮｉを
０．５μｍの厚さで電子ビーム蒸着した［同図（ｄ）］
後、フォトリソグラフィによりパターニングをおこな
い、上層のＮｉおよびチタン酸バリウム層を複数に分割
し、スクライブ線２５、およびコンデンサ分割線２６の
溝を形成する。なお、この時ＢａＴｉＯ3 のエッチャン
トは、塩酸、硫酸、過酸化水素水および純水を１：２：
３：４の割合に混合し５０℃に加熱した混酸を用いた。
再度フォトリソグラフィによりパターニングをおこな
い、スクライブ線２５の他のコンデンサと切断したい部
分の第一電極層１４を露出させ、その部分に露出してい
るＴｉを５０倍に希釈したふっ酸でエッチング除去した
［同図（ｅ）］。
０．５μｍの厚さで電子ビーム蒸着した［同図（ｄ）］
後、フォトリソグラフィによりパターニングをおこな
い、上層のＮｉおよびチタン酸バリウム層を複数に分割
し、スクライブ線２５、およびコンデンサ分割線２６の
溝を形成する。なお、この時ＢａＴｉＯ3 のエッチャン
トは、塩酸、硫酸、過酸化水素水および純水を１：２：
３：４の割合に混合し５０℃に加熱した混酸を用いた。
再度フォトリソグラフィによりパターニングをおこな
い、スクライブ線２５の他のコンデンサと切断したい部
分の第一電極層１４を露出させ、その部分に露出してい
るＴｉを５０倍に希釈したふっ酸でエッチング除去した
［同図（ｅ）］。
【００２２】次に、ＳＯＧ（スピンオンガラス）を回転
塗布し、４００℃、１時間の加熱焼成をおこなって平坦
化し、保護膜１７とした［図５（ａ）］。フォトリソグ
ラフィによりパターニングをおこない、第一および第二
電極層とのコンタクトのための開口１４Ｃ、１６Ａ等を
形成した［同図（ｂ）］。最後にスクライブ線２５から
切断し、所望の大きさの基板として完成する。
塗布し、４００℃、１時間の加熱焼成をおこなって平坦
化し、保護膜１７とした［図５（ａ）］。フォトリソグ
ラフィによりパターニングをおこない、第一および第二
電極層とのコンタクトのための開口１４Ｃ、１６Ａ等を
形成した［同図（ｂ）］。最後にスクライブ線２５から
切断し、所望の大きさの基板として完成する。
【００２３】このように、コンデンサ内蔵基板のコンデ
ンサの分割方法やサイズ、開口の有無によって、容量の
異なるコンデンサを適宜付加した実装が可能となる。
ンサの分割方法やサイズ、開口の有無によって、容量の
異なるコンデンサを適宜付加した実装が可能となる。
【００２４】
【発明の効果】以上説明したように本発明によれば、従
来外付けとしていたコンデンサを、半導体等の能動部品
を搭載する基板に作り込んだコンデンサ内蔵基板とする
ことによって、電子システムが小型、軽量、薄型に作れ
るようになる。特に、基板内蔵コンデンサを任意の大き
さに分割しておき、コンデンサ容量を任意に選択できる
ようにして、コンデンサの容量の精度を高め、汎用性を
高められる。
来外付けとしていたコンデンサを、半導体等の能動部品
を搭載する基板に作り込んだコンデンサ内蔵基板とする
ことによって、電子システムが小型、軽量、薄型に作れ
るようになる。特に、基板内蔵コンデンサを任意の大き
さに分割しておき、コンデンサ容量を任意に選択できる
ようにして、コンデンサの容量の精度を高め、汎用性を
高められる。
【００２５】更に、コンデンサと接続すべき能動部品を
フリップチップとして、フリップチップのバンプ電極を
コンデンサの電極層に直接接続できるので、外付けコン
デンサを不要とした電子システムを構築できる。
フリップチップとして、フリップチップのバンプ電極を
コンデンサの電極層に直接接続できるので、外付けコン
デンサを不要とした電子システムを構築できる。
【図１】本発明の実施例の半導体装置用基板にフリップ
チップを実装した断面図
チップを実装した断面図
【図２】（ａ）、（ｂ）はそれぞれ図３（ｂ）、（ｃ）
の構成を示す模式図
の構成を示す模式図
【図３】（ａ）は本発明実施例のＤＣ−ＤＣコンバータ
の回路構成図、（ｂ）は一例のコンデンサ接続部分の部
分断面図、（ｃ）は別の例のコンデンサ接続部分の部分
断面図
の回路構成図、（ｂ）は一例のコンデンサ接続部分の部
分断面図、（ｃ）は別の例のコンデンサ接続部分の部分
断面図
【図４】（ａ）ないし（ｅ）は本発明のコンデンサ内蔵
基板の製造方法を説明する工程順の断面図
基板の製造方法を説明する工程順の断面図
【図５】（ａ）および（ｂ）は図４（ｅ）に続く製造工
程順の断面図
程順の断面図
１、１１ コンデンサ内蔵基板 ３、１３ コンデンサ ４、１４ 第一電極層 ４Ｂ、１４Ｃ 第一電極層上の開口 ５、１５ 誘電体層 ６、１６ 第二電極層 ６Ａ、１６Ａ、１６Ｂ 第二電極層上の開口 ７、１７ 保護膜 ８、１８ フリップチップ ９Ａ、９Ｂ、１９Ａ、１９Ｂ、１９Ｃ バンプ電極 １０ 絶縁基板 １２ 絶縁膜 ２０ シリコンウェハ ２１ スイッチングトランジスタ ２２ 制御回路部 ２３ ダイオード ２４ リアクトル ２５ スクライブ線 ２６ 分割線
Claims (3)
- 【請求項１】絶縁基板上に第一電極層が積層され、該第
一電極層層上に選択的に誘電体層が積層され、該誘電体
層上に第二電極層が積層され、それらを覆う保護膜が形
成され、該保護膜に第一電極層および第二電極層が露出
する開口が設けられたことを特徴とするコンデンサ内蔵
基板。 - 【請求項２】前記第二電極層および誘電体層が複数の島
状に分割され、分割されたそれぞれの第二電極層上の保
護膜の少なくとも一つに開口が設けられたことを特徴と
する請求項１記載のコンデンサ内蔵基板。 - 【請求項３】請求項１または２に記載のコンデンサ内蔵
基板のコンデンサ上部に、前記開口を介して金属バンプ
を有する電子部品が作り込まれたフリップチップがボン
ディングされたことを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27592296A JPH10125857A (ja) | 1996-10-18 | 1996-10-18 | コンデンサ内蔵基板およびその基板を用いた電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27592296A JPH10125857A (ja) | 1996-10-18 | 1996-10-18 | コンデンサ内蔵基板およびその基板を用いた電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10125857A true JPH10125857A (ja) | 1998-05-15 |
Family
ID=17562301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27592296A Withdrawn JPH10125857A (ja) | 1996-10-18 | 1996-10-18 | コンデンサ内蔵基板およびその基板を用いた電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10125857A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011694A (en) * | 1996-08-01 | 2000-01-04 | Fuji Machinery Mfg. & Electronics Co., Ltd. | Ball grid array semiconductor package with solder ball openings in an insulative base |
| US6948941B2 (en) | 1998-07-13 | 2005-09-27 | Formfactor, Inc. | Interconnect assemblies and methods |
-
1996
- 1996-10-18 JP JP27592296A patent/JPH10125857A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011694A (en) * | 1996-08-01 | 2000-01-04 | Fuji Machinery Mfg. & Electronics Co., Ltd. | Ball grid array semiconductor package with solder ball openings in an insulative base |
| US6948941B2 (en) | 1998-07-13 | 2005-09-27 | Formfactor, Inc. | Interconnect assemblies and methods |
| US7169646B2 (en) | 1998-07-13 | 2007-01-30 | Formfactor, Inc. | Interconnect assemblies and methods |
| US7618281B2 (en) | 1998-07-13 | 2009-11-17 | Formfactor, Inc. | Interconnect assemblies and methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0070380B1 (en) | Discrete thin film capacitor | |
| US6777809B2 (en) | BEOL decoupling capacitor | |
| JP4166013B2 (ja) | 薄膜キャパシタ製造方法 | |
| JP4211210B2 (ja) | コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法 | |
| JP3123343B2 (ja) | 安定化電源装置とその製造方法 | |
| US5789303A (en) | Method of adding on chip capacitors to an integrated circuit | |
| US8492870B2 (en) | Semiconductor package with interconnect layers | |
| US7536780B2 (en) | Method of manufacturing wiring substrate to which semiconductor chip is mounted | |
| US20050130368A1 (en) | Capacitor and manufacturing method thereof, semiconductor device and substrate for a semiconductor device | |
| US7282419B2 (en) | Thin-film capacitor device, mounting module for the same, and method for fabricating the same | |
| JPH0878283A (ja) | 薄膜キャパシタ | |
| JPH07263619A (ja) | 半導体装置 | |
| US20040178436A1 (en) | Thin film capacitive element, method for producing same and electronic device | |
| JP2002008942A (ja) | コンデンサ装置、コンデンサ装置の製造方法及びコンデンサ装置が実装されたモジュール | |
| US4890192A (en) | Thin film capacitor | |
| WO2009110288A1 (ja) | 貫通電極付きキャパシタおよびその製造方法、並びに半導体装置 | |
| US6525922B2 (en) | High performance via capacitor and method for manufacturing same | |
| US5731747A (en) | Electronic component having a thin-film structure with passive elements | |
| JPWO2017057422A1 (ja) | 薄膜型ｌｃ部品およびその実装構造 | |
| JP5263528B2 (ja) | キャパシタ構造体及びその製造方法 | |
| KR100240647B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JPH10125857A (ja) | コンデンサ内蔵基板およびその基板を用いた電子装置 | |
| JP4864313B2 (ja) | 薄膜キャパシタ基板、その製造方法、及び、半導体装置 | |
| JP3230287B2 (ja) | モノリシック電源装置 | |
| JP3645808B2 (ja) | 薄膜電子部品およびその製法並びに基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040726 |