JPH10123566A - 液晶パネルの検査方法 - Google Patents

Abstract

(57)【要約】 【課題】 アクティブ基板に形成された画素電極が隣接
する画素電極とリークした場合に、これを検出するため
の液晶パネルの検査方法を提供する。 【解決手段】 走査線に入力する走査信号は、書き込み
期間のタイミングのみずれた２種類の信号１および２と
し、前記走査信号１を前記走査線の偶数ラインに、前記
走査信号２を奇数ラインに入力する。一方、データ線に
入力する検査信号３は、書き込み期間毎に極性の反転す
る信号とする。これにより、走査線を挟んで隣接する画
素電極がリークした場合であっても、これを容易に検出
することが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ドライバ実装前の
液晶パネルに対して行う検査方法に関する。

【０００２】

【従来の技術】液晶表示装置は、電極の形成された２枚
の基板によって液晶を挟持し、両基板上の電極間に電気
信号を印加することによって、外部より入射する光の透
過率を変化させて情報を表示させるものである。この液
晶表示装置は、ブラウン管方式と比較して、薄型、軽
量、低消費電力であることを特徴としており、既に数多
くの分野において実用化されている。

【０００３】図８に従来の一般的な液晶表示装置のスイ
ッチング素子や画素電極等が形成された基板（以下アク
ティブ基板という）の平面図を示す。図８において、１
１は走査線、１２はデータ線、１３は画素電極、１４は
スイッチング素子である。同図においては、前記スイッ
チング素子１４として、前記走査線１１から延設された
ゲート電極１５と、前記データ線１２から延設されたソ
ース電極１６と、前記ゲート電極１５と前記画素電極１
３とを接続するドレイン電極１７とを有する薄膜トラン
ジスタが形成されている。

【０００４】ところで、前記液晶表示装置は、その製造
工程において高度な薄膜形成技術や微細加工技術が必要
であるため、スイッチング素子の特性不良や画素電極と
対向電極とのリーク等、数種類の欠陥が発生してしま
い、これらを完全に抑えることは困難であった。そこで
従来においては、前記欠陥を早期に発見するために、前
記液晶表示装置を駆動させるドライバを実装する前の液
晶パネル段階において点灯検査を行っていた。この点灯
検査を行うことによって、後工程に不良品を流すことが
防げるのでコスト削減等の効果が得られるため、該点灯
検査は液晶表示装置を製造する上で非常に重要な工程で
ある。この従来の点灯検査について以下に説明する。

【０００５】図９において、１８は液晶パネルの走査線
に入力される走査信号であり、１９〜２１は液晶パネル
のデータ線に入力される検査信号である。このように、
検査信号を数種類用意し、これらの信号を組み合わせて
検査を行うことによって、欠陥の種類を判別することが
可能となっている。なお、液晶パネルの対向電極に入力
される対向信号は、図示しない直流電圧を用いている。

【０００６】前記液晶パネルの各端子への走査信号及び
検査信号の入力方法としては、図１０に示されるように
液晶パネル自体にショートリング２２等で端子をまとめ
ておき検査後に切断する方法や、図１１に示されるよう
に端子部に大きな検査用電極２３を接触させる方法等が
ある。なお、図１０、図１１において、２４は対向電極
端子、２５はアクティブ基板、２６は対向基板である。
また、図１０、図１１において、走査線１１がアクティ
ブ基板２５の右側及び左側に引き出されているのは、例
えば偶数ラインを右側、奇数ラインを左側というよう
に、各走査線を１本おきに右側、左側に引き出している
ためである。このように、走査線を１本おきに左右に引
き出すことによって、高精細化に伴ない端子ピッチが小
さくなっても駆動回路との接続箇所における端子ピッチ
を大きくとることが可能となる。

【０００７】このような構成により、必要に応じて検査
信号の波形を複数種入力することによって、スイッチン
グ素子の特性不良や画素電極と対向電極とのリーク等の
欠陥を判別し検出していた。

【０００８】

【発明が解決しようとする課題】ところで、近年液晶パ
ネルの開口率を向上させるために、図１２に示されるよ
うに、走査線１１、データ線１２、及びスイッチング素
子１４の上に図示しない絶縁膜を設け、該絶縁膜上に画
素電極１３を形成した構造を有する液晶パネルが開発さ
れている。なお、同図中２７は、ドレイン電極１７と画
素電極１３とを図示しない絶縁膜を介して接続させるた
めに設けられたコンタクトホールである。このような液
晶パネルにおいては、開口率を大きくさせるために画素
電極１３を走査線１１及びデータ線１２に僅かに重ね合
わせる構成を有している。

【０００９】しかしながら、図１２に示した構造の液晶
パネルにおいては、図１３に示されるように前記走査線
１１を挟んで隣接する画素電極１３がリークし、欠陥が
発生してしまうことが考えられる。このように、隣接す
る画素電極１３間のリークによる欠陥は、該リーク箇所
にレーザを照射する等の方法によって修正することが可
能であるため、早期に発見し修正しておく必要がある。

【００１０】これに対し、図８に示した従来の液晶パネ
ルは、前記走査線１１、データ線１２、及び画素電極１
３が同一平面上に形成されていたため、隣接する画素電
極１３間には走査線１１またはデータ線１２の何れかの
信号線が介在することとなるので、画素電極１３間でリ
ークする可能性は極めて低かった。したがって、従来の
液晶パネルの検査方法においては、画素電極間のリーク
による欠陥を検出することができないという問題点があ
った。

【００１１】また、上述したような信号一括入力の簡易
検査に替えて、電極端子１本１本に対応するプローブを
用いて実駆動検査を行うことによって上述した画素電極
１３間のリークを検出することも可能であるが、該検査
方法ではコストが高く、且つ微細ピッチのパネルや額縁
縮小による短端子のパネルにおいては、電極端子とプロ
ーブとのコンタクトが非常に困難であるという問題点が
あった。

【００１２】本発明は、上述した問題点を解決するため
になされたものであり、画素電極間のリークを検出する
ことを可能とする液晶パネルの検査方法を提供するもの
である。

【００１３】

【課題を解決するための手段】本発明の請求項１記載の
液晶パネルの検査方法は、絶縁性基板上に、走査線、デ
ータ線、スイッチング素子、及び画素電極が形成された
アクティブ基板と、絶縁性基板上に透明電極が形成され
た対向基板とを対向配置させ、該基板間には配向層及び
液晶層が挟持されてなる液晶パネルの検査方法におい
て、前記走査線には、一定期間中に一つの書き込み期間
を有する第１の走査信号と、該走査信号に対して書き込
み期間だけタイミングをずらした第２の走査信号とが１
本おきに入力されるとともに、前記データ線には第１の
走査信号による書き込み期間と第２の走査信号による書
き込み期間とにおいて、対向電極の電位を中心として極
性の異なる検査信号が入力されることを特徴とするもの
である。

【００１４】本発明の請求項２記載の液晶パネルの検査
方法は、請求項１記載の液晶パネルの検査方法におい
て、前記第１及び第２の走査信号の最大電圧Ｖｇを、ス
イッチング素子を十分動作させるために必要な電圧より
も小さくすることを特徴とするものである。

【００１５】本発明の請求項３記載の液晶パネルの検査
方法は、請求項２記載の液晶パネルの検査方法におい
て、前記検査信号の振幅値を、検査時の液晶パネルのコ
ントラストが１０：１以上となるように大きくすること
を特徴とするものである。

【００１６】本発明の請求項４記載の液晶パネルの検査
方法は、請求項１乃至３記載の液晶パネルの検査方法に
おいて、前記走査線を、その電極端子が前記アクティブ
基板の片側から取り出され、該電極端子が１本おきに絶
縁膜を介して第１群と第２群とに分離され、これら分離
された電極端子が一括されるように形成する工程と、前
記第１群の電極端子には一定期間中に一つの書き込み期
間を有する第１の走査信号を、前記第２群の電極端子に
は前記走査信号に対して書き込み期間だけタイミングを
ずらした第２の走査信号を入力する工程と、を少なくと
も有することを特徴とするものである。

【００１７】以下、上記構成による作用について説明す
る。

【００１８】本発明の液晶パネルの検査方法において
は、画素電極間でリークした場合、リークした画素電極
の電位を対向電極の電位と等しくすることができるの
で、従来検出することが困難であった画素電極間のリー
クを容易に検出することが可能となる。

【００１９】また、該検査方法において走査信号の最大
電圧Ｖｇを小さくすることによって画素電極間のリーク
を顕在化させることができる。

【００２０】また、走査信号の最大電圧Ｖｇを小さくす
ることによって液晶パネルのコントラストが低下した場
合には、検査信号の振幅を大きくすることによってコン
トラストの低下を防ぐことができる。

【００２１】また、前記走査線の電極端子はアクティブ
基板の片側から取り出され、該電極端子が１本おきに絶
縁膜を介して第１群と第２群とに分離され、これら分離
された電極端子を一括し、前記第１群の電極端子には一
定期間中に一つの書き込み期間を有する第１の走査信号
を、前記第２群の電極端子には前記走査信号に対して書
き込み期間だけタイミングをずらした第２の走査信号を
入力することによって、例えば額縁縮小とするため走査
線を片側に取り出した液晶パネルに対しても請求項１乃
至３記載の液晶パネルの検査方法を容易に行うことがで
きる。

【００２２】

【発明の実施の形態】本発明の実施の形態について、図
１乃至図７を用いて以下に説明する。なお、以下の実施
の形態では、電圧無印加状態で白表示となるノーマリー
ホワイトの液晶パネルについて説明するが、電圧無印加
状態で黒表示となるノーマリーブラックの液晶パネルに
ついても表示状態が反転するだけであり、本発明による
作用及び効果に変わりはない。また、以下に説明するよ
うに、本発明の液晶パネルの検査方法においては、画素
電極間のリークを容易に検出することが可能であるが、
データ線に入力する検査信号として、従来用いていた信
号も用意しておくことによって、各種の欠陥を同時に検
出し、これらを判別することも可能である。

【００２３】（実施の形態１）本発明の第１の実施の形
態について、図１を用いて説明する。図１において、
１、２は液晶パネルの走査線に入力される走査信号であ
り、１は偶数ライン、２は奇数ラインに入力されるもの
である。前記走査信号１、２は、書き込み期間だけタイ
ミングがずれている。以下、前記走査信号１のタイミン
グを第１の書き込み期間とし、前記走査信号２のタイミ
ングを第２の書き込み期間とする。前記走査信号１、２
の入力は、例えば図１０に示されるように走査線の偶数
ラインを右側に、奇数ラインを左側に引き出した液晶パ
ネルにおいては、右側のショートリング２２に走査信号
１を、左側のショートリング２２に走査信号２を入力す
ることによって達成される。また、３は液晶パネルのデ
ータ線に入力される検査信号であり、該信号は書き込み
期間毎に極性が反転している。また、液晶パネルの対向
電極に入力される対向信号は、図示しない直流電圧を用
いており、一定の電圧に設定されている。

【００２４】このような構成において、前記走査信号
１、２及び検査信号３によって、偶数ラインの画素には
第１の書き込み期間に、奇数ラインの画素には第２の書
き込み期間にそれぞれ検査信号３が書き込まれ、これを
一定時間保持することを繰り返す。例えばデータ信号３
の振幅を４Ｖ、対向電極の電位を０Ｖとした場合、正常
な画素電極と対向電極との間には、前記第１または第２
の書き込み期間に書き込まれた検査信号が保持されてい
る間、常に４Ｖの電位差が生じているので黒表示とな
る。しかし、図１３に示したように、走査線１１を挟ん
で隣接する画素電極１３間でリークが生じている場合
は、これらの画素電極には第１の書き込み期間及び第２
の書き込み期間において極性の異なる検査信号が入力さ
れることとなるので、前記第１の書き込み期間中に書き
込まれた信号は次の第２の書き込み期間中でキャンセル
され、前記検査信号は０Ｖとして保持されるので、これ
らの画素電極の電位は０Ｖとなり対向電極との間に電位
差が生じなくなる。したがって、このような画素電極間
のリーク部は白表示となり、容易に画素電極間のリーク
を検出することが可能となる。

【００２５】また、場合によっては画素電極が３つ以上
連なってリークする場合があるが、この場合もこれらリ
ークして連なった画素電極には第１の書き込み期間及び
第２の書き込み期間において極性の異なる検査信号が入
力されるので、このリークして連なった画素電極の電位
は正常な画素電極に印加される電位よりも極めて小さく
なり、殆ど白に近い灰色の表示となるため、容易に検出
することが可能となる。

【００２６】（実施の形態２）本発明の第２の実施の形
態について以下に説明する。

【００２７】本実施の形態においては、図２に示される
ように走査信号１、２の最大電圧（以下Ｖｇという）を
小さくし、画素電極間のリークをより顕在化させたもの
である。これは、図３に示されるように、Ｖｇを小さく
することによって、ＴＦＴのＶ−Ｉ特性に従って液晶層
に充電される電荷量が小さくなることを利用したもので
ある。つまり、液晶層に充電される電荷量が小さくなれ
ばなるほど、逆極性の信号が入力された際に、既に充電
されている電荷量がキャンセルされやすくなり、画素電
極間のリークがより顕在化する。

【００２８】本実施の形態においては、図３に示したよ
うなＶ−Ｉ特性を有するＴＦＴに対し、通常１４Ｖであ
ったＶｇを６Ｖとすることによって、第１の実施の形態
よりも画素電極間のリークによる欠陥を顕在化させるこ
とができた。

【００２９】なお、前記Ｖｇは小さすぎると書き込み期
間中に画素電極へ検査信号を十分書き込むことができな
くなってしまうため、ＴＦＴを介して画素電極に充電さ
れる電荷の充電率が８０％以上となる範囲内でＶｇを小
さくすることが望ましい。

【００３０】また、液晶の材料やＴＦＴの特性によって
は、Ｖｇを小さくしたことによって、図４に示されるよ
うに液晶パネルのＶ−Ｔ特性が変化する場合がある。こ
の場合、液晶パネルのコントラストが低下し、前記画素
電極間のリークが検出されにくくなることがあるが、前
記検査信号３の振幅（以下Ｖｓという）を、液晶パネル
のコントラストが１０：１以上となるように大きくする
ことによってこれを解消することができる。例えば、図
４に示したようなＶ−Ｔ特性の変化に対し、図５に示す
ようにＶｓを６Ｖとすることによって、液晶パネルのコ
ントラストの低下を防止することができ、画素電極１３
間のリークによる欠陥をより顕在化させることができ
る。

【００３１】（実施の形態３）実施の形態１及び２にお
いては、１本おきに走査線に書き込み期間のタイミング
がずれた信号を入力させるために、走査線１１が１本お
きに左右に取り出された液晶パネルの検査を行う方法に
ついて説明したが、前記走査線１１は必ず１本おきに左
右に引き出される必要はなく、例えば図６に示されるよ
うに液晶パネルの片側で２つのグループに分かれるよう
にしても良い。なお、図６において２４は対向電極端
子、２５はアクティブ基板、２６は対向基板であり、７
はデータ線用電極端子、８は走査線の奇数ライン用電極
端子、９は走査線の偶数ライン用電極端子、１１は走査
線、１２はデータ線である。図６に示すような液晶パネ
ルのアクティブ基板２５は、例えば以下のように作製す
ることができる。

【００３２】まず、図７（ａ）に示されるように、アク
ティブ基板２５上に走査線１１を形成しパターニングす
る際に、該走査線１１の電極端子を１本おきに長さを変
えて形成する。ここでは奇数ラインの走査線の電極端子
を長く形成し、偶数ラインの走査線の電極端子を短く形
成した場合について説明する。長く形成した奇数ライン
の走査線には、これらを一括する奇数ライン取り出しパ
ターン５も同時に形成する。

【００３３】次に、走査線１１とデータ線１２との交差
部におけるリークを防ぐために設けられる図示しない絶
縁膜を形成する際に、前記走査線１１の電極端子の表面
にも前記絶縁膜を形成しておく。この後、図７（ｂ）に
示されるように、前記絶縁膜のうち、前記偶数ラインの
走査線の電極端子上、及び前記奇数ライン取り出しパタ
ーン５の一端にコンタクトホール６を形成しておく。

【００３４】続いて、図７（ｃ）に示されるように、デ
ータ線１２をパターニングする際に、前記コンタクトホ
ール６を結んで前記偶数ラインの走査線の電極端子を一
括する偶数ライン取り出しパターン４、及び一括された
偶数ラインの走査線に走査信号を入力させるための偶数
ライン用電極端子７を同時に形成するとともに、前記奇
数ライン取り出しパターン５の一端に形成したコンタク
トホール６上に奇数ライン用電極端子８を形成してお
く。また、前記データ線１２は図７（ｃ）に示されてい
るように電極端子をショートリング１０により一括して
おき、データ線用電極端子９も形成しておく。

【００３５】これにより、走査線の電極端子をアクティ
ブ基板の片側のみに取り出した液晶パネルであっても、
前記偶数ライン用電極端子７及び奇数ライン用電極端子
８にそれぞれ独立して図１に示す走査信号を入力するこ
とができるので、画素間リークを検出することが可能と
なる。

【００３６】なお、前記偶数ライン取り出しパターン４
及び奇数ライン取り出しパターン５は、該検査を行わな
い時にはショートリングとして機能させることも可能で
あり、該検査の終了後、ショートリングが不要となった
時点で不要部分を分断すれば良い。

【００３７】

【発明の効果】以上説明したように、本発明の液晶パネ
ルの検査方法においては、絶縁性基板上に、走査線、デ
ータ線、スイッチング素子、及び画素電極が形成された
アクティブ基板と、絶縁性基板上に透明電極が形成され
た対向基板とを対向配置させ、該基板間には配向層及び
液晶層が挟持されてなる液晶パネルの検査方法におい
て、前記走査線には、一定期間中に一つの書き込み期間
を有する第１の走査信号と、該走査信号に対して書き込
み期間だけタイミングをずらした第２の走査信号とを１
本おきに入力し、前記データ線には第１の走査信号によ
る書き込み期間と第２の走査信号による書き込み期間と
において、対向電極の電位を中心として極性の異なる検
査信号を入力することによって、画素電極間でリークし
た場合、リークした画素電極の電位を対向電極の電位と
等しくすることができるので、従来検出することが困難
であった画素電極間のリークを容易に検出することが可
能となるという効果を奏する。

【００３８】また、前記第１及び第２の走査信号の最大
電圧Ｖｇを、スイッチング素子を十分動作させるために
必要な電圧よりも小さくすることによって、画素電極間
のリークを顕在化させることができるという効果を奏す
る。

【００３９】また、前記検査信号の振幅値を、検査時の
液晶パネルのコントラストが１０：１以上となるように
大きくすることによって、液晶パネルのコントラストが
低下した場合には、検査信号の振幅を大きくすることに
よってコントラストの低下を防ぐことができるという効
果を奏する。

【００４０】また、前記走査線を、その電極端子が前記
アクティブ基板の片側から取り出され、該電極端子が１
本おきに絶縁膜を介して第１群と第２群とに分離され、
これら分離された電極端子が一括されるように形成する
工程と、前記第１群の電極端子には一定期間中に一つの
書き込み期間を有する第１の走査信号を、前記第２群の
電極端子には前記走査信号に対して書き込み期間だけタ
イミングをずらした第２の走査信号を入力する工程と、
を少なくとも有することによって、走査線の電極端子を
片側に取り出した液晶パネルであっても、容易に上記検
査方法を行うことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における液晶パネル
の検査に用いられる走査信号及び検査信号を示す図であ
る。

【図２】本発明の第２の実施の形態における液晶パネル
の検査に用いられる走査信号及び検査信号を示す図であ
る。

【図３】ＴＦＴのＶ−Ｉ特性を示す図である。

【図４】ＴＦＴのＶ−Ｔ特性を示す図である。

【図５】本発明の第２の実施の形態における液晶パネル
の検査に用いられる走査信号及び検査信号を示す図であ
る。

【図６】本発明の液晶パネルの検査を行うための液晶パ
ネルにおけるアクティブ基板の平面図である。

【図７】図６に示すアクティブ基板の製造工程を示す図
である。

【図８】従来の液晶表示装置におけるアクティブ基板の
平面図である。

【図９】従来の液晶パネルの検査に用いられる走査信号
及び検査信号を示す図である。

【図１０】液晶パネルの走査線及びデータ線に、走査信
号及び検査信号を一括して入力するためのパネル構造を
示す図である。

【図１１】液晶パネルの走査線及びデータ線に、走査信
号及び検査信号を一括して入力するためのパネル構造を
示す図である。

【図１２】開口率を高めた構造のアクティブ基板の平面
図である。

【図１３】図１２に示すアクティブ基板において、隣接
する画素電極がリークした様子を示す図である。

【符号の説明】

１ 走査信号 ２ 走査信号 ３ 検査信号 ４ 偶数ライン取り出しパターン ５ 奇数ライン取り出しパターン ６ コンタクトホール ７ 偶数ライン用電極端子 ８ 奇数ライン用電極端子 ９ データ線用電極端子 １０ ショートリング １１ 走査線 １２ データ線 １３ 画素電極 １４ スイッチング素子 １５ ゲート電極 １６ ソース電極 １７ ドレイン電極 １８ 走査信号 １９ 検査信号 ２０ 検査信号 ２１ 検査信号 ２２ ショートリング ２３ 検査用電極 ２４ 対向電極端子 ２５ アクティブ基板 ２６ 対向基板 ２７ コンタクトホール

Claims (4)

【特許請求の範囲】
1. 【請求項１】 絶縁性基板上に、走査線、データ線、ス
   イッチング素子、及び画素電極が形成されたアクティブ
   基板と、絶縁性基板上に透明電極が形成された対向基板
   とを対向配置させ、該基板間には配向層及び液晶層が挟
   持されてなる液晶パネルの検査方法において、 前記走査線には、一定期間中に一つの書き込み期間を有
   する第１の走査信号と、該走査信号に対して書き込み期
   間だけタイミングをずらした第２の走査信号とが１本お
   きに入力されるとともに、前記データ線には第１の走査
   信号による書き込み期間と第２の走査信号による書き込
   み期間とにおいて、対向電極の電位を中心として極性の
   異なる検査信号が入力されることを特徴とする液晶パネ
   ルの検査方法。
2. 【請求項２】 前記第１及び第２の走査信号の最大電圧
   Ｖｇを、スイッチング素子を十分動作させるために必要
   な電圧よりも小さくすることを特徴とする請求項１記載
   の液晶パネルの検査方法。
3. 【請求項３】 前記検査信号の振幅値を、検査時の液晶
   パネルのコントラストが１０：１以上となるように大き
   くすることを特徴とする請求項２記載の液晶パネルの検
   査方法。
4. 【請求項４】 前記走査線を、その電極端子が前記アク
   ティブ基板の片側から取り出され、該電極端子が１本お
   きに絶縁膜を介して第１群と第２群とに分離され、これ
   ら分離された電極端子が一括されるように形成する工程
   と、 前記第１群の電極端子には一定期間中に一つの書き込み
   期間を有する第１の走査信号を、前記第２群の電極端子
   には前記走査信号に対して書き込み期間だけタイミング
   をずらした第２の走査信号を入力する工程と、 を少なくとも有することを特徴とする請求項１乃至３記
   載の液晶パネルの検査方法。