JPH10117050A - バーンインボードとその共通化方法 - Google Patents
バーンインボードとその共通化方法Info
- Publication number
- JPH10117050A JPH10117050A JP8268323A JP26832396A JPH10117050A JP H10117050 A JPH10117050 A JP H10117050A JP 8268323 A JP8268323 A JP 8268323A JP 26832396 A JP26832396 A JP 26832396A JP H10117050 A JPH10117050 A JP H10117050A
- Authority
- JP
- Japan
- Prior art keywords
- board
- burn
- circuit
- patterns
- socket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 本発明は、ＩＣの良品・不良品を検査するた
め、ＩＣを搭載するためのＩＣソケットを、例えば、縦
横に複数個配設するバーンインボードに関し、検査対象
部品に予め対応できるようなバーンインボードの共通化
方法を提供することである。 【解決手段】 ＩＣ・ＬＳＩパッケージである検査対象
部品を収納するソケットをプリント基板に複数配設し、
前記検査対象部品の検査に供せられるバーンインボード
１であって、前記各ソケットのピンから電気的に接続し
て引き出される回路７の末端部７ａ，７ｂの近傍に、前
記検査対象部品の種類に応じて回路を変更することがで
きる共通化手段を設けることである。
め、ＩＣを搭載するためのＩＣソケットを、例えば、縦
横に複数個配設するバーンインボードに関し、検査対象
部品に予め対応できるようなバーンインボードの共通化
方法を提供することである。 【解決手段】 ＩＣ・ＬＳＩパッケージである検査対象
部品を収納するソケットをプリント基板に複数配設し、
前記検査対象部品の検査に供せられるバーンインボード
１であって、前記各ソケットのピンから電気的に接続し
て引き出される回路７の末端部７ａ，７ｂの近傍に、前
記検査対象部品の種類に応じて回路を変更することがで
きる共通化手段を設けることである。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣの良品・不良
品を検査するため、ＩＣを搭載するためのＩＣソケット
を、例えば、縦横に複数個配設するバーンインボードと
その共通化方法に関する。
品を検査するため、ＩＣを搭載するためのＩＣソケット
を、例えば、縦横に複数個配設するバーンインボードと
その共通化方法に関する。
【０００２】
【従来の技術】従来、ＩＣ・ＬＳＩパッケージの良品・
不良品を検査するために使用されるＩＣソケットを格子
状に多数配設したバーンインボード（プリント基板）
は、各ＩＣソケットのコンタクトピンの脚を貫通孔に挿
入して半田付けするタイプの構造が知られている。
不良品を検査するために使用されるＩＣソケットを格子
状に多数配設したバーンインボード（プリント基板）
は、各ＩＣソケットのコンタクトピンの脚を貫通孔に挿
入して半田付けするタイプの構造が知られている。
【０００３】ＩＣソケットのコンタクトピンを挿入する
タイプの前記バーンインボードでは、ボードの表面側が
実装面となり、ボードの裏側が回路面となり、所定の位
置にＩＣソケットのコンタクトピンの脚を挿入する貫通
孔が多数所要ピッチで穿設される。
タイプの前記バーンインボードでは、ボードの表面側が
実装面となり、ボードの裏側が回路面となり、所定の位
置にＩＣソケットのコンタクトピンの脚を挿入する貫通
孔が多数所要ピッチで穿設される。
【０００４】ボード上に実装された各ＩＣソケットに各
々ＩＣを搭載したバーンインボードは、所定温度の高温
槽に入れられ、所定時間に亘り製品検査が行われる。そ
して、各ＩＣソケットに搭載されているＩＣの良品・不
良品を、バーンインボードに電気的に接続されたコンピ
ューターで判定して、不良品と判定されたＩＣを特定し
廃棄するものである。
々ＩＣを搭載したバーンインボードは、所定温度の高温
槽に入れられ、所定時間に亘り製品検査が行われる。そ
して、各ＩＣソケットに搭載されているＩＣの良品・不
良品を、バーンインボードに電気的に接続されたコンピ
ューターで判定して、不良品と判定されたＩＣを特定し
廃棄するものである。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
バーンインボードは、ピン挿入タイプであるので、両面
実装が困難であって、しかも多数の抵抗部品などをＩＣ
ソケットの周囲にピン挿入実装するのでその分だけソケ
ット用実装面積が減少し、ＩＣソケットのバーンインボ
ードに対する実装率が向上しない。よって、バーンイン
ボードのソケット高密度実装化による検査効率の向上が
期待できないと言う問題がある。
バーンインボードは、ピン挿入タイプであるので、両面
実装が困難であって、しかも多数の抵抗部品などをＩＣ
ソケットの周囲にピン挿入実装するのでその分だけソケ
ット用実装面積が減少し、ＩＣソケットのバーンインボ
ードに対する実装率が向上しない。よって、バーンイン
ボードのソケット高密度実装化による検査効率の向上が
期待できないと言う問題がある。
【０００６】また、異なるＩＣに対応するバーンインボ
ードを製作すべく、バーンインボード用のベアボードで
ある基板に対して多数多種類の抵抗部品等を実装用のマ
ウンタに用意して、異なるＩＣ毎用のバーンインボード
を製作しなければならないと言う不都合があり、このほ
か、検査装置であるデバイス側で対応させると検査プロ
グラムや検査用回路の変更などを伴い煩雑である等、バ
ーンインボードのランニングコストを低減できないと言
う問題がある。
ードを製作すべく、バーンインボード用のベアボードで
ある基板に対して多数多種類の抵抗部品等を実装用のマ
ウンタに用意して、異なるＩＣ毎用のバーンインボード
を製作しなければならないと言う不都合があり、このほ
か、検査装置であるデバイス側で対応させると検査プロ
グラムや検査用回路の変更などを伴い煩雑である等、バ
ーンインボードのランニングコストを低減できないと言
う問題がある。
【０００７】このように、従来のバーンインボードは、
実装するＩＣソケットに対するバーンインボードの共通
化において解決すべき課題を有している。
実装するＩＣソケットに対するバーンインボードの共通
化において解決すべき課題を有している。
【０００８】
【課題を解決するための手段】本発明に係るバーンイン
ボードの共通化方法の上記課題を解決するための要旨
は、ＩＣ・ＬＳＩパッケージである検査対象部品を収納
するソケットをプリント基板に複数配設し、前記検査対
象部品の検査に供せられるバーンインボードであって、
前記各ソケットのピンから電気的に接続して引き出され
る回路の末端部の近傍に、前記検査対象部品の種類に応
じて回路を変更することができる共通化手段を設けるこ
とである。
ボードの共通化方法の上記課題を解決するための要旨
は、ＩＣ・ＬＳＩパッケージである検査対象部品を収納
するソケットをプリント基板に複数配設し、前記検査対
象部品の検査に供せられるバーンインボードであって、
前記各ソケットのピンから電気的に接続して引き出され
る回路の末端部の近傍に、前記検査対象部品の種類に応
じて回路を変更することができる共通化手段を設けるこ
とである。
【０００９】前記共通化手段は、プリント基板の両面に
設けられていること、；また、共通化手段は、電源部に
接続するパターンとグランド部に接続するパターンとか
らなることである。
設けられていること、；また、共通化手段は、電源部に
接続するパターンとグランド部に接続するパターンとか
らなることである。
【００１０】本発明に係るバーンインボードの要旨は、
ＩＣ・ＬＳＩパッケージである検査対象部品を収納する
ソケットをプリント基板に複数配設し、前記検査対象部
品の検査に供せられるバーンインボードであって、前記
各ソケットのピンから電気的に接続して引き出される回
路の末端部の近傍に、前記検査対象部品の種類に応じて
回路を変更することができる共通化手段が設けられてい
ることである。更に、前記共通化手段は、電源部に接続
するパターンとグランド部に接続するパターンとからな
ることである。
ＩＣ・ＬＳＩパッケージである検査対象部品を収納する
ソケットをプリント基板に複数配設し、前記検査対象部
品の検査に供せられるバーンインボードであって、前記
各ソケットのピンから電気的に接続して引き出される回
路の末端部の近傍に、前記検査対象部品の種類に応じて
回路を変更することができる共通化手段が設けられてい
ることである。更に、前記共通化手段は、電源部に接続
するパターンとグランド部に接続するパターンとからな
ることである。
【００１１】本発明に係るバーンインボードの共通化に
よれば、プリント基板上の各ソケットのピンから電気的
に接続して引き出される回路の末端部と、共通化手段に
おける電源部に接続するパターンまたはグランド部に接
続するパターンとの間に、検査対象部品に対応したチッ
プ部品を表面実装する。これにより、バーンインボード
は、複数種類のＩＣ・ＬＳＩパッケージである検査対象
部品をソケットを介して取り扱えるようになる。この共
通化されたバーンインボードにより、他種類のバーンイ
ンボードを用意する必要が緩和され、バーンインボード
のランニングコストの低減となるものである。また、検
査対象部品に対応したチップ部品を表面実装すること
で、マウンタでチップ部品を実装して作業能率が向上す
るとともに、チップ部品が小型化されていてソケット用
の実装用面積が増大して、当該ソケットの実装率が向上
するものである。
よれば、プリント基板上の各ソケットのピンから電気的
に接続して引き出される回路の末端部と、共通化手段に
おける電源部に接続するパターンまたはグランド部に接
続するパターンとの間に、検査対象部品に対応したチッ
プ部品を表面実装する。これにより、バーンインボード
は、複数種類のＩＣ・ＬＳＩパッケージである検査対象
部品をソケットを介して取り扱えるようになる。この共
通化されたバーンインボードにより、他種類のバーンイ
ンボードを用意する必要が緩和され、バーンインボード
のランニングコストの低減となるものである。また、検
査対象部品に対応したチップ部品を表面実装すること
で、マウンタでチップ部品を実装して作業能率が向上す
るとともに、チップ部品が小型化されていてソケット用
の実装用面積が増大して、当該ソケットの実装率が向上
するものである。
【００１２】
【発明の実施の形態】次に、本発明に係るバーンインボ
ードとその共通化の実施形態について図面を参照して詳
細に説明する。バーンインボードの実施例は、図１に示
すように、プリント基板１は、絶縁基板２と、電源部
（層）３と、絶縁基板４と、グランド部（層）５と、絶
縁基板６とが多層にして積層されている。
ードとその共通化の実施形態について図面を参照して詳
細に説明する。バーンインボードの実施例は、図１に示
すように、プリント基板１は、絶縁基板２と、電源部
（層）３と、絶縁基板４と、グランド部（層）５と、絶
縁基板６とが多層にして積層されている。
【００１３】前記表側の絶縁基板２（図１において便宜
上、絶縁基板２を表側とする。）の表面に回路パターン
が形成され、ソケットの各ピンと電気的に接続する回路
パターン７が形成されている。
上、絶縁基板２を表側とする。）の表面に回路パターン
が形成され、ソケットの各ピンと電気的に接続する回路
パターン７が形成されている。
【００１４】そして、前記回路パターン７の末端部７
ａ，７ｂの近傍に、前記電源部３に接続するパターン８
ａ，８ｂと、グランド部５に接続するパターン９ａ，９
ｂとを設ける。
ａ，７ｂの近傍に、前記電源部３に接続するパターン８
ａ，８ｂと、グランド部５に接続するパターン９ａ，９
ｂとを設ける。
【００１５】前記パターン８ａ，８ｂ，９ａ，９ｂは、
ソケットの各ピンに接続する回路パターン７のそれぞれ
に設けられるものである。
ソケットの各ピンに接続する回路パターン７のそれぞれ
に設けられるものである。
【００１６】また、前記パターン８ａ，８ｂとパターン
９ａ，９ｂとは、前記回路パターン７の末端部７ａ，７
ｂを中間にして対称に配置するものである。これによ
り、バーンインボードは、異なる種類のＩＣ・ＬＳＩパ
ッケージである検査対象部品に適応して対応できる共通
化されたプリント基板１となる。
９ａ，９ｂとは、前記回路パターン７の末端部７ａ，７
ｂを中間にして対称に配置するものである。これによ
り、バーンインボードは、異なる種類のＩＣ・ＬＳＩパ
ッケージである検査対象部品に適応して対応できる共通
化されたプリント基板１となる。
【００１７】そして、前記末端部７ａ，７ｂとパターン
８ａ，８ｂ、または末端部７ａ，７ｂとパターン９ａ，
９ｂとにクリームはんだを印刷するために、各ランド部
分に対応した孔１０ａ，１０ｂ，１０ｃ，１０ｄを穿設
した、例えば、メタルマスクのマスク板１０を形成す
る。
８ａ，８ｂ、または末端部７ａ，７ｂとパターン９ａ，
９ｂとにクリームはんだを印刷するために、各ランド部
分に対応した孔１０ａ，１０ｂ，１０ｃ，１０ｄを穿設
した、例えば、メタルマスクのマスク板１０を形成す
る。
【００１８】ＩＣ・ＬＳＩパッケージである検査対象部
品が相互に異なる場合に、一方の検査対象部品に対応し
たバーンインボードを形成するには、前記共通化された
プリント基板１を用意して、前記マスク板１０の孔１０
ａ〜１０ｄを前記プリント基板における回路パターン７
の末端部７ａ，７ｂとパターン８ａ，８ｂとの上位置に
位置させ、プリント基板１の絶縁基板２の表面と若干の
間隙（ギャップ）を維持して配設する。
品が相互に異なる場合に、一方の検査対象部品に対応し
たバーンインボードを形成するには、前記共通化された
プリント基板１を用意して、前記マスク板１０の孔１０
ａ〜１０ｄを前記プリント基板における回路パターン７
の末端部７ａ，７ｂとパターン８ａ，８ｂとの上位置に
位置させ、プリント基板１の絶縁基板２の表面と若干の
間隙（ギャップ）を維持して配設する。
【００１９】そして、マスク板１０の上にクリームはん
だを供給し、これをゴム製のヘラであるスキージでロー
リングさせながらプリント基板１側に押圧しつつ水平方
向に移動させる。
だを供給し、これをゴム製のヘラであるスキージでロー
リングさせながらプリント基板１側に押圧しつつ水平方
向に移動させる。
【００２０】これにより、前記孔１０ａ〜１０ｄにはん
だが落とし込まれて、前記末端部７ａ，７ｂとパターン
８ａ，８ｂ上にクリームはんだが移転する。
だが落とし込まれて、前記末端部７ａ，７ｂとパターン
８ａ，８ｂ上にクリームはんだが移転する。
【００２１】そして、電子部品を所定の位置にマウント
するロボット装置であるチップマウンタで前記末端部７
ａ，７ｂとパターン８ａ，８ｂのクリームはんだの上に
チップ部品を載置する。
するロボット装置であるチップマウンタで前記末端部７
ａ，７ｂとパターン８ａ，８ｂのクリームはんだの上に
チップ部品を載置する。
【００２２】また、回路パターンの所定の位置に数百個
のソケットを載置する。その後、プリント基板１上にソ
ケットやチップ部品を載置したバーンインボードをリフ
ロー炉に投入して、前記ソケット等をはんだ付けする。
こうしてある検査対象部品用のバーンインボードが出来
上がる。両面実装である場合には、プリント基板１の表
面側のリフローを行った後に、裏面側のクリームはんだ
印刷を行ってソケット及びチップ部品等を実装し、リフ
ローを行うものである。
のソケットを載置する。その後、プリント基板１上にソ
ケットやチップ部品を載置したバーンインボードをリフ
ロー炉に投入して、前記ソケット等をはんだ付けする。
こうしてある検査対象部品用のバーンインボードが出来
上がる。両面実装である場合には、プリント基板１の表
面側のリフローを行った後に、裏面側のクリームはんだ
印刷を行ってソケット及びチップ部品等を実装し、リフ
ローを行うものである。
【００２３】一方、異なる種類の検査対象部品用の他の
バーンインボードは、前記共通化されたプリント基板１
を用意し、前記マスク板１０の孔１０ａ〜１０ｄを、図
１中の矢印で示すように、回路パターン７の末端部７
ａ，７ｂとパターン９ａ，９ｂとの上位置に位置させる
べくシフトさせ、プリント基板１の絶縁基板２の表面と
若干の間隙（ギャップ）を維持して配設する。
バーンインボードは、前記共通化されたプリント基板１
を用意し、前記マスク板１０の孔１０ａ〜１０ｄを、図
１中の矢印で示すように、回路パターン７の末端部７
ａ，７ｂとパターン９ａ，９ｂとの上位置に位置させる
べくシフトさせ、プリント基板１の絶縁基板２の表面と
若干の間隙（ギャップ）を維持して配設する。
【００２４】その後は前述と同一の形成手順で、バーン
インボードを形成するものである。このようにして、検
査対象部品を収納するソケットの各ピンと電気的に接続
する回路パターン７の末端部７ａ，７ｂの近傍に、前記
電源部３に接続するパターン８ａ，８ｂと、グランド部
５に接続するパターン９ａ，９ｂとを設けることで、共
通化されたプリント基板１が形成され、このプリント基
板１を使って、異なる検査対象部品ごとにマスク板１０
を任意にシフトさせクリームはんだを移転し、所望の表
面実装用のチップ部品を実装することで、各々の検査対
象部品に適応したバーンインボードが形成されるもので
ある。
インボードを形成するものである。このようにして、検
査対象部品を収納するソケットの各ピンと電気的に接続
する回路パターン７の末端部７ａ，７ｂの近傍に、前記
電源部３に接続するパターン８ａ，８ｂと、グランド部
５に接続するパターン９ａ，９ｂとを設けることで、共
通化されたプリント基板１が形成され、このプリント基
板１を使って、異なる検査対象部品ごとにマスク板１０
を任意にシフトさせクリームはんだを移転し、所望の表
面実装用のチップ部品を実装することで、各々の検査対
象部品に適応したバーンインボードが形成されるもので
ある。
【００２５】前記回路パターン７に接続する回路構成
は、例えば、図２（イ）〜（ホ）に示す回路構成が考え
られる。即ち、グランドに接続する場合（イ）、グラン
ドに抵抗を通して接続する場合（ロ）、電源に抵抗を通
して接続する場合（ハ）、オープンの場合（ニ）、電源
に接続の場合（ホ）である。
は、例えば、図２（イ）〜（ホ）に示す回路構成が考え
られる。即ち、グランドに接続する場合（イ）、グラン
ドに抵抗を通して接続する場合（ロ）、電源に抵抗を通
して接続する場合（ハ）、オープンの場合（ニ）、電源
に接続の場合（ホ）である。
【００２６】これらの場合の回路構成を具体的に示す
と、図３に示すように、グランドに接続する場合は、回
路パターン７の末端部７ａ，７ｂとパターン９ａ，９ｂ
とに、所定位置にシフトさせたマスク板１０でクリーム
はんだを印刷し、これらにマウンタでチップ部品である
ショートバー１１をマウントして、リフローしてはんだ
付けするものである。
と、図３に示すように、グランドに接続する場合は、回
路パターン７の末端部７ａ，７ｂとパターン９ａ，９ｂ
とに、所定位置にシフトさせたマスク板１０でクリーム
はんだを印刷し、これらにマウンタでチップ部品である
ショートバー１１をマウントして、リフローしてはんだ
付けするものである。
【００２７】また、グランドに抵抗を通して接続する場
合は、図４に示すように、回路パターン７の末端部７
ａ，７ｂとパターン９ａ，９ｂとに、所定位置にシフト
させたマスク板１０でクリームはんだを印刷し、これら
にマウンタでチップ抵抗１２をマウントして、リフロー
してはんだ付けするものである。
合は、図４に示すように、回路パターン７の末端部７
ａ，７ｂとパターン９ａ，９ｂとに、所定位置にシフト
させたマスク板１０でクリームはんだを印刷し、これら
にマウンタでチップ抵抗１２をマウントして、リフロー
してはんだ付けするものである。
【００２８】電源に抵抗を通して接続する場合は、図５
に示すように、回路パターン７の末端部７ａ，７ｂとパ
ターン８ａ，８ｂとに、所定位置にシフトさせたマスク
板１０でクリームはんだを印刷し、これらにマウンタで
チップ部品１３をマウントして、リフローしてはんだ付
けするものである。
に示すように、回路パターン７の末端部７ａ，７ｂとパ
ターン８ａ，８ｂとに、所定位置にシフトさせたマスク
板１０でクリームはんだを印刷し、これらにマウンタで
チップ部品１３をマウントして、リフローしてはんだ付
けするものである。
【００２９】オープンにする場合には、クリームはんだ
を印刷せずチップ部品をマウントしないようにするもの
である。次に、電源に接続する場合には、図６に示すよ
うに、回路パターン７の末端部７ａ，７ｂとパターン８
ａ，８ｂとに、所定位置にシフトさせたマスク板１０で
クリームはんだを印刷し、これらにマウンタでチップ部
品であるショートバー１１ａをマウントして、リフロー
してはんだ付けするものである。
を印刷せずチップ部品をマウントしないようにするもの
である。次に、電源に接続する場合には、図６に示すよ
うに、回路パターン７の末端部７ａ，７ｂとパターン８
ａ，８ｂとに、所定位置にシフトさせたマスク板１０で
クリームはんだを印刷し、これらにマウンタでチップ部
品であるショートバー１１ａをマウントして、リフロー
してはんだ付けするものである。
【００３０】
【発明の効果】以上説明したように、本発明に係るバー
ンインボードの共通化方法は、ＩＣ・ＬＳＩパッケージ
である検査対象部品を収納するソケットをプリント基板
に複数配設し、前記検査対象部品の検査に供せられるバ
ーンインボードであって、前記各ソケットのピンから電
気的に接続して引き出される回路の末端部の近傍に、前
記検査対象部品の種類に応じて回路を変更することがで
きる共通化手段を設けることにより、この共通化手段を
設けたプリント基板に対し種類の異なる検査対象部品に
各々対応した回路構成となるように、クリームはんだを
塗布して表面実装部品を実装することで、ベアボードが
同一でありながら他種類の検査対象部品にたいそうした
バーンインボードを形成することが出来ると言う優れた
効果を奏する。
ンインボードの共通化方法は、ＩＣ・ＬＳＩパッケージ
である検査対象部品を収納するソケットをプリント基板
に複数配設し、前記検査対象部品の検査に供せられるバ
ーンインボードであって、前記各ソケットのピンから電
気的に接続して引き出される回路の末端部の近傍に、前
記検査対象部品の種類に応じて回路を変更することがで
きる共通化手段を設けることにより、この共通化手段を
設けたプリント基板に対し種類の異なる検査対象部品に
各々対応した回路構成となるように、クリームはんだを
塗布して表面実装部品を実装することで、ベアボードが
同一でありながら他種類の検査対象部品にたいそうした
バーンインボードを形成することが出来ると言う優れた
効果を奏する。
【００３１】また、共通化手段は、プリント基板の両面
に設けられていることにより、チップ部品の表面実装化
も相俟ってソケット実装面積を増大させ、バーンインボ
ードに実装するソケットの実装率が向上すると言う優れ
た効果を奏する。
に設けられていることにより、チップ部品の表面実装化
も相俟ってソケット実装面積を増大させ、バーンインボ
ードに実装するソケットの実装率が向上すると言う優れ
た効果を奏する。
【００３２】本発明に係るバーンインボードは、ＩＣ・
ＬＳＩパッケージである検査対象部品を収納するソケッ
トをプリント基板に複数配設し、前記検査対象部品の検
査に供せられるバーンインボードであって、前記各ソケ
ットのピンから電気的に接続して引き出される回路の末
端部の近傍に、前記検査対象部品の種類に応じて回路を
変更することができる共通化手段が設けられているの
で、ソケットに収納して検査する検査対象部品の他種類
に亘って対応するバーンインボードとなり、バーンイン
ボードのランニングコストが低減されると言う優れた効
果を奏する。
ＬＳＩパッケージである検査対象部品を収納するソケッ
トをプリント基板に複数配設し、前記検査対象部品の検
査に供せられるバーンインボードであって、前記各ソケ
ットのピンから電気的に接続して引き出される回路の末
端部の近傍に、前記検査対象部品の種類に応じて回路を
変更することができる共通化手段が設けられているの
で、ソケットに収納して検査する検査対象部品の他種類
に亘って対応するバーンインボードとなり、バーンイン
ボードのランニングコストが低減されると言う優れた効
果を奏する。
【図１】本発明に係るバーンインボードであって、共通
化したプリント基板１にマスク板１０を使ってクリーム
はんだを移転させる様子を示す説明図である。
化したプリント基板１にマスク板１０を使ってクリーム
はんだを移転させる様子を示す説明図である。
【図２】同本発明に係るバーンインボードにおける、回
路パターン７と共通化手段との回路構成を示す説明図
（イ）〜（ホ）である。
路パターン７と共通化手段との回路構成を示す説明図
（イ）〜（ホ）である。
【図３】同本発明に係るバーンインボードにおける、回
路パターン７と共通化手段との回路構成を示す説明図で
ある。
路パターン７と共通化手段との回路構成を示す説明図で
ある。
【図４】同本発明に係るバーンインボードにおける、回
路パターン７と共通化手段との回路構成を示す説明図で
ある。
路パターン７と共通化手段との回路構成を示す説明図で
ある。
【図５】同本発明に係るバーンインボードにおける、回
路パターン７と共通化手段との回路構成を示す説明図で
ある。
路パターン７と共通化手段との回路構成を示す説明図で
ある。
【図６】同本発明に係るバーンインボードにおける、回
路パターン７と共通化手段との回路構成を示す説明図で
ある。
路パターン７と共通化手段との回路構成を示す説明図で
ある。
１ バーンインボード、２ 絶縁基板、３ 電源、４
絶縁基板、５ グランド、６ 絶縁基板、７ 回路パタ
ーン、７ａ，７ｂ カイロパターンの末端部、８ａ，８
ｂ 電源部に接続するパターン、９ａ，９ｂ グランド
部に接続するパターン、１０ マスク板、１０ａ，１０
ｂ，１０ｃ，１０ｄ 孔、１１，１１ａ ショートバ
ー、１２，１３ チップ抵抗。
絶縁基板、５ グランド、６ 絶縁基板、７ 回路パタ
ーン、７ａ，７ｂ カイロパターンの末端部、８ａ，８
ｂ 電源部に接続するパターン、９ａ，９ｂ グランド
部に接続するパターン、１０ マスク板、１０ａ，１０
ｂ，１０ｃ，１０ｄ 孔、１１，１１ａ ショートバ
ー、１２，１３ チップ抵抗。
Claims (5)
- 【請求項１】 ＩＣ・ＬＳＩパッケージである検査対象
部品を収納するソケットをプリント基板に複数配設し、
前記検査対象部品の検査に供せられるバーンインボード
であって、前記各ソケットのピンから電気的に接続して
引き出される回路の末端部の近傍に、前記検査対象部品
の種類に応じて回路を変更することができる共通化手段
を設けること、 を特徴とするバーンインボードの共通化方法。 - 【請求項２】 共通化手段は、プリント基板の両面に設
けられていること、 を特徴とする請求項１に記載のバーンインボードの共通
化方法。 - 【請求項３】 共通化手段は、電源部に接続するパター
ンとグランド部に接続するパターンとからなること、 を特徴とする請求項１または２に記載のバーンインボー
ドの共通化方法。 - 【請求項４】 ＩＣ・ＬＳＩパッケージである検査対象
部品を収納するソケットをプリント基板に複数配設し、
前記検査対象部品の検査に供せられるバーンインボード
であって、前記各ソケットのピンから電気的に接続して
引き出される回路の末端部の近傍に、前記検査対象部品
の種類に応じて回路を変更することができる共通化手段
が設けられていること、 を特徴とするバーンインボード。 - 【請求項５】 共通化手段は、電源部に接続するパター
ンとグランド部に接続するパターンとであること、 を特徴とする請求項４に記載のバーンインボード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8268323A JPH10117050A (ja) | 1996-10-09 | 1996-10-09 | バーンインボードとその共通化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8268323A JPH10117050A (ja) | 1996-10-09 | 1996-10-09 | バーンインボードとその共通化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10117050A true JPH10117050A (ja) | 1998-05-06 |
Family
ID=17456952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8268323A Pending JPH10117050A (ja) | 1996-10-09 | 1996-10-09 | バーンインボードとその共通化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10117050A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008251808A (ja) * | 2007-03-30 | 2008-10-16 | Yokogawa Electric Corp | プリント基板 |
-
1996
- 1996-10-09 JP JP8268323A patent/JPH10117050A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008251808A (ja) * | 2007-03-30 | 2008-10-16 | Yokogawa Electric Corp | プリント基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9137898B2 (en) | Method of manufacturing a printed circuit board including a component located in a via | |
| US7518384B2 (en) | Method and apparatus for manufacturing and probing test probe access structures on vias | |
| JPH1164425A (ja) | 電子部品における導通検査方法及び装置 | |
| KR20010017187A (ko) | 인쇄 회로 기판 및 이 인쇄 회로 기판의 스크린 프린팅을 위한마스크 | |
| US5966020A (en) | Method and apparatus for facilitating detection of solder opens of SMT components | |
| US5438749A (en) | Method of making a flex circuit interconnect for a microprocessor emulator and a method of testing | |
| US6664794B1 (en) | Apparatus and method for evaluating the surface insulation resistance of electronic assembly manufacture | |
| US6326797B2 (en) | Apparatus and method for evaluating printed circuit board assembly manufacturing processes | |
| JPH10117050A (ja) | バーンインボードとその共通化方法 | |
| JP2002043737A (ja) | 印刷回路基板 | |
| JP2003124624A (ja) | ヒートコネクタ | |
| JP2008028213A (ja) | 回路基板及びその検査方法 | |
| JPS63124496A (ja) | 多端子部品の取付方法 | |
| JP2001332848A (ja) | 電子部品の基板実装方法及び基板実装構造 | |
| KR100287738B1 (ko) | 인쇄회로기판용 표면실장 방법 | |
| JPH03110065A (ja) | リフローはんだ付方法 | |
| JPS6340391A (ja) | 表面実装プリント配線板 | |
| KR200250844Y1 (ko) | 표면실장기의 백업핀 지그 | |
| JP6333877B2 (ja) | 基板検査方法及びプリント基板の製造方法 | |
| JP2000091501A (ja) | 電子部品搭載装置及びその製造方法 | |
| JP2018046082A (ja) | 回路装置およびテレビジョン装置 | |
| US20020079132A1 (en) | Structure for inspecting electrical component alignment | |
| JPH11330655A (ja) | プリント基板 | |
| JPH04155273A (ja) | アダプタモジュール及び該モジュールを備えたプリント配線板試験機用インタポーザ | |
| JPS62297761A (ja) | 実装用基板の検査方法およびそのテストボ−ド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070307 |