JPH03110065A - リフローはんだ付方法 - Google Patents
リフローはんだ付方法Info
- Publication number
- JPH03110065A JPH03110065A JP24955089A JP24955089A JPH03110065A JP H03110065 A JPH03110065 A JP H03110065A JP 24955089 A JP24955089 A JP 24955089A JP 24955089 A JP24955089 A JP 24955089A JP H03110065 A JPH03110065 A JP H03110065A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- reflow soldering
- circuit board
- printed circuit
- soldering method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005476 soldering Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims description 42
- 229910000679 solder Inorganic materials 0.000 claims abstract description 40
- 230000004907 flux Effects 0.000 claims abstract description 21
- 238000007747 plating Methods 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 238000007650 screen-printing Methods 0.000 claims abstract description 4
- 238000007689 inspection Methods 0.000 claims description 12
- 239000000523 sample Substances 0.000 claims description 5
- 238000007639 printing Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000012298 atmosphere Substances 0.000 claims 1
- 238000009713 electroplating Methods 0.000 abstract description 2
- 238000005406 washing Methods 0.000 abstract 1
- 238000004140 cleaning Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000006071 cream Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000005437 stratosphere Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、プリント回路基板（以後基板と略す）等に電
子部品をはんだ付する方法に係り、特にはんだ付後の洗
浄をしなくても信頼性の高いはんだ付を実現するもので
ある。
子部品をはんだ付する方法に係り、特にはんだ付後の洗
浄をしなくても信頼性の高いはんだ付を実現するもので
ある。
従来の技術
近年、電子機器用基板の部品実装密度の向上に伴い、基
板に電子部品をはんだ付する方法として、リフローはん
だ付が多く採用されている。以下その工程図を参照しな
がら説明する。第２図において、基板１にクリームはん
だ２をスクリーン印刷し、そして、電子部品３等を装着
し、その後、加熱リフローする。その後必要に応じて洗
浄や、電気特性の検査等をするのが一般的になっている
。すなわち、Ａは基板位置決め工程、Ｂはクリームハン
ダ印刷工程、Ｃは部品装着工程、Ｄは加熱リフロー工程
、Ｅは洗浄工程、Ｆは検査工程である。
板に電子部品をはんだ付する方法として、リフローはん
だ付が多く採用されている。以下その工程図を参照しな
がら説明する。第２図において、基板１にクリームはん
だ２をスクリーン印刷し、そして、電子部品３等を装着
し、その後、加熱リフローする。その後必要に応じて洗
浄や、電気特性の検査等をするのが一般的になっている
。すなわち、Ａは基板位置決め工程、Ｂはクリームハン
ダ印刷工程、Ｃは部品装着工程、Ｄは加熱リフロー工程
、Ｅは洗浄工程、Ｆは検査工程である。
発明が解決しようとする課題
しかしながら上記のような構成では、クリームはんだを
使用するため、加熱リフロー後も、細かなはんだ粒子が
基板上に残る可能性が高いため、そのはんだ粒子が原因
で、電子機器の故障やトラブルの発生することがあった
。
使用するため、加熱リフロー後も、細かなはんだ粒子が
基板上に残る可能性が高いため、そのはんだ粒子が原因
で、電子機器の故障やトラブルの発生することがあった
。
またクリームはんだに使用しているフラックスは、クリ
ームはんだの保存性等のために、室温に於いても、わず
かながら活性度を持っておく必要性がある。そのため、
リフロー後に残っているフラックス残査４が、基板や部
品電極腐食の原因になることがあった。
ームはんだの保存性等のために、室温に於いても、わず
かながら活性度を持っておく必要性がある。そのため、
リフロー後に残っているフラックス残査４が、基板や部
品電極腐食の原因になることがあった。
さらに、電気特性を検査する場合に、検査用プローブで
導通チエツクをしても、はんだの表面を覆っているフラ
ックス残査４のため、導通不良となり、検査ミスをする
ことが多々発生していた。
導通チエツクをしても、はんだの表面を覆っているフラ
ックス残査４のため、導通不良となり、検査ミスをする
ことが多々発生していた。
そのため、信頼性の高い電子機器を作る場合には、リフ
ローはんだ付後、必ず洗浄をしなくてはならなかった。
ローはんだ付後、必ず洗浄をしなくてはならなかった。
ところが、その洗浄用に最もよく使われているフロン液
は成層圏のオゾンを破壊するということで、使用できな
くなりつつあるし、コストアップの原因にもなっている
。
は成層圏のオゾンを破壊するということで、使用できな
くなりつつあるし、コストアップの原因にもなっている
。
その結果、今後基板の洗浄を行うことが、ますます難し
くなるという問題点を有している。
くなるという問題点を有している。
本発明は、上記問題点に鑑み、洗浄をしなくても信頼性
の高いはんだ付と検査のできるリフローはんだ付方法を
提供するものである。
の高いはんだ付と検査のできるリフローはんだ付方法を
提供するものである。
課題を解決するための手段
上記問題点を解決するために、本発明のリフローはんだ
付方法は、電子部品等を装着する基板のランド部に、は
んだ鍍金をし、次に該ランド部の必要な部分にはんだ行
用フラックスをスクリーン印刷機で塗布し、次に所定の
場所に電子部品等を装着し、次にその状態の基板を加熱
リフローするという構成を備えたものである。
付方法は、電子部品等を装着する基板のランド部に、は
んだ鍍金をし、次に該ランド部の必要な部分にはんだ行
用フラックスをスクリーン印刷機で塗布し、次に所定の
場所に電子部品等を装着し、次にその状態の基板を加熱
リフローするという構成を備えたものである。
作 用
本発明は上記した構成によって、電子機器の故障やトラ
ブル発生の原因となる、はんだ粒子の基板上での残存が
なくなると同時に、はんだ行用フラックスをはんだとは
別にスクリーン印刷するので、室温に近い温度では活性
を示さないタイプのものが使えるので、洗浄をしなくて
も腐食することなく、信頼性の高いリフローはんだ付を
実現すると同時に、検査の信頼性も向上することとなる
。
ブル発生の原因となる、はんだ粒子の基板上での残存が
なくなると同時に、はんだ行用フラックスをはんだとは
別にスクリーン印刷するので、室温に近い温度では活性
を示さないタイプのものが使えるので、洗浄をしなくて
も腐食することなく、信頼性の高いリフローはんだ付を
実現すると同時に、検査の信頼性も向上することとなる
。
実施例
以下本発明の一実施例のリフローはんだ付方法について
説明する。
説明する。
第１図は本発明のリフローはんだ付方法のプロセスを示
したものである。Ａは基板位置決め工程、Ｂははんだ鍍
金工程、Ｃはフラックス印刷工程、Ｄは部品装着工程、
Ｅは加熱リフロー工程、Ｆは検査工程である。まず始め
に、基板５の銅箔ランド部６にはんだ鍍金７をする。こ
のはんだ鍍金は従来行っていたものより厚くつける。具
体的には０．１ｎｎから０．２ｗｗの厚さが好ましい。
したものである。Ａは基板位置決め工程、Ｂははんだ鍍
金工程、Ｃはフラックス印刷工程、Ｄは部品装着工程、
Ｅは加熱リフロー工程、Ｆは検査工程である。まず始め
に、基板５の銅箔ランド部６にはんだ鍍金７をする。こ
のはんだ鍍金は従来行っていたものより厚くつける。具
体的には０．１ｎｎから０．２ｗｗの厚さが好ましい。
但し、電子部品の電極部の精度や、ＩＣ，ＬＳＩ等のリ
ード部の精度の高い場合や、電子部品の電極部や、ＩＣ
，ＬＳＩ等のリード部にも予備はんだをしている場合に
は、０．０３＋ｎｎから０．１ｍｒａの間であってもよ
い。しかしながら従来から行っている平均的鍍金の厚さ
である０、０１ｍｍ前後に比べれば、相当厚く鍍金する
ことになる。
ード部の精度の高い場合や、電子部品の電極部や、ＩＣ
，ＬＳＩ等のリード部にも予備はんだをしている場合に
は、０．０３＋ｎｎから０．１ｍｒａの間であってもよ
い。しかしながら従来から行っている平均的鍍金の厚さ
である０、０１ｍｍ前後に比べれば、相当厚く鍍金する
ことになる。
ところで、はんだは２元合金であるため、電解鍍金も可
能であるが、鍍金厚さのばらつきが多少大きくても良い
場合には、溶融はんだ鍍金を採用する方が簡単に、厚い
鍍金が可能であるので、本特許の場合は溶融はんだ鍍金
を採用してもよい。
能であるが、鍍金厚さのばらつきが多少大きくても良い
場合には、溶融はんだ鍍金を採用する方が簡単に、厚い
鍍金が可能であるので、本特許の場合は溶融はんだ鍍金
を採用してもよい。
次に、スクリーン印刷機でペースト状にしたフラックス
８を印刷する。スクリーン印刷機を使用することで、従
来のフラックス塗布機に比べ、高粘度のフラックスを厚
く塗ることができる。また必要なところだけに塗れるの
で、検査工程で検査用プローブ９が当たる部分は塗らず
に済むし、不要なフラックスを使わなくてすむ。このと
き使用するフラックス８の粘度は１０万ｃＰ（センチポ
アズ）から５０万ｃＰ程度が望ましい。またフラックス
８の印刷厚みは、はんだ鍍金厚さのばらつきや、装着部
品の形状、精度によるが、一般的には０．０２ｍｍから
０．２胴程度が望ましい。
８を印刷する。スクリーン印刷機を使用することで、従
来のフラックス塗布機に比べ、高粘度のフラックスを厚
く塗ることができる。また必要なところだけに塗れるの
で、検査工程で検査用プローブ９が当たる部分は塗らず
に済むし、不要なフラックスを使わなくてすむ。このと
き使用するフラックス８の粘度は１０万ｃＰ（センチポ
アズ）から５０万ｃＰ程度が望ましい。またフラックス
８の印刷厚みは、はんだ鍍金厚さのばらつきや、装着部
品の形状、精度によるが、一般的には０．０２ｍｍから
０．２胴程度が望ましい。
また、基板５にはんだ鍍金７をしていても、電子部品１
０を基板５にはんだ付するには、はんだの量が少なすぎ
る場合があるので、その場合は電子部品１０側にも、予
めはんだ鍍金をしておくと、はんだ付の信頼性がよくな
る。もちろん、リード部の無いチップ部品には、電極部
にはんだ鍍金をし、ＩＣ，ＬＳＩ等のＱＦＰのように、
リードのあるものについてはリード部にはんだ鍍金をす
ることになる。
０を基板５にはんだ付するには、はんだの量が少なすぎ
る場合があるので、その場合は電子部品１０側にも、予
めはんだ鍍金をしておくと、はんだ付の信頼性がよくな
る。もちろん、リード部の無いチップ部品には、電極部
にはんだ鍍金をし、ＩＣ，ＬＳＩ等のＱＦＰのように、
リードのあるものについてはリード部にはんだ鍍金をす
ることになる。
次に、電子部品１０を基板に装着する。この場合、粘度
の高いフラックス８を従来の塗布機に比べ厚く印刷して
いるので、加熱リフローするまでの部品保持能力が高い
。その結果、部品装着後の部品のずれ等は発生しない。
の高いフラックス８を従来の塗布機に比べ厚く印刷して
いるので、加熱リフローするまでの部品保持能力が高い
。その結果、部品装着後の部品のずれ等は発生しない。
その次に、空気中または、窒素雰囲気の中で加熱リフロ
ーする。窒素雰囲気中で加熱リフローすると、空気中で
行うより、活性度の低いフラックスを使用しても、十分
なはんだ濡れ性が得られる。そして、リフロー後洗浄し
なくても、十分な絶縁抵抗性と、回路や部品を腐食させ
ない安定性を確保できる。
ーする。窒素雰囲気中で加熱リフローすると、空気中で
行うより、活性度の低いフラックスを使用しても、十分
なはんだ濡れ性が得られる。そして、リフロー後洗浄し
なくても、十分な絶縁抵抗性と、回路や部品を腐食させ
ない安定性を確保できる。
また、この効果は空気中の酸素濃度の十分の一程度、つ
まり酸素濃度を約２％以下にすることで、発揮されるこ
とが、実験的に確かめられている。このことは特別な酸
素フリーチャンバーを使わずに、トンネル型のリフロー
装置を工夫するレベルで、効果を発揮させることができ
ることを示している。
まり酸素濃度を約２％以下にすることで、発揮されるこ
とが、実験的に確かめられている。このことは特別な酸
素フリーチャンバーを使わずに、トンネル型のリフロー
装置を工夫するレベルで、効果を発揮させることができ
ることを示している。
発明の効果
以上のように本発明の方法で製作した基板は、はんだボ
ールの発生もなく、使用するフラックスに、常温近傍の
温度環境条件下での使用では、腐食性の無いタイプのも
のを採用でき、さらに検査工程でも信頼性の高いプロー
ブコンタクトができるので、基板を洗浄することなく電
子機器類に組み込むことができる。
ールの発生もなく、使用するフラックスに、常温近傍の
温度環境条件下での使用では、腐食性の無いタイプのも
のを採用でき、さらに検査工程でも信頼性の高いプロー
ブコンタクトができるので、基板を洗浄することなく電
子機器類に組み込むことができる。
さらに、部品装着前にはんだを鍍金するので、各ランド
部のはんだの量を調整確認できる。その結果、リード間
隔ピッチが０ 、５ ｍｍ以下のＱＦＰのはんだ付も、
ブリッジ等のはんだ付不良無しにできるという効果もあ
る。
部のはんだの量を調整確認できる。その結果、リード間
隔ピッチが０ 、５ ｍｍ以下のＱＦＰのはんだ付も、
ブリッジ等のはんだ付不良無しにできるという効果もあ
る。
第１図Ａ−Ｆは本発明のリフローはんだ付方法のプロセ
スを示した基板の断面図、第２図Ａ−Ｆは従来の代表的
なリフローはんだ付方法のプロセスを示した基板の断面
図である。 ５・・・・・・プリント回路基板、６・・・・・・銅箔
ランド部、７・・・・・・はんだ鍍金部、８・・・・・
・フラックス塗布部、９・・・・・・検査用プローブ、
１０・・・・・・電子部品。
スを示した基板の断面図、第２図Ａ−Ｆは従来の代表的
なリフローはんだ付方法のプロセスを示した基板の断面
図である。 ５・・・・・・プリント回路基板、６・・・・・・銅箔
ランド部、７・・・・・・はんだ鍍金部、８・・・・・
・フラックス塗布部、９・・・・・・検査用プローブ、
１０・・・・・・電子部品。
Claims (10)
- （１）電子部品等を装着するプリント回路基板のランド
部に、はんだ鍍金をし、次に前記ランド部にはんだ付用
フラックスをスクリーン印刷機で塗布し、次に所定の場
所に電子部品等を装着し、次にその状態のプリント回路
基板を加熱リフローすることを特徴とするリフローはん
だ付方法。 - （２）プリント回路基板のランド部に、電解はんだ鍍金
をしたことを特徴とする特許請求の範囲第１項記載のリ
フローはんだ付方法。 - （３）プリント回路基板のランド部に、溶融はんだ鍍金
をしたことを特徴とする特許請求の範囲第１項記載のリ
フローはんだ付方法。 - （４）プリント回路基板のランド部に、厚さ０．０３ｍ
ｍから０．２ｍｍの範囲のはんだ鍍金をしたことを特徴
とする特許請求の範囲第２項または第３項記載のリフロ
ーはんだ付方法。 - （５）装着する電子部品等の電極部に予めはんだ鍍金を
したことを特徴とする特許請求の範囲第１項記載のリフ
ローはんだ付方法。 - （６）装着する電子部品のリード部に予めはんだ鍍金を
したことを特徴とする特許請求の範囲第１項記載のリフ
ローのはんだ付方法。 - （７）印刷するフラックスの厚さを０．０２ｍｍから０
．２ｍｍの範囲にしたことを特徴とする特許請求の範囲
第１項記載のリフローはんだ付方法。 - （８）加熱リフロー後、電子部品の電気特性を検査する
検査工程で検査用プローブを当てるランド部には、はん
だ付用フラックスを印刷しないようにすることを特徴と
する特許請求の範囲第１項記載のリフローはんだ付方法
。 - （９）窒素雰囲気の中で加熱リフローすることを特徴と
する特許請求の範囲第１項記載のリフローはんだ付方法
。 - （１０）酸素濃度２％以下の雰囲気の中で加熱リフロー
することを特徴とする特許請求の範囲第１項記載のリフ
ローはんだ付方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1249550A JP2745720B2 (ja) | 1989-09-26 | 1989-09-26 | リフローはんだ付方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1249550A JP2745720B2 (ja) | 1989-09-26 | 1989-09-26 | リフローはんだ付方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03110065A true JPH03110065A (ja) | 1991-05-10 |
| JP2745720B2 JP2745720B2 (ja) | 1998-04-28 |
Family
ID=17194660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1249550A Expired - Lifetime JP2745720B2 (ja) | 1989-09-26 | 1989-09-26 | リフローはんだ付方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2745720B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002301565A (ja) * | 2001-04-03 | 2002-10-15 | Dai Ichi High Frequency Co Ltd | 複合円筒・円柱体の製造方法 |
| WO2006041210A1 (en) * | 2004-10-13 | 2006-04-20 | Showa Denko K.K. | Method of manufacturing a hollow circuit substrate |
| JP2009513970A (ja) * | 2005-10-28 | 2009-04-02 | パイコム コーポレイション | プローブカード及びその製造方法 |
-
1989
- 1989-09-26 JP JP1249550A patent/JP2745720B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002301565A (ja) * | 2001-04-03 | 2002-10-15 | Dai Ichi High Frequency Co Ltd | 複合円筒・円柱体の製造方法 |
| JP4494666B2 (ja) * | 2001-04-03 | 2010-06-30 | 第一高周波工業株式会社 | 複合円筒・円柱体の製造方法 |
| WO2006041210A1 (en) * | 2004-10-13 | 2006-04-20 | Showa Denko K.K. | Method of manufacturing a hollow circuit substrate |
| JP2009513970A (ja) * | 2005-10-28 | 2009-04-02 | パイコム コーポレイション | プローブカード及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2745720B2 (ja) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5145104A (en) | Substrate soldering in a reducing atmosphere | |
| CA1187678A (en) | Method of bonding electronic components | |
| US5271548A (en) | Method for applying solder to and mounting components on printed circuit boards | |
| US5742483A (en) | Method for producing circuit board assemblies using surface mount components with finely spaced leads | |
| JPH0418793A (ja) | リフローはんだ付方法 | |
| KR20010017187A (ko) | 인쇄 회로 기판 및 이 인쇄 회로 기판의 스크린 프린팅을 위한마스크 | |
| Blackwell | Surface mount technology | |
| JPH03110065A (ja) | リフローはんだ付方法 | |
| JP5466043B2 (ja) | 電子機器に用いられるプリント基板の検査方法及びこれに用いる検査装置 | |
| Isaacs et al. | What makes no-clean flux residue benign? | |
| US7159758B1 (en) | Circuit board processing techniques using solder fusing | |
| JPH09321425A (ja) | チップ状電子部品の実装方法 | |
| JP2002043737A (ja) | 印刷回路基板 | |
| JPS588156B2 (ja) | 電子部品の装着方法 | |
| Klein Wassink et al. | Use of nitrogen in reflow soldering | |
| JPH05318170A (ja) | 無洗浄クリーム半田 | |
| Tellefsen | SIR and ECM Testing of Soldering Materials vs. Soldering Processes | |
| JPH10117050A (ja) | バーンインボードとその共通化方法 | |
| JPH0385750A (ja) | 半導体装置およびその実装方法 | |
| JP4239309B2 (ja) | プリント配線板およびプリント配線板に印刷したクリームハンダの印刷検査方法 | |
| JPH0590746A (ja) | 半田付け方法 | |
| Caswell | Vapour Phase Soldering of SMDs—Reliability Characteristics | |
| JPH08236921A (ja) | 電子部品の半田付け方法 | |
| Vogel | Failure Analysis on Soldered Ball Grid Arrays: Part I | |
| JPH1051125A (ja) | はんだペースト印刷用マスク及びはんだペースト印刷装置 |