JPH10107153A

JPH10107153A - 半導体装置及びその製造方法

Info

Publication number: JPH10107153A
Application number: JP9144392A
Authority: JP
Inventors: Kimihiko Deguchi; 公彦出口
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-06-18
Filing date: 1997-06-03
Publication date: 1998-04-24

Abstract

(57)【要約】【課題】従来のカスタムデザイン製品は、工程の短縮化
や低コスト化の要求に対応すべく行われる手法である
が、ユーザの仕様書を受領してから製品を出荷するまで
のターンアラウンドタイムが例えば数週間かかり、早急
に所望の機能又は特性を有する半導体装置の使用を求め
るユーザの要求には、十分に対応することができないと
いう問題点がある。【解決手段】数種の独立の機能又は特性を備えたカスタ
ム回路１、２を、あらかじめ半導体装置１５に作り込ん
でおき、ダイソートテストの段階で、テスターのプログ
ラム設定操作のみにより、ユーザが求める回路以外の回
路の切り離しと、ユーザが求める回路の機能又は特性の
評価を同時に行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特にダイソートテストの段階で、ユー
ザが要求する所望の機能又は特性を容易に付与すること
ができる手段を備えた半導体装置とその製造方法に関す
るものである。

【０００２】

【従来の技術】半導体装置の設計、製造の手法として
は、各ユーザが要求する仕様を満たす製品を開発段階か
ら製品化まで各ユーザ毎個別に行う場合と、複数の仕様
を持った素子を予め半導体チップに作り込んでおき、配
線工程にて各ユーザの要求する仕様に応じて配線し製品
化する場合とがある。特に後者の場合に製造される半導
体装置をカスタムデザイン製品と称している。

【０００３】このカスタムデザイン製品は、半導体チッ
プに素子を形成するまでの工程はその製品のグループ内
では全て同様であり、素子形成工程の後に行われるアル
ミ配線工程において、各ユーザの仕様を満たすように予
め作り込まれている素子を選択し、それら素子間を接続
し、各ユーザの仕様を満たす製品を製造するものであ
る。

【０００４】このカスタムデザイン製品の配線工程で
は、主にＡｌマスタースライスやマスクトリミング等の
手法が用いられている。Ａｌマスタースライスは例えば
第一層目のＡｌ配線工程において、各ユーザの仕様に対
応した素子間を接続し、第二層目のＡｌ配線工程におい
て、さらに各ユーザの仕様に対応したチップに形成され
た機能ブロックの間を接続するのに対し、マスクトリミ
ングにおいては例えば第一層目のＡｌ配線工程までを共
通化し、その後、素子特性の評価を行った後、その結果
に基づいて第二層目のＡｌ配線工程において、各ユーザ
の仕様を満たすように素子特性の調整を行う点が異な
る。尚、このマスクトリミングは、カスタムデザイン製
品以外でも行われることがある。

【０００５】上記のようにカスタムデザイン製品の製造
は、各ユーザが要求する仕様を満たす製品を開発段階か
ら各ユーザ毎個別に行う場合に比べ、確かに半導体装置
の製造を効率的に行うことができる。

【０００６】しかしながら次のような問題点がある。す
なわち上記のような方法では、各ユーザの仕様に対応し
た配線のパターニングや特性評価を行う必要がある。つ
まり、図５の工程流れ図に示すように、一括処理により
素子形成工程の段階までを行った後に製品毎に振り分け
を行い、ユーザの仕様に応じて設計、作成されたアルミ
配線パターンを用いて、各製品毎にそれぞれアルミ配線
工程を行い、そして製品毎にそれぞれダイソートテスト
を行い、Ａ製品、Ｂ製品を製造する必要がある。

【０００７】よって各ユーザの仕様に対応した配線のパ
ターニングを行うアルミ配線形成用マスク（レティク
ル）の設計、製造のコストの発生や、アルミ配線工程以
降の各ユーザ毎の振り分け手配が必要となり、工程の短
縮化や低コスト化の要求に十分答えることができなかっ
た。

【０００８】すなわち従来のカスタムデザイン製品は、
工程の短縮化や低コスト化の要求に対応すべく行われる
手法であるが、ユーザの仕様書を受領してから製品を出
荷するまでのターンアラウンドタイムが例えば数週間か
かり、早急に所望の機能又は特性を有する半導体装置の
使用を求めるユーザの要求には、十分に対応することが
できないという問題点がある。

【０００９】

【発明が解決しようとする課題】本発明は上記の問題点
を解決すべくなされたもので、数種の独立の機能又は特
性を備えたカスタム回路を、あらかじめ半導体装置に作
り込んでおき、ダイソートテストの段階で、テスターの
プログラム設定操作のみにより、ユーザが求める回路以
外の回路の切り離しと、ユーザが求める回路の機能又は
特性の評価を同時に行う。これによりユーザの要求に対
し即座に、所望の特性を有する半導体装置を供給するこ
とができ、かつ低コストで半導体装置を製造することが
可能な半導体装置及びその製造方法を提供することを目
的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に本発明による半導体装置は、半導体チップに形成され
た所定の機能または特性を有する第一の回路と、前記半
導体チップに形成され、入力または出力が前記第一の回
路の出力または入力に接続された機能または特性の異な
る少なくとも２以上の第二の回路と、前記第二の回路の
電源端子に電力を供給するための第一の端子と、一端が
前記第一の端子に、他端が前記第二の回路の電源端子に
接続され前記第二の回路の数に対応して形成されたヒュ
ーズとを有し、所望の機能または特性を有する前記第二
の回路の１つのみに前記第一の端子が接続されるよう
に、他の前記第二の回路の電源端子に接続されている前
記ヒューズが溶断されていることを特徴とする。

【００１１】また本発明の半導体装置の製造方法は、半
導体チップ上に異なる機能または特性を有する複数の回
路を形成する工程と、前記複数の回路に電力を供給する
ための電源電圧パッド及び接地電圧パッドを形成する工
程と、前記複数の回路と前記電源電圧パッドとの間、ま
たは前記複数の回路と前記接地電圧パッドとの間に、一
部にヒューズを有する電力供給用配線を形成する工程
と、前記複数の回路と前記ヒューズとの間に複数のダイ
ソートパッドを形成する工程と、前記複数のダイソート
パッドの内、所望の機能または特性を有する前記回路以
外に接続されているダイソートパッドに所定の電圧を供
給し、前記ヒューズを溶断する工程とを有することを特
徴とする。

【００１２】

【発明の実施の形態】以下図面を参照して本発明の実施
形態を詳細に説明する。図１は、本発明の第一の実施形
態に係る半導体装置及びその製造方法における内部回路
とダイソートパッドのパターン構成の一例を示す概略図
である。

【００１３】本発明の第一実施例の半導体装置ではその
製造段階においては、図示するようにダイシング前の半
導体チップ１５上に、互いに異なる独立の機能又は特性
Ａ、Ｂを有する２種類の回路（または素子）１、２、回
路１、２にアルミニウムヒューズ９、１０を介して接続
されたＶccパッド７、回路１、２に接続されたＧＮＤパ
ッド８、ダイシングライン部１１に一端をそれぞれヒュ
ーズ９、１０の一端に接続されたダイソート（Ｄ／Ｓ）
パッド３、４、回路１、２に共通に接続された出力パッ
ド５、回路１、２に接続された既成回路１２を有してい
る。

【００１４】尚、各回路やパッド間を接続する配線及び
ヒューズ９、１０は半導体チップ１５上に形成される第
一層目Ａｌ配線である。また特性Ａ、Ｂを有する回路
（または素子）１、２は例えば、特性の異なるトランジ
スタ素子、抵抗値の異なる抵抗素子、容量値の異なる容
量素子や、それらが組み合わさって形成されたある機能
を有する回路等であり、各ユーザ毎で特性ＡまたはＢの
一方を要求するものとする。また既成回路１２は各ユー
ザの仕様を共通に満足し、各ユーザ毎で変更の必要が無
い回路の集合を一括で記載したものである。

【００１５】上記のような構成の半導体装置において、
あるユーザが例えば機能Ａを有する回路１の仕様を求め
るとき、回路構成において異なる機能Ｂを有する回路２
は不要となる。しかし、回路１、２は共通の出力パッド
５に接続されているので、このままでは既成回路１２と
回路１とは正常な出力を出力パッド５に示すことができ
ない。そこで回路２が出力パッド５に影響を与えないよ
うにする必要がある。

【００１６】通常、半導体装置の製造においては、配線
工程の終了後、ダイシング工程前にその製造した素子の
特性評価（良品判定）を行うため、テスターを用いてダ
イソートテストを行う。この際、プローバの送り動作で
半導体チップごとに測定を終了するに必要な一定時間
（例えば数秒間）Ｖccパッドには電源電圧が印加され、
内部回路の特性評価が行われる。

【００１７】そこで本発明の第一実施形態ではテスター
の測定プログラムを、ユーザが求める内部回路の特性を
評価する前に、はじめにダイソートパッド４を接地する
ようし、その後、内部回路の特性評価が行われるように
設定しておく。

【００１８】これにより、ダイソートテストにおいて
は、半導体チップ１５の内部回路の特性評価の際、Ｖcc
パッドに電源電圧が供給されてから、接地電圧を有する
テスターの端子がダイソートパッド４に接触し、この瞬
間にＶccパッド７からダイソートパッド４に大きな電源
電流が流れ、数十乃至数百ミリ秒でヒューズ１０が切断
され、回路２とＶccパッド７との導通が切断される。こ
の結果、図２に示すような回路構成となる。そしてこの
図２に示すような回路１のみが動作状態となった内部回
路の特性評価が行われる。

【００１９】すなわちテスターの測定プログラムを、内
部回路の測定シーケンスが、回路２の分離に要する時間
の後に開始するようにしておけば、ほとんど所要時間を
増加することなくあるユーザが不要とする機能Ｂを有す
る回路２を分離し、図２に示すような機能Ａを有する回
路１のみが動作状態となった内部回路の特性評価を行う
ことができる。

【００２０】上記したように本発明の第一の実施形態に
よれば、あるユーザーの仕様に応じて機能Ａを有する回
路１と、他のユーザの異なる仕様に応じて機能Ｂを有す
る回路２とを一括で設計、製造し、アルミ配線工程終了
後、ダイシング工程前の特性評価において、各ユーザの
要求に対応して、所要時間をほとんど増加させることな
く機能Ａを有する回路１と、機能Ｂを有する回路２の振
り分けとそのダイソートテストとを同時に行うことがで
きる。

【００２１】すなわち図３の工程流れ図に示すように、
Ａ製品、Ｂ製品共に配線工程までは同一の製造工程によ
って製造し、ダイソートテストの段階で、はじめて製品
毎の振り分けを行い、製品Ａ、製品Ｂを製造することが
できる。

【００２２】これにより各ユーザの要求に応じたアルミ
配線マスクの形成や、各製品毎の配線工程前の振り分け
が不要となり、カスタムデザイン製品のグループ毎に共
通のアルミ配線マスクを用い、ダイソートテスト時に製
品の振り分けが可能となるので、製造コストの削減や製
造期間の短縮化が可能となる。

【００２３】続いて本発明の第二の実施形態を図４を参
照して説明する。尚、図４において第一の実施形態と同
様の構成については、図１と同様の符号を記し、その説
明は省略する。またその効果についても、第二の実施形
態特有のものを除いては第一の実施形態と同様でありそ
の説明を省略する。

【００２４】上記の第一の実施形態では、回路１、２は
共通の出力パッド５に接続されているため、回路２が切
断された後も、出力の負荷が回路２の影響で多少増加す
る問題点が生じる場合がある。この問題を解決するため
には、出力パッドを回路１、２でそれぞれ別個に形成す
ることが考えられる。

【００２５】図４においては、電源電圧を供給するＶcc
パッド７を共通とし、機能Ａを有する回路１の出力と機
能Ｂを有する回路２の出力とを、それぞれ別個の出力パ
ッド５、６に接続する構成とする。第二の実施形態は特
に出力パッド数の少ない多品種のディジタル回路やダイ
ソートで特性評価が可能な多品種のアナログ回路を対象
とするとき等には特に有効である。

【００２６】このような構成とした場合、Ｖccパッドに
電源電圧を付与すれば半導体チップ上に形成した全ての
回路は動作可能の状態となり、回路動作上は不都合は生
じない。しかし、不必要な機能を有する回路までもが動
作状態となるため、その回路で消費される電力が無駄に
なる。また、ボンディング工程では出力パッド５、６と
もにボンディングされる場合が生じるため、ユーザが必
要としない機能を有する半導体装置がユーザに供給され
ることにもなる。

【００２７】従って半導体チップ上に形成された多数の
回路のうち、ユーザが必要としないものに対応するダイ
ソートパッドを接地して不要な回路を分離すれば、不要
な回路で消費される無駄な電力を削減することができ、
その他のチップ上の所望の回路を全て活用することがで
きる。またユーザが必要とする機能のみを有する半導体
装置をユーザに対して供給することが可能となる。

【００２８】また第二の実施形態ではダイソートテスト
時に出力パッド５、６に別個に測定端子を接続すること
が可能であり、例えばヒューズ１０の切断と回路１を含
む内部回路の特性評価を同時に行うことができる。この
ようなダイソートテストは測定プログラムの設定により
容易に実現することができる。

【００２９】なお本第二の実施の形態においては、前記
第一の実施形態に比べて、出力部に余分の負荷が加わる
ことがないので、特にアナログ回路において、第一の実
施形態に比べて優れた特性を得ることができる。

【００３０】本発明は上記に説明した第一、第二の実施
形態に限定されることはない。以下、その他の実施形態
について説明する。例えば、上記の各実施形態では異な
る機能を有する回路を２種類として説明したが、３以上
のユーザが要求する異なる仕様に対しても適用できる。
この場合、各ユーザが要求する仕様に対応した機能を半
導体チップ１５上に形成し、ダイソートテストの工程に
てそのユーザが要求する回路のみ残すように設定してお
けばよい。

【００３１】尚、本発明の実施形態では異なる仕様の半
導体装置を求めるユーザの数が増えるほど、生産性向上
の効果、例えばターンアラウンドタームの短縮化や、低
コスト化が図られる。すなわちユーザのニーズを予測
し、多数のカスタム回路をフアミリー構成して量産する
方式を用いれば、多少チップ面積が増大する欠点はある
が、回路機能又は性能面で何等問題を生ずることなく、
多品種少量生産の分野で大きなコスト削減を図ることが
できる。

【００３２】また上記の各実施形態ではＶccパッドは１
つとして説明したが、Ｖccパッドは２以上あっても良
い。さらにヒューズを切断するための電流を流すパッド
をダイソートパッドとし、ダイシングライン上或いは半
導体チップ上に別個に設けてもよい。さらにヒューズを
切断するためにＶccパッドに加える電圧は、必ずしも電
源電圧である必要もなく、ヒューズを切断するために最
適な電圧であればよい。この場合、ヒューズ１０の切断
に続いて、Ｖccパッドに供給する電圧を電源電圧に変化
させることにより、内部回路の特性評価を行うことがで
きる。

【００３３】さらに上記の実施形態では、回路１または
２の分離に用いるダイソートパッド３、４は、ダイシン
グライン部１１上に形成されるように説明した。このよ
うにすれば、本発明の不要回路の分離操作を行うのに必
要な余分なチップ面積を不要にすることができる。すな
わち近年高集積化技術の進展に伴い、１チップ上に搭載
できる素子数が極めて大きくなり、特に論理回路におい
て、チップサイズが内部ゲートの数よりもむしろ入出力
ピン数で制約される場合が多い。このような状況下では
上記の実施形態のように、出力パッドを可能なかぎり共
通に接続し、必要な回路ブロックを分離するダイソート
パッドをダイシングライン部に設ける方法が、チップ面
積の低減に極めて有効である。但し、チップ１５上に余
裕がある場合には、ダイソートパッド３、４はダイシン
グライン１１上ではなく、チップ１５上に形成してもよ
い。

【００３４】更に上記の各実施形態では、ヒューズ９、
１０は全てスパッタ法、その他の方法によって形成され
たアルミニウムや他結晶シリコン膜等によって形成する
ことが可能である。これらの場合、ヒューズ９、１０を
形成する部分では他の配線部分よりもその断面積を小さ
くして形成することにより、電圧印加時にヒューズを切
断することができる。

【００３５】更に上記の各実施形態では、ヒューズ９、
１０は両端に所定の電圧を印加することによってその導
通を切断するヒューズを用いているが、この替りにアン
チヒューズを用いることも勿論可能である。すなわちア
ンチヒューズをヒューズとして用いる場合には、配線の
形成時は回路１、２は共にＶccパッド７には接続されて
いない状態であり、上記の各実施の形態と同様に、ダイ
ソートテスト時にアンチヒューズが接続される程度の電
圧をＶccパッド７及びダイソートパッド３または４との
間に印加することにより、Ｖccパッド７と回路１または
２を導通状態とすることができる。

【００３６】また上記の各実施形態では、出力パッド
は、出力トランジスタのドライブ能力の高いものについ
て共通の出力パッドに接続し、ドライブ能力の低いもの
については別個の出力パッドに接続することもできる。
このようにして、全体的に出力パッド数を削減し、かつ
共通出力としたパッドに生ずる過剰の負荷の影響を最少
にすることができる。

【００３７】さらに、上記の各実施形態では、出力側に
のみ回路１、２が形成される場合について説明したが、
入力側にのみ共通入力パッドが含まれる構成、すなわち
既成回路と回路１、２との関係において、例えば既成回
路に対して回路１、２が入力側に設定される場合にも適
用することができる。

【００３８】更に上記の実施形態では、ヒューズはＶcc
パッドと回路１、２との間に接続されているが、ＧＮＤ
パッドと回路１、２との間に接続してもよい。この場合
ヒューズの一端はダイソートパッドにより形成し、その
ヒューズを溶断する場合には、このダイソートパッドに
ヒューズが用談される程度の電圧を印加すればよい。そ
の他、本発明はその要旨を逸脱しない範囲で、種々変形
して実施することができる。

【００３９】

【発明の効果】本発明では、数種の独立の機能又は特性
を備えたカスタム回路を、あらかじめ半導体装置に作り
込んでおき、ダイソートテストの段階で、テスターのプ
ログラム設定操作のみにより、ユーザが求める回路以外
の回路の切り離しと、ユーザが求める回路の機能又は特
性の評価を同時に行う。これによりユーザの要求に対し
即座に、所望の特性を有する半導体装置を供給すること
ができ、かつ低コストで半導体装置を製造することが可
能な半導体装置及びその製造方法を提供することができ
る。

【図面の簡単な説明】

【図１】本発明の第一の実施形態に係る半導体装置とそ
の製造方法を説明する概略図。

【図２】図１に続く本発明の第一の実施形態に係るヒュ
ーズ切断後の半導体装置とその製造方法を説明する概略
図。

【図３】本発明の第二の実施形態に係る半導体装置とそ
の製造方法を説明する概略図。

【図４】本発明の各実施形態に係る半導体装置の製造に
おける工程を説明するための工程流れ図。

【図５】従来の半導体装置の製造における工程を説明す
る工程流れ図。

【符号の説明】

１特性Ａを有する回路２特性Ｂを有する回路３、４ダイソートパッド４、６出力パッド７Ｖccパッド８ＧＮＤパッド９、１０ヒューズ１１ダイシングライン部１２既成回路１５半導体チップ

Claims

【特許請求の範囲】

【請求項１】半導体チップに形成された所定の機能また
は特性を有する第一の回路と、前記半導体チップに形成され、入力または出力が前記第
一の回路の出力または入力に接続された機能または特性
の異なる少なくとも２以上の第二の回路と、前記第二の回路の電源端子に電力を供給するための第一
の端子と、一端が前記第一の端子に、他端が前記第二の回路の電源
端子に接続され前記第二の回路の数に対応して形成され
たヒューズとを有し、所望の機能または特性を有する前記第二の回路の１つに
のみ前記第一の端子が接続されるように、他の前記第二
の回路の電源端子に接続されている前記ヒューズが溶断
されていることを特徴とする半導体装置。
【請求項２】前記複数の第二の回路は共通の出力端子、
または別個の出力端子を有することを特徴とする請求項
１記載の半導体装置。
【請求項３】前記複数の第二の回路は共通の入力端子、
または別個の入力端子を有することを特徴とする請求項
１記載の半導体装置。
【請求項４】前記ヒューズは前記第一、第二回路間を接
続する配線層と同一の層に形成され、前記配線層よりそ
の断面積が小さいことを特徴とする請求項１記載の半導
体装置。
【請求項５】前記ヒューズはアルミニウムまたは多結晶
シリコンにより形成されることを特徴とする請求項４記
載の半導体装置。
【請求項６】前記第二回路はトランジスタ、抵抗、コン
デンサの何れか、またはこれらの組み合わせに回路を含
むことを特徴とする請求項１記載の半導体装置。
【請求項７】前記第一の端子は電源電圧端子または接地
端子であることを特徴とする請求項１記載の半導体装
置。
【請求項８】所定の機能または特性を有する第一の回路
と、少なくとも１の共通の電圧供給用パッドに接続された異
なる機能又は特性を有する複数の第二の回路と、前記複数の第二回路のそれぞれに電力を供給する電力供
給用パッドと、前記複数の第二の回路の出力が接続された出力パッド
と、前記複数の回路にそれぞれ対応する複数のダイソートパ
ッドと、一端が前記電圧供給用パッドに接続され、他端が前記ダ
イソートパッドと前記複数の第二の回路のそれぞれに接
続された複数のヒューズとを有し、前記複数の第二の回路の内、所望の機能又は特性を有す
る回路以外の全ての回路に対応する前記ヒューズが溶断
され、前記複数の第二の回路の内、所望の機能又は特性
を有する回路のみが前記電力供給パッドに接続されてい
ることを特徴とする半導体装置。
【請求項９】前記ヒューズはアルミニウムまたは多結晶
シリコンにより形成されることを特徴とする請求項８記
載の半導体装置。
【請求項１０】前記ダイソートパッドはダイシングライ
ン上に形成されたものであることを特徴とする請求項８
記載の半導体装置。
【請求項１１】半導体チップ上に異なる機能または特性
を有する複数の回路を形成する工程と、前記複数の回路に電力を供給するための電源電圧パッド
及び接地電圧パッドを形成する工程と、前記複数の回路と前記電源電圧パッドとの間、または前
記複数の回路と前記接地電圧パッドとの間に、一部にヒ
ューズを有する電力供給用配線を形成する工程と、前記複数の回路と前記ヒューズとの間に複数のダイソー
トパッドを形成する工程と、前記複数のダイソートパッドの内、所望の機能または特
性を有する前記回路以外に接続されているダイソートパ
ッドに所定の電圧を供給し、前記ヒューズを溶断する工
程とを有することを特徴とする半導体装置の製造方法。
【請求項１２】前記ヒューズは前記電力供給用配線の一
部の断面積を他より小さくすることにより形成すること
を特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】前記ダイソートパッドを半導体基板のダ
イシングライン上に形成することを特徴とする請求項１
１記載の半導体装置の製造方法。
【請求項１４】前記ヒューズを溶断する工程は、前記半
導体チップのダイソートテスト時に行われることを特徴
とする請求項１１記載の半導体装置の製造方法。
【請求項１５】前記所望の機能または特性を有する回路
の動作特性の評価は、前記ヒューズを溶断する工程の
後、連続して行うことを特徴とする請求項１１記載の半
導体装置の製造方法。
【請求項１６】異なる機能又は特性を有する複数の回路
を少なくとも１の共通の電圧供給用パッドに接続し、前記複数の回路の出力が共通に接続された共通パッドを
含む出力用パッドを形成し、前記複数の回路にそれぞれ対応する複数のダイソートパ
ッドを形成し、前記電圧供給用パッドと前記複数のダイソートパッドと
の間の電圧供給用配線の一部にそれぞれヒューズを形成
し、かつ前記複数の回路の内、所望の機能又は特性を有する
回路以外の全ての回路に対応するダイソートパッドにダ
イソートテスト時に所定の電圧を印加することにより前
記ヒューズを溶断し、前記複数の回路の内所望の機能又
は特性を有する回路のみを出力パッドに接続する工程を
含むことを特徴とする半導体装置の製造方法。
【請求項１７】異なる機能又は特性を有する複数の回路
を少なくとも１の共通の電圧供給用パッドに接続し、前記複数の回路の出力をそれぞれ異なる出力パッドに接
続し、前記複数の回路にそれぞれ対応する複数のダイソートパ
ッドを形成し、前記電圧供給用パッドと前記複数のダイソートパッドと
の間の電圧供給用配線の一部にそれぞれヒューズを形成
し、かつ前記複数の回路の内、不要な機能又は特性を有する
回路に対応するダイソートパッドを、ダイソートテスト
時に所定の電圧を印加することにより前記ヒューズを溶
断し、前記複数の回路の内不要な機能又は特性を有する
回路を分離する工程を含むことを特徴とする半導体装置
の製造方法。
【請求項１８】前記所定の電圧は、前記ヒューズの一端
が電源電圧に接続されている場合は接地電圧であり、前
記ヒューズの一端が接地電圧に接続されている場合は電
源電圧であることを特徴とする請求項１１、１６、１７
記載の半導体装置の製造方法。