JPH1010574A

JPH1010574A - 液晶表示装置およびその製造方法

Info

Publication number: JPH1010574A
Application number: JP16564396A
Authority: JP
Inventors: Hisafumi Saito; 尚史斉藤; Kenichi Ishiguro; 謙一石黒
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-06-26
Filing date: 1996-06-26
Publication date: 1998-01-16

Abstract

(57)【要約】（修正有）【課題】スイッチング素子に接続されるソース配線と
画素電極の重なりによる容量を形成することなく、画素
電極の面積を拡大し、かつ対向基板との貼り合わせずれ
に起因する光漏れ等を防止し、良好な表示品位を実現す
るアクティブマトリクス液晶表示装置およびその製造方
法を提供する。【解決手段】遮光性導電膜２によるパターンを含む基
板１の全面にベースコート膜３を堆積させる。次いで遮
光性導電膜によるパターン領域内に半導体薄膜４、絶縁
膜、金属薄膜等を順次積層、パターニングしてスイッチ
ング素子、データ信号配線１１及び走査信号配線６を形
成する。その後透光性導電膜を堆積して画素電極１５を
形成する。画素電極はスイッチング素子にコンタクトホ
ールを介して電気的に接続されると共に、画素電極の端
部は絶縁膜を介して遮光性導電膜によるパターンに重な
り、かつデータ信号配線及び走査信号配線とは離間する
ように設けられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置、特に
アクティブマトリクス型液晶表示装置を構成するアクテ
ィブマトリクス基板の構造およびその製造方法に関する
ものである。

【０００２】

【従来の技術】近年、薄型で軽量、かつ低消費電力であ
る利点を有するディスプレイとして液晶表示装置が注目
を集めている。特にその中でもガラス等の透明、絶縁性
の基板上にスイッチング素子が形成されたアクティブマ
トリクス型液晶表示装置が注目を集めている。スイッチ
ング素子としては非晶質シリコン薄膜あるいは多結晶シ
リコン薄膜で構成された薄膜トランジスタ（以下、ＴＦ
Ｔと呼ぶ）を用いることが知られている。

【０００３】アクティブマトリクス型液晶表示装置はガ
ラス等の基板上に多数の画素電極が形成されマトリクス
状に配置されており、その一つ一つにスイッチング素子
が接続されているため、高品位な映像が表示できるとい
う特徴を有している。反面、スイッチング素子の製造工
程が複雑であるばかりでなく、大画面化、高精細化が進
むにつれて基板上に数万個〜数十万個のスイッチング素
子を欠陥や不良を発生させずに製造しなくてはならず、
良品率の低下や製造コストの大幅な増加を招く要因とな
っている。

【０００４】また、アクティブマトリクス型液晶表示装
置は画素電極の一つ一つにスイッチング素子が接続され
ているため、スイッチング素子によって画素電極中の光
が透過する領域（以下、開口率と呼ぶ）が低下して、明
るさの低下やコントラストの低下を引き起こしている。
アクティブマトリクス型液晶表示装置の高精細化が進
み、画素電極の大きさが小さくなるが、スイッチング素
子及び配線の縮小には限界があるため、表示画面の面積
に占めるスッチング素子及び配線の面積の割合が増加
し、開口率の低下は極めて大きなものとなる。

【０００５】また、スイッチング素子が形成された基板
に対向する基板側に、画素電極間の光り漏れや色の滲み
あるいは混色を防止する目的で、遮光性のブラックスト
ライプが設けられている。このブラックストライプは対
向基板をアクティブマトリクス基板に貼り合わせる際の
誤差を考慮した寸法で形成されているため、開口率はさ
らに低下することになる。

【０００６】そこで従来は、例えば特開昭６４−６８７
２６号公報に示されるようにスイッチング素子を含む基
板の全面に樹脂等よりなる平坦化層を設け、平坦化層に
開口したコンタクトホールを介して画素電極とスイッチ
ング素子を接続し、開口率を向上させることが提案され
ている。このようにするとスイッチング素子に接続され
る配線と画素電極とが絶縁膜を介して別層に形成される
ことになり、電気的に絶縁されるため平面視で画素電極
の端部を配線の端部まで拡張することが可能となる。ま
た、例えば特開昭６２−２２３７２７号公報に示される
ように、平面視で隣り合う画素電極の端部をそれぞれス
イッチング素子に接続されるマトリクス状に形成された
配線上にし、配線をブラックストライプとして機能させ
ることにより対向基板側に設けられたブラックストライ
プを不要とする、あるいはブラックストライプの幅を極
めて狭いものにできることが提案されている。また、特
開平６−１７５１５８号公報は、画素電極とデータ信号
線や走査線との重なり部分が原因となってクロストーク
が発生するのを防止するため、画素電極を自段の走査線
とは重ね合わせないようにする構造が提案されている。

【０００７】

【発明が解決しようとする課題】このようなアクティブ
マトリクス型液晶表示装置では、次に示すような課題を
有している。従来のアクティブマトリクス型液晶表示装
置の平面図及び断面図を図１２（ａ）及び図１２（ｂ）
に示す。図１２（ａ）、図１２（ｂ）に示すように、画
素電極の面積を拡大して開口率を向上させる構造のアク
ティブマトリクス型液晶表示装置は、画素電極１５の一
部がデータ信号配線１１に平坦化膜１３を介して平面視
で重なるように形成されている。このような構成にする
とデータ信号配線１１及び走査信号配線６がブラックス
トライプを兼ねることになり、対向基板側にブラックス
トライプを形成する必要がなくなる。従って対向基板側
にブラックストライプを形成する場合に比較して、スイ
ッチング素子を形成したアクティブマトリクス基板と対
向基板を貼り合わせる際に生じるずれを考慮する必要が
ない分だけ、開口率を向上させることが可能となる。し
かしながら、上述のようにソース配線と画素電極の一部
が絶縁膜を介して重なる構成の場合、データ信号配線と
画素電極の間に容量Ｃｓｄが形成されることなる。つま
りデータ信号配線と画素電極が容量結合されることにな
る。この状態で実際に液晶表示装置を駆動すると、デー
タ信号配線には高周波の信号が印加され極めて速い周期
で電位が変動することになる。それに伴い容量結合され
ている画素電極の電位がデータ信号配線の電位の変動の
影響を受けて変動してしまうため、表示品位が著しく低
下してしまうという課題を有している。

【０００８】また、アクティブマトリクス型液晶表示装
置に用いられるスイッチング素子の活性層は、非晶質シ
リコン薄膜や多結晶シリコン薄膜等の半導体薄膜により
構成されており、外部からの光によって光電流が生じる
という特徴を有している。透過型のアクティブマトリク
ス型液晶表示装置の場合は、背後からバックライトある
いはプロジェクション用ランプによる強い光が照射され
ることになり、これらの光によって生じた光電流はリー
ク電流となり、スイッチング素子の特性を低下させてい
る。特にゲート電極が半導体薄膜の上方に形成されるト
ップゲート型あるいはコプラナー型のＴＦＴの場合に
は、半導体薄膜に直接強い光が照射されないように遮光
膜を形成する必要がある。

【０００９】本発明は上述の課題を解決するものであ
り、良好な表示品位を実現することができるアクティブ
マトリクス型液晶表示装置およびその製造方法を提供す
ることを目的としている。

【００１０】

【課題を解決するための手段】上記の課題を解決するた
めに本発明の特許請求の範囲第１項記載のアクティブマ
トリクス型液晶表示装置は、少なくともスイッチング素
子及びデータ信号配線及び走査信号配線を含む領域の下
方に遮光膜が設けられると共に遮光膜により開口領域が
規定され、スイッチング素子には透光性導電膜からなる
画素電極が電気的に接続され、画素電極の端部は絶縁膜
を介して遮光膜と重なり、かつ絶縁膜を介してデータ信
号配線とは離間していることを特徴とし、そのことによ
り上記目的が達成される。

【００１１】また、特許請求の範囲第２項のアクティブ
マトリクス型液晶表示装置は、少なくともスイッチング
素子及びデータ信号配線を含む領域の下方に遮光膜が設
けられると共に遮光膜及び走査信号配線により開口領域
が規定され、スイッチング素子には透光性導電膜からな
る画素電極が電気的に接続され、画素電極の端部は絶縁
膜を介して遮光膜及び他段の走査信号配線と重なり、か
つ絶縁膜を介してデータ信号配線とは離間していること
を特徴とし、そのことにより上記目的が達成される。

【００１２】また、特許請求の範囲第３項のアクティブ
マトリクス型液晶表示装置は、少なくともスイッチング
素子及びデータ信号配線及び走査信号配線を含む領域の
下方に遮光膜が設けられると共に遮光膜により開口領域
が規定され、スイッチング素子には透光性導電膜からな
る画素電極が電気的に接続され、画素電極はデータ信号
配線及び走査信号配線に対して自己整合的に形成され、
画素電極の端部は絶縁膜を介して遮光膜と重なり、かつ
絶縁膜を介してデータ信号配線及び走査信号配線とは離
間していることを特徴とし、そのことにより上記目的が
達成される。

【００１３】また、特許請求の範囲第１項記載のアクテ
ィブマトリクス型液晶表示装置において、対向基板側に
遮光膜を設けないことが好ましい。

【００１４】また、特許請求の範囲第４項のアクティブ
マトリクス型液晶表示装置は、特許請求の範囲第２項記
載のアクティブマトリクス型液晶表示装置において、対
向基板に走査信号配線に平行して走査信号配線及び画素
電極の端部と重なる位置に遮光膜を設けることを特徴と
し、そのことにより上記目的が達成される。

【００１５】また、特許請求の範囲第１項乃至第３項記
載のアクティブマトリクス型液晶表示装置において、ス
イッチング素子は活性層となる半導体薄膜の上方に走査
信号配線が設けられていることが好ましい。

【００１６】また、特許請求の範囲第５項のアクティブ
マトリクス型液晶表示装置の製造方法は、絶縁性表面を
有する基板上に開口領域を有する遮光膜からなるパター
ンを形成する工程と、遮光膜からなるパターンを含む基
板表面上にベースコート膜を堆積する工程と、ベースコ
ート膜を介して遮光膜からなるパターン領域内にスイッ
チング素子、データ信号配線及び走査信号配線を形成す
る工程と、スイッチング素子に透光性導電膜からなる画
素電極を電気的に接続する工程とを少なくとも有するア
クティブマトリクス型液晶表示装置の製造方法におい
て、画素電極をパターニングする際、透光性導電膜上に
フォトレジストを塗布形成し、データ信号配線及び走査
信号配線のパターンで２回露光を行い画素電極をパター
ニングすることを特徴とし、そのことにより上記目的が
達成される。

【００１７】本発明によれば、複数のスイッチング素子
が設けられたアクティブマトリクス基板を用いたアクテ
ィブマトリクス型液晶表示装置において、スイッチング
素子及びデータ信号配線及び走査信号配線の下方に開口
領域を有する遮光膜を形成し、スイッチング素子に入射
する光を遮光すると共に、スイッチング素子に電気的に
接続される画素電極の端部を遮光膜上に絶縁膜を介して
重ね、同時にデータ信号配線上に絶縁膜を介して離間す
るようにしたため、画素電極とデータ信号配線が容量結
合することがなく、そのため画素電極の電位がデータ信
号配線の影響を受けて変動することがない。従って良好
な表示品位を得ることができる。

【００１８】また、本発明によると、スイッチング素子
を形成した基板側に遮光膜を設け、遮光膜上に画素電極
の端部が重なるようにした。つまりスイッチング素子に
入射する光を遮光するために設けた遮光膜で開口領域を
規定するようにしたため、対向基板側にブラックストラ
イプを形成する必要がない。従って対向基板を貼り合わ
れる際の位置ずれによる光漏れ等の不良が発生すること
がなく、対向基板を貼り合わせる際の位置ずれを考慮し
たマージンを設ける必要もないため、開口率を極めて大
きくすることが可能となる。

【００１９】また、画素電極を形成する際に、データ信
号配線及び走査信号配線のパターンを用いて２回露光す
ることにより、データ信号配線及び走査信号配線に自己
整合的に画素電極を形成することができ、開口率を極め
て大きくすることが可能となる以外に、画素電極をパタ
ーニングするためのフォトマスクが不要となる等の利点
がある。

【００２０】

【発明の実施の形態】以下、本発明の詳細を図面に基づ
いて説明する。図１は本発明のアクティブマトリクス型
液晶表示装置の主要部を示す平面図、図２は図１のＡ−
Ａ'線で示された部分の断面図である。図１及び図２で
はスッチング素子としてコプラナー型ＴＦＴの例を示し
ており、以下の実施の形態でも同様にスッチング素子と
してコプラナー型ＴＦＴを例として説明する。そのため
以下の説明ではデータ信号配線はソース配線と呼び、走
査信号配線はゲート配線と呼ぶ。本発明では絶縁性基板
１上に金属薄膜等により遮光膜２を所定の形状に形成
し、その上にベースコート膜３を堆積する。さらにその
上方に半導体薄膜４、絶縁膜５、金属薄膜等を順に積層
し、スイッチング素子と同時にソース配線１１及びゲー
ト配線６を形成して行く。その上に平坦化膜１３を介し
て画素電極１５を形成する。ここで、画素電極１５の端
部は平面視で遮光膜２と重なるように位置し、ソース配
線付近では平面視でソース配線に間隔ｓだけ離間し、重
ならないように形成されている。上記画素電極１５の端
部と遮光膜２が平面視で重なる大きさは、アライメント
ずれが生じた場合にも実質的に光漏れがない大きさに設
定される。また上記間隔ｓは、アライメントずれを考慮
して設定されているが、アライメントずれのない理想的
な場合は間隔ｓを０に近づけることができる。

【００２１】（実施の形態１）次に本発明の実施の形態
１の詳細を説明する。図３（ａ）〜（ｅ）は本発明の製
造方法の詳細を工程順に示す断面図であり、図４（ａ）
〜（ｅ）は図３（ａ）〜（ｅ）に対応する平面図であ
る。図５はスイッチング素子を形成した後、対向基板を
貼り合わせて構成した液晶表示装置の断面図であり、図
４（ａ）のＢ−Ｂ'線の断面図である。

【００２２】本発明の実施の形態では、透明かつ絶縁性
基板の例としてガラス基板を用いて説明する。石英等を
使用することも可能であるが、より大面積で、かつ安価
な基板を用いようとする場合にはガラス基板の方が有利
である。

【００２３】図３（ａ）及び図４（ａ）に示すように、
まず初めにガラス基板等の絶縁性基板１上にスパッタリ
ング法等により金属薄膜等を１００〜２００ｎｍ、例え
ば約１５０ｎｍの膜厚で堆積させ、ＴＦＴとソース配線
及びゲート配線の形成予定領域を含み、それらより数μ
ｍ大きく、例えば２〜５μｍ大きくなるように、所定形
状にパターニングして遮光膜２を形成する。金属薄膜は
後工程での熱処理等に対する耐久性や遮光性の観点か
ら、高融点金属等を用いることが望ましい。本発明の実
施の形態ではＴａを用いた。Ｔａ以外にＭｏ、Ｗ、Ｃｒ
等を使用することも可能である。続いて遮光膜２が形成
された絶縁性基板１の全面に減圧ＣＶＤ法、プラズマＣ
ＶＤ法またはスパッタリング法等によりＳｉＯ₂ 膜を３
００ｎｍ程度堆積させ、絶縁性基板からの不純物の拡散
防止用としてベースコート膜３を形成する。

【００２４】次に図３（ｂ）及び図４（ｂ）に示すよう
に、スイッチング素子の活性層４ａとなる半導体薄膜と
して、減圧ＣＶＤ法またはプラズマＣＶＤ法等によりノ
ンドープ非晶質シリコン薄膜を１０〜１００ｎｍ、例え
ば約５０ｎｍの膜厚で堆積させる。本発明の実施の形態
では、その後この非晶質シリコン薄膜にエキシマレーザ
ー等を照射してあるいは熱処理工程を経て、結晶化させ
多結晶シリコン薄膜を形成する工程を有しているが、そ
の工程に関する記載は省略する。続いて半導体膜はＴＦ
Ｔを形成するのに必要な大きさ、形状にパターニングさ
れる。この実施の形態では、ゲート配線をまたぎ、縦長
に形成される。パターニングされた活性層４ａは遮光膜
２からはみ出さない位置に形成される。

【００２５】次に図３（ｃ）及び図４（ｃ）に示すよう
に、活性層４ａの上方にＳｉＯ₂膜等からなるゲート絶
縁膜５を全面に堆積させる。続いてスパッタリング法等
により金属薄膜を堆積させ、所定の形状にパターニング
してゲート配線及びゲート電極６を形成する。この実施
の形態では、ゲート電極はゲート配線の一部が使用さ
れ、図示のとおり一直線状に形成される。ゲート配線及
びゲート電極６には低抵抗の配線材料であるＡｌ系の金
属を用いることができる。耐熱性等を考慮してＡｌ−Ｔ
ｉ等のＡｌ合金を用いることが望ましい。この他にＴ
ａ、Ｍｏ、Ｗ、Ｃｒ等も使用可能である。次に活性層４
ａにイオン注入法、レーザードーピング法、あるいはプ
ラズマドーピング法等を用いて、Ｎチャネルトランジス
タを作成するときにはＰ⁺、Ｐチャネルトランジスタを
作成するときにはＢ⁺をドーピングしてソース領域及び
ドレイン領域７を形成する。その後の不純物の活性化工
程に関する記載は省略する。

【００２６】次に図３（ｄ）及び図４（ｄ）に示すよう
に、ゲート配線及びゲート電極６の上方を含む全面に層
間絶縁膜８を堆積させる。層間絶縁膜８には段差被覆性
のよい有機シランを材料としたプラズマＣＶＤ法等によ
るＳｉＯ₂膜を数百ｎｍ〜数μｍ堆積させる方法が知ら
れている。また、他には窒化シリコン膜を用いることも
できる。続いて層間絶縁膜８及びゲート絶縁膜５にコン
タクトホール９を開口する。続いてスパッタリング法等
により金属薄膜を堆積させ、所定の形状にパターニング
してソース配線より分岐して形成されたソース電極１
０、ソース配線１１及びドレイン電極１２を同時に形成
する。ソース電極１０とソース配線１１は電気的に接続
されており、ソース電極１０はソース配線１１から延在
されている。ソース電極１０、ソース配線１１及びドレ
イン電極１２はゲート配線及びゲート電極６と同様にＡ
ｌ系の金属で形成する。Ａｌ系の金属以外に高融点金属
を用いても良い。高融点金属はＡｌに比べて段差被覆性
に優れている。

【００２７】次に図３（ｅ）及び図４（ｅ）に示すよう
に、ポリイミド樹脂またはアクリル樹脂等からなる平坦
化膜１３を形成する。平坦化膜１３はポリイミド樹脂ま
たはアクリル樹脂を基板上に塗布することにより形成す
ることが可能であり、本発明の実施の形態では１〜３μ
ｍ程度の膜厚に形成した。続いてドレイン電極１２の上
方の平坦化膜１３にコンタクトホール１４を開口し、Ｉ
ＴＯ等からなる透明導電膜を堆積させ、ドレイン電極に
電気的に接続させると共に所定の形状にパターニングし
て画素電極１５を形成する。画素電極１５の端部は遮光
膜２に平面視で数μｍ、例えば２〜５μｍ程度重なるよ
うに形成されると共にソース配線１１に絶縁膜を介して
平面視で１〜３μｍ離間し、重ならないように形成され
る。

【００２８】以上、本発明の実施の形態におけるスイッ
チング素子の製造方法はその一例を示したものであり、
これに限定されるものではない。また本発明の実施の形
態ではスイッチング素子の活性層に多結晶シリコン薄膜
を用いたが、非晶質シリコン薄膜を用いても差し支えな
い。

【００２９】次に図５に示すように、カラーフィルタ１
７及び対向電極１８を形成した対向基板１６を貼り合わ
せ、基板１と対向基板１６の周囲をシール材でシールし
て、基板間に液晶１９を充填する。

【００３０】本発明の実施の形態では画素電極１５の端
部をソース配線１１から離間して形成したため、画素電
極１５とソース配線１１が容量結合することがなく良好
な表示品位を保つことができる。また、スイッチング素
子を形成した基板側に遮光膜２を設け、遮光膜２上に画
素電極１５の端部が重なるようにしたため、対向基板１
６側にブラックストライプを形成する必要がない。従っ
て対向基板を貼り合わせる際の位置ずれによる光漏れ等
の不良が発生することがなく、対向基板１６を貼り合わ
せる際の位置ずれを考慮したマージンを設ける必要もな
いため、開口率を極めて大きくすることができる。

【００３１】本実施の形態において、遮光膜２に電位が
印加されていない場合にはソース配線及びゲート配線が
容量結合する等の悪影響が懸念されるため、遮光膜２に
は一定の電位が印加されていることが望ましい。尚、図
５ではアクティブマトリクス基板と対向基板の内面に設
けられる配向膜および両基板の外面に設けられる偏光板
は図示していない。

【００３２】（実施の形態２）次に本発明の他の実施の
形態２の詳細を説明する。図６（ａ）〜（ｅ）は本発明
の製造方法の詳細を工程順に示す断面図であり、図７
（ａ）〜（ｅ）は図６（ａ）〜（ｅ）に対応する平面図
である。図８（ａ）はスイッチング素子を形成した後、
対向基板を貼り合わせて構成した液晶表示装置の図７
（ａ）におけるＣ−Ｃ'線の断面図、図８（ｂ）は図７
（ｅ）におけるＤ−Ｄ'線の断面図である。

【００３３】本発明の実施の形態では、透明かつ絶縁性
基板の例としてガラス基板を用いて説明する。石英等を
使用することも可能であるが、より大面積で、かつ安価
な基板を用いようとする場合にはガラス基板の方が有利
である。図６（ａ）及び図７（ａ）に示すように、まず
初めにガラス基板等の絶縁性基板１上にスパッタリング
法等により金属薄膜等を１００〜２００ｎｍ、例えば約
１５０ｎｍの膜厚で堆積させ、所定の形状にパターニン
グして遮光膜２を形成する。本発明の実施の形態では遮
光膜２をＴＦＴとソース配線の形成予定領域の下方にの
み、それより数μｍ大きく、例えば２〜５μｍ大きくな
るように、ストライプ状に配置した。遮光膜２となる金
属薄膜は後工程での熱処理等に対する耐久性や遮光性の
観点から、高融点金属等を用いることが望ましい。本発
明の実施の形態ではＴａを用いた。Ｔａ以外にＭｏ、
Ｗ、Ｃｒ等を使用することも可能である。続いて遮光膜
２が形成された絶縁性基板１の全面に減圧ＣＶＤ法、プ
ラズマＣＶＤ法またはスパッタリング法等によりＳｉＯ
₂膜を３００ｎｍ程度堆積させ、絶縁性基板からの不純
物の拡散防止用としてベースコート膜３を形成する。

【００３４】次に図６（ｂ）及び図７（ｂ）に示すよう
に、スイッチング素子の活性層４ａとなる半導体薄膜と
して、減圧ＣＶＤ法またはプラズマＣＶＤ法等によりノ
ンドープ非晶質シリコン薄膜を１０〜１００ｎｍ、例え
ば約５０ｎｍの膜厚で堆積させる。本発明の実施の形態
では、その後この非晶質シリコン薄膜にエキシマレーザ
ー等を照射し、あるいは熱処理工程を経て、結晶化させ
多結晶シリコン薄膜を形成する工程を有しているが、そ
の工程に関する記載は省略する。続いて半導体薄膜はＴ
ＦＴを形成するのに必要な大きさ、形状にパターニング
される。この実施の形態ではゲート配線をまたぎ、縦長
に形成されている。パターニングされた活性層４ａは遮
光膜２からはみ出さない位置に形成される。

【００３５】次に図６（ｃ）及び図７（ｃ）に示すよう
に、活性層４ａの上方にＳｉＯ₂膜等からなるゲート絶
縁膜５を全面に堆積させる。続いてスパッタリング法等
により金属薄膜を堆積させ、所定の形状にパターニング
してゲート配線およびゲート電極６を形成する。この実
施の形態ではゲート電極はゲート配線の一部が使用さ
れ、図示の通り一直線に形成される。ゲート配線および
ゲート電極６には低抵抗の配線材料であるＡｌ系の金属
を用いることができる。耐熱性等を考慮してＡｌ−Ｔｉ
等のＡｌ合金を用いることが望ましい。この他にＴａ、
Ｍｏ、Ｗ、Ｃｒ等も使用可能である。次に活性層４ａに
イオン注入法、レーザードーピング法、あるいはプラズ
マドーピング法等を用いてＮチャネルトランジスタを作
成するときにはＰ⁺、Ｐチャネルトランジスタを作成す
るときにはＢ⁺をドーピングしてソース領域およびドレ
イン領域７を形成する。その後の不純物の活性化工程に
関する記載は省略する。

【００３６】次に図６（ｄ）及び図７（ｄ）に示すよう
に、ゲート配線およびゲート電極６の上方を含む全面に
層間絶縁膜８を堆積させる。層間絶縁膜８には段差被覆
性のよい有機シランを材料としたプラズマＣＶＤ法等に
よるＳｉＯ₂膜を数百ｎｍ〜数μｍ堆積させる方法が知
られている。また、他には窒化シリコン膜を用いること
もできる。続いて層間絶縁膜８及びゲート絶縁膜５にコ
ンタクトホール９を開口する。続いてスパッタリング法
等により金属薄膜を堆積させ、所定の形状にパターニン
グして、ソース配線より分岐して形成されたソース電極
１０、ソース配線１１およびドレイン電極１２を同時に
形成する。ソース電極１０とソース配線１１は電気的に
接続されており、ソース電極１０はソース配線１１から
延在されている。ソース電極１０、ソース配線１１およ
びドレイン電極１２はゲート配線およびゲート電極６と
同様にＡｌ系の金属で形成する。Ａｌ系の金属以外に高
融点金属を用いても良い。高融点金属はＡｌに比べて段
差被覆性に優れている。

【００３７】次に図６（ｅ）及び図７（ｅ）に示すよう
に、ポリイミド樹脂またはアクリル樹脂等からなる平坦
化膜１３を形成する。平坦化膜１３はポリイミド樹脂ま
たはアクリル樹脂を基板上に塗布することにより形成す
ることが可能であり、本発明の実施の形態では１〜３μ
ｍ程度の膜厚に形成した。続いてドレイン電極１２の上
方の平坦化膜１３にコンタクトホール１４を開口し、Ｉ
ＴＯ等からなる透明導電膜を堆積させ、ドレイン電極に
電気的に接続させると共に所定の形状にパターニングし
て画素電極１５を形成する。画素電極１５のソース配線
に平行な側の端部は遮光膜２に平面視で数μｍ、例えば
２〜５μｍ程度重なるように形成されると共にソース配
線１１に絶縁膜を介して、平面視で１〜３μｍ離間し、
重ならないように形成される。画素電極１５のゲート配
線に平行な側の端部の一方は図８（ｂ）にｗ₁で示すよ
うに、ゲート配線上に数μｍ、例えば２〜５μｍ程度重
なるように形成され、他方は図８（ｂ）にｗ₂で示すよ
うに、ゲート配線と１〜３μｍ離間して形成される。

【００３８】以上、本発明の実施の形態におけるスイッ
チング素子の製造方法はその一例を示したものであり、
これに限定されるものではない。また本発明の実施の形
態ではスイッチング素子の活性層に多結晶シリコン薄膜
を用いたが、非晶質シリコン薄膜を用いても差し支えな
い。

【００３９】次に図８に示すように、カラーフィルタ１
７および対向電極１８を形成した対向基板１６を貼り合
わせ、基板１と対向基板１６の周囲をシール材でシール
して、基板間に液晶１９を充填する。本発明の実施の形
態では、画素電極１５の端部をソース配線１１から離間
して形成したため、画素電極１５とソース配線１１が容
量結合することがなく良好な表示品位を保つことができ
る。また、スイッチング素子を形成した基板側に遮光膜
２を設け、遮光膜２上およびゲート配線６上に画素電極
１５の一方の側の端部が重なるようにしたため、対向基
板１６側には画素電極１５がゲート配線６から離間して
いる領域に対応して極めて小面積のブラックストライプ
２０を形成するだけでよい。従って対向基板１６を貼り
合わせる際の位置ずれによる光漏れ等の不良の発生が少
なくなり、対向基板１６を貼り合わせる際の位置ずれを
考慮したマージンも一方向のみ、本実施の形態ではゲー
ト配線に対して上下方向にのみ設ければよいことにな
る。従って開口率を極めて大きくすることが可能とな
る。

【００４０】本実施の形態において、遮光膜２に電位が
印加されていない場合にはソース配線及びゲート配線が
容量結合する等の悪影響が懸念されるため、遮光膜２に
は一定の電位が印加されていることが望ましい。尚、図
８ではアクティブマトリクス基板と対向基板の内面に設
けられる配向膜および両基板の外面に設けられる偏光板
は図示していない。

【００４１】（実施の形態３）次に本発明の他の実施の
形態３の詳細を説明する。図９（ａ）〜（ｅ）は本発明
の製造方法の詳細を工程順に示す断面図であり、図１０
（ａ）〜（ｅ）は図９（ａ）〜（ｅ）に対応する平面図
である。図１１はスイッチング素子を形成した後、対向
基板を貼り合わせて構成した液晶表示装置の断面図であ
り、図１０（ａ）のＥ−Ｅ'線の断面図である。

【００４２】本発明の実施の形態では絶縁性基板の例と
してガラス基板を用いて説明する。石英等を使用するこ
とも可能であるが、より大面積で、かつ安価な基板を用
いようとする場合にはガラス基板の方が有利である。図
９（ａ）及び図１０（ａ）に示すように、まず初めにガ
ラス基板等の絶縁性基板１上にスパッタリング法等によ
り金属薄膜等を１００〜２００ｎｍ、例えば約１５０ｎ
ｍの膜厚で堆積させＴＦＴとソース配線、ゲート配線の
形成予定領域を含み、それより数μｍ、例えば２〜５μ
ｍ大きくなるように所定形状にパターニングして遮光膜
２を形成する。金属薄膜は後工程での熱処理等に対する
耐久性や遮光性の観点から、高融点金属等を用いること
が望ましい。本発明の実施の形態ではＴａを用いた。Ｔ
ａ以外にＭｏ、Ｗ、Ｃｒ等を使用することも可能であ
る。続いて遮光膜２が形成された絶縁性基板１の全面に
減圧ＣＶＤ法、プラズマＣＶＤ法またはスパッタリング
法等によりＳｉＯ₂膜を３００ｎｍ程度堆積させ、絶縁
性基板からの不純物の拡散防止用としてベースコート膜
３を形成する。

【００４３】次に図９（ｂ）及び図１０（ｂ）に示すよ
うに、スイッチング素子の活性層４ａとなる半導体薄膜
として、減圧ＣＶＤ法またはプラズマＣＶＤ法等により
ノンドープ非晶質シリコン薄膜を１０〜１００ｎｍ、例
えば約５０ｎｍの膜厚で堆積させる。本発明の実施の形
態ではその後この非晶質シリコン薄膜にエキシマレーザ
ー等を照射して、あるいは熱処理工程を経て結晶化させ
多結晶シリコン薄膜を形成する工程を有しているが、そ
の工程に関する記載は省略する。次に半導体膜はＴＦＴ
を形成するのに必要な大きさ、形状にパターニングされ
る。この実施の形態では、一端がソース配線と重なる位
置まで延在するよう横長に形成され、パターニングされ
た活性層４ａは遮光膜２からはみ出ない位置に形成され
る。

【００４４】次に図９（ｃ）及び図１０（ｃ）に示すよ
うに、活性層４ａの上方にＳｉＯ₂膜等からなるゲート
絶縁膜５を全面に堆積させる。続いてスパッタリング法
等により金属薄膜を堆積させ、所定の形状にパターニン
グしてゲート配線およびゲート電極６を形成する。この
実施の形態ではゲート電極６はゲート配線より分岐して
形成される。ゲート配線およびゲート電極６には低抵抗
の配線材料であるＡｌ系の金属を用いることができる。
耐熱性等を考慮してＡｌ−Ｔｉ等のＡｌ合金を用いるこ
とが望ましい。この他にＴａ、Ｍｏ、Ｗ、Ｃｒ等も使用
可能である。次に活性層４ａにイオン注入法、レーザー
ドーピング法、あるいはプラズマドーピング法等を用い
てＮチャネルトランジスタを作成するときにはＰ⁺、Ｐ
チャネルトランジスタを作成するときにはＢ⁺をドーピ
ングしてソース領域およびドレイン領域７を形成する。
その後の不純物の活性化工程に関する記載は省略する。

【００４５】次に図９（ｄ）及び図１０（ｄ）に示すよ
うに、ゲート配線およびゲート電極６の上方を含む全面
に層間絶縁膜８を堆積させる。層間絶縁膜８には段差被
覆性のよい有機シランを材料としたプラズマＣＶＤ法等
によるＳｉＯ₂膜を数百ｎｍ〜数μｍ堆積させる方法が
知られている。また、他には窒化シリコン膜を用いるこ
ともできる。続いて層間絶縁膜８及びゲート絶縁膜５に
コンタクトホール９を開口する。続いてスパッタリング
法等により金属薄膜を堆積させ、所定の形状にパターニ
ングしてソース電極１０、ソース配線１１を同時に形成
する。この実施の形態では、ソース電極１０はソース配
線１１の一部を使用して形成され、図示の通り一直線に
形成される。ソース電極１０およびソース配線１１はゲ
ート配線およびゲート電極６と同様にＡｌ系の金属で形
成する。Ａｌ系の金属以外に高融点金属を用いても良
い。高融点金属はＡｌに比べて段差被覆性に優れてい
る。

【００４６】次に図９（ｅ）及び図１０（ｅ）に示すよ
うに、ポリイミド樹脂またはアクリル樹脂等からなる平
坦化膜１３を形成する。平坦化膜１３はポリイミド樹脂
またはアクリル樹脂を基板上に塗布することにより形成
することが可能であり、本発明の実施の形態では１〜３
μｍ程度の膜厚に形成した。続いてドレイン電極１２の
上方の平坦化膜１３にコンタクトホール１４を開口し、
ＩＴＯ等からなる透明導電膜を堆積させる。続いて透明
導電膜上にフォトレジストを塗布してゲート配線および
ゲート電極をパターニングした際のフォトマスクを用い
て１回目の露光を行い、引き続きソース配線をパターニ
ングした際のフォトマスクを用いて２回目の露光を行
う。その後加熱してフォトレジストを硬化させ、現像し
てフォトレジストによるレジストパターンを形成する。
即ちレジストパターンはゲート配線およびソース配線で
囲まれた領域にのみ形成されることになる。続いてこの
レジストパターンを用いて透明導電膜をエッチングして
画素電極１５をパターニングする。このようにして形成
された画素電極１５はゲート配線およびソース配線に自
己整合的に設けられることになり、画素電極１５の端部
は遮光膜２に平面視で数μｍ、例えば２〜５μｍ程度重
なるように形成されると共に、ゲート配線及びソース配
線に絶縁膜を介して平面視で１〜３μｍ離間し、重なら
ないように形成される。

【００４７】以上、本発明の実施の形態ではスイッチン
グ素子の活性層に多結晶シリコン薄膜を用いたが、非晶
質シリコン薄膜を用いても差し支えない。

【００４８】次に図８に示すようにカラーフィルタおよ
び対向電極を形成した対向基板を貼り合わせ、基板間に
液晶を充填する。

【００４９】本発明の実施の形態では画素電極の端部を
ソース配線から離間して形成したため、画素電極とソー
ス配線が容量結合することがなく良好な表示品位を保つ
ことができる。また、スイッチング素子を形成した基板
側に遮光膜を設け、画素電極をソース配線及びゲート配
線によって規定される領域に自己整合的に形成したた
め、開口率を極めて大きくすることができた。このよう
に自己整合的に形成された画素電極は、その端部が遮光
膜上に重なるように形成されているため、対向基板側に
ブラックストライプを形成する必要がない。従って対向
基板を貼り合わせる際の位置ずれによる光漏れ等の不良
が発生することがなく、対向基板を貼り合わせる際の位
置ずれを考慮したマージンを設ける必要もない。

【００５０】本実施の形態において、遮光膜２に電位が
印加されていない場合にはソース配線及びゲート配線が
容量結合する等の悪影響が懸念されるため、遮光膜２に
は一定の電位が印加されていることが望ましい。尚、図
１１ではアクティブマトリクス基板と対向基板の内面に
設けられる配向膜及び両基板の外面に設けられる偏光板
は図示していない。

【００５１】

【発明の効果】以上、上述のように本発明のアクティブ
マトリクス液晶表示装置よると、複数のスイッチング素
子が設けられたアクティブマトリクス基板を用いたアク
ティブマトリクス型液晶表示装置において、スイッチン
グ素子及びデータ信号配線及び走査信号配線の下方に開
口領域を有する遮光膜を形成し、スイッチング素子に入
射される光を遮光すると共に、スイッチング素子に電気
的に接続される画素電極の端部を遮光膜上に絶縁膜を介
して平面視で重ね、同時にデータ信号配線上に絶縁膜を
介して平面視で離間し、重ねないようにしたため、画素
電極とデータ信号配線が容量結合することがなく、その
ため画素電極の電位がデータ信号配線の影響を受けて変
動することがない。従って良好な表示品位を得ることが
できる。

【００５２】また、本発明によるとスイッチング素子を
形成した基板側に遮光膜を設け、遮光膜上に画素電極の
端部が重なるようにした。つまりスイッチング素子に入
射する光を遮光するために設けた遮光膜で開口領域を規
定するようにしたため、対向基板側にブラックストライ
プを形成する必要がない。従って対向基板を貼り合われ
る際の位置ずれによる光漏れ等の不良が発生することが
なく、対向基板を貼り合わせる際の位置ずれを考慮した
マージンを設ける必要もないため、開口率を極めて大き
くすることが可能となる。

【００５３】また、画素電極を形成する際にデータ信号
配線及び走査信号配線のパターンを用いて２回露光する
ことにより、データ信号配線及び走査信号配線に自己整
合的に画素電極を形成することができ、開口率を極めて
大きくすることが可能となる以外に画素電極をパターニ
ングするためのフォトマスクが不要となる等の利点があ
る。

【００５４】以上のように本発明はトップゲート型ある
いあコプラナー型ＴＦＴに代表される活性層となる半導
体薄膜の上方にゲート配線あるいは走査信号配線を有す
るスイッチング素子に入射される光によるスイッチング
素子の特性の劣化を防止すると同時に、画素電極の有効
面積を拡大することができる産業上有益な発明である。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の主要部を示す平面図で
ある。

【図２】本発明の液晶表示装置の主要部を示す断面図で
ある。

【図３】実施の形態１の液晶表示装置の製造工程を示す
断面図である。

【図４】実施の形態１の液晶表示装置の製造工程を示す
平面図である。

【図５】実施の形態１の液晶表示装置を示す断面図であ
る。

【図６】実施の形態２の液晶表示装置の製造工程を示す
断面図である。

【図７】実施の形態２の液晶表示装置の製造工程を示す
平面図である。

【図８】実施の形態２の液晶表示装置を示す断面図であ
る。

【図９】実施の形態３の液晶表示装置の製造工程を示す
断面図である。

【図１０】実施の形態３の液晶表示装置の製造工程を示
す平面図である。

【図１１】実施の形態３の液晶表示装置を示す断面図で
ある。

【図１２】従来例を示す断面図及び平面図である。

【符号の説明】

１絶縁性基板２遮光膜３ベースコート膜４半導体層４ａ活性層５ゲート絶縁膜６操作信号配線（ゲート電極およびゲート配
線）７ソース領域およびドレイン領域８層間絶縁膜９、１４コンタクトホール１０ソース電極１１データ信号配線（ソース配線）１２ドレイン電極１３平坦化膜１５画素電極１６対向基板１７カラーフィルター１８対向電極１９液晶２０対向基板側ブラックストライプ

Claims

【特許請求の範囲】

【請求項１】一方の絶縁性表面を有する基板に複数の
スイッチング素子及びスイッチング素子に接続されるデ
ータ信号配線及び走査信号配線が設けられ、これに対向
する他方の絶縁性表面を有する基板にカラーフィルター
及び対向電極が設けられ、これらの基板間に液晶を挟持
したアクティブマトリクス型液晶表示装置において、少
なくとも前記スイッチング素子及び前記データ信号配線
及び走査信号配線を含む領域の下方に遮光膜が設けられ
ると共に前記遮光膜により開口領域が規定され、前記ス
イッチング素子には透光性導電膜からなる画素電極が電
気的に接続され、前記画素電極の端部は絶縁膜を介して
前記遮光膜と重なり、かつ絶縁膜を介して前記データ信
号配線と離間していることを特徴とするアクティブマト
リクス型液晶表示装置。
【請求項２】一方の絶縁性表面を有する基板に複数の
スイッチング素子及びスイッチング素子に接続されるデ
ータ信号配線及び走査信号配線が設けられ、これに対向
する他方の絶縁性表面を有する基板にカラーフィルター
及び対向電極が設けられ、これらの基板間に液晶を挟持
したアクティブマトリクス型液晶表示装置において、少
なくとも前記スイッチング素子及び前記データ信号配線
を含む領域の下方に遮光膜が設けられると共に前記遮光
膜及び前記走査信号配線により開口領域が規定され、前
記スイッチング素子には透光性導電膜からなる画素電極
が電気的に接続され、前記画素電極の端部は絶縁膜を介
して前記遮光膜及び他段の前記走査信号配線と重なり、
かつ絶縁膜を介して前記データ信号配線と離間している
ことを特徴とするアクティブマトリクス型液晶表示装
置。
【請求項３】一方の絶縁性表面を有する基板に複数の
スイッチング素子及びスイッチング素子に接続されるデ
ータ信号配線及び走査信号配線が設けられ、これに対向
する他方の絶縁性表面を有する基板にカラーフィルター
及び対向電極が設けられ、これらの基板間に液晶を挟持
したアクティブマトリクス型液晶表示装置において、少
なくとも前記スイッチング素子及び前記データ信号配線
及び走査信号配線を含む領域の下方に遮光膜が設けられ
ると共に前記遮光膜により開口領域が規定され、前記ス
イッチング素子には透光性導電膜からなる画素電極が電
気的に接続され、前記画素電極は前記データ信号配線及
び走査信号配線に対して自己整合的に形成され、前記画
素電極の端部は絶縁膜を介して前記遮光膜と重なり、か
つ絶縁膜を介して前記データ信号配線及び前記走査信号
配線と離間していることを特徴とするアクティブマトリ
クス型液晶表示装置。
【請求項４】前記対向基板に前記走査信号配線に平行
して前記走査信号配線及び前記画素電極の端部と重なる
位置に遮光膜を設けることを特徴とする特許請求の範囲
第２項記載のアクティブマトリクス型液晶表示装置。
【請求項５】絶縁性表面を有する基板上に開口領域を
有する遮光膜からなるパターンを形成する工程と、前記
遮光膜からなるパターンを含む基板表面上にベースコー
ト膜を堆積する工程と、前記ベースコート膜を介して前
記遮光膜に因って形成されたパターン領域内にスイッチ
ング素子、データ信号配線及び走査信号配線に形成する
工程と、前記スイッチング素子に透光性導電膜からなる
画素電極を電気的に接続する工程とを少なくとも有する
アクティブマトリクス型液晶表示装置の製造方法におい
て、前記画素電極をパターニングする際、前記透光性導
電膜上にフォトレジストを塗布形成し、前記データ信号
配線及び前記走査信号配線のパターンで２回露光を行い
前記画素電極をパターニングすることを特徴とするアク
ティブマトリクス型液晶表示装置の製造方法。