JPH0997854A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0997854A
JPH0997854A JP7252589A JP25258995A JPH0997854A JP H0997854 A JPH0997854 A JP H0997854A JP 7252589 A JP7252589 A JP 7252589A JP 25258995 A JP25258995 A JP 25258995A JP H0997854 A JPH0997854 A JP H0997854A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
semiconductor
package
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7252589A
Other languages
English (en)
Other versions
JP2800737B2 (ja
Inventor
Keiichi Jomon
圭一 城門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7252589A priority Critical patent/JP2800737B2/ja
Publication of JPH0997854A publication Critical patent/JPH0997854A/ja
Application granted granted Critical
Publication of JP2800737B2 publication Critical patent/JP2800737B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【課題】 半導体装置パッケージ内に搭載される半導体
素子、半導体チップ及び回路を外部電磁ノイズから保護
し、誤動作を防ぐ。また内部搭載半導体素子及び半導体
チップから出るロジックノイズがパッケージ外部に放出
することを防止し、本半導体装置を搭載する機器を誤動
作、機能不良から保護する。 【解決手段】 裏面にスルーホール端子２と、端子部を
除く全面にベタパターン３を設けた絶縁基板１の表面に
ザグリを設け半導体チップ４を実装し、モールド樹脂６
によって封止し、絶縁基板表面及び側面に金属被覆を形
成する。これにより、パッケージのほぼ全面を電磁シー
ルドすると共に、端子によるアンテナ長をなくし、外部
電磁ノイズから半導体装置パッケージ内に搭載される半
導体素子、半導体チップ及び回路を保護し、誤動作を防
ぐ。また内部搭載半導体素子及び半導体チップから出る
ロジックノイズがパッケージ外部に放出することをも防
止し、本半導体装置を搭載する機器を誤動作、機能不良
から保護する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置、特に電
磁シールドを施した半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置、特に混成集積回路の
中で、電子回路の部分を電磁シールドしたものとして、
図２に示す構成のものがある。１は絶縁基板、６はモー
ルド樹脂、７は金属被覆、９は接続用端子、１０は導体
板、１１は電子部品である。図２で示す半導体装置で
は、絶縁基板１上の電子部品１１が、導体板１０及び金
属被覆７で電磁シールドされている。
【０００３】このような構造の半導体装置は、増幅器等
の電磁ノイズに弱い電子回路の対電磁ノイズ性を向上さ
せるために採用されている。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体装置では、ＤＩＰ（Ｄｕａｌ Ｉｎ−
ｌｉｎｅ Ｐａｃｋａｇｅ）構造のため、接続端子が長
さを有した形状をとっている。このため、接続端子がア
ンテナとなり、半導体装置外部からの電磁ノイズによ
り、実装された半導体素子、半導体チップ及び回路に誤
動作を引き起こす可能性がある。また、小型通信機器等
に用いる場合、半導体装置内に実装されている半導体素
子及び半導体チップのロジックノイズ等が上記接続端子
から放出され、上記通信機器が有するアンテナによって
受信され、機器の誤動作及び機能不良を引き起こすとい
う問題がある。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
絶縁基板上に電子部品を実装して構成される混成集積回
路において、上記絶縁基板の一方の面にザグリを設け上
記部品を実装し、かつ反対面にスルーホール端子と端子
部を除く全面にベタパターンを設けると共に、上記部品
実装面を樹脂で封止して、その表面及びパッケージ側面
に無電解メッキ等により金属被覆を施されたことを特徴
とするものである。
【０００６】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。図１（ａ）は実施例の断面図、図１（ｂ),
（ｃ) は裏面ベタパターン及びスルーホール端子の平面
図である。
【０００７】スルーホール端子２及び裏面ベタパターン
３は絶縁基板１の裏面に形成されており、裏面ベタパタ
ーン３は少なくとも１つのグランドに接続されている接
地用端子８と電気的接続がなされ接地され安定したグラ
ンド電位に落とされている。次にルータ等よりザグリを
入れられた絶縁基板１の表面に半導体チップ４を搭載
し、ボンディングワイヤ５によって絶縁基板上の回路パ
ターンに電気的接続がなされ、モールド樹脂６によって
封止される。次に、このパッケージ表面及び側面に金属
被覆７を裏面ベタパターン３に電気的接続がされるよう
に無電解メッキ等で形成する。
【０００８】
【発明の効果】以上説明したように本発明は、スルーホ
ール端子部を除くパッケージのほぼ全面に電磁シールド
を施され、なおかつ端子もパッケージ裏面にアンテナ長
を持たないスルーホール端子で形成されているので、パ
ッケージ内に搭載される半導体素子、半導体チップ及び
回路は外部からの電磁ノイズによる影響を殆ど受けるこ
とがなくなり、又、搭載半導体素子及び半導体チップか
ら出るロジックノイズもパッケージ外部に放出されるこ
とが殆どない。
【図面の簡単な説明】
【図１】（ａ）本発明の半導体装置実施例の断面図。 （ｂ）本発明の半導体装置実施例の裏面平面図１。 （ｃ）本発明の半導体装置実施例の裏面平面図２。
【図２】従来の半導体装置実施例の断面図。
【符号の説明】
１ 絶縁基板 ２ スルーホール端子 ３ ベタパターン ４ 半導体チップ ５ ボンディングワイヤ ６ モールド樹脂 ７ 金属被覆 ８ 接地用端子 ９ 接続用端子 １０ 導体板 １１ 電子部品

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基板上に電子部品を実装して構成さ
    れる混成集積回路において、上記絶縁基板の一方の面に
    ザグリを設け上記部品を実装し、かつ反対面にスルーホ
    ール端子と端子部を除く全面にベタパターンを設けると
    共に、上記部品実装面を樹脂で封止して、その表面及び
    パッケージ側面に無電解メッキ等により金属被覆を施し
    た半導体装置。
JP7252589A 1995-09-29 1995-09-29 半導体装置 Expired - Fee Related JP2800737B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7252589A JP2800737B2 (ja) 1995-09-29 1995-09-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7252589A JP2800737B2 (ja) 1995-09-29 1995-09-29 半導体装置

Publications (2)

Publication Number Publication Date
JPH0997854A true JPH0997854A (ja) 1997-04-08
JP2800737B2 JP2800737B2 (ja) 1998-09-21

Family

ID=17239481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7252589A Expired - Fee Related JP2800737B2 (ja) 1995-09-29 1995-09-29 半導体装置

Country Status (1)

Country Link
JP (1) JP2800737B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010125925A1 (ja) 2009-04-28 2010-11-04 オムロン株式会社 電子部品実装装置及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315468A (ja) * 1992-05-08 1993-11-26 Nec Corp リードレスチップキャリアの構造
JPH0648215U (ja) * 1992-11-27 1994-06-28 京セラ株式会社 表面実装型水晶発振器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315468A (ja) * 1992-05-08 1993-11-26 Nec Corp リードレスチップキャリアの構造
JPH0648215U (ja) * 1992-11-27 1994-06-28 京セラ株式会社 表面実装型水晶発振器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010125925A1 (ja) 2009-04-28 2010-11-04 オムロン株式会社 電子部品実装装置及びその製造方法
US9093282B2 (en) 2009-04-28 2015-07-28 Omron Corporation Electronic component mounting device and method for producing the same

Also Published As

Publication number Publication date
JP2800737B2 (ja) 1998-09-21

Similar Documents

Publication Publication Date Title
US5640047A (en) Ball grid assembly type semiconductor device having a heat diffusion function and an electric and magnetic shielding function
US9362209B1 (en) Shielding technique for semiconductor package including metal lid
JP3051011B2 (ja) パワ−モジュ−ル
WO2004021435A1 (ja) モジュール部品
US4947235A (en) Integrated circuit shield
MY128653A (en) Electronic component of a high frequency current suppression type and bonding wire for the same
KR0178567B1 (ko) 반도체 집적회로용 플랫 패키지
JPH08204377A (ja) 遮蔽体
JP2800737B2 (ja) 半導体装置
JPH10104584A (ja) 液晶表示装置
JPH1168029A (ja) 半導体装置
JPS59161843A (ja) 半導体装置
JPH04139783A (ja) Ｉｃ搭載用可撓性回路基板及びその製造法
JPH01135099A (ja) 電子回路パッケージ
KR200335187Y1 (ko) 실드케이스를 삭제한 적외선 리모콘 수신모듈
JP2867710B2 (ja) プラスチック・ピン・グリッド・アレイ
US20220310317A1 (en) Electronic component module
JP2970075B2 (ja) チップキャリヤ
JPH1197820A (ja) 電磁シールド用導体パターンが形成された回路基板
JPH04127461A (ja) 樹脂封止型半導体装置
US6560121B1 (en) Method for surface mounting of a microwave package on a printed circuit and package and printed circuit for implementing said method
JPH06112361A (ja) 混成集積回路
JPS6381899A (ja) 筐体装置
KR20060018545A (ko) 전자기파 차폐된 연성인쇄회로기판
JP2001244687A (ja) 面実装集積回路素子及びプリント回路基板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980609

LAPS Cancellation because of no payment of annual fees