JPH0993215A - スタッフ同期フレーム制御方式 - Google Patents
スタッフ同期フレーム制御方式Info
- Publication number
- JPH0993215A JPH0993215A JP7247692A JP24769295A JPH0993215A JP H0993215 A JPH0993215 A JP H0993215A JP 7247692 A JP7247692 A JP 7247692A JP 24769295 A JP24769295 A JP 24769295A JP H0993215 A JPH0993215 A JP H0993215A
- Authority
- JP
- Japan
- Prior art keywords
- control bit
- synchronization control
- stuff synchronization
- stuff
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/073—Bit stuffing, e.g. PDH
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】無線区間でスタッフ同期制御ビットが多数決処
理によっても修復できないほど誤ったとき、受信側にお
けるエラー耐性が小さい。 【解決手段】クロックカウンタ１１，１２からの無線
側，網側クロックを比較器１３で比較し結果を入力する
レジスタ１４に新たなスタッフ同期制御ビットが入った
とき直前フレームのスタッフ同期制御ビットをレジスタ
１５に格納し、多重器１６はこれを送信データと共に多
重化して送る。分離器２１は受信データから分離したデ
ータを受信データバッファ２２に収納し、比較器２３が
当該フレームのスタッフ同期制御ビットを多数決処理し
た結果が不定となったときはセレクタ２５を切り替えて
直後のフレームのスタッフ同期制御ビットが入った比較
器２４の出力によりアドレスカウンタ２６を制御する。
網側への送信タイミングと無線側からの受信タイミング
はエラスティックストアメモリ２７により吸収する。
理によっても修復できないほど誤ったとき、受信側にお
けるエラー耐性が小さい。 【解決手段】クロックカウンタ１１，１２からの無線
側，網側クロックを比較器１３で比較し結果を入力する
レジスタ１４に新たなスタッフ同期制御ビットが入った
とき直前フレームのスタッフ同期制御ビットをレジスタ
１５に格納し、多重器１６はこれを送信データと共に多
重化して送る。分離器２１は受信データから分離したデ
ータを受信データバッファ２２に収納し、比較器２３が
当該フレームのスタッフ同期制御ビットを多数決処理し
た結果が不定となったときはセレクタ２５を切り替えて
直後のフレームのスタッフ同期制御ビットが入った比較
器２４の出力によりアドレスカウンタ２６を制御する。
網側への送信タイミングと無線側からの受信タイミング
はエラスティックストアメモリ２７により吸収する。
Description
【０００１】
【発明の属する技術分野】本発明はスタッフ同期フレー
ム制御方式に関し、特に非同期で動作する網側および無
線基地局側とデータインタフェースを有する標準規格Ｒ
ＣＲ−ＳＴＤ２７Ｃに勧告される移動体でのデータ通信
のスタッフ同期フレーム制御方式に関する。
ム制御方式に関し、特に非同期で動作する網側および無
線基地局側とデータインタフェースを有する標準規格Ｒ
ＣＲ−ＳＴＤ２７Ｃに勧告される移動体でのデータ通信
のスタッフ同期フレーム制御方式に関する。
【０００２】
【従来の技術】図３は従来のスタッフ同期方式の一例を
示すブロック図、図４は図３におけるデータフレームの
一構成例を示す図である。
示すブロック図、図４は図３におけるデータフレームの
一構成例を示す図である。
【０００３】図３を参照すると、従来のスタッフ同期方
式では、網側から無線基地局側への送信部はＢＣＨ符号
化部３１と、データのスクランブルを行うインタリーブ
メモリ３２と、網側クロックと無線側クロックとのクロ
ック差を判定してスタッフ制御ビットを生成するスタッ
フ同期制御部３３とを有し、また無線基地局側からの受
信部は無線基地局側からのスクランブルされたデータの
スクランブルを解除するデインタリーブメモリ３４と、
誤り訂正を行うＢＣＨ復号化部３５とを有し、スタッフ
同期制御部３３は受信したスタッフ同期制御ビットによ
り受信フレームから有効データビットを抽出する。
式では、網側から無線基地局側への送信部はＢＣＨ符号
化部３１と、データのスクランブルを行うインタリーブ
メモリ３２と、網側クロックと無線側クロックとのクロ
ック差を判定してスタッフ制御ビットを生成するスタッ
フ同期制御部３３とを有し、また無線基地局側からの受
信部は無線基地局側からのスクランブルされたデータの
スクランブルを解除するデインタリーブメモリ３４と、
誤り訂正を行うＢＣＨ復号化部３５とを有し、スタッフ
同期制御部３３は受信したスタッフ同期制御ビットによ
り受信フレームから有効データビットを抽出する。
【０００４】また、フレーム制御部３６は図４に示すデ
ータフレームの生成および解体を行う（標準規格ＲＣＲ
−ＳＴＤ２７Ｃ）。
ータフレームの生成および解体を行う（標準規格ＲＣＲ
−ＳＴＤ２７Ｃ）。
【０００５】図４を参照すると、データフレームは７３
行×１５ビットのフレームであり、各行は標準４ビット
の網側からのデータ（“ＡＢＣＤ”，“ＥＦＧＨ”等）
と、これに付加されたチェックの１１ビットとで構成さ
れている。
行×１５ビットのフレームであり、各行は標準４ビット
の網側からのデータ（“ＡＢＣＤ”，“ＥＦＧＨ”等）
と、これに付加されたチェックの１１ビットとで構成さ
れている。
【０００６】そして、第６０行の第４ビットと第６１行
の第１ビットとはスタッフ同期ビット４０１であり、第
６１行から第６７行の第２，第３ビット（ハッチングし
て図示してある）はスタッフ同期制御ビット４０２であ
る。
の第１ビットとはスタッフ同期ビット４０１であり、第
６１行から第６７行の第２，第３ビット（ハッチングし
て図示してある）はスタッフ同期制御ビット４０２であ
る。
【０００７】また、第６１行の第４ビットおよび第６２
行から第６７行までの各第１，第４ビットは固定的に
“１”となっており、さらに、第６８行から第７３行ま
での各情報４ビット分はダミービットのエリアで、オー
ル“１”となっている。
行から第６７行までの各第１，第４ビットは固定的に
“１”となっており、さらに、第６８行から第７３行ま
での各情報４ビット分はダミービットのエリアで、オー
ル“１”となっている。
【０００８】なお、網側からはデータがビットＡ，Ｂ，
Ｃ，Ｄ，Ｅ，Ｆ，……の順に送信され、無線基地局側へ
の送出順序は行番の通り，，，……である。
Ｃ，Ｄ，Ｅ，Ｆ，……の順に送信され、無線基地局側へ
の送出順序は行番の通り，，，……である。
【０００９】続いて、この従来例の動作について図３お
よび図４を併用して説明する。
よび図４を併用して説明する。
【００１０】まず、送信側では網側からのデータはＢＣ
Ｈ符号化部３１で情報４ビットごとに１１ビットの冗長
ビット（チェック１１ビット）が付加され、無線区間で
のバースト的な誤りに対応するためにインタリーブメモ
リ３２でスクランブルされる。
Ｈ符号化部３１で情報４ビットごとに１１ビットの冗長
ビット（チェック１１ビット）が付加され、無線区間で
のバースト的な誤りに対応するためにインタリーブメモ
リ３２でスクランブルされる。
【００１１】この間、図４に示すデータフレームに乗せ
るべきデータ数を決定するため、スタッフ同期制御部３
３は無線側クロックが２４０カウントする間の網側クロ
ックの数をカウントし、その結果によりスタッフ同期制
御ビット（２ビットで２３９／２４０／２４１をそれぞ
れ表す）４０２を生成した後、第６１行から第６７行ま
での７個の同じものを送信する。
るべきデータ数を決定するため、スタッフ同期制御部３
３は無線側クロックが２４０カウントする間の網側クロ
ックの数をカウントし、その結果によりスタッフ同期制
御ビット（２ビットで２３９／２４０／２４１をそれぞ
れ表す）４０２を生成した後、第６１行から第６７行ま
での７個の同じものを送信する。
【００１２】次に、受信側では、フレーム制御部３６を
通して受信された無線基地局側からの受信データはデイ
ンタリーブメモリ３４によりスクランブルが解除され、
ＢＣＨ復号化部３５により誤りビットの訂正が行われ
る。
通して受信された無線基地局側からの受信データはデイ
ンタリーブメモリ３４によりスクランブルが解除され、
ＢＣＨ復号化部３５により誤りビットの訂正が行われ
る。
【００１３】ここでスタッフ同期制御部３３は再生され
たスタッフ同期ビットを基に、さらに多数決処理を行
い、その結果により受信フレームから有効データビット
を抽出して網側に送出する。
たスタッフ同期ビットを基に、さらに多数決処理を行
い、その結果により受信フレームから有効データビット
を抽出して網側に送出する。
【００１４】
【発明が解決しようとする課題】この従来のスタッフ同
期方式では、無線区間でスタッフ同期制御ビットが多数
決処理によっても修復できないほど誤ったとき、受信側
ではフレーム内有効データ数を無条件で２４０ビットと
するため、送信フレーム内に有効データが２３９もしく
は２４１ビット乗ったフレームを再生することができな
いという問題点があった。
期方式では、無線区間でスタッフ同期制御ビットが多数
決処理によっても修復できないほど誤ったとき、受信側
ではフレーム内有効データ数を無条件で２４０ビットと
するため、送信フレーム内に有効データが２３９もしく
は２４１ビット乗ったフレームを再生することができな
いという問題点があった。
【００１５】また、このような誤りフレームが多数発生
すると、受信バッファがあふれたり、底をついたりする
危険性があるという問題点があった。
すると、受信バッファがあふれたり、底をついたりする
危険性があるという問題点があった。
【００１６】本発明の目的は、非同期で動作する網側お
よび無線基地局側とデータインタフェースを有する標準
規格ＲＣＲ−ＳＴＤ２７Ｃに勧告される移動体でのデー
タ通信において、無線区間データフレームの従来ダミー
ビットとして使用していたエリアに直前のフレームのス
タッフ同期制御ビットを割り付けることによって２フレ
ームに分けて２重にスタッフ同期制御ビットを送信する
ことにより、スタッフ同期制御ビットのエラー耐性を強
化したスタッフ同期フレーム制御方式を提供することに
ある。
よび無線基地局側とデータインタフェースを有する標準
規格ＲＣＲ−ＳＴＤ２７Ｃに勧告される移動体でのデー
タ通信において、無線区間データフレームの従来ダミー
ビットとして使用していたエリアに直前のフレームのス
タッフ同期制御ビットを割り付けることによって２フレ
ームに分けて２重にスタッフ同期制御ビットを送信する
ことにより、スタッフ同期制御ビットのエラー耐性を強
化したスタッフ同期フレーム制御方式を提供することに
ある。
【００１７】
【課題を解決するための手段】本発明によれば、非同期
で動作する網側および無線基地局側とデータインタフェ
ースを持つ移動体でのデータ通信のスタッフ同期フレー
ム制御方式において、フレーム単位で２重化したスタッ
フ同期制御ビットを送信するスタッフ同期制御ビット送
信部と、当該フレームのスタッフ同期制御ビットの多数
決処理の結果が不定となったときに次のフレームのスタ
ッフ同期制御ビットにより受信データの有効ビット数を
決定するスタッフ同期制御ビット受信部とを備えること
を特徴とするスタッフ同期フレーム制御方式が得られ
る。
で動作する網側および無線基地局側とデータインタフェ
ースを持つ移動体でのデータ通信のスタッフ同期フレー
ム制御方式において、フレーム単位で２重化したスタッ
フ同期制御ビットを送信するスタッフ同期制御ビット送
信部と、当該フレームのスタッフ同期制御ビットの多数
決処理の結果が不定となったときに次のフレームのスタ
ッフ同期制御ビットにより受信データの有効ビット数を
決定するスタッフ同期制御ビット受信部とを備えること
を特徴とするスタッフ同期フレーム制御方式が得られ
る。
【００１８】また、前記スタッフ同期制御ビット送信部
は基準クロックとなる無線側クロックをカウントする第
１のクロックカウンタと、この第１のクロックカウンタ
の一定周期により網側クロックをカウントする第２のク
ロックカウンタと、前記第１，第２のクロックカウンタ
の出力クロックを比較する第１の比較器と、この第１の
比較器の比較結果を一時格納する第１のレジスタと、こ
の第１のレジスタに新たなスタッフ同期制御ビットが入
ったときそれまでに入っていた直前フレームのスタッフ
同期制御ビットをシフトして格納する第２のレジスタ
と、前記第１，第２のレジスタからのスタッフ同期制御
ビットを送信データと共に多重化してＢＣＨ符号化部へ
出力する多重器とを備え、前記スタッフ同期制御ビット
受信部はＢＣＨ復号化部からの受信データをデータとス
タッフ同期制御ビットとに分離する分離器と、分離した
前記データを一時格納する受信データバッファと、前記
分離器で分離された当該フレームのスタッフ同期制御ビ
ットを多数決処理する第２の比較器と、前記次のフレー
ムのスタッフ同期制御ビットが入った第３の比較器と、
前記第２の比較器による処理結果が不定となったときに
前記第３の比較器に切り替えるセレクタと、切り替えた
前記第３の比較器の出力により前記受信データの有効ビ
ット数を決定するアドレスカウンタとを備えることを特
徴とするスタッフ同期フレーム制御方式が得られる。
は基準クロックとなる無線側クロックをカウントする第
１のクロックカウンタと、この第１のクロックカウンタ
の一定周期により網側クロックをカウントする第２のク
ロックカウンタと、前記第１，第２のクロックカウンタ
の出力クロックを比較する第１の比較器と、この第１の
比較器の比較結果を一時格納する第１のレジスタと、こ
の第１のレジスタに新たなスタッフ同期制御ビットが入
ったときそれまでに入っていた直前フレームのスタッフ
同期制御ビットをシフトして格納する第２のレジスタ
と、前記第１，第２のレジスタからのスタッフ同期制御
ビットを送信データと共に多重化してＢＣＨ符号化部へ
出力する多重器とを備え、前記スタッフ同期制御ビット
受信部はＢＣＨ復号化部からの受信データをデータとス
タッフ同期制御ビットとに分離する分離器と、分離した
前記データを一時格納する受信データバッファと、前記
分離器で分離された当該フレームのスタッフ同期制御ビ
ットを多数決処理する第２の比較器と、前記次のフレー
ムのスタッフ同期制御ビットが入った第３の比較器と、
前記第２の比較器による処理結果が不定となったときに
前記第３の比較器に切り替えるセレクタと、切り替えた
前記第３の比較器の出力により前記受信データの有効ビ
ット数を決定するアドレスカウンタとを備えることを特
徴とするスタッフ同期フレーム制御方式が得られる。
【００１９】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００２０】図１は本発明のスタッフ同期フレーム制御
方式の一実施形態を示すブロック図で、（ａ）はスタッ
フ同期制御ビット送信部を示し、（ｂ）はスタッフ同期
制御ビット受信部を示す。また、図２は図１におけるデ
ータフレームの構成例を示す図である。
方式の一実施形態を示すブロック図で、（ａ）はスタッ
フ同期制御ビット送信部を示し、（ｂ）はスタッフ同期
制御ビット受信部を示す。また、図２は図１におけるデ
ータフレームの構成例を示す図である。
【００２１】まず、図１（ａ）を参照すると、スタッフ
同期制御ビット送信部１は、クロックカウンタ１１，１
２と、比較器１３と、レジスタ１４，１５と、多重器１
５とを備えている。
同期制御ビット送信部１は、クロックカウンタ１１，１
２と、比較器１３と、レジスタ１４，１５と、多重器１
５とを備えている。
【００２２】クロックカウンタ１１は基準クロックとな
る無線側クロックをカウントし、クロックカウンタ１２
はクロックカウンタ１１の一定周期により網側クロック
をカウントし、比較器１３によってクロックカウンタ１
１，１２の出力クロックを比較し、その比較結果をレジ
スタ１４に一時格納する。そして、レジスタ１４に新た
なスタッフ同期制御ビットが入ったときそれまでに入っ
ていた直前フレームのスタッフ同期制御ビット１０２を
シフトしてレジスタ１５に格納し、多重器１６はレジス
タ１４，１５からのスタッフ同期ビットを送信データと
共に多重化して図２に示すデータフレームを生成してＢ
ＣＨ符号化部に送る。
る無線側クロックをカウントし、クロックカウンタ１２
はクロックカウンタ１１の一定周期により網側クロック
をカウントし、比較器１３によってクロックカウンタ１
１，１２の出力クロックを比較し、その比較結果をレジ
スタ１４に一時格納する。そして、レジスタ１４に新た
なスタッフ同期制御ビットが入ったときそれまでに入っ
ていた直前フレームのスタッフ同期制御ビット１０２を
シフトしてレジスタ１５に格納し、多重器１６はレジス
タ１４，１５からのスタッフ同期ビットを送信データと
共に多重化して図２に示すデータフレームを生成してＢ
ＣＨ符号化部に送る。
【００２３】次に、図１（ｂ）を参照すると、スタッフ
同期制御ビット受信部２は、分離器２１と、受信データ
バッファ２２と、比較器２３，２４と、セレクタ２５
と、アドレスカウンタ２６と、エラスティックストアメ
モリ２７とを備えている。
同期制御ビット受信部２は、分離器２１と、受信データ
バッファ２２と、比較器２３，２４と、セレクタ２５
と、アドレスカウンタ２６と、エラスティックストアメ
モリ２７とを備えている。
【００２４】分離器２１はＢＣＨ復号化部からの受信デ
ータをデータとスタッフ同期制御ビットとに分離し、分
離したデータは受信データバッファ２２に一時格納され
る。一方、分離器２１で分離された当該フレームのスタ
ッフ同期制御ビット１０１は比較器２３で多数決処理さ
れ、その結果によりアドレスカウンタ２６を制御して受
信データの有効ビット数を決定するが、ここで比較器２
３による結果が不定となったときには、セレクタ２５を
切り替えて比較器２４に入っている直後フレームのスタ
ッフ同期制御ビットによりアドレスカウンタ２６の制御
を行う。なお網側への送信タイミングと無線側からの受
信タイミングはエラスティックストアメモリ２７によっ
て吸収される。
ータをデータとスタッフ同期制御ビットとに分離し、分
離したデータは受信データバッファ２２に一時格納され
る。一方、分離器２１で分離された当該フレームのスタ
ッフ同期制御ビット１０１は比較器２３で多数決処理さ
れ、その結果によりアドレスカウンタ２６を制御して受
信データの有効ビット数を決定するが、ここで比較器２
３による結果が不定となったときには、セレクタ２５を
切り替えて比較器２４に入っている直後フレームのスタ
ッフ同期制御ビットによりアドレスカウンタ２６の制御
を行う。なお網側への送信タイミングと無線側からの受
信タイミングはエラスティックストアメモリ２７によっ
て吸収される。
【００２５】
【発明の効果】以上説明したように本発明は、非同期で
動作する網側および無線基地局側とデータインタフェー
スを持つ移動体でのデータ通信のスタッフ同期フレーム
制御方式において、フレーム単位で２重化したスタッフ
同期制御ビットを送信するスタッフ同期制御ビット送信
部と、当該フレームのスタッフ同期制御ビットの多数決
処理の結果が不定となったときに次のフレームのスタッ
フ同期制御ビットにより受信データの有効ビット数を決
定するスタッフ同期制御ビット受信部とを備えることに
より、また、上記スタッフ同期制御ビット送信部は基準
クロックとなる無線側クロックをカウントする第１のク
ロックカウンタと、この第１のクロックカウンタの一定
周期により網側クロックをカウントする第２のクロック
カウンタと、第１，第２のクロックカウンタの出力クロ
ックを比較する第１の比較器と、この第１の比較器の比
較結果を一時格納する第１のレジスタと、この第１のレ
ジスタに新たなスタッフ同期制御ビットが入ったときそ
れまでに入っていた直前フレームのスタッフ同期制御ビ
ットをシフトして格納する第２のレジスタと、第１，第
２のレジスタからのスタッフ同期制御ビットを送信デー
タと共に多重化してＢＣＨ符号化部へ出力する多重器と
を備え、上記スタッフ同期制御ビット受信部はＢＣＨ復
号化部からの受信データをデータとスタッフ同期制御ビ
ットとに分離する分離器と、分離したデータを一時格納
する受信データバッファと、分離器で分離された当該フ
レームのスタッフ同期制御ビットを多数決処理する第２
の比較器と、次のフレームのスタッフ同期制御ビットが
入った第３の比較器と、第２の比較器による処理結果が
不定となったときに第３の比較器に切り替えるセレクタ
と、切り替えた第３の比較器の出力により受信データの
有効ビット数を決定するアドレスカウンタとを備えるこ
とにより、スタッフ同期制御ビットの誤り耐性率を次の
とおり大幅に改善することができるという効果を有す
る。
動作する網側および無線基地局側とデータインタフェー
スを持つ移動体でのデータ通信のスタッフ同期フレーム
制御方式において、フレーム単位で２重化したスタッフ
同期制御ビットを送信するスタッフ同期制御ビット送信
部と、当該フレームのスタッフ同期制御ビットの多数決
処理の結果が不定となったときに次のフレームのスタッ
フ同期制御ビットにより受信データの有効ビット数を決
定するスタッフ同期制御ビット受信部とを備えることに
より、また、上記スタッフ同期制御ビット送信部は基準
クロックとなる無線側クロックをカウントする第１のク
ロックカウンタと、この第１のクロックカウンタの一定
周期により網側クロックをカウントする第２のクロック
カウンタと、第１，第２のクロックカウンタの出力クロ
ックを比較する第１の比較器と、この第１の比較器の比
較結果を一時格納する第１のレジスタと、この第１のレ
ジスタに新たなスタッフ同期制御ビットが入ったときそ
れまでに入っていた直前フレームのスタッフ同期制御ビ
ットをシフトして格納する第２のレジスタと、第１，第
２のレジスタからのスタッフ同期制御ビットを送信デー
タと共に多重化してＢＣＨ符号化部へ出力する多重器と
を備え、上記スタッフ同期制御ビット受信部はＢＣＨ復
号化部からの受信データをデータとスタッフ同期制御ビ
ットとに分離する分離器と、分離したデータを一時格納
する受信データバッファと、分離器で分離された当該フ
レームのスタッフ同期制御ビットを多数決処理する第２
の比較器と、次のフレームのスタッフ同期制御ビットが
入った第３の比較器と、第２の比較器による処理結果が
不定となったときに第３の比較器に切り替えるセレクタ
と、切り替えた第３の比較器の出力により受信データの
有効ビット数を決定するアドレスカウンタとを備えるこ
とにより、スタッフ同期制御ビットの誤り耐性率を次の
とおり大幅に改善することができるという効果を有す
る。
【００２６】単位時間当たりの全受信フレーム数をｍと
し、再生することができたフレーム数をｎとし、単位時
間当たりに１または複数フレームに渡って再生できなか
った回数をｐとすれば、従来のスタッフ同期制御ビット
の誤り耐性率が０≦ｎ／ｍ≦１であったものを、本発明
では０≦（ｎ＋ｐ）／ｍ≦１に改善することができる。
し、再生することができたフレーム数をｎとし、単位時
間当たりに１または複数フレームに渡って再生できなか
った回数をｐとすれば、従来のスタッフ同期制御ビット
の誤り耐性率が０≦ｎ／ｍ≦１であったものを、本発明
では０≦（ｎ＋ｐ）／ｍ≦１に改善することができる。
【図１】本発明のスタッフ同期フレーム制御方式の一実
施形態を示すブロック図で、（ａ）はスタッフ同期制御
ビット送信部を示し、（ｂ）はスタッフ同期制御ビット
受信部を示す。
施形態を示すブロック図で、（ａ）はスタッフ同期制御
ビット送信部を示し、（ｂ）はスタッフ同期制御ビット
受信部を示す。
【図２】図１におけるデータフレームの構成例を示す図
である。
である。
【図３】従来のスタッフ同期方式の一例を示すブロック
図である。
図である。
【図４】図３におけるデータフレームの一構成例を示す
図である。
図である。
１ スタッフ同期制御ビット送信部 ２ スタッフ同期制御ビット受信部 １１，１２ クロックカウンタ １３，２３，２４ 比較器 １４，１５ レジスタ １６ 多重器 ２１ 分離器 ２２ 受信データバッファ ２５ セレクタ ２６ アドレスカウンタ ２７ エラスティックストアメモリ ３１ ＢＣＨ符号化部 ３２ インタリーブメモリ ３３ スタッフ同期制御部 ３４ デインタリーブメモリ ３５ ＢＣＨ復号化部 ３６ フレーム制御部 １０１ 当該フレームのスタッフ同期制御ビット １０２ 直前フレームのスタッフ同期制御ビット ４０１ スタッフ同期ビット ４０２ スタッフ同期制御ビット
Claims (2)
- 【請求項１】 非同期で動作する網側および無線基地局
側とデータインタフェースを持つ移動体でのデータ通信
のスタッフ同期フレーム制御方式において、フレーム単
位で２重化したスタッフ同期制御ビットを送信するスタ
ッフ同期制御ビット送信部と、当該フレームのスタッフ
同期制御ビットの多数決処理の結果が不定となったとき
に次のフレームのスタッフ同期制御ビットにより受信デ
ータの有効ビット数を決定するスタッフ同期制御ビット
受信部とを備えることを特徴とするスタッフ同期フレー
ム制御方式。 - 【請求項２】 前記スタッフ同期制御ビット送信部は基
準クロックとなる無線側クロックをカウントする第１の
クロックカウンタと、この第１のクロックカウンタの一
定周期により網側クロックをカウントする第２のクロッ
クカウンタと、前記第１，第２のクロックカウンタの出
力クロックを比較する第１の比較器と、この第１の比較
器の比較結果を一時格納する第１のレジスタと、この第
１のレジスタに新たなスタッフ同期制御ビットが入った
ときそれまでに入っていた直前フレームのスタッフ同期
制御ビットをシフトして格納する第２のレジスタと、前
記第１，第２のレジスタからのスタッフ同期制御ビット
を送信データと共に多重化してＢＣＨ符号化部へ出力す
る多重器とを備え、前記スタッフ同期制御ビット受信部
はＢＣＨ復号化部からの受信データをデータとスタッフ
同期制御ビットとに分離する分離器と、分離した前記デ
ータを一時格納する受信データバッファと、前記分離器
で分離された前記当該フレームのスタッフ同期制御ビッ
トを多数決処理する第２の比較器と、前記次のフレーム
のスタッフ同期制御ビットが入った第３の比較器と、前
記第２の比較器による処理結果が不定となったときに前
記第３の比較器に切り替えるセレクタと、切り替えた前
記第３の比較器の出力により前記受信データの有効ビッ
ト数を決定するアドレスカウンタとを備えることを特徴
とする請求項１記載のスタッフ同期フレーム制御方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7247692A JP2766228B2 (ja) | 1995-09-26 | 1995-09-26 | スタッフ同期フレーム制御方式 |
| US08/716,732 US5809031A (en) | 1995-09-26 | 1996-09-23 | Apparatus of stuff synchronization frame control |
| SE9603504A SE516475C2 (sv) | 1995-09-26 | 1996-09-25 | Anordning för stoffsynkroniseringsfältstyrning |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7247692A JP2766228B2 (ja) | 1995-09-26 | 1995-09-26 | スタッフ同期フレーム制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0993215A true JPH0993215A (ja) | 1997-04-04 |
| JP2766228B2 JP2766228B2 (ja) | 1998-06-18 |
Family
ID=17167231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7247692A Expired - Fee Related JP2766228B2 (ja) | 1995-09-26 | 1995-09-26 | スタッフ同期フレーム制御方式 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5809031A (ja) |
| JP (1) | JP2766228B2 (ja) |
| SE (1) | SE516475C2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2763450A1 (fr) * | 1997-05-09 | 1998-11-20 | Nec Corp | Boucle a phase asservie numerique d'un systeme de commutation de signaux a basse vitesse et a hierarchie numerique plesiochrone |
| KR100389472B1 (ko) * | 2000-08-29 | 2003-06-27 | 주식회사 에스컴 | 타이밍 클럭 발생기 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19738362B4 (de) * | 1997-09-02 | 2006-11-02 | Siemens Ag | Schaltungsanordnung und Verfahren zur Minimierung von Bitfehlern |
| US8001409B2 (en) * | 2007-05-18 | 2011-08-16 | Globalfoundries Inc. | Synchronization device and methods thereof |
| US8897324B2 (en) * | 2012-02-01 | 2014-11-25 | Microchip Technology Incorporated | Timebase peripheral |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0626329B2 (ja) * | 1986-12-02 | 1994-04-06 | 日本電気株式会社 | スタツフ同期回路 |
| US5638411A (en) * | 1991-05-23 | 1997-06-10 | Mitsubishi Denki Kabushiki Kaisha | Stuff bit synchronization system |
| US5426643A (en) * | 1993-11-01 | 1995-06-20 | Motorola Inc. | Apparatus and method for transmitting bit synchronous data over an unreliable channel |
-
1995
- 1995-09-26 JP JP7247692A patent/JP2766228B2/ja not_active Expired - Fee Related
-
1996
- 1996-09-23 US US08/716,732 patent/US5809031A/en not_active Expired - Fee Related
- 1996-09-25 SE SE9603504A patent/SE516475C2/sv not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2763450A1 (fr) * | 1997-05-09 | 1998-11-20 | Nec Corp | Boucle a phase asservie numerique d'un systeme de commutation de signaux a basse vitesse et a hierarchie numerique plesiochrone |
| KR100389472B1 (ko) * | 2000-08-29 | 2003-06-27 | 주식회사 에스컴 | 타이밍 클럭 발생기 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5809031A (en) | 1998-09-15 |
| SE9603504D0 (sv) | 1996-09-25 |
| JP2766228B2 (ja) | 1998-06-18 |
| SE516475C2 (sv) | 2002-01-22 |
| SE9603504L (sv) | 1997-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100510679B1 (ko) | 디지털 ｖｓｂ 전송 시스템 및 부가 데이터 다중화 방법 | |
| US4667324A (en) | Network multiplex structure | |
| US4761778A (en) | Coder-packetizer for random accessing in digital communication with multiple accessing | |
| US5856988A (en) | Method and apparatus for data transmission | |
| JPH11508115A (ja) | Ｔｄｍ／ｔｄｍａシステムにおけるビット同期化とエラー検出を同時に実行する改良手法 | |
| US20040117715A1 (en) | Method and apparatus for controlling turbo decoder input | |
| US7370263B1 (en) | Hardware efficient CRC generator for high speed communication networks | |
| JPH0993215A (ja) | スタッフ同期フレーム制御方式 | |
| EP0196647B1 (en) | Digital communication system | |
| EP0818900A2 (en) | Digital signal multiplexing apparatus | |
| CA2152177C (en) | Method and system for synchronizing an encoder and a decoder when an error is detected upon transmission of encoded data on communication networks | |
| JPS63226139A (ja) | 時分割多重化信号システム | |
| JPS6359621B2 (ja) | ||
| US6798361B1 (en) | E-VSB main stream packet jitter remediation | |
| GB2409792A (en) | Hardened automatic synchronisation scheme for ATM cells | |
| JP3267581B2 (ja) | フレーム同期方法及び装置 | |
| KR100686013B1 (ko) | 이동통신 시스템에서의 전송 채널 다중화 방법 및 그 장치 | |
| JPH0483488A (ja) | 映像信号伝送システムと映像信号送信装置及び映像信号受信装置 | |
| JPH01289341A (ja) | パケット伝送方式 | |
| JPH05344089A (ja) | 無線伝送システム | |
| JP2705442B2 (ja) | 同期方式 | |
| JPH0530144A (ja) | 並列データ伝送方式 | |
| JPS63108829A (ja) | 並列接続型誤り訂正方式 | |
| KR100237456B1 (ko) | 다중화를 위한 프레임 구조 | |
| KR0142312B1 (ko) | 디지탈전송신호의 자동동기검출시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980303 |
|
| LAPS | Cancellation because of no payment of annual fees |