JPH0992952A - プリントパターン素子 - Google Patents
プリントパターン素子Info
- Publication number
- JPH0992952A JPH0992952A JP24616795A JP24616795A JPH0992952A JP H0992952 A JPH0992952 A JP H0992952A JP 24616795 A JP24616795 A JP 24616795A JP 24616795 A JP24616795 A JP 24616795A JP H0992952 A JPH0992952 A JP H0992952A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- pattern
- lands
- printed
- pattern element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 プリントされたパターンをコンデンサかイン
ダクタに容易に切り替えることができ、設計値とのずれ
を容易に補正でき、また繰り返し切り替えることや調整
ができるプリントパターン素子を提供する。 【解決手段】 プリント基板上に所定の間隔で2つの実
装用ランド2を配置すると共に、各実装用ランド2から
それぞれスパイラル状の導体膜パターン1を互いに平行
になるように形成し、さらに各実装ランド2を除くプリ
ント基板上全体に誘電性材料3を積層したプリントパタ
ーン素子である。
ダクタに容易に切り替えることができ、設計値とのずれ
を容易に補正でき、また繰り返し切り替えることや調整
ができるプリントパターン素子を提供する。 【解決手段】 プリント基板上に所定の間隔で2つの実
装用ランド2を配置すると共に、各実装用ランド2から
それぞれスパイラル状の導体膜パターン1を互いに平行
になるように形成し、さらに各実装ランド2を除くプリ
ント基板上全体に誘電性材料3を積層したプリントパタ
ーン素子である。
Description
【0001】
【産業上の利用分野】本発明は、プリント基板上に設け
たプリントパターン素子に関する。
たプリントパターン素子に関する。
【0002】
【従来の技術】図8及び図9は、従来のプリントパター
ン素子としてのプリントインダクタを示し、図8はつづ
ら折れ形のもの、図9はスパイラル形のものである。図
9中の符号11は交差する線間を絶縁するための絶縁膜
を指している。これらの図に示すように、従来のプリン
トインダクタは、プリント基板上に導体膜1をスパイラ
ル形やつづら折れ形にパターン配線したインダクタ部品
である。
ン素子としてのプリントインダクタを示し、図8はつづ
ら折れ形のもの、図9はスパイラル形のものである。図
9中の符号11は交差する線間を絶縁するための絶縁膜
を指している。これらの図に示すように、従来のプリン
トインダクタは、プリント基板上に導体膜1をスパイラ
ル形やつづら折れ形にパターン配線したインダクタ部品
である。
【0003】また図10は、従来のプリントパターン素
子としてのプリントコンデンサを示し、(A)はプリン
トコンデンサを有する多層基板の縦断面図、(B)は多
層板のうちプリントコンデンサを構成する基板の平面
図、(C)は(B)に示した基板の裏面図である。この
図に示すように、プリントコンデンサは、基板12の両
面に当該基板12を挟むようにして導体膜パターン1を
形成し、両面の導体膜パターン1をスルーホール12に
より電気的に接続したコンデンサ部品である。
子としてのプリントコンデンサを示し、(A)はプリン
トコンデンサを有する多層基板の縦断面図、(B)は多
層板のうちプリントコンデンサを構成する基板の平面
図、(C)は(B)に示した基板の裏面図である。この
図に示すように、プリントコンデンサは、基板12の両
面に当該基板12を挟むようにして導体膜パターン1を
形成し、両面の導体膜パターン1をスルーホール12に
より電気的に接続したコンデンサ部品である。
【0004】
【発明が解決しようとしている課題】しかしながら、従
来ではプリント基板上に形成された導体膜パターンはコ
ンデンサかインダクタに切り替える機能をもたないた
め、コンデンサの為に配置したパターンはコンデンサ部
品として、インダクタの為に配置したパターンはインダ
クタ部品として固定され、所望の部品毎に個別にパター
ンを設計する必要があるという問題点がある。
来ではプリント基板上に形成された導体膜パターンはコ
ンデンサかインダクタに切り替える機能をもたないた
め、コンデンサの為に配置したパターンはコンデンサ部
品として、インダクタの為に配置したパターンはインダ
クタ部品として固定され、所望の部品毎に個別にパター
ンを設計する必要があるという問題点がある。
【0005】また、キャパシタンスやインダクタンスも
固定され、所望の値毎に個別にパターンを設計する必要
があるという問題点がある。
固定され、所望の値毎に個別にパターンを設計する必要
があるという問題点がある。
【0006】そこで本発明は、上記従来の問題点に鑑
み、プリントされたパターンをコンデンサかインダクタ
に容易に切り替えることができ、設計値とのずれを容易
に補正でき、また繰り返し切り替えることや調整ができ
るプリントパターン素子を提供することを目的とする。
み、プリントされたパターンをコンデンサかインダクタ
に容易に切り替えることができ、設計値とのずれを容易
に補正でき、また繰り返し切り替えることや調整ができ
るプリントパターン素子を提供することを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するため
に第1発明は、プリント基板上に導電膜配線法により形
成されたパターンにより構成されるプリントパターン素
子において、相対するパターンからなり、前記パターン
間を部品の実装により接続可能とする実装用ランドの対
を備え、該各実装用ランドを除く前記プリント基板上全
体に誘電性材料が積層されており、前記実装用ランド間
に部品が実装されることでインダクタに、非実装により
コンデンサになることを特徴とする。
に第1発明は、プリント基板上に導電膜配線法により形
成されたパターンにより構成されるプリントパターン素
子において、相対するパターンからなり、前記パターン
間を部品の実装により接続可能とする実装用ランドの対
を備え、該各実装用ランドを除く前記プリント基板上全
体に誘電性材料が積層されており、前記実装用ランド間
に部品が実装されることでインダクタに、非実装により
コンデンサになることを特徴とする。
【0008】また、第2発明は、プリント基板上に導電
膜配線法により形成されたパターンにより構成されるプ
リントパターン素子において、相対するパターンからな
り、一方のパターンが実装用ランドの対により切り離さ
れ、他方のパターン上に前記一方のパターンの1つの実
装用ランドと対をなす実装用ランドが配置され、前記各
実装用ランドを除く前記プリント基板上全体に誘電性材
料が積層されており、前記実装用ランド間に選択して部
品が実装されることにより、インダクタまたはコンデン
サになることを特徴とする。
膜配線法により形成されたパターンにより構成されるプ
リントパターン素子において、相対するパターンからな
り、一方のパターンが実装用ランドの対により切り離さ
れ、他方のパターン上に前記一方のパターンの1つの実
装用ランドと対をなす実装用ランドが配置され、前記各
実装用ランドを除く前記プリント基板上全体に誘電性材
料が積層されており、前記実装用ランド間に選択して部
品が実装されることにより、インダクタまたはコンデン
サになることを特徴とする。
【0009】第3発明は、プリント基板上に、実装用ラ
ンドの対が配置されると共に、該各実装用ランドからそ
れぞれスパイラル状の導体膜パターンが互いに平行にな
るように形成され、さらに前記各実装用ランドを除く前
記プリント基板上全体に誘電性材料が積層されており、
前記実装用ランド間にチップ部品が実装されることでイ
ンダクタ、非実装によりコンデンサになることを特徴と
する。
ンドの対が配置されると共に、該各実装用ランドからそ
れぞれスパイラル状の導体膜パターンが互いに平行にな
るように形成され、さらに前記各実装用ランドを除く前
記プリント基板上全体に誘電性材料が積層されており、
前記実装用ランド間にチップ部品が実装されることでイ
ンダクタ、非実装によりコンデンサになることを特徴と
する。
【0010】第4発明は、プリント基板の表面にスパイ
ラル状の導体膜パターンが形成され、前記プリント基板
の裏面の、前記表面のスパイラル状の導体膜パターンと
対応する位置に同形のスパイラル状の導体膜パターンが
形成され、両面のスパイラル状の導体膜パターンの中央
端部同士がスルーホールにより接続され、該スルーホー
ル近傍の前記表面もしくは裏面のスパイラル状の導体膜
パターンが、実装用ランドの対により切り離され、さら
に両面のスパイラル状の導体膜パターンが、誘電性材料
をサンドイッチ状に挟むように配置されており、前記実
装用ランド間にチップ部品が実装されることでインダク
タ、非実装によりコンデンサになることを特徴とする。
ラル状の導体膜パターンが形成され、前記プリント基板
の裏面の、前記表面のスパイラル状の導体膜パターンと
対応する位置に同形のスパイラル状の導体膜パターンが
形成され、両面のスパイラル状の導体膜パターンの中央
端部同士がスルーホールにより接続され、該スルーホー
ル近傍の前記表面もしくは裏面のスパイラル状の導体膜
パターンが、実装用ランドの対により切り離され、さら
に両面のスパイラル状の導体膜パターンが、誘電性材料
をサンドイッチ状に挟むように配置されており、前記実
装用ランド間にチップ部品が実装されることでインダク
タ、非実装によりコンデンサになることを特徴とする。
【0011】第5発明は、プリント基板上に2つのつづ
ら折れ形の導体膜パターンが互いに平行になるように形
成され、一方の導体膜パターンが、実装用ランドの対に
より切り離され、他方の導体膜パターン上に、前記一方
の導体膜パターン上の1つの実装用ランドと対をなす実
装用ランドが配置され、前記各実装用ランドを除く前記
プリント基板上全体に誘電性材料が積層されており、前
記各実装用ランド間に選択して部品が実装されることに
より、インダクタまたはコンデンサになることを特徴と
する。
ら折れ形の導体膜パターンが互いに平行になるように形
成され、一方の導体膜パターンが、実装用ランドの対に
より切り離され、他方の導体膜パターン上に、前記一方
の導体膜パターン上の1つの実装用ランドと対をなす実
装用ランドが配置され、前記各実装用ランドを除く前記
プリント基板上全体に誘電性材料が積層されており、前
記各実装用ランド間に選択して部品が実装されることに
より、インダクタまたはコンデンサになることを特徴と
する。
【0012】(作用)上記のとおりに構成された本発明
では、導体膜パターンの実装用ランド間に部品を実装、
非実装することにより、基板上の導体膜パターンがイン
ダククタ又はコンデンサとなる。このような本発明のプ
リントパターン素子をプリント基板上に何段かに配置す
ることによりインダクタンス又はキャパシタンスが調整
でき、またLC回路も容易に構成可能である。そして、
プリント基板設計後でもインダクタかコンデンサの変更
ができるため設計時間の短縮につながり、誘電体のばら
つきや透磁率のばらつきによるキャパシタンスやインダ
クタンスのずれに対する補正のための周辺回路の回路定
数の調整も不用になる。また、繰り返し調整及び変更が
行える。
では、導体膜パターンの実装用ランド間に部品を実装、
非実装することにより、基板上の導体膜パターンがイン
ダククタ又はコンデンサとなる。このような本発明のプ
リントパターン素子をプリント基板上に何段かに配置す
ることによりインダクタンス又はキャパシタンスが調整
でき、またLC回路も容易に構成可能である。そして、
プリント基板設計後でもインダクタかコンデンサの変更
ができるため設計時間の短縮につながり、誘電体のばら
つきや透磁率のばらつきによるキャパシタンスやインダ
クタンスのずれに対する補正のための周辺回路の回路定
数の調整も不用になる。また、繰り返し調整及び変更が
行える。
【0013】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【0014】(第1の実施形態)図1は本発明のプリン
トパターン素子の第1の実施形態の特徴を最もよく表わ
す平面図である。
トパターン素子の第1の実施形態の特徴を最もよく表わ
す平面図である。
【0015】本形態としてのプリントパターン素子は、
図1に示すように、プリント基板上に所定の間隔で2つ
の実装用ランド2を配置すると共に、各実装用ランド2
からそれぞれスパイラル状の導体膜パターン1を互いに
平行になるように形成し、さらに各実装ランド2を除く
プリント基板上全体に誘電性材料3を積層したものであ
る。
図1に示すように、プリント基板上に所定の間隔で2つ
の実装用ランド2を配置すると共に、各実装用ランド2
からそれぞれスパイラル状の導体膜パターン1を互いに
平行になるように形成し、さらに各実装ランド2を除く
プリント基板上全体に誘電性材料3を積層したものであ
る。
【0016】この構成によれば、実装用ランド2間を接
続するようにチップジャンパ4を実装することによって
インダクタとなり、また、実装せず非接続にすることに
よりコンデンサとなる。すなわち、チップジャンパ4の
実装、非実装によりインダクタかコンデンサに選択する
ことができる。
続するようにチップジャンパ4を実装することによって
インダクタとなり、また、実装せず非接続にすることに
よりコンデンサとなる。すなわち、チップジャンパ4の
実装、非実装によりインダクタかコンデンサに選択する
ことができる。
【0017】図2は、図1に示したプリントパターン素
子を実際に2段に配置した場合の平面図である。
子を実際に2段に配置した場合の平面図である。
【0018】図2において、プリント基板上に上記のプ
リントパターン素子を2段に配置し、このうち図面視左
側のプリントパターン素子は、2つの導体膜パターンA
1のうち何れか一方の外側の端部に実装用ランド5bを
有する。他方、図面視右側のプリントパターン素子は、
2つの導体膜パターンB6の各々の外側の端部に実装用
ランド5d,7aを有する。図面視左側のプリントパタ
ーン素子の実装用ランド5bと図面視右側のプリントパ
ターン素子の実装用ランド5dは隣り合ってチップジャ
ンパを実装できるように所定の間隔に配置されている。
また、各プリントパターン素子の実装用ランド5b,7
bはそれぞれ、信号ライン8と接続された実装用ランド
5a,7aと、グランドライン9と接続された実装用ラ
ンド5c,7cの両方と所定の間隔を有する。
リントパターン素子を2段に配置し、このうち図面視左
側のプリントパターン素子は、2つの導体膜パターンA
1のうち何れか一方の外側の端部に実装用ランド5bを
有する。他方、図面視右側のプリントパターン素子は、
2つの導体膜パターンB6の各々の外側の端部に実装用
ランド5d,7aを有する。図面視左側のプリントパタ
ーン素子の実装用ランド5bと図面視右側のプリントパ
ターン素子の実装用ランド5dは隣り合ってチップジャ
ンパを実装できるように所定の間隔に配置されている。
また、各プリントパターン素子の実装用ランド5b,7
bはそれぞれ、信号ライン8と接続された実装用ランド
5a,7aと、グランドライン9と接続された実装用ラ
ンド5c,7cの両方と所定の間隔を有する。
【0019】このような実装用ランド5a〜5dおよび
7a〜7cにより、次のプリントパターン素子と接続す
るか、導体膜パターン1つで信号ラインに接続するか、
グランドラインに接続するのかの選択が行える。
7a〜7cにより、次のプリントパターン素子と接続す
るか、導体膜パターン1つで信号ラインに接続するか、
グランドラインに接続するのかの選択が行える。
【0020】例えば図2に示すように、図面視左側のプ
リントパターン素子については、実装用ランド2間をチ
ップジャンパ4で接続することでインダクタとし、実装
用ランド5bと、信号ライン8につながった実装用ラン
ド5a並びに図面視右側のプリントパターン素子の実装
用ランド5dとの間をチップジャンパ4で接続する。一
方、図面視右側のプリントパターン素子については、実
装用ランド2間を非接続とすることでコンデンサとし、
実装用ランド7bと、グランドライン9につながった実
装用ランド7cとの間をチップジャンパ4で接続する。
これによりLC回路を構成することができる。
リントパターン素子については、実装用ランド2間をチ
ップジャンパ4で接続することでインダクタとし、実装
用ランド5bと、信号ライン8につながった実装用ラン
ド5a並びに図面視右側のプリントパターン素子の実装
用ランド5dとの間をチップジャンパ4で接続する。一
方、図面視右側のプリントパターン素子については、実
装用ランド2間を非接続とすることでコンデンサとし、
実装用ランド7bと、グランドライン9につながった実
装用ランド7cとの間をチップジャンパ4で接続する。
これによりLC回路を構成することができる。
【0021】また、図面視左側のプリントパターン素子
と図面視右側のプリントパターン素子共にコンデンサと
することにより静電容量を調整することができ、何段か
作成することにより調整の幅が広がる。同様に、図面視
左側のプリントパターン素子と図面視右側のプリントパ
ターン素子共にインダクタとすることによりインダクタ
ンスを調整することができ、何段か作成することにより
調整の幅が広がる。
と図面視右側のプリントパターン素子共にコンデンサと
することにより静電容量を調整することができ、何段か
作成することにより調整の幅が広がる。同様に、図面視
左側のプリントパターン素子と図面視右側のプリントパ
ターン素子共にインダクタとすることによりインダクタ
ンスを調整することができ、何段か作成することにより
調整の幅が広がる。
【0022】なお、本実施形態では、インダクタかコン
デンサかの切替えにチップジャンパを用いているが、本
発明はこれに限られず、半田など導通がとれる物ならば
よい。また、インダクタとして用いる時に、チップジャ
ンパの替わりにチップインダクタを用いると印刷された
パターンよりもインダクタンスを大きくすることができ
る。
デンサかの切替えにチップジャンパを用いているが、本
発明はこれに限られず、半田など導通がとれる物ならば
よい。また、インダクタとして用いる時に、チップジャ
ンパの替わりにチップインダクタを用いると印刷された
パターンよりもインダクタンスを大きくすることができ
る。
【0023】(第2の実施形態)図3は、本発明のプリ
ントパターン素子の第2の実施形態として、平面に対し
て垂直方向に所定の間隔で2つの導体膜パターンを対向
させたものを示し、図4は、本発明の第2の実施形態の
構成の断面図を示している。これらの図において、第1
の実施形態と同一の構成要素には同一符号を付してあ
る。
ントパターン素子の第2の実施形態として、平面に対し
て垂直方向に所定の間隔で2つの導体膜パターンを対向
させたものを示し、図4は、本発明の第2の実施形態の
構成の断面図を示している。これらの図において、第1
の実施形態と同一の構成要素には同一符号を付してあ
る。
【0024】本形態としてのプリントパターン素子は、
図3に示すように、プリント基板の表面にスパイラル状
の導体膜パターン1(以下、「スパイラル状パターン」
と称す)を形成し、前記基板の裏面の、前記表面のスパ
イラル状パターン1と対応する位置に同形のスパイラル
状パターン1を形成し、両面のスパイラル状パターンの
中央端部同士をスルーホールにより接続し、該スルーホ
ール近傍の、表面のスパイラル状パターン1を実装用ラ
ンド2の対により切り離したものである。さらに、裏面
のスパイラル状パターンの外側端部と表面の別のパター
ンとはスルーホールにより接続されている。
図3に示すように、プリント基板の表面にスパイラル状
の導体膜パターン1(以下、「スパイラル状パターン」
と称す)を形成し、前記基板の裏面の、前記表面のスパ
イラル状パターン1と対応する位置に同形のスパイラル
状パターン1を形成し、両面のスパイラル状パターンの
中央端部同士をスルーホールにより接続し、該スルーホ
ール近傍の、表面のスパイラル状パターン1を実装用ラ
ンド2の対により切り離したものである。さらに、裏面
のスパイラル状パターンの外側端部と表面の別のパター
ンとはスルーホールにより接続されている。
【0025】また、図4に示すように、表面側のスパイ
ラル状パターンと裏面側のスパイラル状パターンは、誘
電性材料3をサンドイッチ状に挟むように配置されてい
る。
ラル状パターンと裏面側のスパイラル状パターンは、誘
電性材料3をサンドイッチ状に挟むように配置されてい
る。
【0026】このような構成によれば、実装用ランド2
間を接続するようにチップジャンパ4を実装することに
よってインダクタとなり、また、実装せず非接続にする
ことによりコンデンサとなる。すなわち、チップジャン
パ4の実装、非実装によりインダクタかコンデンサに選
択することができる。
間を接続するようにチップジャンパ4を実装することに
よってインダクタとなり、また、実装せず非接続にする
ことによりコンデンサとなる。すなわち、チップジャン
パ4の実装、非実装によりインダクタかコンデンサに選
択することができる。
【0027】図5は、図3に示したプリントパターン素
子を実際に2段に配置した場合の平面図である。
子を実際に2段に配置した場合の平面図である。
【0028】図5において、プリント基板上に上記のプ
リントパターン素子を2段に配置し、図面視左側および
図面視右側のプリントパターン素子はそれぞれ、表面
に、裏面側のスパイラル状パターン(導体膜パターン)
A1,B6の外側端部とスルーホール10を介して接続
された実装用ランド5b,7bを有する。また、図面視
右側のプリントパターン素子は、表面のスパイラル状パ
ターンB6の外側端部に実装用ランド5dを有する。図
面視左側のプリントパターン素子の実装用ランド5bと
図面視右側のプリントパターン素子の実装用ランド5d
は隣り合ってチップジャンパ4を実装できるように所定
の間隔に配置されている。各プリントパターン素子の実
装用ランド5b,7bはそれぞれ、信号ライン8と接続
された実装用ランド5a,7aと、グランドライン9と
接続された実装用ランド5c,7cの両方と所定の間隔
を有する。
リントパターン素子を2段に配置し、図面視左側および
図面視右側のプリントパターン素子はそれぞれ、表面
に、裏面側のスパイラル状パターン(導体膜パターン)
A1,B6の外側端部とスルーホール10を介して接続
された実装用ランド5b,7bを有する。また、図面視
右側のプリントパターン素子は、表面のスパイラル状パ
ターンB6の外側端部に実装用ランド5dを有する。図
面視左側のプリントパターン素子の実装用ランド5bと
図面視右側のプリントパターン素子の実装用ランド5d
は隣り合ってチップジャンパ4を実装できるように所定
の間隔に配置されている。各プリントパターン素子の実
装用ランド5b,7bはそれぞれ、信号ライン8と接続
された実装用ランド5a,7aと、グランドライン9と
接続された実装用ランド5c,7cの両方と所定の間隔
を有する。
【0029】このような実装用ランド5a〜5dおよび
7a〜7cにより、次のプリントパターン素子と接続す
るか、導体膜パターン1つで信号ラインに接続するか、
グランドラインに接続するのかの選択が行える。
7a〜7cにより、次のプリントパターン素子と接続す
るか、導体膜パターン1つで信号ラインに接続するか、
グランドラインに接続するのかの選択が行える。
【0030】例えば図5に示すように、図面視左側のプ
リントパターン素子については、実装用ランド2間をチ
ップジャンパ4で接続することでインダクタとし、実装
用ランド5bと、信号ライン8につながった実装用ラン
ド5a並びに図面視右側のプリントパターン素子表面の
スパイラル状パターンB6の外側端部の実装用ランド5
dとの間をチップジャンパ4で接続する。一方、図面視
右側のプリントパターン素子については、実装用ランド
2間を非接続とすることでコンデンサとし、実装用ラン
ド7bと、グランドライン9につながった実装用ランド
7cとの間をチップジャンパ4で接続する。これにより
LC回路を構成することができる。
リントパターン素子については、実装用ランド2間をチ
ップジャンパ4で接続することでインダクタとし、実装
用ランド5bと、信号ライン8につながった実装用ラン
ド5a並びに図面視右側のプリントパターン素子表面の
スパイラル状パターンB6の外側端部の実装用ランド5
dとの間をチップジャンパ4で接続する。一方、図面視
右側のプリントパターン素子については、実装用ランド
2間を非接続とすることでコンデンサとし、実装用ラン
ド7bと、グランドライン9につながった実装用ランド
7cとの間をチップジャンパ4で接続する。これにより
LC回路を構成することができる。
【0031】また、図面視左側のプリントパターン素子
と図面視右側のプリントパターン素子共にコンデンサと
することにより静電容量を調整することができ、何段か
作成することにより調整の幅が広がる。同様に、図面視
左側のプリントパターン素子と図面視右側のプリントパ
ターン素子共にインダクタとすることによりインダクタ
ンスを調整することができ、何段か作成することにより
調整の幅が広がる。
と図面視右側のプリントパターン素子共にコンデンサと
することにより静電容量を調整することができ、何段か
作成することにより調整の幅が広がる。同様に、図面視
左側のプリントパターン素子と図面視右側のプリントパ
ターン素子共にインダクタとすることによりインダクタ
ンスを調整することができ、何段か作成することにより
調整の幅が広がる。
【0032】なお、本実施形態では、インダクタかコン
デンサかの切替えにチップジャンパを用いているが、本
発明はこれに限られず、半田など導通をとれる物ならば
よい。また、インダクタとして用いる時に、チップジャ
ンパの替わりにチップインダクタを用いると印刷された
パターンよりもインダクタンスを大きくすることができ
る。
デンサかの切替えにチップジャンパを用いているが、本
発明はこれに限られず、半田など導通をとれる物ならば
よい。また、インダクタとして用いる時に、チップジャ
ンパの替わりにチップインダクタを用いると印刷された
パターンよりもインダクタンスを大きくすることができ
る。
【0033】(第3の実施形態)図6は本発明のプリン
トパターン素子の第3の実施形態の特徴を最もよく表わ
す図であり、(A)はチップジャンパ実装前、(B)は
チップジャンパを実装してインダクタとした場合、
(C)はチップジャンパを実装してコンデンサとした場
合を示している。
トパターン素子の第3の実施形態の特徴を最もよく表わ
す図であり、(A)はチップジャンパ実装前、(B)は
チップジャンパを実装してインダクタとした場合、
(C)はチップジャンパを実装してコンデンサとした場
合を示している。
【0034】本形態としてのプリントパターン素子は、
図6に示すように、プリント基板上に所定の間隔で2つ
の実装用ランド2a,2bを配置すると共に、各実装用
ランド2a,2bからそれぞれつづら折れ形の導体膜パ
ターン1を互いに平行になるように形成し、さらに各実
装ランド2a,2bを除くプリント基板上全体に誘電性
材料3を積層したものである。そして、一方の導体膜パ
ターン1の一端の実装用ランド2aと他端部はそれぞれ
別のパターンに接続されており、この一方の導体膜パタ
ーン1上には実装用ランド2cが設けられ、実装用ラン
ド2aと2cの間にはパターンが形成されておらず、実
装用ランド2aと2cの間にチップジャンパ4が実装さ
れた時のみ導電性パターン1は別のパターンと接続され
るようになっている。また、他方の導体膜パターン1は
別のパターンとは接続されないで一定の長さを持つ。
図6に示すように、プリント基板上に所定の間隔で2つ
の実装用ランド2a,2bを配置すると共に、各実装用
ランド2a,2bからそれぞれつづら折れ形の導体膜パ
ターン1を互いに平行になるように形成し、さらに各実
装ランド2a,2bを除くプリント基板上全体に誘電性
材料3を積層したものである。そして、一方の導体膜パ
ターン1の一端の実装用ランド2aと他端部はそれぞれ
別のパターンに接続されており、この一方の導体膜パタ
ーン1上には実装用ランド2cが設けられ、実装用ラン
ド2aと2cの間にはパターンが形成されておらず、実
装用ランド2aと2cの間にチップジャンパ4が実装さ
れた時のみ導電性パターン1は別のパターンと接続され
るようになっている。また、他方の導体膜パターン1は
別のパターンとは接続されないで一定の長さを持つ。
【0035】この構成によれば、図6(B)に示すよう
に実装用ランド2aと2cの間を接続するようにチップ
ジャンパ4を実装することによってインダクタとなり、
また、図6(C)に示すように実装用ランド2aと2b
の間を接続するようにチップジャンパ4を実装すること
によりコンデンサとなる。すなわち、チップジャンパ4
の実装箇所によりインダクタかコンデンサに選択するこ
とができる。
に実装用ランド2aと2cの間を接続するようにチップ
ジャンパ4を実装することによってインダクタとなり、
また、図6(C)に示すように実装用ランド2aと2b
の間を接続するようにチップジャンパ4を実装すること
によりコンデンサとなる。すなわち、チップジャンパ4
の実装箇所によりインダクタかコンデンサに選択するこ
とができる。
【0036】図7は、図6に示したプリントパターン素
子を実際に2段に配置した場合の平面図である。
子を実際に2段に配置した場合の平面図である。
【0037】図7において、プリント基板上に上記のプ
リントパターン素子を2段に配置し、図面視左側および
図面視右側のプリントパターン素子はそれぞれ、一方の
導体膜パターンA1,B6の、実装用ランド2cとは反
対側の端部に実装用ランド5b,7bを有する。図面視
左側のプリントパターン素子の実装用ランド5bと図面
視右側のプリントパターン素子の実装用ランド2aは隣
り合ってチップジャンパ4を実装できるように所定の間
隔に配置されている。各プリントパターン素子の実装用
ランド5b,7bはそれぞれ、信号ライン8と接続され
た実装用ランド5a,7aと、グランドライン9と接続
された実装用ランド5c,7cの両方と所定の間隔を有
する。
リントパターン素子を2段に配置し、図面視左側および
図面視右側のプリントパターン素子はそれぞれ、一方の
導体膜パターンA1,B6の、実装用ランド2cとは反
対側の端部に実装用ランド5b,7bを有する。図面視
左側のプリントパターン素子の実装用ランド5bと図面
視右側のプリントパターン素子の実装用ランド2aは隣
り合ってチップジャンパ4を実装できるように所定の間
隔に配置されている。各プリントパターン素子の実装用
ランド5b,7bはそれぞれ、信号ライン8と接続され
た実装用ランド5a,7aと、グランドライン9と接続
された実装用ランド5c,7cの両方と所定の間隔を有
する。
【0038】このような実装用ランド5a〜5cおよび
7a〜7cにより、次のプリントパターン素子と接続す
るか、導体膜パターン1つで信号ラインに接続するか、
グランドラインに接続するのかの選択が行える。
7a〜7cにより、次のプリントパターン素子と接続す
るか、導体膜パターン1つで信号ラインに接続するか、
グランドラインに接続するのかの選択が行える。
【0039】例えば図7に示すように、図面視左側のプ
リントパターン素子については、実装用ランド2bと2
cの間をチップジャンパ4で接続することでインダクタ
とし、実装用ランド5bと、信号ライン8につながった
実装用ランド5a並びに図面視右側のプリントパターン
素子の実装用ランド2aとの間をチップジャンパ4で接
続する。一方、図面視右側のプリントパターン素子につ
いては、実装用ランド2aと2cの間を非接続とするこ
とでコンデンサとし、実装用ランド7bと、グランドラ
イン9につながった実装用ランド7cとの間をチップジ
ャンパ4で接続する。これによりLC回路を構成するこ
とができる。
リントパターン素子については、実装用ランド2bと2
cの間をチップジャンパ4で接続することでインダクタ
とし、実装用ランド5bと、信号ライン8につながった
実装用ランド5a並びに図面視右側のプリントパターン
素子の実装用ランド2aとの間をチップジャンパ4で接
続する。一方、図面視右側のプリントパターン素子につ
いては、実装用ランド2aと2cの間を非接続とするこ
とでコンデンサとし、実装用ランド7bと、グランドラ
イン9につながった実装用ランド7cとの間をチップジ
ャンパ4で接続する。これによりLC回路を構成するこ
とができる。
【0040】また、図面視左側のプリントパターン素子
と図面視右側のプリントパターン素子共にコンデンサと
することにより静電容量を調整することができ、何段か
作成することにより調整の幅が広がる。同様に、図面視
左側のプリントパターン素子と図面視右側のプリントパ
ターン素子共にインダクタとすることによりインダクタ
ンスを調整することができ、何段か作成することにより
調整の幅が広がる。
と図面視右側のプリントパターン素子共にコンデンサと
することにより静電容量を調整することができ、何段か
作成することにより調整の幅が広がる。同様に、図面視
左側のプリントパターン素子と図面視右側のプリントパ
ターン素子共にインダクタとすることによりインダクタ
ンスを調整することができ、何段か作成することにより
調整の幅が広がる。
【0041】なお、本実施形態では、インダクタかコン
デンサかの切替えにチップジャンパを用いているが、本
発明はこれに限られず、半田など導通がとれる物ならば
よい。また、インダクタとして用いる時にチップジャン
パの替わりにチップインダクタを用いると、印刷された
パターンよりもインダクタンスを大きくすることができ
る。
デンサかの切替えにチップジャンパを用いているが、本
発明はこれに限られず、半田など導通がとれる物ならば
よい。また、インダクタとして用いる時にチップジャン
パの替わりにチップインダクタを用いると、印刷された
パターンよりもインダクタンスを大きくすることができ
る。
【0042】以上、本発明の実施の形態を説明したが、
本発明はこれらに限られることなく、種々の変形が可能
である。
本発明はこれらに限られることなく、種々の変形が可能
である。
【0043】
【発明の効果】以上説明したように本発明は、導体膜配
線法により形成されたパターンにより構成されるプリン
トパターン素子において、相対するパターンの実装用ラ
ンド間に部品が実装、非実装されることで、インダクタ
又はコンデンサとなるようにした事により、インダクタ
かコンデンサの変更及びインダクタンスやキャパシタン
スの調整を容易に行なうことができるので、所望の部品
に変更でき繰り返し変更及び調整できるという効果があ
る。
線法により形成されたパターンにより構成されるプリン
トパターン素子において、相対するパターンの実装用ラ
ンド間に部品が実装、非実装されることで、インダクタ
又はコンデンサとなるようにした事により、インダクタ
かコンデンサの変更及びインダクタンスやキャパシタン
スの調整を容易に行なうことができるので、所望の部品
に変更でき繰り返し変更及び調整できるという効果があ
る。
【0044】また、基板や導体パターンの厚みや、誘電
体のばらつき、透磁率のばらつきによるキャパシタンス
やインダクタンスのずれに対する補正のための周辺回路
の回路定数の調整も不用になる。また、繰り返し調整及
び変更が行えるため、設計時間の短縮という効果があ
る。
体のばらつき、透磁率のばらつきによるキャパシタンス
やインダクタンスのずれに対する補正のための周辺回路
の回路定数の調整も不用になる。また、繰り返し調整及
び変更が行えるため、設計時間の短縮という効果があ
る。
【図1】本発明のプリントパターン素子の第1の実施形
態の特徴を最もよく表わす平面図である。
態の特徴を最もよく表わす平面図である。
【図2】図1に示したプリントパターン素子を実際に2
段に配置した場合の平面図である。
段に配置した場合の平面図である。
【図3】本発明のプリントパターン素子の第2の実施形
態として、平面に対して垂直方向に所定の間隔で2つの
導体膜パターンを対向させたものを示す図である。
態として、平面に対して垂直方向に所定の間隔で2つの
導体膜パターンを対向させたものを示す図である。
【図4】本発明の第2の実施形態の構成の断面図を示す
図である。
図である。
【図5】図3に示したプリントパターン素子を実際に2
段に配置した場合の平面図である。
段に配置した場合の平面図である。
【図6】本発明のプリントパターン素子の第3の実施形
態の特徴を最もよく表わす図であり、(A)はチップジ
ャンパ実装前、(B)はチップジャンパを実装してイン
ダクタとした場合、(C)はチップジャンパを実装して
コンデンサとした場合を示している。
態の特徴を最もよく表わす図であり、(A)はチップジ
ャンパ実装前、(B)はチップジャンパを実装してイン
ダクタとした場合、(C)はチップジャンパを実装して
コンデンサとした場合を示している。
【図7】図6に示したプリントパターン素子を実際に2
段に配置した場合の平面図である。
段に配置した場合の平面図である。
【図8】従来のプリントパターン素子としてのプリント
インダクタを示し、つづら折れ形のものである。
インダクタを示し、つづら折れ形のものである。
【図9】従来のプリントパターン素子としてのプリント
インダクタを示し、スパイラル形のものである。
インダクタを示し、スパイラル形のものである。
【図10】従来のプリントパターン素子としてのプリン
トコンデンサを示し、(A)はプリントコンデンサを有
する多層基板の縦断面図、(B)は多層板のうちプリン
トコンデンサを構成する基板の平面図、(C)は(B)
に示した基板の裏面図である。
トコンデンサを示し、(A)はプリントコンデンサを有
する多層基板の縦断面図、(B)は多層板のうちプリン
トコンデンサを構成する基板の平面図、(C)は(B)
に示した基板の裏面図である。
1、6 導体膜パターン 2、5、7 実装用ランド 3 誘電性材料 4 チップジャンパ 8 信号ライン 9 グランドライン 10 スルーホール
Claims (5)
- 【請求項1】 プリント基板上に導電膜配線法により形
成されたパターンにより構成されるプリントパターン素
子において、 相対するパターンからなり、前記パターン間を部品の実
装により接続可能とする実装用ランドの対を備え、該各
実装用ランドを除く前記プリント基板上全体に誘電性材
料が積層されており、前記実装用ランド間に部品が実装
されることでインダクタに、非実装によりコンデンサに
なることを特徴とするプリントパターン素子。 - 【請求項2】 プリント基板上に導電膜配線法により形
成されたパターンにより構成されるプリントパターン素
子において、 相対するパターンからなり、一方のパターンが実装用ラ
ンドの対により切り離され、他方のパターン上に前記一
方のパターンの1つの実装用ランドと対をなす実装用ラ
ンドが配置され、前記各実装用ランドを除く前記プリン
ト基板上全体に誘電性材料が積層されており、前記実装
用ランド間に選択して部品が実装されることにより、イ
ンダクタまたはコンデンサになることを特徴とするプリ
ントパターン素子。 - 【請求項3】 プリント基板上に、実装用ランドの対が
配置されると共に、該各実装用ランドからそれぞれスパ
イラル状の導体膜パターンが互いに平行になるように形
成され、さらに前記各実装用ランドを除く前記プリント
基板上全体に誘電性材料が積層されており、前記実装用
ランド間にチップ部品が実装されることでインダクタ、
非実装によりコンデンサになることを特徴とするプリン
トパターン素子。 - 【請求項4】 プリント基板の表面にスパイラル状の導
体膜パターンが形成され、前記プリント基板の裏面の、
前記表面のスパイラル状の導体膜パターンと対応する位
置に同形のスパイラル状の導体膜パターンが形成され、
両面のスパイラル状の導体膜パターンの中央端部同士が
スルーホールにより接続され、該スルーホール近傍の前
記表面もしくは裏面のスパイラル状の導体膜パターン
が、実装用ランドの対により切り離され、さらに両面の
スパイラル状の導体膜パターンが、誘電性材料をサンド
イッチ状に挟むように配置されており、前記実装用ラン
ド間にチップ部品が実装されることでインダクタ、非実
装によりコンデンサになることを特徴とするプリントパ
ターン素子。 - 【請求項5】 プリント基板上に2つのつづら折れ形の
導体膜パターンが互いに平行になるように形成され、一
方の導体膜パターンが、実装用ランドの対により切り離
され、他方の導体膜パターン上に、前記一方の導体膜パ
ターン上の1つの実装用ランドと対をなす実装用ランド
が配置され、前記各実装用ランドを除く前記プリント基
板上全体に誘電性材料が積層されており、前記各実装用
ランド間に選択して部品が実装されることにより、イン
ダクタまたはコンデンサになることを特徴とするプリン
トパターン素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24616795A JPH0992952A (ja) | 1995-09-25 | 1995-09-25 | プリントパターン素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24616795A JPH0992952A (ja) | 1995-09-25 | 1995-09-25 | プリントパターン素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0992952A true JPH0992952A (ja) | 1997-04-04 |
Family
ID=17144512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24616795A Pending JPH0992952A (ja) | 1995-09-25 | 1995-09-25 | プリントパターン素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0992952A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7609526B2 (en) | 2004-09-24 | 2009-10-27 | Meiko Electronics Co., Ltd. | Circuit board |
CN112729084A (zh) * | 2020-12-28 | 2021-04-30 | 广州广合科技股份有限公司 | 一种通过电容测量与控制层偏的方法、系统、终端及介质 |
-
1995
- 1995-09-25 JP JP24616795A patent/JPH0992952A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7609526B2 (en) | 2004-09-24 | 2009-10-27 | Meiko Electronics Co., Ltd. | Circuit board |
CN112729084A (zh) * | 2020-12-28 | 2021-04-30 | 广州广合科技股份有限公司 | 一种通过电容测量与控制层偏的方法、系统、终端及介质 |
CN112729084B (zh) * | 2020-12-28 | 2022-07-19 | 广州广合科技股份有限公司 | 一种通过电容测量与控制层偏的方法、系统、终端及介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4904967A (en) | LC composite component | |
US5590016A (en) | Multilayer through type capacitor array | |
US6094112A (en) | Surface mount filter device | |
JP3740240B2 (ja) | プリント基板 | |
US7411474B2 (en) | Printed wiring board assembly with self-compensating ground via and current diverting cutout | |
KR20010012341A (ko) | 일체화된 2중 주파수 잡음 감쇠기 | |
US6476695B1 (en) | High frequency module | |
US5237296A (en) | Composite electronic parts having open-circuits stub and short-circuited stub | |
JPH0992952A (ja) | プリントパターン素子 | |
JPH07106759A (ja) | 薄膜多層基板 | |
JPH0992537A (ja) | プリントインダクタ | |
JP3694040B2 (ja) | 高周波モジュール | |
US6700177B2 (en) | Compact, surface-mounting-type, electronic-circuit unit | |
JP2000165170A (ja) | 高周波面実装部品 | |
JP4981637B2 (ja) | プリント基板およびその導体パターン構造 | |
JPH03234101A (ja) | 高周波フィルタ | |
JPH07131159A (ja) | 多層配線基板 | |
JPH0458601A (ja) | ストリップラインを有する回路装置 | |
JP3141350B2 (ja) | 発振回路の発振周波数の調整方法 | |
JPH0338813A (ja) | Lc複合部品 | |
JP3322665B2 (ja) | 高周波モジュール | |
JP4398201B2 (ja) | 複合高周波部品 | |
JPS6297416A (ja) | チツプ形遅延素子の構成方法 | |
JPH05152768A (ja) | 多層構造基板 | |
JPH077270A (ja) | セラミック多層回路基板 |