JPH0992808A

JPH0992808A - 半導体装置

Info

Publication number: JPH0992808A
Application number: JP26611095A
Authority: JP
Inventors: Shinichi Takeda; 慎市竹田; Tadao Endo; 忠夫遠藤; Isao Kobayashi; 功小林; Noriyuki Umibe; 紀之海部; Kazuaki Tashiro; 和昭田代; Toshio Kameshima; 登志男亀島
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-09-21
Filing date: 1995-09-21
Publication date: 1997-04-04

Abstract

(57)【要約】【課題】開口率の低下や表示品位の悪化を招くことな
く、各画素を簡単かつ速やかに認識できるようにし、も
って半導体装置の製造工程の作業効率および歩留まりの
向上を図るとともに、高品位かつ低コストの半導体装置
を提供する。【解決手段】光電変換素子またはスイッチ素子の少な
くとも一方を備える画素を複数個配置してなる半導体装
置において、前記画素に対応した位置の前記光電変換素
子またはスイッチ素子の配線上または配線下に、前記画
素の位置を規定するための記号５３を有する。

Description

【発明の詳細な説明】

【０００１】

【産業状の利用分野】本発明は、大面積プロセスを用い
て形成する半導体装置に関し、例えば、液晶テレビ、液
晶プロジェクタ等の薄膜トランジスタを用いた表示装置
やファクシミリ、デジタルコピーあるいはＸ線撮像装置
等の光電変換素子に薄膜半導体を用いた等倍読取系の光
電変換装置等の半導体装置に関する。

【０００２】

【従来の技術】近年、薄膜トランジスタ（以下、ＴＦＴ
という）を用いたテレビジョン等の液晶ディスプレイパ
ネルや薄膜半導体の光電変換素子を用いたＸ線撮像装置
等の二次元画像読み取り装置が開発されている。

【０００３】図１３は、従来の半導体装置における一画
素の構成を示す平面図であり図１４は、図１３のＡＡ′
線断面図である。また、図１５は、ディスプレイパネル
内における画素の配列状態を示す模式的平面図である。

【０００４】図１３および図１４において、１は共通制
御配線、２は共通信号配線であり、それぞれアルミニウ
ム等の金属により形成されている。３はＴＦＴ部、４は
表示部である。ＴＦＴ部３は、ガラス等の透光性絶縁基
板１００上に形成されるアルミニウム等の金属からなる
ゲート電極３０、アモルファスシリコン窒化膜等からな
るゲート絶縁膜３４、アモルファスシリコン等からなる
真性半導体３３、オーミックコンタクト用ｎ⁺ アモルフ
ァスシリコンからなるｎ⁺ 型半導体３５、アルミニウム
等の金属からなるドレイン電極３１およびソース電極３
２、アモルファスシリコン窒化膜等からなる保護膜３６
により構成される。また、表示部４は、透光性絶縁基板
１００上に形成されたＳｎＯ₂ 等の透光性導電膜からな
る表示電極４０、ガラス等からなる透光性絶縁基板１１
０上に形成されたＳｎＯ₂ 等の透光性導電膜からなる共
通表示電極４１および表示電極４０と共通表示電極４１
との間に注入された液晶４２によって構成され、ＴＦＴ
部３のゲート電極３０と共通制御配線１、ＴＦＴ部３の
ドレイン電極３１と共通信号配線２およびＴＦＴ部３の
ソース電極３２と表示部４の表示電極４０は、それぞれ
接続されている。

【０００５】以上説明したように、共通制御配線１、共
通信号配線２、ＴＦＴ部３、表示部４により一画素２０
０が構成され、図１５に示すように、液晶ディスプレイ
パネル３００内に同一構成、かつ同一パターンで画素２
００がマトリクス状に規則正しく配置されている。

【０００６】ところで、このような液晶ディスプレイの
製造工程においては、透光性絶縁基板１００上にＴＦＴ
３を形成する際のゲート絶縁膜３４のピンホール等によ
って形成されるＴＦＴが動作しなかったり、表示電極に
送った表示情報を維持できなくなるというように、画素
２００内のＴＦＴに欠陥が生じることがある。また、前
述のＴＦＴを形成した後、透光性絶縁基板１００と共通
表示電極４１が形成された透光性絶縁基板１１０をスペ
ーサを挟んで貼り合わせる際や、さらに、その後の液晶
４２を注入する際に、導電性の異物が共通表示電極４１
と表示電極４０との間に混入した場合、正常にＴＦＴが
動作しても液晶４２にかかる電位を制御できなかった
り、維持できないという表示画素の欠陥を生じることが
ある。

【０００７】このような、一画素２００内のＴＦＴ部３
または表示部４の欠陥は、その場所や状態によっては、
欠陥画素内にとどまらず欠陥画素に接続された共通制御
配線１または共通信号配線２を共有する他の画素にも影
響をおよぼし、ライン状の欠陥となる。さらには、パネ
ル内の全画素の制御が不可能となる場合もある。

【０００８】このような、欠陥が生じた液晶ディスプレ
イパネル３００は、不良品として除外されるものであ
り、このような不良品を除外するために電気的または光
学的検査が行われる。また、不良品の発生が数％にもお
よぶため、前述の検査により欠陥原因画素を判定すると
ともに欠陥原因画素の位置を検出し、レーザー光等によ
って欠陥原因画素を電気的に切断する等の救済措置を施
すことにより、良品または軽微な欠陥に留めることが行
われている。

【０００９】この救済措置を施す際には、前述の検査し
た情報、すなわち欠陥原因画素の位置情報から、パネル
内の欠陥原因画素とレーザ光等の救済切断手段との位置
合わせをし、欠陥原因画素内の所定の位置のパターンを
切断、すなわち欠陥原因画素または欠陥画素内の一部を
電気的に分離する必要がある。

【００１０】しかしながら、図１３に示す従来の半導体
装置では、図１５に示すように、パネル内に図１３に示
される画素パターンが規則的に配列されている。すなわ
ち、配置された各画素のパターンは同一であり、パネル
内の一画素を光学的なパターン認識手段を用いて認識し
ても、認識した画素がパネル内においてどの画素である
か画素の位置を検出できない。すなわち、欠陥原因画素
としての認識ができない。

【００１１】このため、救済切断手段または、パネルを
移動するためのＸ−Ｙステージ等の移動手段には、移動
時の累積誤差が小さく高精度のものを用いて、基準位置
から移動させて位置合わせを行なったり、基準位置の画
素から移動した画素をパターン認識手段で数えながら行
または列移動させる必要がある。

【００１２】このような方法では、基準位置の合わせ込
み作業が必要であり、かつ、移動速度が遅くなる等の問
題が生じ、救済工程が複雑、かつ、作業時間が長くなる
等の効率の悪化を招いている。さらに、パネル内の画素
パターンが同一なため、欠陥原因画素とは誤った画素を
認識し救済手段が行われ、かえって欠陥個所を増加させ
てしまうという問題が生じる。

【００１３】そこで、このような問題点を回避するため
に、画素内にパネル内の位置を示す記号を形成するよう
にしたものがあり、その例を図１６に示す。

【００１４】図１６は、図１３と同様に液晶ディスプレ
イパネルの一画素の構成を示す平面図である。図１６お
よび図１３において同一の符号は、同一の構成要素を示
す。図１７は、図１６のＡＡ′線断面図である。

【００１５】図１６および図１７において、画素２００
のパネル内における位置を規定する記号５１が共通信号
配線２または共通制御配線１と同一の金属により形成さ
れており、他のＴＦＴ部３、表示部４等の構成・材料は
図１３と同様である。

【００１６】このように位置パターン部５を画素２００
内に設け、各画素２００内に金属による位置を規定する
記号５１を形成し、各画素２００ごとに異なった記号５
１、例えば行アドレス番号と列アドレス番号の数字を形
成することにより、図１５のように、パネル内に画素２
００を配列しても、各画素２００の位置パターン部５は
異なったパターンを有するため、各画素２００の位置パ
ターン部５を光学的認識手段を用いて認識させることに
より、現在認識している画素２００の位置がパネル内の
どこの画素２００であるのかを明らかに判るようにする
ことが可能である。

【００１７】

【発明が解決しようとしている課題】しかしながら、新
たな問題として、画素２００内に位置パターンを形成す
る面積が必要となることから、一画素２００を同一面積
で形成しようとする場合は、画素２００内の表示部４や
ＴＦＴ部３の機能素子を形成する面積が低下してしまう
という問題が生じるため、従来の液晶ディスプレイパネ
ル３００においては、一画素２００に占める表示部の面
積、すなわち、開口率の低下を招き、表示品位が悪化し
てしまう。

【００１８】本発明の目的は、上記の問題点に鑑み、開
口率の低下や表示品位の悪化を招くことなく、各画素を
簡単かつ速やかに認識できるようにし、もって半導体装
置の製造工程の作業効率および歩留まりの向上を図ると
ともに、高品位かつ低コストの半導体装置を提供するこ
とにある。

【００１９】

【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、光電変換素子またはスイッ
チ素子の少なくとも一方を備える画素を複数個配置して
なる半導体装置において、画素に対応した位置の光電変
換素子またはスイッチ素子の配線上または配線下に、画
素の位置を規定するための記号を有することを特徴とし
ている。

【００２０】また、画素の位置を規定する記号は、配線
上または配線下の半導体層によって形成されるものであ
ることを特徴としている。

【００２１】また、画素の位置を規定する記号は、配線
上に形成された半導体層の上に導体で形成されるもので
あることを特徴としている。

【００２２】さらに、画素の位置を規定する記号は、配
線下に形成された半導体層の下に導体で形成されるもの
であることを特徴としている。

【００２３】

【作用】本発明によれば、各画素の位置を規定するため
の記号が、画素に対応した位置の配線上または配線下に
配置されるため、一画素内に形成されるＴＦＴ等の機能
素子を形成する面積を低下させることなく、各画素の半
導体装置内における位置を示すパターンが画素内に形成
され、かつ半導体装置内に異なった画素パターンを配列
することが可能となることから、半導体装置内の画素パ
ターンを光学的に認識することにより、認識した画素の
半導体装置内の位置の容易かつ正確な認識が行なわれ
る。

【００２４】よって、液晶ディスプレイパネル等の半導
体装置の救済工程における、欠陥原因画素等の特定画素
または画素内に位置合せを要する作業が、容易かつ確実
に短時間で行なわれ、工程の作業効率および歩留まりの
向上が図られ、高品位で低コストの半導体装置が提供さ
れる。

【００２５】

【実施例】

［実施例１］以下、本発明の実施例を図面に基づいて詳
細に説明する。図１は、本発明の第１の実施例に係る半
導体装置における一画素の構成を示す平面図であり、図
２は、図１のＡＡ′線断面図である。また、図３は、図
１のＢＢ′線断面図である。図１および図２は、それぞ
れ従来の技術を示す図１３および図１４、ならびに図１
６および図１７と対応しており、これらの図において同
一の符号は、同一の構成要素を示す。また、図１３およ
び図１４と同一の部分については、説明を簡略化もしく
は省略する。

【００２６】図１のものにおいて、図１３のものと異な
る点は、共通制御配線１上において半導体層によってパ
ネル内の画素の位置を規定する記号５３を形成し、パタ
ーン部５を構成していることにある。また、この記号５
３を形成する半導体層はＴＦＴ部３の真性半導体層３３
と同一層の半導体層で形成されており、ＴＦＴ部３の真
性半導体層３３を形成する工程で同時に形成される。

【００２７】図１および図３に示されるように、位置パ
ターン部５は、アルミニウム等の金属からなる共通制御
配線１が露出している光反射部、すなわち明部と共通制
御配線１上を半導体層による位置を規定する記号５３で
覆われた光吸収部、すなわち暗部で構成されており、コ
ントラストの高い安定した位置パターンが形成されてい
る。また、位置パターン部５の位置を規定する記号５３
のパターンを各画素２００によって、異なるパターンに
することにより、実質的にパネル内の各画素が固有のパ
ターンをもつことができるため、図１５に示されるよう
な大面積のパネルに本実施例の画素２００を多数配置し
ても、光学的パターン認識手段を用いて画素パターンを
認識することにより、認識した画素２００のパネル内に
おける位置が認識可能となる。

【００２８】なお、本実施例においては、位置パターン
部５を共通制御配線１上に設けているが、本発明は、こ
れに限定されるものではない。つまり、画素に対応した
位置の配線上または配線下に、画素の位置を規定する記
号を有していればよい。よって、ＴＦＴ部が、逆スタガ
型のみならず、スタガ型で構成される場合でも同様にか
つ容易に位置パターン部５を構成することができる。ま
た、表示部の表示電極を、透明導電層で形成し、透過型
の表示部を構成しているが、この代わりに、アルミニウ
ム等の不透光性金属等で形成して、反射型の表示部を構
成することもできる。

【００２９】また、本実施例においては、液晶ディスプ
レイパネル３００を用いた表示装置を一例として説明し
たが、表示部をアモルファスシリコン等の薄膜半導体を
用いた光電変換素子で構成した画像読み取り装置に対し
て同様の技術を適用することも可能である。

【００３０】［実施例２］図４は、本発明の第２の実施
例に係る半導体装置における一画素の構成を示す平面図
であり、図５は、図４のＡＡ′線断面図である。また、
図６は、図４のＢＢ′線断面図である。

【００３１】図４および図５は、それぞれ従来の技術を
示す図１３および図１４、ならびに図１６および図１７
と対応しており、これらの図において同一の符号は、同
一の構成要素を示す。また、図１３および図１４と同一
の部分については、説明を簡略化もしくは省略する。

【００３２】図４および図６に示されるように、本実施
例においては、位置パターン部５が共通制御配線１上を
覆うＴＦＴ部３の真性半導体層３３と同一層からなる半
導体層５３を形成し、さらに、共通信号配線２と同一層
の金属によってパネル内の画素の位置を規定する記号５
２を形成している。図４および図６に示されるように、
位置パターン部５は、金属で形成された位置を規定する
記号５２の光反射部、すなわち明部と半導体層５３の露
出している光吸収部、すなわち、暗部で構成される。

【００３３】本実施例においても、第１の実施例と同様
に、コントラストが高い安定した位置パターンが形成さ
れている。また、位置パターン部５の位置を規定する記
号５２のパターンを各画素によって、異なるパターンに
することにより、実質的にパネル内の各画素が固有のパ
ターンを持つことができるため、図１５に示されるよう
な大面積のパネルに、本実施例における画素２００を多
数配置しても、光学的パターン認識手段を用いて画素パ
ターンを認識することにより、認識した画素のパネル内
における位置が認識可能となる。

【００３４】なお、本実施例においては、位置パターン
部５を共通信号配線２上に設けているが、本発明は、こ
れに限定されるものではない。つまり、画素に対応した
位置の配線上または配線下に、画素の位置を規定する記
号を有していればよい。よって、ＴＦＴ部が、逆スタガ
型のみならず、スタガ型で構成される場合でも、同様に
かつ容易に位置パターン部５を構成することができる。
また、表示部の表示電極を、透明導電層で形成し、透過
型の表示部を構成しているが、この代わりに、金属等で
形成して反射型の表示部を構成することもできる。

【００３５】また、本実施例においては、液晶ディスプ
レイパネル３００を用いた表示装置を一例として説明し
たが、表示部をアモルファスシリコン等の薄膜半導体を
用いた光電変換素子で構成した画像読み取り装置に対し
て同様の技術を適用することも可能である。

【００３６】［実施例３］図７は、本発明の第３の実施
例に係る半導体装置における一画素の構成を示す平面図
であり、図８は、図７のＡＡ′線断面図である。また、
図９は、図７のＢＢ′線断面図である。

【００３７】図７および図８は、それぞれ従来の技術を
示す図１３および図１４、ならびに図１６および図１７
と対応しており、これらの図において同一の符号は、同
一の構成要素を示す。また、図１３および図１４と同一
の部分については、説明を簡略化もしくは省略する。

【００３８】図７および図９に示されるように、本実施
例においては、位置パターン部５が共通信号配線２下
に、ＴＦＴ部３の真性半導体層３３と同一層からなる半
導体層によってパネル内の画素の位置を規定する記号５
３が形成され、透光性絶縁基板１００側に位置パターン
部５を設ける構成となっている。

【００３９】図７および図９に示されるように、位置パ
ターン部５は、透光性絶縁基板１００側から見て、金属
の共通信号配線２が露出している光反射部、すなわち明
部と半導体層で形成された位置を規定する記号５３の光
吸収部、すなわち、暗部で構成される。

【００４０】本実施例においては、透光性絶縁基板１０
０側に位置パターン部５を設ける構成となっているた
め、透光性絶縁基板１００側、すなわち基板裏面から位
置パターン部５が光学的に認識することができ、液晶が
注入されたパネルにおいても液晶材料の光学特性の影響
を受けることなくコントラストの高い位置パターンが得
られる。例えば、電界がかかっていない時の液晶の光の
光透過率が小さい、または、散乱モードの液晶を用いて
も位置パターンのコントラストに影響なく、コントラス
トの高い、かつ安定した位置パターンが構成できる。ま
た、位置パターン部５の位置を規定する記号５３のパタ
ーンを各画素によって、異なるパターンにすることによ
り、実質的にパネル内の画素パターンが固有のパターン
をもつことができるため、図１５に示されるような大面
積のパネルに本実施例の画素２００を多数配置しても、
光学的パターン認識手段を用いて画素パターンを認識す
ることにより、認識した画素のパネル内における位置が
認識可能となる。

【００４１】なお、本実施例においては、位置パターン
部５を共通信号配線２上に設けているが、本発明は、こ
れに限定されるものではない。つまり、画素に対応した
位置の配線上または配線下に、画素の位置を規定する記
号を有していればよい。よって、ＴＦＴ部が、逆スタガ
型のみならず、スタガ型で構成される場合でも、同様に
かつ容易に位置パターン部５を構成することができる。
また、表示部の表示電極を、透明導電層で形成し、透過
型の表示部を構成しているが、この代わりに、金属等で
形成して反射型の表示部を構成することもできる。

【００４２】また、本実施例においては、液晶ディスプ
レイパネル３００を用いた表示装置を一例として説明し
たが、表示部をアモルファスシリコン等の薄膜半導体を
用いた光電変換素子で構成した画像読み取り装置に対し
て同様の技術を適用することも可能である。

【００４３】［実施例４］図１０は、本発明の第４の実
施例に係る半導体装置における一画素の構成を示す平面
図であり、図１１は、図１０のＡＡ′線断面図である。
また、図１２は、図１０のＢＢ′線断面図である。

【００４４】図１０および図１１は、それぞれ従来の技
術を示す図１３および図１４、ならびに図１６および図
１７と対応しており、これらの図において同一の符号
は、同一の構成要素を示す。また、図１３および図１４
と同一の部分については、説明を簡略化もしくは省略す
る。

【００４５】図１０および図１２に示されるように、本
実施例においては、位置パターン部５が共通信号配線２
下のＴＦＴ部３の真性半導体層３３と同一層からなる半
導体層５３の下に、共通制御配線１と同一層の金属によ
って、パネル内の画素の位置を規定する記号５１が形成
され、透光性絶縁基板１００側に位置パターン部５を設
ける構成となっている。

【００４６】図１０および図１２に示されるように、位
置パターン部５は、透光性絶縁基板１００側から見て、
金属で形成された位置を規定する記号５１の光反射部、
すなわち明部と半導体層５３が露出している光吸収部、
すなわち、暗部で構成される。

【００４７】本実施例においては、第３の実施例と同様
に、透光性絶縁基板１００側に位置パターン部５を設け
る構成となっているため、透光性絶縁基板１００側、す
なわち基板裏面から位置パターン部５が光学的に認識す
ることができ、液晶が注入されたパネルにおいても液晶
材料の光学特性の影響を受けることなくコントラストの
高い位置パターンが得られる。例えば、電界がかかって
いない時の液晶の光の光透過率が小さい、または、散乱
モードの液晶を用いても位置パターンのコントラストに
は影響なく、コントラストの高い、かつ安定した位置パ
ターンが形成されている。また、位置パターン部５の位
置を規定する記号５１のパターンを各画素によって、異
なるパターンにすることにより、実質的にパネル内の各
画素が固有のパターンをもつことができるため、図１５
に示されるような大面積のパネルに本実施例の画素２０
０を多数配置しても、光学的パターン認識手段を用いて
画素パターンを認識することにより、認識した画素のパ
ネル内における位置が認識可能となる。

【００４８】なお、本実施例においては、第３の実施例
と同様に、位置パターン部５を共通信号配線２下に設け
ているが、本発明は、これに限定されるものではない。
つまり、画素に対応した位置の配線上または配線下に、
画素の位置を規定する記号を有していればよい。

【００４９】よって、ＴＦＴ部が、逆スタガ型のみなら
ず、スタガ型で構成される場合でも、同様にかつ容易に
位置パターン部５を構成することができる。また、表示
部の表示電極を、透明導電層で形成し、透過型の表示部
を構成しているが、この代わりに、金属等で形成して反
射型の表示部を構成することもできる。

【００５０】また、本実施例においては、液晶ディスプ
レイパネル３００を用いた表示装置を一例として説明し
たが、表示部をアモルファスシリコン等の薄膜半導体を
用いた光電変換素子で構成した画像読み取り装置に対し
て同様の技術を適用することも可能である。

【００５１】

【発明の効果】以上説明したように、本発明の半導体装
置は、画素に対応した位置の光電変換素子またはスイッ
チ素子の配線上または配線下に、画素の位置を規定する
記号を有するため、半導体装置内の画素パターンを光学
的に認識することにより、認識した画素の半導体装置内
の位置が容易に、しかも正確に認識することができる。
よって、液晶ディスプレイパネル等の半導体装置の救済
工程等における、欠陥原因画素等の特定画素または画素
内に位置合わせを要する作業が、容易かつ確実に短時間
で行うことが可能であり、工程の作業効率および歩留ま
りの向上が図れ、高品位で低コストの半導体装置を提供
することができる効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る半導体装置にお
ける一画素の構成を示す平面図である。

【図２】図１のＡＡ´線断面図である。

【図３】図１のＢＢ´線断面図である。

【図４】本発明の第２の実施例に係る半導体装置にお
ける一画素の構成を示す平面図である。

【図５】図４のＡＡ´線断面図である。

【図６】図４のＢＢ´線断面図である。

【図７】本発明の第３の実施例に係る半導体装置にお
ける一画素の構成を示す平面図である。

【図８】図７のＡＡ´線断面図である。

【図９】図７のＢＢ´線断面図である。

【図１０】本発明の第４の実施例に係る半導体装置に
おける一画素の構成を示す平面図である。

【図１１】図１０のＡＡ´線断面図である。

【図１２】図１０のＢＢ´線断面図である。

【図１３】従来の半導体装置における一画素の構成を
示す平面図である。

【図１４】図１３のＡＡ´線断面図である。

【図１５】ディスプレイパネル内における画素の配列
状態を示す模式的平面図である。

【図１６】従来例において画素内に位置を規定するた
めの記号が形成されている半導体装置における一画素の
構成を示す平面図である。

【図１７】図１６のＡＡ´線断面図である。

【図面の主要な部分を表す符号の説明】

１：共通制御配線、２：共通信号配線、３：ＴＦＴ部、
４：表示部、５：位置パターン部、３１：ドレイン電
極、３２：ソース電極、３３：真性半導体、３４：ゲー
ト絶縁膜、３５：ｎ⁺ 型半導体、３６：保護膜、４０：
表示電極、４１：共通表示電極、４２：液晶、５１，５
２：金属による位置を規定する記号、５３：半導体層に
よる位置を規定する記号、１００，１１０：透光性絶縁
基板、２００：画素、３００：液晶ディスプレイパネ
ル。

フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所 // Ｈ０１Ｌ 31/10 Ｈ０１Ｌ 31/10 Ａ (72)発明者海部紀之東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者田代和昭東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者亀島登志男東京都大田区下丸子３丁目30番２号キヤノン株式会社内

Claims

【特許請求の範囲】

【請求項１】光電変換素子またはスイッチ素子の少な
くとも一方を備える画素を複数個配置してなる半導体装
置において、前記画素に対応した位置の前記光電変換素子またはスイ
ッチ素子の配線上または配線下に、前記画素の位置を規
定するための記号を有することを特徴とする半導体装
置。
【請求項２】前記画素の位置を規定する記号は、前記
配線上または配線下の半導体層によって形成されるもの
であることを特徴とする請求項１記載の半導体装置。
【請求項３】前記画素の位置を規定する記号は、前記
配線上に形成された半導体層の上に導体で形成されるも
のであることを特徴とする請求項１記載の半導体装置。
【請求項４】前記画素の位置を規定する記号は、前記
配線下に形成された半導体層の下に導体で形成されるも
のであることを特徴とする請求項１記載の半導体装置。