JPH0991272A - ベクトルデータ処理装置 - Google Patents

ベクトルデータ処理装置

Info

Publication number
JPH0991272A
JPH0991272A JP24988795A JP24988795A JPH0991272A JP H0991272 A JPH0991272 A JP H0991272A JP 24988795 A JP24988795 A JP 24988795A JP 24988795 A JP24988795 A JP 24988795A JP H0991272 A JPH0991272 A JP H0991272A
Authority
JP
Japan
Prior art keywords
mask
instruction
vector
data
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24988795A
Other languages
English (en)
Other versions
JP2826490B2 (ja
Inventor
Kazue Shijiyou
多恵 四條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP24988795A priority Critical patent/JP2826490B2/ja
Publication of JPH0991272A publication Critical patent/JPH0991272A/ja
Application granted granted Critical
Publication of JP2826490B2 publication Critical patent/JP2826490B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

(57)【要約】 【課題】 ベクトルデータ処理装置におけるマスクデー
タの更新/送出命令を含む命令列の処理高速化 【解決手段】 マスクメモリ21には、ベクトルデータ
処理部3におけるベクトルデータ処理の有効/無効の識
別に使用するマスクデータを保持する。命令発行制御部
1には、1サイクルで更新/送出処理するマスクデータ
の要素数を決定するサイクル要素数決定手段12を設け
る。また、マスクデータの更新や送出を制御するマスク
制御部2に設けたマスク命令動作切り換え手段20は、
サイクル要素数決定手段12からの指示に従って、マス
ク更新送出命令での動作を切り替える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はベクトルデータ処理
装置に関し、特にベクトルデータ処理の有効/無効をベ
クトルデータ各々に付随するマスクデータによって識別
するベクトルデータ処理装置に関する。
【0002】
【従来の技術】従来のこの種のベクトルデータ処理装置
として、特開昭60−008942の“条件文のベクト
ル処理方式”を挙げることができる。この例には、ベク
トルマスク生成命令実行の際に、生成されるマスクの真
あるいは偽の個数をカウントし、この個数を参考に、最
適なマスク付きベクトル命令の実行方法を選択するベク
トル処理方式について開示されている。
【0003】しかし、マスクデータは、マスク付きベク
トル命令で使用される時のようにベクトルデータの各要
素に付随して動作する他、主記憶やスカラデータ処理部
とマスクメモリ間でのデータの転送、或いはマスクメモ
リやマスクレジスタ間の演算/転送など、ベクトルデー
タとは無関係に動作することもある。
【0004】従来、上述した各動作に対応する命令にお
いて、マスクデータの更新/送出動作は各命令毎にそれ
ぞれ1サイクル当たりの処理要素数は一定値が規定され
ている。例えば、上述のベクトルマスク生成命令と、マ
スク付きベクトル命令では、1サイクルでの処理要素数
は、ベクトルレジスタから供給されるベクトルデータ1
サイクル当たりの処理要素数に付随して一意に決定され
ることが多い。一方、スカラレジスタからのマスクデー
タロード命令や、マスクレジスタ−マスクメモリ間のデ
ータ転送命令で、既に転送元のマスクデータの全要素が
揃っているとき、これらの命令単独でみれば、1サイク
ル当たりのマスクレジスタあるいはマスクメモリへのラ
イト要素数を大きく設定した方が処理は高速になるが、
例えばこの命令の発行順序が2つのマスク付きベクトル
命令の間となった場合に、先行するマスク付きベクトル
命令でリード対象となるマスクデータを、次命令によっ
て書き消さないことが保証されなければ命令の発行は出
来ない。従ってマスクロード命令や、マスクレジスタ−
マスクメモリ間データ転送命令の1サイクル当たりの処
理要素数が大きくなればなるほど、これらの命令の発行
は後送りされ、その分後続のマスク付きベクトル命令の
発行も遅れることとなる。
【0005】このような場合の一例として、ベクトルパ
イプ数1本、該ベクトルパイプ内において一命令で処理
可能な最大ベクトル長32である従来のベクトルデータ
処理装置の動作について説明する。簡易的に、該ベクト
ルデータ処理装置内で取り扱うデータは32ビットであ
ると仮定し、ベクトル命令は1サイクル当たり1要素を
処理するものとする。またマスク制御部には、32ビッ
トのマスクレジスタと32ビット×8ワード、リードポ
ート数1のRAMで構成されるマスクメモリが存在する
ものとし、マスクメモリからのマスクレジスタへのマス
クデータ転送命令において1サイクル当たり32要素
(32ビット)のマスク更新処理がなされるとする。
【0006】図4のタイムチャートを参照して、処理ベ
クトル長32で、マスク付きベクトル命令(VMA)、
マスクメモリからマスクレジスタへのデータ転送命令
(MVMC)、マスク付きベクトル命令(VMB)の順
で命令発行される場合の動作を説明する。先行するマス
ク付きベクトル演算命令(VMA)により、マスクレジ
スタからは1サイクル当たり1要素のマスクデータが送
出される。マスクメモリからのマスクレジスタへのマス
クデータ転送命令(MVMC)が発行されると、1サイ
クルで32要素(32ビット)のマスクデータが書き換
えられる事になるため、MVMC命令の発行は最低でも
29サイクル待たなければならない。続いて、後続のマ
スク付きベクトル命令(VMB)が先行MVMC命令に
よるマスクレジスタへの書き込みを待って2サイクル後
に発行されたとしても、先行のマスク付きベクトル命令
VMA発行から後続のマスク付きベクトル命令VMBの
マスク送出が終了するまで、トータル66サイクルが必
要となる。
【0007】トータルのサイクル数はマスクデータロー
ド命令での1サイクル当たりの要素数をより小さく設定
することで、減らすことが可能である。例えば、1サイ
クル当たりの処理要素数を8とすれば、トータル63サ
イクル、4とすればトータル59サイクル、1とすれば
図5のタイムチャートに示す様にトータル37サイクル
で処理が終了することがわかる。しかし、マスクデータ
ロード命令自体の処理サイクル数は逆に増すこととなる
ため、マスクデータの多要素を一度に処理可能な命令が
連続した場合、1サイクル当たりの処理要素数が多い時
に比べ、トータルサイクル数は増大する。
【0008】実際、1サイクル1要素処理動作でMVM
Cが上述したVMA−MVMC−VMB命令の前に発行
されていたとすると、図6に示すように、2度めのMV
MCの発行は最初のMVMCから32サイクルは待たね
ばならない。上述の従来例では、マスクメモリのリード
指示部で32サイクル間メモリからのデータリードを指
示することでマスクレジスタへの書き込み動作(1サイ
クル1要素)にタイミングを合わせている。マスクメモ
リリード部でこのような操作をせずに下段に32サイク
ルデータを保持するレジスタ等を設けることも可能だ
が、結局そのレジスタ部への書き込みビジーにより、同
じ程度の発行待ちが必要となる。また、この書き込みビ
ジー回避の為、データを32段のバッファとして保有す
ることも可能だが、そのためには相当量のハードウェア
の増加が見込まれる。
【0009】
【発明が解決しようとする課題】この従来のベクトルデ
ータ処理装置では、ベクトルデータと無関係に動作可能
なマスク更新/送出命令に対し、命令それぞれに一定値
のサイクル当たりの処理要素数が規定されており、1サ
イクル当たりの処理要素数が小さい場合も大きい場合も
前後に発行される命令の組み合わせによって、それぞれ
に処理が低速化してしまうパターンが存在していたた
め、いずれかの命令列パターンでの処理低速化を黙認す
るか、あるいは間の値をとって、ある処理での低速化を
免れるのと引換えに高速処理をあきらめるといった選択
を行っているので、マスク関連命令の高速化は、その程
度に限定されるという問題点がある。
【0010】本発明はこの点に着目し、改善することに
よって、マスク更新/送出命令を含む命令列の処理高速
化を図るものである。
【0011】
【課題を解決するための手段】本発明の装置は、ベクト
ルデータに付随し、該ベクトルデータ処理の有効/無効
の識別に使用するマスクデータを保持し、該マスクデー
タの更新や送出を制御するマスク制御部を有するベクト
ルデータ処理装置において、1サイクルで更新/送出処
理する前記マスクデータの要素数を決定するサイクル要
素数決定手段と、該サイクル要素数決定手段からの指示
に従って、マスク更新/送出命令での動作を切り替える
マスク命令動作切り替え手段を設けたことを特徴とす
る。
【0012】
【発明の実施の形態】図1は本発明のベクトルデータ処
理装置の第一の実施例を示すブロク図であり、命令発行
部1,マスク制御部2およびベクトルデータ処理部3か
ら成る。本ベクトルデータ処理装置では、簡易的に32
ビットのデータを取り扱うものとし、ベクトルデータ処
理部3で処理可能な最大ベクトル長は32とする。
【0013】図1を参照すると、命令発行制御部1内に
は、命令スタック10と、サイクル要素数決定手段12
を含む命令発行タイミング制御部11が存在する。命令
スタック10からは各命令コードが発行順に順次読み出
される。命令発行タイミング制御部11は、命令スタッ
ク10から次命令のコードを受け取り、マスク制御部
2、ベクトルデータ処理部3、または図示されない他ブ
ロックでのパスビジーや、命令実行処理時間等を参考
に、命令間の発行間隔を適切に管理して、各部に命令の
起動信号を送出する。
【0014】サイクル要素数決定手段12は、現在実行
中のマスク更新/送出命令及びその命令における1サイ
クル当たりの処理要素数を管理して、命令スタック10
から受け取った次命令のコードがマスク更新/送出命令
を示していれば、前命令と次命令との発行間隔が最短と
なるような次命令での1サイクル当たりのマスクの処理
要素数を決定する。
【0015】マスク制御部2内には、マスクメモリ21
と、マスクレジスタ22と、マスク命令動作切り替え手
段20と、リードレジスタ23と、2つのリードマスク
レジスタ24,25が存在する。マスクメモリ21は3
2ビット×8ワードのRAMで構成されるものとし、マ
スクレジスタ22は32ビットのレジスタであるとす
る。マスク命令動作切り替え手段20は、命令発行制御
部1より、マスク更新/送出命令の起動指示と同命令に
おける1サイクル当たりのマスク処理要素数の指示を受
け、マスクメモリ21とマスクレジスタ22のリードあ
るいはライト動作の切り替えを行う。またマスクレジス
タ22は、ベクトルデータ処理部3内の2つの演算器4
0,41それぞれに対応してリードマスクレジスタ2
4,25を備えたことにより、独立にマスクデータのリ
ーダが可能である。
【0016】次に、本実施例を、より具体的に説明する
ために、ベクトルデータ処理装置3において、1サイク
ル当たりのマスクデータの処理要素数は1と32の2つ
の内から選択可能とし、以下のような順序で命令が発行
される場合の各部の動作を記述する。 1.マスクメモリ(ワード0)からマスクレジスタへの
データ移送:MVMC 2.マスク付きベクトル演算A:VMA 3.マスクメモリ(ワード1)からマスクレジスタへの
データ移送:MVMC 4.マスク付きベクトル演算B:VMB 命令発行制御部1では、命令スタック10より、命令コ
ードが順次読み出されている。サイクル要素数決定手段
12は、命令スタック10より、まずMVMC命令のコ
ードを入力すると、命令発行タイミング制御部11内に
保持された先行命令の実行状況を参考に、実行中のマス
ク更新/送出命令がないことを確認し、MVMC命令の
1サイクル当たりの要素数を32と決定する。
【0017】命令発行タイミング制御手段11は、本M
VMC命令で使用する回路が、これ以前の命令によって
使用中か否か、ソースとなるマスクメモリ21内のデー
タは揃っているか等を考慮してMVMC命令の起動信
号、マスクメモリ21のリードアドレス等命令実行に必
要な付随情報、及びサイクル要素数決定手段12で決定
されたサイクル要素数(32)をマスク制御部2に通知
する。
【0018】マスク制御部2では、命令発行制御部1よ
り上述の信号をうけ、マスク命令動作切り替え手段20
内に取り込む。サイクル要素数決定手段12より通知さ
れた1サイクル当たりの処理要素数は32であるから、
マスク命令動作切り替え手段20はマスクメモリ21の
リードイネーブル、リードアドレス(0)を1サイクル
間保持する。マスクメモリ21のワード0に保持されて
いたマスクデータは該リードイネーブル、リードアドレ
ス(0)によりリードされ、リードレジスタ23にセッ
トされる。
【0019】また、マスク命令動作切り替え手段20は
マスクメモリ21のリードタイミングより2サイクル遅
れて、マスクレジスタ22の全ビットに対し1サイクル
間リードレジスタ23からのマスクデータ取り込みを指
示し、マスクレジスタ22はリードレジスタ23のマス
クデータの32ビットをそれぞれ該当するビット位置に
一挙にライトする。
【0020】次に、命令発行タイミング制御部12は、
命令スタック10よりVMA命令のコードを入力し、先
行するMVMC命令のマスクレジスタ22へのライトタ
イミングを考慮して、VMA命令の起動信号、及びそれ
に付随する情報をマスク制御部2及びベクトルデータ処
理部3に通知する。VMA命令はベクトルレジスタ30
〜35からリードされ順次処理されるベクトルデータの
1サイクル当たりの処理要素数(ここでは1サイクル当
たり1要素とする。)によって、マスクデータのサイク
ル処理要素数も一意に1サイクル1要素と規定される。
【0021】マスク制御部2では、命令発行制御部1よ
りVMA命令起動信号、及びそれに付随する情報を受け
取ると既に32ビット全てのライトが完了したマスクレ
ジスタ22より、マスクデータをビット0から1サイク
ル1ビットずつをリードし、リードマスクレジスタ24
にセットした後、ベクトルデータ処理部3に送出する。
【0022】ベクトルデータ処理部3では、命令発行制
御部1からVMA命令の起動信号、及びそれに付随する
信号を受け取ると、ベクトルレジスタ30及び31から
ベクトルデータを1サイクル1要素ずつリードし、それ
ぞれリードデータレジスタ36と37にセットしたの
ち、演算器40に送り込む。演算器40は2つのベクト
ルデータとともに、マスク制御部2のリードマスクレジ
スタ24から1ビットずつ送られてくるマスクデータを
入力して、順次演算処理を施すとともに、演算結果デー
タをベクトルレジスタ32に送出し、ベクトルレジスタ
32では、この演算結果データをワード0より、順次ラ
イトする。
【0023】命令発行制御部1の命令発行タイミング制
御部11には、VMA命令が1サイクル当たり1要素ず
つの処理を続行中であるという情報が保持されている。
この情報を基に、命令スタック10から次のMVMC命
令コードが転送されると、サイクル要素数有決定手段1
2中で、本MVMC命令の1サイクル当たりの要素数は
1と決定される。
【0024】マスク制御部2では、命令発行制御部1よ
りMVMC命令の起動信号及び命令付随情報を獲得し、
1サイクル当たりの処理要素数指示が1であることか
ら、マスク命令動作切り替え手段20はマスクメモリ2
1のリードイネーブル、リードアドレス(0)を32サ
イクル間保持する。マスクメモリ21のワード0に保持
されていたマスクデータは該リードイネーブル、リード
アドレス(0)によりリードされ、リードレジスタ23
にセットされる。即ち、リードレジスタ23には、32
サイクル間同じマスクデータが保持されることになる。
【0025】また、マスク命令動作切り替え手段20は
マスクメモリ21のリードタイミングより2サイクル遅
れて、マスクレジスタ22のビット0に対しリードレジ
スタ23のビット0からのマスクデータ取り込みを指示
し、続いてマスクレジスタ22のビット1に対し、リー
ドレジスタ23のビット1からのマスクデータ取り込み
指示を、次にビット1に、というように1サイクル1ビ
ットずつのマスクレジスタ更新を指示する。こうしてマ
スクレジスタ22はリードレジスタ23のマスクデータ
の32ビットをそれぞれ該当するビット位置に32サイ
クルをかけてライトする。
【0026】命令発行制御部1の命令発行タイミング制
御部11では、MVMC命令が1サイクル当たり1要素
ずつの処理を続行中であるという情報が保持されてい
る。従って、命令スタック10から次のVMB命令コー
ドが転送されてくると、MVMCによってマスクレジス
タ22のビット0のライトが終了するタイミングを考慮
して、VMB命令の起動信号、及び命令付随情報をマス
ク制御部2とベクトルデータ処理部3に対し通知する。
VMB命令も、VMA命令同様に、ベクトルレジスタか
らリードされ順次処理されるベクトルデータの1サイク
ル当たりの処理要素数(ここでは1サイクル当たり1要
素とする。)によって、マスクデータのサイクル処理要
素数も一意に1サイクル1要素と規定される。
【0027】マスク制御部2では、命令発行制御部1よ
りVMB命令起動信号、及びそれに付随する情報を受け
取ると、既に32ビット全てライトが完了したマスクレ
ジスタ22より、マスクデータをビット0から1サイク
ル1ビットずつをリードし、リードマスクレジスタ25
にセットした後、ベクトルデータ処理部3に送出する。
【0028】ベクトルデータ処理部3では、命令発行制
御部1からVMB命令の起動信号、及びそれに付随する
信号を受け取ると、ベクトルレジスタ33及び34から
ベクトルデータを1サイクル1要素ずつリードし、それ
ぞれリードデータレジスタ38、39にセットした後、
演算器41に送り込む。演算器41は2つのベクトルデ
ータとともに、マスク制御部2のリードマスクレジスタ
25から1ビットずつ送られてくるマスクデータを入力
して、順次演算処理を施すとともに、演算結果データを
ベクトルレジスタ35に送出し、ベクトルレジスタ35
では該演算結果データをワード0より順次ライトする。
【0029】以上に説明した動作のタイムチャートを図
2に示す。図2から判るように、本実施例では、MVM
C−VMA−MVMC−VMBという一連の命令処理の
先頭のMVMC発行からVMBのマスクデータ送出まで
を39サイクルで実現する。
【0030】上記の実施例では、マスクメモリ21はリ
ードポート数1、メモリ容量32ビット×8ワードのR
AM1個で構成され、マスクメモリ21からマスクレジ
スタ22に1サイクル1ビットずつマスクデータを供給
するためには、リードアドレスの保持という方法をとっ
ている。従って、32ビットをマスクレジスタ22に供
給するために、32サイクル間のリードアドレス保持が
必要となり、この後マスクメモリ21からのリード命令
を起動するには、このリード動作の解除を待たなければ
ならない。こうした問題の回避には、マスクリード後の
マスクデータ保持レジスタの増設、或いはマスクメモリ
21の構成変更等の方法が考えられる。マスクメモリ2
1の構成は、リードポート数の増設や、メモリのビット
数を減らして個数を増やす等の変更が可能である。
【0031】例えば、図3は、リードポート数1、メモ
リ容量8ビット×8ワードのRAM4個でマスクメモリ
を構成し、RAM4個はそれぞれに独立にリード動作可
能とした場合のタイムチャートである。このような実施
例においては、マスク命令動作切り替え手段は、1つめ
のメモリのリードアドレスを8サイクル間保持したの
ち、2つめのメモリのリードアドレスを8サイクル間保
持、続いて3つめ、4つめと切り替えることで、1サイ
クル1ビットのマスクレジスタへのデータ送出を実現で
き、且つ1つめのリードアドレスの保持は8サイクルで
終了するので、この後のマスクメモリからのリード命令
は、8サイクル分待てば発行が可能である。
【0032】
【発明の効果】以上説明したように本発明においては、
1サイクルに更新/送出処理するマスクデータの要素数
を決定するサイクル要素数決定手段と、サイクル要素数
決定手段からの指示に従って、マスク更新/送出命令で
の動作を切り替えるマスク命令動作切り替え手段を設け
た事により、従来一定であったマスク更新/送出命令の
1サイクル当たりの処理マスク要素数を可変にした。こ
れにより、従来1サイクル当たりの処理マスク要素数が
一定であるがために生じていた命令間の命令発行待ち合
わせ時間が短縮され、マスク処理命令を含むベクトル命
令列の処理時間が大幅に高速化された。
【0033】MVMC−VMA−MVMC−VMBのよ
うな命令列の処理においては、本発明の実施例の図2の
タイムチャートと、従来例の図6のタイムチャートとを
対比すれば、29サイクルの高速化がなされたことがわ
かる。
【図面の簡単な説明】
【図1】本発明の一実施例を示すブロック図である。
【図2】図1のベクトルデータ処理装置の動作例を示す
タイムチャートである。
【図3】本発明の他の実施例の動作例を示すタイムチャ
ートである。
【図4】従来のベクトルデータ処理装置において、MV
MC命令で1サイクル32要素のマスクレジスタ更新動
作を行う場合のタイムチャートである。
【図5】従来のベクトルデータ処理装置において、MV
MC命令で1サイクル1要素のマスクレジスタ更新動作
を行う場合のタイムチャートである。
【図6】従来のベクトルデータ処理装置において、他の
命令列下において、MVMC命令で1サイクル1要素の
マスクレジスタ更新動作を行う場合のタイムチャートで
ある。
【符号の説明】
1 命令発行制御部 2 マスク制御部 3 ベクトルデータ処理部 10 命令スタック 11 命令発行タイミング 12 サイクル要素数決定手段 20 マスク命令動作切り替え手段 21 マスクメモリ 22 マスクレジスタ 23 リードレジスタ 24、25 リードマスクレジスタ 30、31、32、33、34、35 ベクトルレジ
スタ 36、37、38、39 リードデータレジスタ 40、41 演算器

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】ベクトルデータに付随し、該ベクトルデー
    タ処理の有効/無効の識別に使用するマスクデータを保
    持し、該マスクデータの更新や送出を制御するマスク制
    御部を有するベクトルデータ処理装置において、 1サイクルで更新/送出処理する前記マスクデータの要
    素数を決定するサイクル要素数決定手段と、該サイクル
    要素数決定手段からの指示に従って、マスク更新/送出
    命令での動作を切り替えるマスク命令動作切り替え手段
    を設けたことを特徴とするベクトルデータ処理装置。
  2. 【請求項2】前記マスク制御部内に、nビット×mワー
    ドの容量のメモリk個から構成されるマスクメモリを設
    けて前記マスクデータを保持し、前記マスク命令動作切
    り替え手段は、該マスクメモリのライトアドレス/リー
    ドアドレスの保持サイクル数を前記サイクル要素数決定
    手段からの指示によって切り替え、処理可能な最大ベク
    トル長がn×kの値になるようにしたことを特徴とする
    請求項1記載のベクトルデータ処理装置。
JP24988795A 1995-09-27 1995-09-27 ベクトルデータ処理装置 Expired - Fee Related JP2826490B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24988795A JP2826490B2 (ja) 1995-09-27 1995-09-27 ベクトルデータ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24988795A JP2826490B2 (ja) 1995-09-27 1995-09-27 ベクトルデータ処理装置

Publications (2)

Publication Number Publication Date
JPH0991272A true JPH0991272A (ja) 1997-04-04
JP2826490B2 JP2826490B2 (ja) 1998-11-18

Family

ID=17199692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24988795A Expired - Fee Related JP2826490B2 (ja) 1995-09-27 1995-09-27 ベクトルデータ処理装置

Country Status (1)

Country Link
JP (1) JP2826490B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2470782A (en) * 2009-06-05 2010-12-08 Advanced Risc Mach Ltd Conditional execution in a data processing apparatus handling vector instructions
JP2013210738A (ja) * 2012-03-30 2013-10-10 Nec Computertechno Ltd ベクトル処理装置、ベクトル演算処理装置の制御方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2470782A (en) * 2009-06-05 2010-12-08 Advanced Risc Mach Ltd Conditional execution in a data processing apparatus handling vector instructions
US8661225B2 (en) 2009-06-05 2014-02-25 Arm Limited Data processing apparatus and method for handling vector instructions
GB2470782B (en) * 2009-06-05 2014-10-22 Advanced Risc Mach Ltd A data processing apparatus and method for handling vector instructions
JP2013210738A (ja) * 2012-03-30 2013-10-10 Nec Computertechno Ltd ベクトル処理装置、ベクトル演算処理装置の制御方法

Also Published As

Publication number Publication date
JP2826490B2 (ja) 1998-11-18

Similar Documents

Publication Publication Date Title
US5297242A (en) DMA controller performing data transfer by 2-bus cycle transfer manner
US4037213A (en) Data processor using a four section instruction format for control of multi-operation functions by a single instruction
JP2826490B2 (ja) ベクトルデータ処理装置
JP3505728B2 (ja) 記憶制御装置
JP2577023B2 (ja) 情報処理装置のアドレス拡張制御方式
US6134642A (en) Direct memory access (DMA) data transfer requiring no processor DMA support
JP2000099452A (ja) Dma制御装置
JPH0326862B2 (ja)
JP3096382B2 (ja) Dma回路
JP3256442B2 (ja) データ転送制御回路
JP3151832B2 (ja) Dmaコントローラ
JP2689914B2 (ja) 情報処理装置
JP3077807B2 (ja) マイクロコンピュータシステム
JP2622026B2 (ja) 中央処理装置におけるレジスタ書込制御方式
JP3704367B2 (ja) スイッチ回路
JP2806690B2 (ja) マイクロプロセッサ
JP2594091B2 (ja) データ駆動型データ処理装置
JP2594092B2 (ja) データ駆動型データ処理装置
JPH10111798A (ja) 情報処理装置
JPH0283779A (ja) ベクトル処理装置の命令実行制御方式
JPH02293944A (ja) 記憶アクセス制御装置
JPH06161945A (ja) メモリデータ転送装置
JPS60142450A (ja) 記憶システム
JPH08297583A (ja) 割り込み処理装置およびその方法
JPH03260728A (ja) レジスタのデータ書込み方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980818

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees