JPH0991135A

JPH0991135A - 演算処理装置および命令変換装置

Info

Publication number: JPH0991135A
Application number: JP7242184A
Authority: JP
Inventors: Toshihiro Ishikawa; 川利広石
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1995-09-20
Filing date: 1995-09-20
Publication date: 1997-04-04
Anticipated expiration: 2015-09-20
Also published as: JP3182497B2

Abstract

(57)【要約】【目的】短い命令長で、即値データを対象とする演算
を可能とし、即値データを読み出す際の消費電力を低減
し、かつ小型化を容易にする。【構成】命令コードを記憶する命令メモリ１と、命令
メモリ１から読み出した命令を記憶する１６ビット幅の
命令レジスタ２と、命令レジスタ２から出力された命令
コードをデコードでして制御信号を出力する命令デコー
ド３と、即値データを記憶した即値メモリ４とを備え、
命令レジスタ２の下位８ビットに格納された即値番号を
アドレスとして即値メモリ４から即値を読み出す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプロセッサ、
ディジタルシグナルプロセッサ（ＤＳＰ）などに利用
し、短い命令で、即値（イミディエト・データ）を演算
対象とする演算処理装置に関するものである。

【０００２】

【従来の技術】即値（イミディエト・データ）とは、命
令中に埋め込まれる定数である。即値を演算対象とする
従来の演算処理装置は、例えば特開平３−２０８２８号
公報に開示されている。

【０００３】上記、従来例では、ＰＣ（プログラム・カ
ウンタ）相対アドレッシング用の加算器を利用して、プ
ログラムカウンタの値に相対アドレス値を加算してアド
レスを生成し、そのアドレスのデータメモリから即値デ
ータを読み出している。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来の演算処理装置では、相対アドレッシング用の加算器
を有していることが即値データを読み出す条件となり、
相対アドレッシングを備えていない演算処理装置におい
ては、新たにプログラム・カウンタの値と命令レジスタ
内の即値データを加算する加算器を設けなければなら
ず、低消費電力化・小型化の妨げとなるという問題を有
している。

【０００５】本発明は、このような従来の問題を解決す
るものであり、即値データを対象とする演算を可能と
し、即値データを読み出す際の消費電力が低減し、か
つ、小型化が容易に図れる優れた演算処理装置と命令変
換装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本発明の演算処理装置は、命令コードを記憶する命
令記憶手段と、データを記憶するデータ記憶手段とを備
えた演算処理装置であって、即値データを記憶する即値
記憶手段と、この即値記憶手段に記憶した即値の番号を
指定する即値番号フィールドを有する命令セットを備え
ている。

【０００７】また、本発明の命令変換装置は、即値を有
する命令を検出する手段と、この命令から即値データを
抽出する即値抽出手段と、即値データに番号を付ける番
号付け手段と、命令内の即値を前記番号に変換する変換
手段とを備えている。

【０００８】

【作用】上記構成によって、本発明の演算処理装置で
は、命令記憶手段に記憶する命令コードが、即値記憶手
段に記憶した即値の番号を指定する即値番号フィールド
を有するセットとなっているので、即値番号をアドレス
として即値記憶手段にアクセスすることにより、即値デ
ータを演算対象とすることができる。

【０００９】また本発明の命令変換装置では、即値抽出
手段が抽出する即値に、番号付け手段が番号を付けて、
変換手段が即値データを即値番号に変換することによ
り、即値データを含む命令の命令長を短くすることがで
きる。

【００１０】

【実施例】

（実施例１）以下、本発明の演算処理装置の実施例につ
いて、図面を参照しながら説明する。図１は本発明の第
１の実施例の演算処理装置における構成を示すブロック
図である。図１において、１は命令コードを記憶する命
令記憶手段としての命令メモリ、２は命令メモリ１から
読み出した命令を記憶する１６ビット幅の命令レジス
タ、３は命令レジスタ２からの出力の命令コードをデコ
ードして制御信号を出力する命令デコーダ、４は即値デ
ータを記憶した即値記憶手段としての即値メモリであ
り、命令レジスタ２の下位８ビットをアドレスとして即
値が読み出される。５はデータを記憶するデータ記憶手
段としてのデータメモリである。６と７はバスであり、
即値メモリ４やデータメモリ５および後述するレジスタ
１１が出力するデータを転送する。８と９はレジスタで
あり、それぞれバス６と７のデータを一時記憶する。１
０はＡＬＵであり、命令デコーダ３が出力する制御信号
に基づいてレジスタ８および９のデータに対して算術論
理演算を行ない、その結果をレジスタ１１に格納する。

【００１１】次に、この実施例の構成において１６ビッ
ト幅の即値の演算動作について図１と図２を参照しなが
ら説明する。図２は本発明の一実施例における命令セッ
トを従来の命令セットと対比して示したものであり、図
２（ａ）は従来の即値命令の命令フォーマットを例示し
ている。図２（ｂ）は本発明の実施例における即値番号
フィールドを有する命令セットにおける即値命令フォー
マットを例示している。図２（ｂ）において、下位の８
ビットの即値番号は、即値メモリ４に記憶されている１
６ビットの即値に付けられた番号を示す即値番号であ
る。即値番号をアドレスとして即値メモリ４にアクセス
すると、対応する１６ビットの即値を読み出すことがで
きる。

【００１２】以下、命令メモリ１から図２（ｂ）に示し
た即値命令が読み出された場合の動作を説明する。命令
メモリ１から読み出された即値命令は、命令レジスタ２
に格納される。このとき命令レジスタ２の下位８ビット
は、図２（ｂ）における即値番号を即値メモリ４に出力
する。即値メモリ４は、即値番号に対応する１６ビット
幅の即値をバス６とレジスタ９を介して、ＡＬＵ１０に
出力する。また、レジスタ１１にあらかじめ格納されて
いたデータが、命令デコーダ３から出力されるレジスタ
制御信号にしたがって、バス７とレジスタ８を介してＡ
ＬＵ１０に出力される。ＡＬＵ１０は、命令デコーダ３
から出力される演算制御信号にしたがって、レジスタ８
とレジスタ９から供給されるデータに対して算術論理演
算を行ない、結果をレジスタ１１に格納する。

【００１３】以上のように、本実施例によれば、命令メ
モリ１に図２（ａ）に示すように１６ビット幅の即値を
そのまま含む命令セットでなく、図２（ｂ）に示すよう
な、１６ビット幅の即値の代わりに８ビット幅の即値番
号を用いた命令セットを記憶し、即値メモリ４がこの即
値番号に対応する即値データを記憶して出力するので、
命令メモリ１のビット幅を従来の２４ビットから１６ビ
ットの３分の２に縮小することができる。

【００１４】したがって、本実施例の演算処理装置をＬ
ＳＩで実現する場合に、そのチップ面積を削減してコス
トを低減できるという効果を有する。

【００１５】なお、本実施例においては、図２（ｂ）に
示す即値番号のビット幅を８ビットとしたので、２５６
種類の即値を指定することができるが、この即値番号の
ビット幅は、実用する即値の個数に応じて自由に設定す
ることができる。

【００１６】（実施例２）次に、本発明の第２の実施例
について、図面を参照しながら説明する。図３は本発明
の第２の実施例における演算処理装置の概略ブロック図
である。図３において、１、２、３および５から１１ま
では、図１と同様である。４ａ、４ｂ、４ｃ、４ｄは即
値データを記憶する複数個の即値メモリである。１２は
選択する即値メモリを指定する指定手段としての２ビッ
トのレジスタであり、バス６とマルチプレクサ１３に接
続されている。１３は選択手段としてのマルチプレクサ
であり、即値メモリ４ａ、４ｂ、４ｃ、４ｄの出力を入
力として、一つを選択してバス６に出力する。マルチプ
レクサ１３は、レジスタ１２の値が０の時は即値メモリ
４ａの出力を選択し、１の時は４ｂ、２の時は４ｃ、３
の時は４ｄを選択して出力するように構成されている。

【００１７】次に、この実施例の構成における動作につ
いて説明する。この実施例の演算処理装置においては、
あらかじめレジスタ１２に、どの即値メモリを使用する
のかを指定しておく。本実施例においては、レジスタ１
２の値は２に設定されており、マルチプレクサ１３は、
即値メモリ４ｃの出力を選択してバス６に出力するよう
になっているものとする。

【００１８】以下、第１の実施例と同様に、命令メモリ
１から図２（ｂ）に示した即値命令が読み出された場合
の動作を説明する。命令メモリ１から読み出された即値
命令は、命令レジスタ２に格納される。このとき命令レ
ジスタ２の下位８ビットは、図２（ｂ）における即値番
号を即値メモリ４ｃに出力する。即値メモリ４ｃは、即
値番号に対応する１６ビット幅の即値をマルチプレクサ
１３とバス６およびレジスタ９を介して、ＡＬＵ１０に
出力する。これ以降の動作は第１の実施例と全く同じで
あるので説明を省略する。

【００１９】以上のように、本実施例によれば、命令メ
モリ１に図２（ａ）に示すように１６ビット幅の即値を
そのまま含む命令セットでなく、図２（ｂ）に示すよう
な、１６ビット幅の即値の代わりに８ビット幅の即値番
号を用いた命令セットを記憶し、即値メモリ４が、この
即値番号に対応する即値データを記憶して出力するの
で、命令メモリ１のビット幅を従来の２４ビットから１
６ビットの３分の２に縮小することができる。したがっ
て、本実施例の演算処理装置をＬＳＩで実現する場合
に、そのチップ面積を削減してコストを低減できるとい
う効果を有する。

【００２０】また、本実施例によれば、複数個の即値メ
モリ４ａ、４ｂ、４ｃ、４ｄを備え、かつレジスタ１２
で、どの即値メモリを使用するかを指定できので、図２
（ｂ）に示す即値番号のビット幅を８ビットで表せる２
５６種類、４倍の即値を指定することができる。

【００２１】なお、レジスタ１２のビット幅を増やし
て、即値メモリの個数も増やせばさらに多くの種類の即
値を指定するようにすることができる。

【００２２】（実施例３）次に、本発明の第３の実施例
について、図面を参照しながら説明する。図４は本発明
の第３実施例における演算処理装置の概略ブロック図で
ある。図４において、各構成要素は前述した第１の実施
例における図１のものと同じである。図１における即値
メモリ４に記憶されていた２５６個の即値データが、図
４ではデータメモリ５の先頭番地から記憶されている。

【００２３】次に、命令メモリ１から図２（ｂ）に示し
た即値命令が読み出された場合の動作を説明する。命令
メモリ１から読み出された即値命令は、命令レジスタ２
に格納される。このとき命令レジスタ２の下位８ビット
は、図２（ｂ）における即値番号をデータメモリ５に出
力する。データメモリ５は、即値番号に対応する１６ビ
ット幅の即値をバス６とレジスタ９を介して、ＡＬＵ１
０に出力する。これ以降の動作は第１の実施例と全く同
じであるので説明を省略する。

【００２４】以上のように、本実施例によれば、命令メ
モリ１に図２（ｂ）に示すように１６ビット幅の即値を
そのまま含む命令セットでなく、図２（ｂ）に示すよう
な、１６ビット幅の即値の代わりに８ビット幅の即値番
号を用いた命令セットを記憶し、即値メモリ４が、この
即値番号に対応する即値データを記憶して出力するの
で、命令メモリ１のビット幅を従来の２４ビットから１
６ビットの３分の２に縮小することができる。

【００２５】また、本実施例によれば、即値記憶手段を
データメモリ５の内部に構成しているので、新たに即値
記憶用のメモリを備える必要がないという利点を有す
る。したがって、本実施例の演算処理装置をＬＳＩで実
現する場合に、そのチップ面積をさらに削減してコスト
を低減できるという効果を有する。

【００２６】（実施例４）次に、本発明の第４の実施例
について、図面を参照しながら説明する。図５は本発明
の第４の実施例における命令変換装置の概略ブロック図
である。図５において、５０１は即値命令検出手段とし
ての即値命令検出部であり、入力される命令プログラム
コードが、図２（ａ）に示すような１６ビット幅の即値
を含む命令であるかどうかを検出する。５０２は即値抽
出手段としてのセレクタであり、即値命令検出部５０１
が即値命令を検出すると、入力された命令プログラムコ
ードの下位の値を即値データとして選択して出力する。
５０３は番号付け手段としての８ビットのカウンタであ
り、即値命令検出部５０１が、即値命令を検出するとカ
ウンタ値を即値番号として出力した後、カウンタ値を１
つずつインクリメントする。カウンタの初期値は０とす
る。５０４は変換手段としての命令変換部であり、即値
命令検出部５０１が即値命令を検出すると、入力された
命令プログラムコードの下位１６ビットを、カウンタ５
０３が出力する８ビットの即値番号に変換して出力す
る。

【００２７】次に、以上のように構成された命令変換装
置に、図２（ｂ）に示した即値命令が命令プログラムコ
ードとして入力された場合の動作を説明する。即値命令
検出部５０１に図２（ｂ）に示した即値命令が入力され
ると、そのモードを表すビット１８の値が１であるの
で、即値命令と判断して即値命令検出信号を出力する
（ビット位置１８の値が０の場合は即値命令検出信号を
出力しない。）。セレクタ５０２は、入力された命令プ
ログラムコードの下位１６の値を即値データとして選択
して出力する。カウンタ５０３は、カウンタ値０を即値
番号として出力したのち、カウンタを１だけインクリメ
ントする。命令変換部５０４は、入力された命令コード
の上位８ビットはそのまま出力し、下位１６ビットは、
カウンタ５０３が出力する８ビットの０の値を即値番号
として出力する。以上のような動作を行なうことによ
り、２４ビット幅の命令コードが１６ビット幅の命令コ
ードに変換されて出力される。図６に示すようなレジス
タ間演算における１６ビット幅の命令が、命令変換部５
０４に入力された場合は、そのまま出力する。

【００２８】以上のように、本実施例おける命令変換装
置によれば、２４ビット幅の即値命令を１６ビット幅の
命令コードに変換できる。本実施例における命令変換装
置で変換した命令コードを用いれば、命令メモリの容量
を３分の２と大幅に削減することができるので、プロセ
ッサをＬＳＩで実現する場合に、そのチップ面積を削減
してコストを低減でき、命令メモリの読み出しに伴う消
費電力を低減できるという効果を有する。また、図２
（ａ）に示すような２４ビット幅の命令と図６に示すよ
うな１６ビット幅の命令が混在する可変長の命令セット
に本実施例の命令変換装置を適用すれば、１６ビット幅
の固定長の命令セットに変換できるので、プロセッサの
命令解読装置を簡略化でき、そのチップ面積を削減して
コストを低減でき、また命令解読に要する時間も短縮す
ることができるという効果を有する。

【００２９】（実施例５）次に、本発明の第５の実施例
について、図面を参照しながら説明する。図７は本発明
の第５の実施例における命令変換装置の概略ブロック図
である。図７において、５０１から５０４までは、第４
の実施例における図５に示したものと同じである。５０
５は即値記憶部あり、セレクタ５０２が出力する即値デ
ータを順に記憶する。５０６は番号記憶部であり、カウ
ンタ５０３が出力する即値番号を順に記憶する。５０７
は一致検出手段としての一致検出部であり、セレクタ５
０２が出力する即値データが即値値記憶部５０５に記憶
されている以前の即値のどれかと一致するかどうかを検
出する。

【００３０】次に、以上のように構成された命令変換装
置に、図２（ｂ）に示した即値命令が命令プログラムコ
ードとして入力された場合の動作を説明する。即値命令
検出部５０１に図２（ｂ）に示した即値命令が入力され
ると、そのモードを表すビット１８の値が１であるの
で、即値命令と判断して即値命令検出信号を出力する
（ビット位置１８の値が０の場合は即値命令検出信号を
出力しない。）。セレクタ５０２は、入力された命令プ
ログラムコードの下位１６の値を即値データとして選択
して出力する。一致検出部５０７は、セレクタ５０２が
出力する即値データが即値記憶部５０５に記憶されてい
る以前の即値のどれかと一致するかどうかを検出する。
一致しない場合は、カウンタ５０３は、カウンタ値０を
即値番号として出力したのち、カウンタを１だけインク
リメントするとともに、即値記憶部５０５と番号記憶部
５０６は、それぞれセレクタ５０２が出力する即値デー
タとカウンタ５０３が出力する即値番号を記憶する。セ
レクタ５０２が出力する即値データが、即値記憶部５０
５に記憶されている以前の即値のどれかと一致した場合
には、対応する即値番号を番号記憶部から読み出し、命
令変換部５０４に出力する。命令変換部５０４は、入力
された命令コードの上位８ビットはそのまま出力し、下
位１６ビットは、カウンタ５０３または番号記憶部５０
６が出力する８ビットの値を即値番号として出力する。
図６に示すような１６ビット幅の命令が、命令変換部５
０４に入力された場合は、そのまま出力する。

【００３１】以上のように、本実施例における命令変換
装置によれば、２４ビット幅の即値命令を１６ビット幅
の命令コードに変換でき、この変換した命令コードを用
いれば、命令メモリの容量を３分の２と大幅に削減する
ことができるので、プロセッサをＬＳＩで実現する場合
に、そのチップ面積を削減してコストを低減でき、命令
メモリの読み出しに伴う消費電力を低減できるという効
果を有する。また、図２（ａ）に示すような２４ビット
幅の命令と図６に示すような１６ビット幅の命令が混在
する可変長の命令セットに本実施例の命令変換装置を適
用すれば、１６ビット幅の固定長の命令セットに変換で
きるので、プロセッサの命令解読装置を簡略化でき、そ
のチップ面積を削減してコストを低減でき、また命令解
読に要する時間も短縮することができるという効果を有
する。

【００３２】また、本実施例によれば、２４ビット幅の
即値命令を１６ビット幅の命令コードに変換する際に、
同じ即値に重複して別の即値番号を付けることがなくな
るので、短い命令長で、より多くの即値を扱うことがで
きるという効果を有する。

【００３３】（実施例６）次に、本発明の第６の実施例
について、図面を参照しながら説明する。図８は本発明
の第６の実施例における命令変換装置の概略ブロック図
である。図８において、５０１から５０７までは、第５
の実施例における図７に示したものと同じである。５０
８は短ビット長即値検出手段としての８ビット即値検出
部であり、即値命令検出部５０１と命令変換部５０４、
カウンタ５０３、セレクタ５０２と接続されている。

【００３４】次に、以上のように構成された命令変換装
置に、図２（ｂ）に示した即値命令が命令プログラムコ
ードとして入力された場合の動作を説明する。即値命令
検出部５０１は、図２（ｂ）に示した即値命令が入力さ
れると、そのモードを表すビット１８の値が１であるの
で、即値命令と判断して即値命令検出信号を出力する
（ビット位置１８の値が０の場合は即値命令検出信号を
出力しない。）。この時、８ビット即値検出部５０８
は、図２（ｂ）に示した即値命令に埋め込まれた１６ビ
ット即値内のビット７か１５までの９ビットの値が全て
０であるかまたは全て１であるかを調べ、もしそうなら
ば８ビット即値検出信号を出力する。この８ビット即値
検出信号がアクティブの場合、命令変換部５０４は、入
力された命令コードの上記８ビットは短ビット長即値で
ある旨の情報を付加して（例えばモードビットを変更し
て）出力し、下位１６ビットのうち、下位８ビットを短
ビット長即値として出力する。８ビット即値検出信号が
アクティブの場合、即値命令検出部５０１が出力する即
値命令検出信号がキャンセルされるので、セレクタ５０
２、一致検出部５０７、即値記憶部５０５、カウンタ５
０３、番号記憶部５０６は動作しない。８ビット即値検
出信号がアクティブでない場合の動作は、第５実施例と
同じであるので、説明を省略する。

【００３５】以上のように、本実施例における命令変換
装置によれば、２４ビット幅の即値命令を１６ビット幅
の命令コードに変換でき、この変換した命令コードを用
いれば、命令メモリの容量を３分の２と大幅に削減する
ことができるので、プロセッサをＬＳＩで実現する場合
に、そのチップ面積を削減してコストを低減でき、命令
メモリの読み出しに伴う消費電力を低減できるという効
果を有する。また、図２（ａ）に示すような２４ビット
幅の命令と図６に示すような１６ビット幅の命令が混在
する可変長の命令セットに本実施例の命令変換装置を適
用すれば、１６ビット幅の固定長の命令セットに変換で
きるので、プロセッサの命令解読装置を簡略化でき、そ
のチップ面積を削減してコストを低減でき、また命令解
読に要する時間も短縮することができるという効果を有
する。

【００３６】また、本実施例によれば、２４ビット幅の
即値命令を１６ビット幅の命令コードに変換する際に、
同じ即値に重複して別の即値番号を付けることがなくな
るので、短い命令長で、より多くの即値を扱うことがで
きるという効果を有する。

【００３７】さらに、本実施例によれば、８ビット即値
検出部を設けたことにより、８ビット以下のビット幅で
表すことができる即値は、即値番号に変換せずに、８ビ
ットの即値を命令に埋め込むようにするので、さらによ
り多くの種類の即値を扱うことができるという効果を有
する。

【００３８】

【発明の効果】以上の説明から明らかなように、本発明
の演算処理装置および命令変換装置は、短いメモリ長
で、即値を含む命令を処理でき、また命令長を削減でき
るので、命令メモリの容量を大幅に削減することがで
き、プロセッサをＬＳＩで実現する場合に、そのチップ
面積を削減してコストを低減できるとともに、命令メモ
リの読み出しに伴う消費電力を低減できるという効果を
有する。

【図面の簡単な説明】

【図１】本発明の第１の実施例における演算処理装置の
構成を示すブロック図

【図２】本発明の演算処理装置における命令セット
（ｂ）を従来の命令セット（ａ）と対比して例示する模
式図

【図３】本発明の第２の実施例における演算処理装置の
構成を示すブロック図

【図４】本発明の第３の実施例における演算処理装置の
構成を示すブロック図

【図５】本発明の第４の実施例における演算処理装置の
構成を示すブロック図

【図６】本発明の命令変換装置におけるレジスタ間演算
の命令セットを例示する模式図

【図７】本発明の第５の実施例における命令変換装置の
構成を示すブロック図

【図８】本発明の第６の実施例における命令変換装置の
構成を示すブロック図

【符号の説明】

１命令メモリ２命令レジスタ３命令デコーダ４即値メモリ５データメモリ６、７バス８、９、１１レジスタ１０ＡＬＵ５０１即値命令検出部５０２セレクタ（即値抽出手段）５０３カウンタ（番号付け手段）５０４命令変換部５０５即値記憶部５０６番号記憶部５０７一致検出部５０８８ビット即値検出部（短ビット長即値検出手
段）

Claims

【特許請求の範囲】

【請求項１】命令コードを記憶する命令記憶手段と、
データ記憶するデータ記憶手段とを備えた演算処理装置
であって、即値データを記憶する即値記憶手段と、前記
即値記憶手段に記憶した即値の番号を指定する即値番号
フィールドを有する命令セットを備えたことを特徴とす
る演算処理装置。
【請求項２】即値記憶手段を複数備え、どの即値記憶
手段を使用するかを指定する手段と、前記指定手段の出
力に基づいて前記複数の即値記憶手段から１つを選択し
て出力する選択手段を備えた請求項１記載の演算記憶装
置。
【請求項３】即値記憶手段をデータ記憶手段の内部に
構成したことを特徴とする請求項１記載の演算処理装
置。
【請求項４】即値を有する命令を検出する手段と、前
記命令から即値データを抽出する即値抽出手段と、前記
即値データに番号を付ける番号付け手段と、前記命令内
の前記即値を前記番号に変換する変換手段とを備えた命
令変換装置。
【請求項５】即値抽出手段が抽出した即値が以前に抽
出した即値と一致するかどうかを検出する一致検出手段
を備え、一致した場合には同じ番号を付けることを特徴
とする請求項４記載の命令変換装置。
【請求項６】即値データが、あらかじめ定めたビット
数以下で表現できる値であるかどうかを検出する短ビッ
ト長即値検出手段を備えたことを特徴とする請求項４ま
たは請求項５記載の命令変換装置。
【請求項７】請求項４または請求項５記載の命令変換
装置によって変換された命令を命令記憶手段に記憶する
ことを特徴とする請求項１記載の演算処理装置。
【請求項８】請求項４または請求項５記載の命令変換
装置によって変換された命令を命令記憶手段に記憶する
ことを特徴とする請求項２記載の演算処理装置。
【請求項９】請求項４または請求項５記載の命令変換
装置によって変換された命令を命令記憶手段に記憶する
ことを特徴とする請求項３記載の演算処理装置。
【請求項１０】請求項４または５または６記載の命令
変換装置によって変換された命令を使用することを特徴
とする演算処理装置。