JPH098206A - Lead frame and bga resin sealed semiconductor device - Google Patents

Lead frame and bga resin sealed semiconductor device

Info

Publication number
JPH098206A
JPH098206A JP17395595A JP17395595A JPH098206A JP H098206 A JPH098206 A JP H098206A JP 17395595 A JP17395595 A JP 17395595A JP 17395595 A JP17395595 A JP 17395595A JP H098206 A JPH098206 A JP H098206A
Authority
JP
Japan
Prior art keywords
lead frame
inner lead
semiconductor device
lead
terminal portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17395595A
Other languages
Japanese (ja)
Inventor
Junichi Yamada
淳一 山田
Masaru Sasaki
賢 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP17395595A priority Critical patent/JPH098206A/en
Publication of JPH098206A publication Critical patent/JPH098206A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE: To provide a lead frame which can cope with the further increased number of terminals and can be used as a core material for forming a circuit by forming external terminals so that their two faces can be on the surface of the material of the lead frame and the other two faces can be projected to the outside of each external terminal section from the inside. CONSTITUTION: The front end section 110A of an inner lead has a nearly square cross section and four surfaces and the first surface 110Aa of the inner lead is in the same plane with one surface of a thick external terminal section 120 on the surface of the material of a lead frame. The second surface 110Ab of the inner lead is composed of an etched surface, but is almost flat and wire bonding can be easily performed on the surface. The third and fourth surfaces 110Ac and 110Ad are recessed toward the inside of the inner lead so as to increase the strength of the inner lead even when the width of the second surface 110Ab is reduced. An external terminal 120 has a nearly square cross section and four surfaces. The paired facing two surfaces 120a and 120b of the terminal 120 are projected toward the outside of the terminal 120 from the inside.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は,リードフレームをコア
材として回路を形成した面実装型の樹脂封止型半導体装
置用のリードフレーム部材に関し、特に、BGA(Ba
ll Grid Array)タイプの半導体装置用の
リードフレーム部材の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame member for a surface mounting type resin-sealed semiconductor device in which a circuit is formed using a lead frame as a core material, and more particularly to a BGA (Ba
The present invention relates to a method for manufacturing a lead frame member for an ll grid array type semiconductor device.

【0002】[0002]

【従来の技術】近年、半導体装置は、電子機器の高性能
化と軽薄短小化の傾向(時流)からLSIのASICに
代表されるように、ますます高集積化、高機能化になっ
ている。高集積化、高機能化された半導体装置において
は、信号の高速処理のためには、パッケージ内のインダ
クタンスが無視できない状況になってきて、パッケージ
内のインダクタンスを低減するために、電源、グランド
の接続端子数を多くし、実質的なインダクタンスを下げ
るようにして、対応してきた。この為、半導体装置の高
集積化、高機能化は外部端子(ピン)の総数の増加とな
り、ますます多端子(ピン)化が求められるようになっ
てきた。多端子(ピン)IC、特にゲートアレイやスタ
ンダードセルに代表されるASICあるいは、マイコ
ン、DSP(Digital Signal Proc
essor)等の半導体装置化には、リードフレームを
用いたものとしては、QFP(Quad Flat P
ackage)等の表面実装型パッケージが用いられて
おり、QFPでは300ピンクラスのものまでが実用化
に至ってきている。QFPは、図14(b)に示す単層
リードフレーム1410を用いたもので、図14(a)
にその断面図を示すように、ダイパッド1411上に半
導体素子1420を搭載し、金めっき等の処理がされた
インナーリード先端部1412Aと半導体素子1420
の端子(電極パッド)1421とをワイヤ1430にて
結線した後に、樹脂1440で封止し、ダムバー部をカ
ットし、アウターリード1413部をガルウイング状に
折り曲げて作製されている。このようなQFPは、パッ
ケージの4方向へ外部回路と電気的に接続するためのア
ウターリードを設けた構造となり、多端子(ピン)化に
対応できるものとして開発されてきた。ここで用いられ
る単層リードフレーム1410は、通常、コバール、4
2合金(42%Ni−鉄)、銅系合金等の導電性に優
れ、且つ強度が大きい金属板をフオトリソグラフイー技
術を用いたエッチング加工方法やスタンピング法等によ
り、図14(b)に示すような形状に加工して作製され
ていた。尚、図14(b)(ロ)は単層リードフレーム
の平面図である図14(b)(イ)のF1−F2におけ
る断面図である。
2. Description of the Related Art In recent years, semiconductor devices have become more highly integrated and more functional, as typified by LSI ASICs, due to the trend toward higher performance, lighter, thinner, shorter, and smaller electronic devices (current trends). . In a highly integrated and highly functional semiconductor device, the inductance in the package cannot be neglected for high-speed processing of signals. In order to reduce the inductance in the package, the power supply and the ground have to be reduced. This has been addressed by increasing the number of connection terminals and lowering the substantial inductance. For this reason, high integration and high functionality of the semiconductor device increase the total number of external terminals (pins), and require more and more terminals (pins). Multi-terminal (pin) ICs, especially ASICs represented by gate arrays and standard cells, microcomputers, DSPs (Digital Signal Proc)
In order to use a semiconductor device such as an Essor), a device using a lead frame includes a QFP (Quad Flat P).
surface mount type packages such as package) and QFPs up to 300-pin class have been put to practical use. The QFP uses the single-layer lead frame 1410 shown in FIG. 14 (b).
As shown in the sectional view in FIG. 1, the semiconductor element 1420 is mounted on the die pad 1411 and the inner lead tip portion 1412A and the semiconductor element 1420 which have been subjected to a treatment such as gold plating.
After being connected to the terminal (electrode pad) 1421 of with a wire 1430, it is sealed with resin 1440, the dam bar portion is cut, and the outer lead 1413 portion is bent into a gull wing shape. Such a QFP has a structure in which outer leads for electrically connecting to an external circuit are provided in four directions of the package, and has been developed as a device capable of coping with multiple terminals (pins). The single layer leadframe 1410 used herein is typically a Kovar, 4
FIG. 14B shows a metal plate having excellent conductivity and large strength such as 2 alloy (42% Ni-iron) and copper alloy by an etching method or stamping method using the photolithography technique. It was manufactured by processing into such a shape. 14B and 14B are sectional views taken along line F1-F2 of FIG. 14B and FIG. 14A, which are plan views of the single-layer lead frame.

【0003】しかしながら、近年の半導体素子の信号処
理の高速化及び高性能(機能)化は、更に多くの端子を
必要としている。これに対し、QFPでは、外部端子ピ
ッチを狭めることにより、更なる多端子化に対応できる
が、外部端子を狭ピッチ化した場合、外部端子自体の幅
も狭める必要があり、外部端子強度を低下させることと
なる。その結果、端子成形(ガルウイング化)の位置精
度あるいは平坦精度等において問題を生じてしまう。ま
た、QFPでは、アウターリードのピッチが、0.4m
m、0.3mmと更にピッチが狭くなるにつれ、これら
狭ピッチの実装工程が難しくなってきて、高度なボード
実装技術を実現せねばならない等の障害(問題)をかか
えている。
However, in recent years, the higher speed and higher performance (function) of signal processing of semiconductor devices requires more terminals. On the other hand, in QFP, the number of external terminals can be increased by narrowing the external terminal pitch. However, if the external terminal pitch is narrowed, the width of the external terminal itself must be narrowed and the external terminal strength is reduced. Will be made. As a result, a problem occurs in the positional accuracy or flatness accuracy of terminal molding (gull wing formation). In QFP, the outer lead pitch is 0.4m.
As the pitch is further narrowed to m and 0.3 mm, the mounting process of these narrow pitches becomes difficult, and there are obstacles (problems) such as the need to realize advanced board mounting technology.

【0004】これら従来のQFPパッケージがかかえる
実装効率、実装性の問題を回避するために、半田ボール
をパッケージの外部端子に置き換えた面実装型パッケー
ジであるBGA(Ball Grid Array)と
呼ばれるプラスチックパッケージ半導体装置が開発され
てきた。BGAは、外部端子を裏面にマトリクス状(ア
レイ状)に配置した半田ボールとした表面実装型半導体
装置(プラスチックパッケージ)の総称である。通常、
このBGAは、入出力端子を増やすために、両面配線基
板の片面に半導体素子を搭載し、もう一方の面に球状の
半田を取付けた外部端子用電極を設け、スルーホールを
通じて半導体素子と外部端子用電極との導通をとってい
た。球状の半田をアレイ状に並べることにより、端子ピ
ッチの間隔を従来のリードフレームを用いた半導体装置
より広くすることができ、この結果、半導体装置の実装
工程を難しくせず、入出力端子の増加に対応できた。B
GAは、一般に図11に示すような構造である。図11
(b)は図11(a)の裏面(基板)側からみた図で図
11(c)はスルーホール1150部を示したものであ
る。このBGAはBTレジン(ビスマレイミド系樹脂)
を代表とする耐熱性を有する平板(樹脂板)の基材11
02の片面に半導体素子1101を搭載するダイパッド
1105と半導体素子1101からボンディングワイヤ
1108により電気的に接続されるボンディングパッド
1110をもち、もう一方の面に、外部回路と半導体装
置との電気的、物理的接続を行う格子状あるいは千鳥状
に配置された半田ボールにより形成した外部接続端子1
106をもち、外部接続端子1106とボンディングパ
ッド1110の間を配線1104とスルーホール115
0、配線1104Aにより電気的に接続している構造で
ある。しかしながら、このBGAは搭載する半導体素子
とワイヤの結線を行う回路と、半導体装置化した後にプ
リント基板に実装するための外部端子用電極とを、基材
1102の両面に設け、これらをスルーホール1150
を介して電気的に接続した複雑な構成であり、樹脂の熱
膨張の影響によりスルーホール1150に断線を生じる
こともあり、作製上、信頼性の点で問題が多かった。
In order to avoid the problems of the mounting efficiency and mountability of these conventional QFP packages, a plastic package semiconductor called BGA (Ball Grid Array) which is a surface mounting type package in which solder balls are replaced by external terminals of the package. Devices have been developed. The BGA is a generic name of a surface-mounted semiconductor device (plastic package) in which external terminals are arranged on a back surface in a matrix (array) of solder balls. Normal,
In order to increase the number of input / output terminals, this BGA has a semiconductor element mounted on one side of a double-sided wiring board, and an external terminal electrode with a spherical solder attached on the other side. Continuity with the test electrode. By arranging the spherical solder in an array, the terminal pitch can be made wider than that of a semiconductor device using a conventional lead frame. As a result, the mounting process of the semiconductor device is not made difficult and the number of input / output terminals is increased. I was able to deal with. B
GA generally has a structure as shown in FIG. FIG.
11B is a view seen from the back surface (substrate) side of FIG. 11A, and FIG. 11C shows the through hole 1150 portion. This BGA is BT resin (bismaleimide resin)
Heat-resistant flat plate (resin plate) substrate 11 represented by
02 has a die pad 1105 on which a semiconductor element 1101 is mounted and a bonding pad 1110 electrically connected to the semiconductor element 1101 by a bonding wire 1108, and the other surface of the die pad 1105 electrically and physically connects an external circuit and a semiconductor device. Connection terminal 1 formed of solder balls arranged in a grid or zigzag for physical connection
106, the wiring 1104 and the through hole 115 are provided between the external connection terminal 1106 and the bonding pad 1110.
0, the wiring 1104A is electrically connected. However, this BGA is provided with a circuit for connecting a semiconductor element to be mounted and a wire, and electrodes for external terminals for mounting on a printed circuit board after being made into a semiconductor device on both sides of a base material 1102, and these are through holes 1150.
It has a complicated structure in which the through holes 1150 are electrically connected to each other through the resin, and the through hole 1150 may be broken due to the thermal expansion of the resin, and there are many problems in terms of reliability in manufacturing.

【0005】この為、作製プロセスの簡略化、信頼性の
低下を回避するため、上記図11に示す構造のものの他
に、リードフレームをコア材として回路を形成したもの
も、近年、種々提案されてきた。これらのリードフレー
ムを使用するBGAパッケージは、一般には、リードフ
レーム1210の外部端子部1214に対応する箇所に
所定の孔をあけた、絶縁フィルム1260上にリードフ
レーム1210を固定して、樹脂封止した図12(a)
に示すような構造、ないし図12(b)に示すような構
造をとっていた。上記リードフレームを用いるBGAパ
ッケージに使われるリードフレームは、従来、図13に
示すようなエッチング加工方法により作製されており、
外部端子部1214とインナーリード1212ともリー
ドフレーム素材の厚さに作製されていた。ここで、図1
3に示すエッチング加工方法を簡単に説明しておく。先
ず、銅合金もしくは42%ニッケル−鉄合金からなる厚
さ0.25mm程度の薄板(リードフレーム素材131
0)を十分洗浄(図13(a))した後、重クロム酸カ
リウムを感光剤とした水溶性カゼインレジスト等のフオ
トレジスト1320を該薄板の両表面に均一に塗布す
る。((図13(b)) 次いで、所定のパターンが形成されたマスクを介して高
圧水銀灯でレジスト部を露光した後、所定の現像液で該
感光性レジストを現像して(図13(c))、レジスト
パターン1330を形成し、硬膜処理、洗浄処理等を必
要に応じて行い、塩化第二鉄水溶液を主たる成分とする
エッチング液にて、スプレイにて該薄板(リードフレー
ム素材1310)に吹き付け所定の寸法形状にエッチン
グし、貫通させる。(図13(d)) 次いで、レジスト膜を剥膜処理し(図13(e))、洗
浄後、所望のリードフレームを得て、エッチング加工工
程を終了する。このように、エッチング加工等によって
作製されたリードフレームは、更に、所定のエリアに銀
メッキ等が施される。次いで、洗浄、乾燥等の処理を経
て、インナーリード部を固定用の接着剤付きポリイミド
テープにてテーピング処理したり、必要に応じて所定の
量タブ吊りバーを曲げ加工し、ダイパッド部をダウンセ
ットする処理を行う。しかし、エッチング液による腐蝕
は被加工板の板厚方向の他に板幅(面)方向にも進むた
め、図13に示すようなエッチング加工方法において
は、微細化加工に関しては、加工される素材の板厚から
くる限界があった。
Therefore, in order to simplify the manufacturing process and to avoid deterioration of reliability, in addition to the structure shown in FIG. 11 described above, various types in which a circuit is formed using a lead frame as a core material have been proposed in recent years. Came. BGA packages using these lead frames are generally resin-sealed by fixing the lead frame 1210 on an insulating film 1260 having a predetermined hole at a position corresponding to the external terminal portion 1214 of the lead frame 1210. Figure 12 (a)
The structure shown in FIG. 12 or the structure shown in FIG. A lead frame used in a BGA package using the above lead frame is conventionally manufactured by an etching processing method as shown in FIG.
Both the external terminal portion 1214 and the inner lead 1212 were manufactured in the thickness of the lead frame material. Here, FIG.
The etching method shown in 3 will be briefly described. First, a thin plate made of a copper alloy or 42% nickel-iron alloy and having a thickness of about 0.25 mm (lead frame material 131
0) is thoroughly washed (FIG. 13A), and then a photoresist 1320 such as a water-soluble casein resist using potassium dichromate as a photosensitizer is uniformly applied to both surfaces of the thin plate. ((FIG. 13B)) Next, after exposing the resist portion with a high-pressure mercury lamp through a mask on which a predetermined pattern is formed, the photosensitive resist is developed with a predetermined developing solution (FIG. 13C). ), A resist pattern 1330 is formed, and a film hardening process, a cleaning process, etc. are performed as necessary, and the thin plate (lead frame material 1310) is sprayed onto the thin plate (lead frame material 1310) with an etching solution containing a ferric chloride aqueous solution as a main component. Then, the resist film is sprayed to have a predetermined size and shape so as to be penetrated (FIG. 13D). Then, the resist film is stripped (FIG. 13E), and after cleaning, a desired lead frame is obtained and an etching process step is performed. In this way, the lead frame manufactured by the etching process is further subjected to silver plating in a predetermined area, etc. Then, after undergoing treatments such as washing and drying, the inner frame is finished. The tape part is taped with an adhesive-attached polyimide tape for fixing, and if necessary, the tab suspension bar is bent and the die pad part is down-set. In addition to the plate thickness direction of the plate to be processed, it also advances in the plate width (plane) direction. Therefore, in the etching processing method as shown in FIG. was there.

【0006】[0006]

【発明が解決しようとする課題】上記のように、リード
フレームをコア材として用いたBGAタイプの樹脂封止
型半導体装置においては、図14(b)に示す単層リー
ドフレームを用いた半導体装置に比べ、同じ端子数で外
部回路と接続するための外部端子ピッチを広くでき、半
導体装置の実装工程を難しくしないで、入出力端子の増
加に対応できたが、一層の多端子化に対しては、インナ
ーリードの狭ピッチ化が必須でその対応が求められてい
た。本発明は、これに対応するためのもので、一層の多
端子化に対応できる、リードフレームをコア材として回
路を形成したBGAタイプの半導体装置を提供しようと
するものである。同時に、このような半導体装置を作製
するためのリードフレームを提供しようとするものであ
る。
As described above, in the BGA type resin-sealed semiconductor device using the lead frame as the core material, the semiconductor device using the single-layer lead frame shown in FIG. 14B is used. Compared to, the external terminal pitch for connecting to an external circuit with the same number of terminals can be widened, and it was possible to cope with an increase in input / output terminals without complicating the mounting process of the semiconductor device. Was required to reduce the pitch of the inner leads, which was required. SUMMARY OF THE INVENTION The present invention is intended to provide a BGA type semiconductor device having a circuit formed by using a lead frame as a core material, which is capable of coping with further increase in the number of terminals. At the same time, it is intended to provide a lead frame for manufacturing such a semiconductor device.

【0007】[0007]

【課題を解決するための手段】本発明のリードフレーム
は、2段エッチング加工によりインナーリードの先端部
の厚さがリードフレーム素材の厚さよりも薄肉に外形加
工された、BGAタイプの半導体装置用のリードフレー
ムであって、少なくとも、インナーリードと、該インナ
ーリードと一体的に連結し、且つインナーリード形成面
に沿い二次元的に配列された外部回路と電気的接続を行
うための外部端子部とを備えており、該インナーリード
の先端部は、断面形状が略方形で第1面、第2面、第3
面、第4面の4面を有しており、かつ第1面はリードフ
レーム素材と同じ厚さの他の部分の一方の面と同一平面
上にあって第2面に向かい合っており、第3面、第4面
はインナーリードの内側に向かい凹んだ形状に形成され
ており、外部端子部は、断面形状が略方形で4面を有し
ており、1組の向かい合った2面はリードフレーム素材
面上にあり、他の1組の2面はそれぞれ外部端子部の内
側から外側に向かい凸状であることを特徴とするもので
ある。そして、上記において、インナーリード部全体が
リードフレーム素材の厚さよりも薄肉に外形加工されて
いることを特徴とするものである。また、本発明のBG
Aタイプの半導体装置は、上記本発明のリードフレーム
を用いたBGAタイプの樹脂封止型半導体装置であっ
て、リードフレームの外部端子部の表面に半田等からな
る外部回路と接続するための端子部を設けており、半導
体素子は、電極部(パッド)側の面において、インナー
リード間に電極部が収まるようにして、インナーリード
の第1面側に絶縁性接着材を介して固定されており、電
極部(パッド)はワイヤにてインナーリードの第2面側
と電気的に接続されていることを特徴とするものであ
る。また、本発明のBGAタイプの半導体装置は、上記
本発明のリードフレームを用いたBGAタイプの樹脂封
止型半導体装置であって、リードフレームの外部端子部
の表面に半田等からなる外部回路と接続するための端子
部を設けており、半導体素子は、半導体素子のバンプを
介してインナーリードの該第2面と電気的に接続してい
ることを特徴とするものであり、該リードフレームのイ
ンナーリード先端の第2面がインナーリード側に凹んだ
形状であることを特徴とするものである。また、本発明
のBGAタイプの半導体装置は、上記本発明のリードフ
レームを用いたBGAタイプの樹脂封止型半導体装置で
あって、リードフレームの外部端子部の表面に半田等か
らなる外部回路と接続するための端子部を設けており、
前記リードフレームは、ダイパッド部を有するもので、
且つ、該ダイパッド部は、半導体素子の電極部(パッ
ド)側の電極部間に収まる大きさで、インナーリード先
端部と同じ厚さを持つもので、半導体素子は、半導体素
子の電極部側の面とインナーリードの第2面とが同じ方
向を向くようにして、ダイパッド上に、電極部(パッ
ド)側の面を接着材により固定され、電極部(パッド)
はワイヤにてインナーリード先端の第2面側と電気的に
接続されていることを特徴とするものである。また、本
発明のBGAタイプの半導体装置は、上記本発明のリー
ドフレームを用いたBGAタイプの樹脂封止型半導体装
置であって、リードフレームの外部端子部の表面に半田
等からなる外部回路と接続するための端子部を設けてお
り、前記リードフレームは、ダイパッド部を有するもの
で、且つ、半導体素子は、半導体素子の電極部(パッ
ド)とインナーリード先端の第2面とが同じ方向を向く
ようにして、ダイパッド上に、電極部(パッド)側とは
反対側の面を接着材より固定され、電極部(パッド)は
ワイヤにてインナーリード先端の第2面側と電気的に接
続されていることを特徴とするものである。
The lead frame of the present invention is for a BGA type semiconductor device in which the thickness of the tip of the inner lead is externally processed by a two-step etching process to be thinner than the thickness of the lead frame material. An outer terminal portion for electrically connecting at least an inner lead and an external circuit that is integrally connected to the inner lead and is two-dimensionally arranged along the inner lead forming surface. And the tip portion of the inner lead has a substantially square cross section, and has a first surface, a second surface, and a third surface.
The first surface and the fourth surface, and the first surface is flush with one surface of the other portion having the same thickness as the lead frame material and faces the second surface. The third surface and the fourth surface are formed in a shape that is recessed toward the inner side of the inner lead, and the external terminal portion has a substantially rectangular cross-section and has four surfaces. It is characterized in that it is on the frame material surface, and the other one set of two surfaces is convex from the inside to the outside of the external terminal portion. In the above, the entire inner lead portion is characterized in that the outer shape is processed to be thinner than the thickness of the lead frame material. In addition, the BG of the present invention
The A type semiconductor device is a BGA type resin-sealed semiconductor device using the lead frame of the present invention, and a terminal for connecting to an external circuit made of solder or the like on the surface of the external terminal portion of the lead frame. The semiconductor element is fixed to the first surface side of the inner lead via an insulating adhesive so that the electrode section fits between the inner leads on the surface on the electrode section (pad) side. The electrode portion (pad) is electrically connected to the second surface side of the inner lead by a wire. A BGA type semiconductor device of the present invention is a BGA type resin-sealed semiconductor device using the lead frame of the present invention, wherein an external circuit made of solder or the like is provided on the surface of the external terminal portion of the lead frame. A terminal portion for connection is provided, and the semiconductor element is electrically connected to the second surface of the inner lead through a bump of the semiconductor element. The second surface at the tip of the inner lead is recessed toward the inner lead side. A BGA type semiconductor device of the present invention is a BGA type resin-sealed semiconductor device using the lead frame of the present invention, wherein an external circuit made of solder or the like is provided on the surface of the external terminal portion of the lead frame. A terminal part for connecting is provided,
The lead frame has a die pad portion,
In addition, the die pad portion is sized to fit between the electrode portions (pads) of the semiconductor element and has the same thickness as the inner lead tip portion. The surface of the inner lead and the second surface of the inner lead are oriented in the same direction, and the surface on the electrode part (pad) side is fixed on the die pad with an adhesive material to form the electrode part (pad).
Is electrically connected to the second surface side of the tip of the inner lead by a wire. A BGA type semiconductor device of the present invention is a BGA type resin-sealed semiconductor device using the lead frame of the present invention, wherein an external circuit made of solder or the like is provided on the surface of the external terminal portion of the lead frame. A terminal portion for connection is provided, the lead frame has a die pad portion, and in the semiconductor element, the electrode portion (pad) of the semiconductor element and the second surface of the tip of the inner lead are in the same direction. The surface opposite to the electrode part (pad) side is fixed on the die pad with an adhesive so that the electrode part (pad) is electrically connected to the second surface side of the inner lead tip with a wire. It is characterized by being.

【0008】[0008]

【作用】本発明のリードフレームは、上記のような構成
にすることにより、本発明の、一層の多端子化に対応で
きるBGAタイプの樹脂封止型半導体装置の作製を可能
とするものである。詳しくは、本発明のリードフレーム
は、2段エッチング加工によりインナーリードの先端部
の厚さがリードフレーム素材の厚さよりも薄肉に外形加
工されたものであることより、即ち、図8、図9に示す
ようなエッチング加工方法により、インナーリードの先
端部の厚さが素材の厚さよりも薄肉に外形加工すること
ができ、インナーリードの狭ピッチ化に対応できるもの
としている。そして、リードフレームが、インナーリー
ドと一体的に結合した外部回路と接続するための外部端
子部を、リードフレーム面に沿い二次元的に配列して設
けていることより、BGAタイプの半導体装置に対応で
きるものとしている。そして、インナーリード全体をリ
ードフレーム素材よりも薄肉にしていることにより、イ
ンナーリード先端部の狭いピッチ化のみならず、インナ
ーリード部間の狭間隔化に対応できるものとしている。
さらに、リードフレームの、インナーリード先端部は、
断面形状が略方形で第1面、第2面、第3面、第4面の
4面を有しており、かつ第1面は薄肉部でない素材の厚
さと同じ厚さの他の部分の一方の面と同一平面上にあっ
て第2面に向かい合っており、第3面、第4面はインナ
ーリードの内側に向かい凹んだ形状に形成されているこ
とより、インナーリード先端部のワイヤボンデイング幅
に対し、強度的にも強いものとしている。またリードフ
レームの外部端子部は、断面形状が略方形で4面を有し
ており、1組の向かい合った2面はリードフレーム素材
面上にあり、他の1組の2面はそれぞれ外部端子部の内
側から外側に向かい凸状であることより、強度的にも充
分確保できるものとしている。又、本発明のBGAタイ
プの樹脂封止型半導体装置は、上記本発明のリードフレ
ームを用いたもので、上記のような構成により、一層の
多端子化に対応できるものとしている。
The lead frame of the present invention, by having the above-mentioned structure, enables the production of the BGA type resin-sealed semiconductor device of the present invention which can cope with a further increase in the number of terminals. . More specifically, the lead frame of the present invention is formed by the two-step etching process so that the thickness of the tip of the inner lead is thinner than the thickness of the lead frame material, that is, FIGS. By the etching processing method as shown in (3), the outer lead can be processed so that the thickness of the tip portion of the inner lead is thinner than the thickness of the material, and the inner lead can be made narrower in pitch. Further, the lead frame is provided with the external terminal portion for connecting to the external circuit integrally coupled with the inner lead, which is arranged two-dimensionally along the surface of the lead frame, thereby providing a BGA type semiconductor device. It is supposed to be compatible. By making the inner leads thinner than the lead frame material, it is possible to cope with not only the narrow pitch of the inner lead tip portions but also the narrow spacing between the inner lead portions.
In addition, the tip of the inner lead of the lead frame is
The cross-sectional shape is substantially rectangular and has four surfaces, that is, a first surface, a second surface, a third surface and a fourth surface, and the first surface has a thickness that is the same as the thickness of the material that is not a thin portion. Since it is flush with one surface and faces the second surface, and the third and fourth surfaces are formed in a concave shape toward the inner side of the inner lead, the wire bonding of the tip of the inner lead is performed. The strength is also stronger than the width. The external terminal portion of the lead frame has a substantially rectangular cross section and has four faces, one set of two facing faces is on the lead frame material face, and the other set of two faces is the external terminal. The convex shape from the inside to the outside of the portion ensures sufficient strength. The BGA type resin-encapsulated semiconductor device of the present invention uses the lead frame of the present invention, and is configured as described above to be compatible with a further increase in the number of terminals.

【0009】[0009]

【実施例】本発明のリードフレームの実施例を挙げ図に
基づいて説明する。先ず、本発明のリードフレームの実
施例1を説明する。図1(a)は本実施例1のリードフ
レームを示した概略平面図であり、図1(b)は、図1
(a)の約1/4部分の拡大図で、図1(c)はインナ
ーリード先端の断面図で、図1(d)は図1(a)のA
1−A2における断面の一部を示した断面図である。
尚、図1(a)は概略図で、全体を分かり易くするため
に図1(b)に比べ、インナーリードの数、外部端子部
の数は少なくしてある。図中、100はリードフレー
ム、110はインナーリード、110Aはインナーリー
ド先端部、120は外部端子部、140はダムバー、1
50は吊りバー、160はフレーム(枠部)、170は
治具孔である。本実施例1のリードフレームは、42%
ニッケル−鉄合金を素材とし、図8に示すエッチング加
工方法により作製されたBGAタイプの半導体装置用の
リードフレームであり、図1(a)に示すように、イン
ナーリード110に一体的に連結した外部端子部120
をインナーリード形成面(リードフレーム面)に沿い二
次元的に配列しており、且つ、インナーリード先端部1
10A部だけでなくインナーリード全体がリードフレー
ム素材の厚さよりも薄肉に形成されている。外部端子部
120はリードフレーム素材の厚さに形成されている。
インナーリード110の厚さtは40μm、インナーリ
ード部110以外の厚さt0 は0.15mmでリードフ
レーム素材の板厚のままである。また、インナーリード
先端部110Aのピッチは0.12mmと狭いピッチ
で、半導体装置の多端子化に対応できるものとしてい
る。インナーリードの先端部110Aは、図1(c)に
示すように、断面形状が略方形で4面を有しており、第
1面110Aaはリードフレーム素材面で、薄肉部でな
い外部端子部120の一方の面と同一平面上にある。第
2面110Abはエッチング面(腐蝕された面)である
が、略平坦状でワイヤボンデイィングし易い形状となっ
ており、第3面110Ac、第4面110Adはインナ
ーリードの内側へ向かい凹んだ形状をしており、第2面
110Ab(ワイヤボンディング面)を狭くしても強度
的に強いものとしている。外部端子部120は、図1
(d)に示すように、断面形状が略方形で4面を有して
おり、1組みの向かい合った2面120a、120bは
外部端子の内側から外側に向かい凸状である。また、図
1(d)に示すように、インナーリード部110の断面
形状は、図1(c)に示すインナーリード先端部110
Aの断面形状と同じ形状である。尚、本実施例リードフ
レーム100においては、外部端子部120はダムバー
140と一体的に連結している。
EXAMPLE An example of a lead frame of the present invention will be described with reference to the drawings. First, a first embodiment of the lead frame of the present invention will be described. FIG. 1A is a schematic plan view showing the lead frame of the first embodiment, and FIG.
1A is an enlarged view of about 1/4 portion, FIG. 1C is a cross-sectional view of the inner lead tip, and FIG. 1D is A of FIG.
It is sectional drawing which showed a part of cross section in 1-A2.
Note that FIG. 1A is a schematic diagram, and the number of inner leads and the number of external terminal portions are smaller than those in FIG. 1B in order to make the whole easy to understand. In the figure, 100 is a lead frame, 110 is an inner lead, 110A is an inner lead tip portion, 120 is an external terminal portion, 140 is a dam bar, 1
50 is a suspension bar, 160 is a frame (frame portion), and 170 is a jig hole. The lead frame of Example 1 has 42%
A lead frame for a BGA type semiconductor device made of a nickel-iron alloy by the etching method shown in FIG. 8 and integrally connected to an inner lead 110 as shown in FIG. 1 (a). External terminal part 120
Are arranged two-dimensionally along the inner lead forming surface (lead frame surface), and the inner lead tip 1
Not only the 10A portion but the entire inner lead is formed thinner than the thickness of the lead frame material. The external terminal portion 120 is formed to the thickness of the lead frame material.
The thickness t of the inner lead 110 is 40 μm, and the thickness t 0 of the portions other than the inner lead portion 110 is 0.15 mm, which is the plate thickness of the lead frame material. Further, the pitch of the inner lead tip portions 110A is as narrow as 0.12 mm, which is adapted to the multi-terminal of the semiconductor device. As shown in FIG. 1 (c), the tip portion 110A of the inner lead has a substantially rectangular cross section and has four surfaces. The first surface 110Aa is the lead frame material surface and is not the thin terminal portion 120A. Coplanar with one surface of the. The second surface 110Ab is an etched surface (corroded surface), but has a substantially flat shape that facilitates wire bonding, and the third surface 110Ac and the fourth surface 110Ad are recessed toward the inner side of the inner lead. The second surface 110Ab (wire bonding surface) has a narrow shape and is strong in strength even if it is narrowed. The external terminal section 120 is shown in FIG.
As shown in (d), the cross-sectional shape is substantially rectangular and has four surfaces, and a pair of opposed two surfaces 120a and 120b are convex from the inside to the outside of the external terminal. Further, as shown in FIG. 1D, the cross-sectional shape of the inner lead portion 110 is the same as that of the inner lead tip portion 110 shown in FIG.
It has the same shape as the cross-sectional shape of A. In the lead frame 100 of this embodiment, the external terminal portion 120 is integrally connected to the dam bar 140.

【0010】次いで、本発明のリードフレームの実施例
2を説明する。図2(a)は本実施例2のリードフレー
ム100A示した概略平面図であり、図2(b)は、図
2(a)のの約1/4部分の拡大図で、図2(c)
(イ)はインナーリード先端の断面図で、図2(c)
(ロ)は図1(a)のC1−C2におけるインナーリー
ド110の断面を示した断面図である。図2(c)
(ハ)は図1(a)のC1−C2における外部端子部1
20の断面を示した断面図である。尚、図2(a)は概
略図で、全体を分かり易くするために図2(b)に比
べ、インナーリードの数、外部端子部の数は少なくして
ある。本実施例2のリードフレームも、42%ニッケル
−鉄合金を素材とし、図8に示すエッチング加工方法に
より作製されたBGAタイプの半導体装置用のリードフ
レームであり、図2(a)に示すように、インナーリー
ド110に一体的に連結した外部端子部120をリード
フレーム面に沿い二次元的配列してきるが、実施例1の
リードフレームとは異なり、インナーリード先端部11
0A部だけをリードフレーム素材の厚さよりも薄肉に形
成されている。図2(c)(イ)に示すように、インナ
ーリード先端部110Aの断面は、実施例1の場合とほ
ぼ同じである。図2(c)(ロ)に示すように、実施例
1のリードフレームとは異なり、半導体素子と電極部
(パッド)とワイヤボンデイングにて接続するためボン
デイングエリアを含むインナーリード先端部110A以
外は外部端子部120と同じくリードフレーム素材の厚
さに形成されている。この為、インナーリード先端部1
110Aに比べ狭ピッチを得ることができない。図2
(c)(ハ)に示すように、外部端子部120の断面
は、実施例1のリードフレームと同様に、リードフレー
ム素材の厚さに形成されている。尚、本実施例リードフ
レーム100Aにおいても、外部端子部120はダムバ
ー140と一体的に連結している。
Next, a second embodiment of the lead frame of the present invention will be described. 2A is a schematic plan view showing the lead frame 100A of the second embodiment, and FIG. 2B is an enlarged view of about 1/4 part of FIG. 2A, and FIG. )
2A is a sectional view of the inner lead tip, and FIG.
(B) is a cross-sectional view showing a cross section of the inner lead 110 at C1-C2 in FIG. Figure 2 (c)
(C) is the external terminal portion 1 at C1-C2 in FIG.
It is sectional drawing which showed the cross section of 20. Note that FIG. 2A is a schematic diagram, and the number of inner leads and the number of external terminal portions are smaller than those in FIG. 2B in order to make the whole easy to understand. The lead frame of Example 2 is also a lead frame for a BGA type semiconductor device, which is made of 42% nickel-iron alloy as a raw material and manufactured by the etching processing method shown in FIG. 8, and as shown in FIG. In addition, the external terminal portion 120 integrally connected to the inner lead 110 can be two-dimensionally arranged along the surface of the lead frame. However, unlike the lead frame of the first embodiment, the inner lead tip portion 11
Only the 0A part is formed thinner than the thickness of the lead frame material. As shown in FIGS. 2C and 2A, the cross section of the inner lead tip portion 110A is almost the same as that of the first embodiment. As shown in FIGS. 2 (c) and (b), unlike the lead frame of the first embodiment, since the semiconductor element and the electrode portion (pad) are connected by wire bonding, except the inner lead tip portion 110A including the bonding area. Like the external terminal portion 120, it is formed to the thickness of the lead frame material. Therefore, the inner lead tip 1
A narrow pitch cannot be obtained as compared with 110A. FIG.
As shown in (c) and (c), the cross section of the external terminal portion 120 is formed to the thickness of the lead frame material as in the lead frame of the first embodiment. Also in the lead frame 100A of this embodiment, the external terminal portion 120 is integrally connected to the dam bar 140.

【0011】尚、実施例1及び実施例2のリードフレー
ムは、直接図1(a)や図2(a)に示す形状にエッチ
ング加工すると、作製時にインナーリード110にヨレ
が生じ易いため、図3(a)に示すように、インナーリ
ード先端部を連結部110Bにて固定した状態にエッチ
ング加工した後、インナーリード110部を補強テープ
190で固定した(図3(b))後に、プレス等にて、
半導体装置作製の際には不要の連結部110Bを除去し
て(図2(a))、形成した。尚、実施例2のリードフ
レームの場合には、インナーリード先端部をダイパッド
に直接連結した状態にエッチング加工した後、不要部を
カットしても良い。
In the lead frames of Examples 1 and 2, if the lead frame is directly etched into the shape shown in FIG. As shown in FIG. 3 (a), after etching the inner lead tip portion with the connecting portion 110B fixed, the inner lead 110 portion is fixed with the reinforcing tape 190 (FIG. 3 (b)), followed by pressing or the like. At
The unnecessary connecting portion 110B was removed when the semiconductor device was manufactured (FIG. 2A), and was formed. In the case of the lead frame of Example 2, the unnecessary portions may be cut after the etching processing is performed so that the tip ends of the inner leads are directly connected to the die pad.

【0012】実施例1のリードフレームのエッチング加
工方法を図8に基づいて説明する。図8は、図1に示す
実施例1のリードフレームのエッチング加工方法を説明
するための各工程断面図であり、図1(b)のA1−A
2部の断面部における製造工程図である。図8中、81
0はリードフレーム素材、820A、820Bはレジス
トパターン、830は第一の開口部、840は第二の開
口部、850は第一の凹部、860は第二の凹部、87
0は平坦状面、880はエッチング抵抗層を示す。ま
た、、110はインナーリード、120は外部端子部で
ある。先ず、42%ニッケル−鉄合金からなり、厚みが
0.15mmのリードフレーム素材810の両面に、重
クロム酸カリウムを感光剤とした水溶性カゼインレジス
トを塗布した後、所定のパターン版を用いて、所定形状
の第一の開口部830、第二の開口部840をもつレジ
ストパターン820A、820Bを形成した。(図8
(a)) 第一の開口部830は、後のエッチング加工において外
部端子部の形状を形成するとともに、インナーリード形
成領域におけるリードフレーム素材810をこの開口部
からベタ状にリードフレーム素材よりも薄肉に腐蝕する
ためのもので、レジストの第二の開口部840は、イン
ナーリード部および外部端子部の形状を形成するための
ものである。次いで、液温57°C、濃度48Be'
塩化第二鉄溶液を用いて、スプレー圧2.5kg/cm
2 にて、レジストパターンが形成されたリードフレーム
素材810の両面をエッチングし、ベタ状(平坦状)に
腐蝕された第一の凹部850の深さhがリードフレーム
部材の1/3に達した時点でエッチングを止めた。(図
8(b)) 上記第1回目のエッチングにおいては、リードフレーム
素材810の両面から同時にエッチングを行ったが、必
ずしも両面から同時にエッチングする必要はない。少な
くとも、インナーリード部形状を形成するための、所定
形状の開口部をもつレジストパターン820Bが形成さ
れた面側から腐蝕液によるエッチング加工を行い、腐蝕
されたインナーリード部形成領域において、所定量エッ
チング加工し止めることができれば良い。本実施例のよ
うに、第1回目のエッチングにおいてリードフレーム素
材810の両面から同時にエッチングする理由は、両面
からエッチングすることにより、後述する第2回目のエ
ッチング時間を短縮するためで、レジストパターン82
0B側からのみの片面エッチングの場合と比べ、第1回
目エッチングと第2回目エッチングのトータル時間が短
縮される。次いで、第一の開口部830側の腐蝕された
第一の凹部850にエッチング抵抗層880としての耐
エッチング性のあるホットメルト型ワックス(ザ・イン
クテック社製の酸ワックス、型番MR−WB6)を、ダ
イコータを用いて、塗布し、ベタ状(平坦状)に腐蝕さ
れた第一の凹部850に埋め込んだ。レジストパターン
820A上も該エッチング抵抗層880に塗布された状
態とした。(図8(c)) エッチング抵抗層880を、レジストパターン820A
上全面に塗布する必要はないが、第一の凹部850を含
む一部にのみ塗布することは難しい為に、図8(c)に
示すように、第一の凹部850とともに、第一の開口部
830側全面にエッチング抵抗層880を塗布した。本
実施例で使用したエッチング抵抗層880は、アルカリ
溶解型のワックスであるが、基本的にエッチング液に耐
性があり、エッチング時にある程度の柔軟性のあるもの
が、好ましく、特に、上記ワックスに限定されず、UV
硬化型のものでも良い。このようにエッチング抵抗層8
80をインナーリード先端部の形状を形成するためのパ
ターンが形成された面側の腐蝕された第一の凹部850
に埋め込むことにより、後工程でのエッチング時に第一
の凹部850が腐蝕されて大きくならないようにしてい
るとともに、高精細なエッチング加工に対しての機械的
な強度補強をしており、スプレー圧を高く(2.5kg
/cm2 以上)とすることができ、これによりエッチン
グが深さ方向に進行し易くなる。この後、第2回目のエ
ッチングを行い、凹状に腐蝕された第二の凹部860形
成面側からリードフレーム素材810をエッチングし、
貫通させ、インナーリード110および外部端子部12
0を形成した。(図8(d)) 第1回目のエッチング加工にて作製された、エッチング
形成面870は平坦であるが、この面を挟む2面はイン
ナーリード側にへこんだ凹状である。次いで、洗浄、エ
ッチング抵抗層880の除去、レジスト膜(レジストパ
ターン820A、820B)の除去を行い、インナーリ
ード110および外部端子部120が加工された図1
(a)に示すリードフレームを得た。エッチング抵抗層
880とレジスト膜(レジストパターン820A、82
0B)の除去は水酸化ナトリウム水溶液により溶解除去
した。
A method for etching the lead frame of the first embodiment will be described with reference to FIG. 8A to 8C are cross-sectional views of each step for explaining the method for etching the lead frame of Example 1 shown in FIG. 1, which are taken along line A1-A of FIG.
It is a manufacturing-process figure in the cross-section part of 2 parts. In FIG. 8, 81
0 is a lead frame material, 820A and 820B are resist patterns, 830 is a first opening, 840 is a second opening, 850 is a first recess, 860 is a second recess, 87
Reference numeral 0 indicates a flat surface, and 880 indicates an etching resistance layer. Further, 110 is an inner lead, and 120 is an external terminal portion. First, after applying a water-soluble casein resist using potassium dichromate as a photosensitizer to both surfaces of a lead frame material 810 having a thickness of 0.15 mm and made of 42% nickel-iron alloy, a predetermined pattern plate was used. Then, resist patterns 820A and 820B having a first opening 830 and a second opening 840 having a predetermined shape were formed. (FIG. 8
(A)) The first opening 830 forms the shape of the external terminal portion in the subsequent etching process, and the lead frame material 810 in the inner lead forming region is solidly formed from this opening and is thinner than the lead frame material. The second opening 840 of the resist is for forming the shapes of the inner lead portion and the external terminal portion. Then, using a ferric chloride solution having a liquid temperature of 57 ° C and a concentration of 48Be ' , a spray pressure of 2.5 kg / cm
At 2 , the both sides of the lead frame material 810 having the resist pattern formed thereon are etched, and the depth h of the first recess 850, which is corroded into a solid (flat) shape, reaches 1/3 of the lead frame member. At that point the etching was stopped. (FIG. 8B) In the first etching described above, both sides of the lead frame material 810 were simultaneously etched, but it is not always necessary to simultaneously etch from both sides. At least, a predetermined amount of etching is performed in the corroded inner lead portion forming region from the side where the resist pattern 820B having the opening of the predetermined shape is formed, in order to form the inner lead portion shape. I just need to be able to process and stop. The reason for simultaneously etching both sides of the lead frame material 810 in the first etching as in the present embodiment is to shorten the second etching time to be described later by etching from both sides, and the resist pattern 82
Compared with the case of single-sided etching only from the 0B side, the total time of the first etching and the second etching is shortened. Then, a hot-melt type wax having etching resistance as an etching resistance layer 880 in the corroded first concave portion 850 on the first opening 830 side (acid wax manufactured by The Inktech Co., model number MR-WB6). Was applied using a die coater and embedded in the first recess 850 which was corroded into a solid (flat) shape. The resist pattern 820A was also applied to the etching resistance layer 880. (FIG. 8C) The etching resistance layer 880 is formed by using a resist pattern 820A.
Although it is not necessary to apply it to the entire upper surface, it is difficult to apply it only to a part including the first concave portion 850. Therefore, as shown in FIG. An etching resistance layer 880 was applied to the entire surface of the portion 830 side. The etching resistance layer 880 used in this example is an alkali-soluble wax, but it is preferable that the etching resistance layer 880 is basically resistant to an etching solution and has some flexibility during etching, and is particularly limited to the above wax. Not UV
A hardening type may be used. Thus, the etching resistance layer 8
80 is the first recessed portion 850 in which the pattern for forming the shape of the inner lead tip portion is formed and which is corroded on the surface side.
By embedding it in the substrate, the first concave portion 850 is prevented from being corroded during the etching in a later process so as to be large, and the mechanical strength is reinforced for high-definition etching processing, and the spray pressure is increased. High (2.5 kg
/ Cm 2 or more), which facilitates the etching to proceed in the depth direction. After that, the second etching is performed to etch the lead frame material 810 from the side where the second concave portion 860, which is corroded in a concave shape, is formed.
The inner lead 110 and the external terminal portion 12 are penetrated.
Formed 0. (FIG. 8D) The etched surface 870 produced by the first etching process is flat, but the two surfaces sandwiching this surface are recessed toward the inner lead. Next, cleaning, removal of the etching resistance layer 880, and removal of the resist film (resist patterns 820A and 820B) were performed, and the inner lead 110 and the external terminal portion 120 were processed.
The lead frame shown in (a) was obtained. Etching resistance layer 880 and resist film (resist patterns 820A, 82
OB) was removed by dissolution with an aqueous sodium hydroxide solution.

【0013】上記図8に示すリードフレームのエッチン
グ加工方法は図1(b)のA1−A2部の断面部におけ
る製造工程図を示したものであるが、図1(a)に示す
インナーリード先端部110Aの形成も、図8に示した
インナーリード110部の形成と同じようにして形成さ
れる。図8に示すエッチング加工方法によりインナーリ
ード全体をリードフレーム素材よりも薄肉に外形加工す
ることにより、インナーリード先端においては狭ピッチ
化を可能とし、インナーリード先端以外の箇所において
もインナーリード間の狭間隔化を可能としている。特
に、図1(c)に示すように、インナーリード先端の第
1面110Aaを薄肉部以外のリードフレーム素材の厚
さと同じ厚さの他の部分と同一面に、第2面110Ab
と対向させて形成し、且つ、第3面110Ac、第4面
110Adをインナーリード側に凹状にすることができ
る。
The etching method of the lead frame shown in FIG. 8 is a manufacturing process diagram in the cross section of the A1-A2 portion of FIG. 1 (b), and the inner lead tip shown in FIG. 1 (a). The portion 110A is also formed in the same manner as the inner lead 110 portion shown in FIG. By etching the entire inner lead to be thinner than the lead frame material by the etching method shown in FIG. 8, it is possible to make the pitch narrower at the tip of the inner lead and to narrow the space between the inner leads even at a place other than the tip of the inner lead. Allows spacing. In particular, as shown in FIG. 1C, the first surface 110Aa at the tip of the inner lead is made flush with the other surface having the same thickness as the lead frame material other than the thin portion and the second surface 110Ab.
And the third surface 110Ac and the fourth surface 110Ad can be concave toward the inner lead side.

【0014】図2に示す、実施例2のリードフレーム
は、図8に示すエッチング加工方法において、一部を変
えることによって作製することができる。即ち、インナ
ーリード先端部110Aは図8に示すインナーリード部
110作成と同じく、リードフレーム素材810の厚さ
より薄肉化して形成し、インナーリード110の先端部
以外は、図8に示す外部端子部120の作成と同じく、
リードフレーム素材810と同じ厚さに形成することに
より、インナーリード先端部のみをリードフレーム素材
より薄肉に形成した実施例2のリードフレームをエッチ
ング加工にて作製できる。
The lead frame of Example 2 shown in FIG. 2 can be manufactured by partially changing the etching processing method shown in FIG. That is, the inner lead tip portion 110A is formed thinner than the thickness of the lead frame material 810 as in the inner lead portion 110 shown in FIG. 8, and the outer terminal portion 120 shown in FIG. As with the creation of
By forming the lead frame material 810 to have the same thickness as that of the lead frame material 810, the lead frame of Example 2 in which only the inner lead tips are thinner than the lead frame material can be manufactured by etching.

【0015】後述する実施例2の半導体装置のようにバ
ンプを用いて半導体素子をインナーリードの第2面11
0bに搭載し、インナーリードと電気的に接続する場合
には、第2面110bをインナーリード側に凹んだ形状
に形成した方がバンプ接続の際の許容度が大きくなる
為、図9に示すエッチング加工方法が採られる。図9に
示すエッチング加工方法は、第1回目のエッチング工程
までは、図8に示す方法と同じであるが、エッチング抵
抗層880を第二の凹部860側に埋め込んだ後、第一
の凹部850側から第2回目のエッチングを行い、貫通
させる点で異なっている。図9に示すエッチング加工方
法によって得られたリードフレームのインナーリード先
端を含めインナーリードの断面形状は、図5(b)に示
すように、第2面110bがインナーリード側にへこん
だ凹状になる。
A semiconductor element is mounted on the second surface 11 of the inner lead by using a bump as in the semiconductor device of Example 2 described later.
In the case of mounting on No. 0b and electrically connecting to the inner leads, it is better to form the second surface 110b in a shape recessed toward the inner leads because the tolerance at the time of bump connection becomes larger, and therefore, as shown in FIG. An etching processing method is adopted. The etching processing method shown in FIG. 9 is the same as the method shown in FIG. 8 up to the first etching step, but after the etching resistance layer 880 is embedded in the second recess 860 side, the first recess 850 is formed. The difference is that the second etching is performed from the side and the etching is performed. As shown in FIG. 5B, the sectional shape of the inner lead including the inner lead tip of the lead frame obtained by the etching method shown in FIG. 9 is a concave shape in which the second surface 110b is dented toward the inner lead side. .

【0016】尚、上記図8、図9に示すエッチング加工
方法のように、エッチングを2段階にわけて行うエッチ
ング加工方法を、一般には2段エッチング加工方法と言
っており、微細加工に有利な加工方法である。図1に示
す実施例1のリードフレーム110や図2に示す実施例
2のリードフレームのエッチング加工方法においては、
2段エッチング加工方法と、パターン形状を工夫するこ
とにより部分的にリードフレーム素材を薄くしながら外
形加工をする方法とが伴行して採られており、リードフ
レーム素材を薄くした部分においては、特に、微細な加
工ができるようにしている。図8、図9に示す、上記の
方法においては、インナーリード先端部110の微細化
加工は、最終的に得られるインナーリード先端部の厚さ
tに左右されるもので、例えば、板厚tを50μmまで
薄くすると、図8(e)に示す、平坦幅W1を100μ
mとして、インナーリード先端部ピッチpが0.15m
mまで微細加工可能となる。板厚tを30μm程度まで
薄くし、平坦幅W1を70μm程度とすると、インナー
リード先端部ピッチpが0.12mm程度まで微細加工
ができるが、板厚t、平坦幅W1のとり方次第ではイン
ナーリード先端部ピッチpは更に狭いピッチまで作製が
可能となる。
Incidentally, an etching processing method in which etching is divided into two stages like the etching processing method shown in FIGS. 8 and 9 is generally called a two-stage etching processing method, which is advantageous for fine processing. It is a processing method. In the method of etching the lead frame 110 of the first embodiment shown in FIG. 1 and the lead frame of the second embodiment shown in FIG.
The two-step etching method and the method of performing outer shape processing while partially thinning the lead frame material by devising the pattern shape are adopted together, and in the portion where the lead frame material is thin, Especially, it is possible to perform fine processing. In the above method shown in FIGS. 8 and 9, the miniaturization of the inner lead tip portion 110 depends on the thickness t of the finally obtained inner lead tip portion. Is reduced to 50 μm, the flat width W1 shown in FIG.
m, the inner lead tip pitch p is 0.15 m
Fine processing is possible up to m. If the plate thickness t is reduced to about 30 μm and the flat width W1 is set to about 70 μm, fine processing can be performed to the inner lead tip end pitch p of about 0.12 mm. However, depending on how to set the plate thickness t and the flat width W1, the inner lead The tip pitch p can be made to a narrower pitch.

【0017】次いで、本発明のBGAタイプの樹脂封止
型半導体装置の実施例を挙げ、図を用いて説明する。先
ず、本発明のBGAタイプの樹脂封止型半導体装置の実
施例1を挙げる。図4(a)は、実施例1の樹脂封止型
半導体装置の断面図で、図4(b)、図4(c)は、そ
れぞれ、インナーリード先端部および外部端子部の半導
体装置の厚み方向の断面図である。図4中、200は半
導体装置、210は半導体素子、211は電極部(パッ
ド)、220はワイヤ、240は封止用樹脂、250は
補強用テープ、260は絶縁性接着材、270は端子部
である。本実施例1の半導体装置は、上記実施例1のリ
ードフレームを用いたBGAタイプの樹脂封止型半導体
装置であって、リードフレームの外部端子部120の表
面に半田からなる外部回路と接続するための端子部27
0を半導体装置の一面に二次元的に配列して設けてい
る。本実施例1においては、半導体素子210は、電極
部(パッド)211側の面にて、インナーリード110
間に電極部211が収まるようにして、インナーリード
110の第1面110a側に絶縁性接着材260を介し
て固定されており、電極部(パッド)211はワイヤ2
20にてインナーリード110の第2面側110bと結
線されて電気的に接続されている。本実施例1の半導体
装置は、半導体素子のサイズとほぼ同じ大きさに封止用
樹脂240にて樹脂封止されており、CSP(Chip
Size Package)とも言える。また、ワイ
ヤ220にて結線するインナーリード110の先端部が
リードフレーム素材より薄肉に形成されていることよ
り、半導体装置の薄型化にも対応できるものである。
Next, an example of a BGA type resin-sealed semiconductor device of the present invention will be described with reference to the drawings. First, Example 1 of the BGA type resin-encapsulated semiconductor device of the present invention will be described. FIG. 4A is a cross-sectional view of the resin-sealed semiconductor device according to the first embodiment, and FIGS. 4B and 4C are semiconductor device thicknesses of the inner lead tip portion and the external terminal portion, respectively. It is sectional drawing of a direction. In FIG. 4, 200 is a semiconductor device, 210 is a semiconductor element, 211 is an electrode part (pad), 220 is a wire, 240 is a sealing resin, 250 is a reinforcing tape, 260 is an insulating adhesive, and 270 is a terminal part. Is. The semiconductor device of the first embodiment is a BGA type resin-sealed semiconductor device using the lead frame of the first embodiment, and is connected to an external circuit made of solder on the surface of the external terminal portion 120 of the lead frame. Terminal part 27 for
Zeros are arranged two-dimensionally on one surface of the semiconductor device. In the first embodiment, the semiconductor element 210 has the inner lead 110 on the surface on the electrode portion (pad) 211 side.
The electrode portion 211 is fixed to the first surface 110a side of the inner lead 110 via an insulating adhesive material 260 so that the electrode portion 211 is accommodated between the electrode portion (pad) 211 and the wire 2.
At 20, the wire is electrically connected to the second surface side 110b of the inner lead 110. The semiconductor device according to the first embodiment is resin-encapsulated with the encapsulating resin 240 to have a size substantially equal to the size of the semiconductor element.
It can also be said to be a Size Package). Further, since the tip portion of the inner lead 110 connected by the wire 220 is formed thinner than the lead frame material, it is possible to make the semiconductor device thinner.

【0018】本実施例1の半導体装置に用いられたリー
ドフレームのインナーリード部110の断面形状は、図
10(イ)(a)に示すようになっており、エッチング
平坦面(第2面)110Ab側の幅W1はほぼ平坦で反
対側の面110Aa(第1面)の幅W2より若干大きく
くなっており、W1、W2(約100μm)ともこの部
分の板厚さ方向中部の幅Wよりも大きくなっている。こ
のようにインナーリード先端部の両面は広くなった断面
形状であり、且つ、第3面110Ac、第4面110A
dがインナーリード側に凹んだ形状であるため、第1面
110Aa、第2面110Abのどちらの面を用いても
半導体素子(図示せず)とインナーリード先端部110
Aとワイヤによる結線(ボンデイング)が安定し、ボン
デイングし易すいものとなっているが、本実施例1の半
導体装置の場合はエッチング面側(図10(ロ)
(a))をボンデイング面としている。図中、110A
bはエッチング加工による平坦面(第2面)、110A
aはリードフレーム素材面(第1面)、1020Aはワ
イヤ、1021Aはめっき部である。尚、エッチング平
坦状面110Ab(第2面)がアラビの無い面であるた
め、図10(ロ)の(a)の場合は、特に結線(ボンデ
イング)適性が優れる。図10(ハ)は図13に示す加
工方法にて作製されたリードフレームのインナーリード
先端部1010Bと半導体素子(図示せず)との結線
(ボンデイング)を示すものであるが、この場合もイン
ナーリード先端部1010Bの両面は平坦ではあるが、
この部分の板厚方向の幅に比べ大きくとれない。また両
面ともリードフレーム素材面である為、結線(ボンデイ
ング)適性は本実施例のエッチング平坦面より劣る。図
10(ニ)はプレス(コイニング)によりインナーリー
ド先端部を薄肉化した後にエッチング加工によりインナ
ーリード先端部1010C、1010Dを加工したもの
の、半導体素子(図示せず)との結線(ボンデイング)
を示したものであるが、この場合はプレス面側が図に示
すように平坦になっていないため、どちらの面を用いて
結線(ボンデイング)しても、図10(ニ)の(a)、
(b)に示すように結線(ボンデイング)の際に安定性
が悪く品質的にも問題となる場合が多い。尚、1010
Abはコイニング面、1010Aaはリードフレーム素
材面である
The sectional shape of the inner lead portion 110 of the lead frame used in the semiconductor device of the first embodiment is as shown in FIG. 10 (a) (a), and the etching flat surface (second surface). The width W1 on the 110Ab side is almost flat and slightly larger than the width W2 of the opposite surface 110Aa (first surface). Both W1 and W2 (about 100 μm) are wider than the width W of the middle portion in the plate thickness direction. Is also getting bigger. In this manner, both surfaces of the tip of the inner lead have a broadened cross-sectional shape, and the third surface 110Ac and the fourth surface 110A.
Since d has a shape recessed toward the inner lead side, the semiconductor element (not shown) and the inner lead tip portion 110 can be formed by using either the first surface 110Aa or the second surface 110Ab.
The connection (bonding) by A and the wire is stable and the bonding is easy, but in the case of the semiconductor device of Example 1, the etching surface side (FIG. 10B).
(A)) is used as the bonding surface. 110A in the figure
b is a flat surface (second surface) by etching, 110A
a is a lead frame material surface (first surface), 1020A is a wire, and 1021A is a plated portion. In addition, since the flat etching surface 110Ab (second surface) is a surface free from arabic, in the case of (a) of FIG. 10B, the suitability for connection (bonding) is particularly excellent. FIG. 10C shows a connection (bonding) between the inner lead tip portion 1010B of the lead frame manufactured by the processing method shown in FIG. 13 and the semiconductor element (not shown). Both sides of the lead tip portion 1010B are flat,
It cannot be as large as the width of this part in the plate thickness direction. Further, since both surfaces are lead frame material surfaces, the suitability for connection (bonding) is inferior to the flat etching surface of this embodiment. In FIG. 10D, the inner lead tips 1010C and 1010D are processed by etching after thinning the inner lead tips by pressing (coining), but connection (bonding) with a semiconductor element (not shown).
In this case, since the press surface side is not flat as shown in the figure, whichever surface is used for connection (bonding), (a) in FIG. 10 (d),
As shown in (b), the stability is poor at the time of connection (bonding), which often causes a problem in terms of quality. 1010
Ab is a coining surface and 1010Aa is a lead frame material surface.

【0019】次に、本発明のBGAタイプの樹脂封止型
半導体装置の実施例2を挙げる。図5(a)は、実施例
2の樹脂封止型半導体装置の断面図で、図5(b)、図
5(c)は、それぞれインナーリード先端部および外部
端子部の、半導体装置の厚み方向の断面図である。図5
中、200は半導体装置、210は半導体素子、212
はバンプ、240は封止用樹脂、250は補強用テー
プ、270は端子部である。本実施例2の半導体装置
は、42合金(42%ニッケル−鉄合金)からなる0.
15mm厚のリードフレーム素材を図9に示すエッチン
グ加工方法により、図1(a)、図1(b)に示す上記
実施例1と同じ外観で、インナーリード全体をリードフ
レームの素材より薄肉に形成したリードフレームを用い
たBGAタイプの樹脂封止型半導体装置であって、リー
ドフレームの外部端子部120の表面に半田からなる外
部回路と接続するための端子部270を半導体装置の一
面に二次元的に配列して設けている。本実施例2におい
ては、半導体素子210は、バンプ212を介してイン
ナーリード110の先端で第2面110bと電気的に接
続している。尚、補強用テープ250はインナーリード
110の先端に近い一に設けられているが、リードフレ
ームが薄く十分に強度が確保されない場合には、リード
フレームの全面にわたり貼っても良い。
Next, a second embodiment of the BGA type resin-sealed semiconductor device of the present invention will be described. FIG. 5A is a cross-sectional view of the resin-sealed semiconductor device according to the second embodiment, and FIGS. 5B and 5C are semiconductor device thicknesses of the inner lead tip portion and the external terminal portion, respectively. It is sectional drawing of a direction. FIG.
Inside, 200 is a semiconductor device, 210 is a semiconductor element, 212
Is a bump, 240 is a sealing resin, 250 is a reinforcing tape, and 270 is a terminal portion. The semiconductor device according to the second embodiment is made of 42 alloy (42% nickel-iron alloy).
A 15 mm-thick lead frame material is formed by the etching method shown in FIG. 9 so that the entire inner lead is thinner than the material of the lead frame, with the same appearance as in Example 1 shown in FIGS. 1 (a) and 1 (b). A BGA type resin-encapsulated semiconductor device using the lead frame, wherein a terminal portion 270 for connecting to an external circuit made of solder is two-dimensionally formed on one surface of the semiconductor device on the surface of the external terminal portion 120 of the lead frame. Are arranged in a line. In the second embodiment, the semiconductor element 210 is electrically connected to the second surface 110b at the tip of the inner lead 110 via the bump 212. The reinforcing tape 250 is provided at a position near the tip of the inner lead 110, but when the lead frame is thin and sufficient strength cannot be ensured, it may be attached over the entire surface of the lead frame.

【0020】本実施例2の半導体装置に用いられたリー
ドフレームのインナーリード部110の断面形状は、図
10(イ)(b)に示すようになっており、エッチング
平坦面110Ab側の幅W1Aはほぼ平坦で反対側の面
の幅W2Aより若干大きくなっており、W1A、W2A
(約100μm)ともこの部分の板厚さ方向中部の幅W
Aよりも大きくなっている。図10(イ)(b)に示す
ようにインリーリード先端部の両面は広くなった断面形
状であり、第1面110Aaが平坦状で、第2面110
Abがインナーリード側に凹んだ形状をしており、且つ
第3面110Ac、110Adもインナーリード側に凹
んだ形状をしている為、第2面110Abにて安定して
バンプによる接続をし易いものとしている。
The sectional shape of the inner lead portion 110 of the lead frame used in the semiconductor device of the second embodiment is as shown in FIGS. 10A and 10B, and the width W1A on the etching flat surface 110Ab side. Is almost flat and slightly larger than the width W2A of the opposite surface. W1A, W2A
(Approximately 100 μm) Width W of this part in the thickness direction middle part
It is larger than A. As shown in FIGS. 10 (a) and 10 (b), both surfaces of the tip portion of the inlay lead have a widened cross-sectional shape, the first surface 110Aa is flat, and the second surface 110 is
Since Ab has a recessed shape on the inner lead side, and the third surfaces 110Ac and 110Ad also have a recessed shape on the inner lead side, it is easy to perform stable bump connection on the second surface 110Ab. I am supposed to.

【0021】尚、本実施例2の半導体装置においては、
図9に示すエッチング加工方法により作製されたリード
フレームで、インナーリード全体がリードフレーム素材
よりも薄肉に形成されたものを用いており、図5(b)
に示すように、インナーリード先端部を含めインナーリ
ード110の第2面110bがインナーリード先端側に
凹んだ形状で、バンプ接続の許容を大きくしている。
In the semiconductor device of the second embodiment,
A lead frame manufactured by the etching method shown in FIG. 9 in which the entire inner lead is formed thinner than the lead frame material is used, as shown in FIG.
As shown in, the second surface 110b of the inner lead 110 including the tip of the inner lead is recessed toward the tip of the inner lead to increase the bump connection tolerance.

【0022】次に、本発明のBGAタイプの樹脂封止型
半導体装置の実施例3を挙げる。図6(a)は、実施例
3の樹脂封止型半導体装置の断面図で、図6(b)、図
6(c)h、それぞれインナーリード先端部および外部
端子部の、半導体装置の厚み方向の断面図である。図6
中、200は半導体装置、210は半導体素子、211
はワイヤ、220はワイヤ、240は封止用樹脂、25
0は補強用テープ、260は導電性接着材、270は端
子部、280は保護枠部、290は接着材である。本実
施例3の半導体装置は、上記実施例1のリードフレーム
にダイパッドを有するリードフレームを使用したBGA
タイプの樹脂封止型半導体装置であって、リードフレー
ムの外部端子部120の表面に半田からなる外部回路と
接続するための端子部270を半導体装置の一面に二次
元的に配列して設けている。使用したリードフレーム
は、実施例1の図8に示すエッチング加工方法により、
インナーリード全体およびダイパッド130をリードフ
レーム素材よりも薄肉に形成したもので、ダイパッド1
30とこれに関連する部分を除き、材質、外観等は実施
例1のリードフレームと同じである。本実施例3の半導
体装置においては、ダイパッド部130は、半導体素子
の電極部(パッド)211間に収まる大きさで、半導体
素子210は、半導体素子の電極部211側の面とイン
ナーリード110の第2面110bとが同じ方向を向く
ようにして、ダイパッド130上に、電極部(バンプ)
211側の面を導電性接着材260により固定され、電
極部(バンプ)211はワイヤにてインナーリード11
0の第2面110b側と電気的に接続されている。この
ように構成することで実施例1あるいは後述する実施例
4より、半導体装置を薄型にすることができる。また、
ここで、導電性接着材を用いているのは、半導体素子が
発する熱をダイパッドを通じて放散させるためである。
さらに、このダイパッドの下等に端子部を設けてグラン
ドライン等を接続すれば、熱を効果的に放散できる。保
護枠280は半導体装置の外周を覆うように接着材29
0を介して設けられているが、半導体装置が特に薄型と
なって強度が不十分である場合に役に立つもので、必ず
しも必要ではない。このように、ダイパッドと半導体素
子とを導電接着材を介して接続することで、ダイパッド
をグランドラインと接続した場合に放熱効果だけでなく
ノイズ対策にもなる。
Next, a third embodiment of the BGA type resin-sealed semiconductor device of the present invention will be described. FIG. 6A is a cross-sectional view of the resin-sealed semiconductor device according to the third embodiment. FIG. 6B and FIG. 6C h show the thickness of the semiconductor device at the tip of the inner lead and the external terminal, respectively. It is sectional drawing of a direction. Figure 6
Inside, 200 is a semiconductor device, 210 is a semiconductor element, 211
Is a wire, 220 is a wire, 240 is a sealing resin, 25
Reference numeral 0 is a reinforcing tape, 260 is a conductive adhesive, 270 is a terminal portion, 280 is a protective frame portion, and 290 is an adhesive material. The semiconductor device of the third embodiment is a BGA using the lead frame having the die pad in the lead frame of the first embodiment.
A resin-sealed semiconductor device of the type described above, in which terminal portions 270 for connecting to an external circuit made of solder are two-dimensionally arranged on one surface of the semiconductor device on the surface of the external terminal portion 120 of the lead frame. There is. The lead frame used was prepared by the etching method shown in FIG.
The entire inner lead and die pad 130 are formed thinner than the lead frame material.
The material, appearance, and the like are the same as those of the lead frame of the first embodiment except for 30 and parts related thereto. In the semiconductor device of the third embodiment, the die pad portion 130 is sized to fit between the electrode portions (pads) 211 of the semiconductor element, and the semiconductor element 210 includes the surface of the semiconductor element on the electrode portion 211 side and the inner lead 110. The electrode portion (bump) is formed on the die pad 130 so that the second surface 110b faces the same direction.
The surface on the 211 side is fixed by a conductive adhesive 260, and the electrode portion (bumps) 211 is connected to the inner lead 11 by a wire.
0 is electrically connected to the second surface 110b side. With this configuration, the semiconductor device can be made thinner than in the first embodiment or the fourth embodiment described later. Also,
The conductive adhesive is used here to dissipate the heat generated by the semiconductor element through the die pad.
Furthermore, if a terminal portion is provided below the die pad and a ground line or the like is connected, heat can be effectively dissipated. The protective frame 280 is made of an adhesive material 29 so as to cover the outer periphery of the semiconductor device.
Although it is provided through 0, it is useful when the semiconductor device is particularly thin and the strength is insufficient, and is not always necessary. In this way, by connecting the die pad and the semiconductor element via the conductive adhesive material, when the die pad is connected to the ground line, not only the heat radiation effect but also noise countermeasures can be obtained.

【0023】次に、本発明のBGAタイプの樹脂封止型
半導体装置の実施例4を挙げる。図7(a)は、実施例
4の樹脂封止型半導体装置の断面図で、図7(b)、図
7(c)は、それぞれインナーリード先端部および外部
端子部の、半導体装置のと厚み方向の断面図である。図
7中、200は半導体装置、210は半導体装置、21
1はワイヤ、220はワイヤ、240は封止用樹脂、2
50は補強用テープ、260は導電性接着材、270は
端子部である。本実施例4の半導体装置は、実施例3の
半導体装置と同じく、42%合金(42%ニッケル−鉄
合金)にて、図8に示すエッチング加工方法により、イ
ンナーリード110全体およびダイパッド130をード
フレーム素材の厚さより薄肉状に作製したリードフレー
ムを用いたBGAタイプの樹脂封止型半導体装置であ
り、リードフレームの外部端子部120の表面に半田等
からなる外部回路と接続するための端子部270を設け
ている。尚、ダイパッド130は実施例3に比べ大きく
半導体素子210と略同じ大きさである。半導体素子2
10は、半導体素子の電極部(パッド)211とインナ
ーリード110の第2面110bとが同じ方向を向くよ
うにして、ダイパッド130上に、電極部(パッド)2
11側とは反対側の面を導電接着材260により固定さ
れ、電極部(パッド)211はワイヤ220にてインナ
ーリード110のの第2面110b側と電気的に接続さ
れている。
Next, a fourth embodiment of the BGA type resin-sealed semiconductor device of the present invention will be described. FIG. 7A is a cross-sectional view of the resin-sealed semiconductor device of the fourth embodiment, and FIGS. 7B and 7C show a semiconductor device of the inner lead tip portion and the external terminal portion, respectively. It is sectional drawing of the thickness direction. In FIG. 7, 200 is a semiconductor device, 210 is a semiconductor device, and 21.
1 is a wire, 220 is a wire, 240 is a sealing resin, 2
Reference numeral 50 is a reinforcing tape, 260 is a conductive adhesive, and 270 is a terminal portion. Like the semiconductor device of the third embodiment, the semiconductor device of the fourth embodiment uses the 42% alloy (42% nickel-iron alloy) and the entire inner lead 110 and the die pad 130 are framed by the etching processing method shown in FIG. A BGA type resin-encapsulated semiconductor device using a lead frame made thinner than the thickness of the material, and a terminal portion 270 for connecting to an external circuit made of solder or the like on the surface of the external terminal portion 120 of the lead frame. Is provided. The die pad 130 is larger than that of the third embodiment and has substantially the same size as the semiconductor element 210. Semiconductor element 2
10 is such that the electrode portion (pad) 211 of the semiconductor element and the second surface 110b of the inner lead 110 face the same direction, and the electrode portion (pad) 2 is formed on the die pad 130.
The surface opposite to the 11 side is fixed by a conductive adhesive 260, and the electrode portion (pad) 211 is electrically connected to the second surface 110b side of the inner lead 110 by a wire 220.

【0024】上記、実施例1〜実施例4の半導体装置
は、いずれも、図8、図9に示されるような、2段エッ
チング加工方法を用い、少なくともインナーリード先端
部をリードフレーム素材よりも薄肉に形成しており、従
来の図12に示す、リードフレームをコア材として用い
たBGAタイプの樹脂封止型半導体装置よりも、一層の
多端子化に対応できるもので、同時に、インナーリード
先端部をリードフレーム素材よりも薄肉に形成している
ことにより、半導体装置の薄型化にも対応できるもので
ある。
In each of the semiconductor devices of Examples 1 to 4 described above, the two-step etching method as shown in FIGS. It is thinner, and can support more multi-terminals than the conventional BGA type resin-sealed semiconductor device using a lead frame as a core material as shown in FIG. By forming the part thinner than the lead frame material, it is possible to make the semiconductor device thinner.

【0025】[0025]

【発明の効果】本発明のリードフレームは、上記のよう
に、少なくともインナーリード先端部をリードフレーム
素材の板厚より薄肉に2段エッチング加工により作製さ
れたもので、外部端子部をリードフレーム面に沿い二次
元的に配列していることにより、従来の図12に示すよ
うな、インナーリードの先端部をリードフレーム素材の
厚さのままに外形加工したリードフレームを用いたBG
Aイプの半導体装置に比べ、一層の多端子化が可能なB
GAタイプの樹脂封止型半導体装置の提供を可能とする
ものである。また、本発明のBGAタイプの樹脂封止型
半導体装置は、上記のように、本発明のリードフレーム
を用いたもので、一層の多端子化と薄型化ができる、リ
ードフレームを用いたBGAイプの半導体装置の提供を
可能とするものである。
As described above, the lead frame of the present invention is manufactured by a two-step etching process so that at least the inner lead tips are thinner than the plate thickness of the lead frame material, and the external terminals are formed on the lead frame surface. A BG using a lead frame in which the tip end portions of the inner leads are externally processed with the thickness of the lead frame material as shown in FIG. 12 due to the two-dimensional arrangement along the BG.
Compared to the A type semiconductor device, it is possible to further increase the number of terminals B
It is possible to provide a GA type resin-sealed semiconductor device. In addition, the BGA type resin-encapsulated semiconductor device of the present invention uses the lead frame of the present invention as described above, and is capable of further increasing the number of terminals and making the device thinner. It is possible to provide the semiconductor device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明リードフレームの実施例1の概略図FIG. 1 is a schematic view of a first embodiment of a lead frame of the present invention.

【図2】本発明リードフレームの実施例2の概略図FIG. 2 is a schematic view of a second embodiment of the lead frame of the present invention.

【図3】本発明リードフレームを説明するための図FIG. 3 is a diagram for explaining a lead frame of the present invention.

【図4】本発明のBGAタイプ半導体装置の実施例1の
断面図
FIG. 4 is a sectional view of a BGA type semiconductor device according to a first embodiment of the present invention.

【図5】本発明のBGAタイプ半導体装置の実施例2の
断面図
FIG. 5 is a sectional view of a BGA type semiconductor device according to a second embodiment of the present invention.

【図6】本発明のBGAタイプ半導体装置の実施例3の
断面図
FIG. 6 is a sectional view of a BGA type semiconductor device according to a third embodiment of the present invention.

【図7】本発明のBGAタイプ半導体装置の実施例4の
断面図
FIG. 7 is a sectional view of a BGA type semiconductor device according to a fourth embodiment of the present invention.

【図8】本発明のリードフレームの製造方法を説明する
ための工程図
FIG. 8 is a process drawing for explaining the method of manufacturing the lead frame of the present invention.

【図9】本発明のリードフレームの製造方法を説明する
ための工程図
FIG. 9 is a process drawing for explaining the lead frame manufacturing method of the present invention.

【図10】本発明のリードフレームの半導体素子との接
続性を説明するための図
FIG. 10 is a diagram for explaining the connectivity of the lead frame of the present invention with a semiconductor element.

【図11】従来のBGA半導体装置を説明するための図FIG. 11 is a diagram for explaining a conventional BGA semiconductor device.

【図12】従来のリードフレームを用いたBGAタイプ
半導体装置の概略図
FIG. 12 is a schematic view of a BGA type semiconductor device using a conventional lead frame.

【図13】従来のリードフレームの製造方法を説明する
ための工程図
FIG. 13 is a process drawing for explaining a conventional lead frame manufacturing method.

【図14】単層リードフレームとそれを用いた半導体装
置の図
FIG. 14 is a diagram of a single-layer lead frame and a semiconductor device using the same.

【符号の説明】[Explanation of symbols]

100、100A リードフレーム 110 インナーリード 110A インナーリード先端部 120 外部端子部 140 ダムバー 150 吊りバー 160 フレーム(枠部) 170 治具孔 200 半導体装置 210 半導体素子 211 電極部(パッド) 220 ワイヤ 240 封止用樹脂 250 補強用テープ 260 絶縁性接着材 270 端子部 810 リードフレーム素材 820A、820B レジストパターン 830 第一の開口部 840 第二の開口部 850 第一の凹部 860 第二の凹部 870 平坦状面 880 エッチング抵抗層 1010B、1010C、1010D インナーリー
ド先端部 1020A、1020B、1020C ワイヤ 1021A、1021B、1021C めっき部 1010Aa リードフレーム素材面 1010Ab コイニング面 1101 半導体素子 1102 基材 1103 モールドレジン 1104、1104A 配線 1105 ダイパッド 1108 ボンデイングワイヤ 1106A 外部接続端子 1118 めっき部 1150 スルーホール 1151 熱電対ビア 1200、1200A 半導体装置 1210 リードフレーム 1211 ダイパッド 1212 インナーリード 1214 外部端子部 1220 半導体素子 1221 電極部(パッド) 1230 ワイヤ 1240 封止樹脂 1260 絶縁フィルム 1310 リードフレーム素材 1320 フオトレジスト 1330 レジストパターン 1340 インナーリード 1400 半導体装置 1410 (単層)ードフレーム 1411 ダイパッド 1412 インナーリード 1412A インナーリード先端部 1413 アウターリード 1414 ダムバー 1415 フレーム(枠)部 1420 半導体素子 1421 電極部(パッド) 1430 ワイヤ 1440 封止樹脂
100, 100A Lead frame 110 Inner lead 110A Inner lead tip portion 120 External terminal portion 140 Dam bar 150 Hanging bar 160 Frame (frame portion) 170 Jig hole 200 Semiconductor device 210 Semiconductor element 211 Electrode portion (pad) 220 Wire 240 For sealing Resin 250 Reinforcing tape 260 Insulating adhesive 270 Terminal portion 810 Lead frame material 820A, 820B Resist pattern 830 First opening 840 Second opening 850 First recess 860 Second recess 870 Flat surface 880 Etching Resistance layer 1010B, 1010C, 1010D Inner lead tip part 1020A, 1020B, 1020C Wire 1021A, 1021B, 1021C Plating part 1010Aa Lead frame material surface 1010Ab Inning surface 1101 Semiconductor element 1102 Base material 1103 Molded resin 1104, 1104A Wiring 1105 Die pad 1108 Bonding wire 1106A External connection terminal 1118 Plated part 1150 Through hole 1151 Thermocouple via 1200, 1200A Semiconductor device 1210 Lead frame 1211 Die pad 1212 External lead inner terminal 1212 Part 1220 Semiconductor element 1221 Electrode part (pad) 1230 Wire 1240 Encapsulating resin 1260 Insulation film 1310 Lead frame material 1320 Photo resist 1330 Resist pattern 1340 Inner lead 1400 Semiconductor device 1410 (single layer) lead frame 1411 Die pad 1412 Inner lead 1412A Inner lead tip Part 1413 Outer lead 1414 Dam bar 1415 Frame portion 1420 Semiconductor element 1421 Electrode portion (pad) 1430 Wire 1440 Sealing resin

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 2段エッチング加工によりインナーリー
ドの先端部の厚さがリードフレーム素材の厚さよりも薄
肉に外形加工された、BGAタイプの半導体装置用のリ
ードフレームであって、少なくとも、インナーリード
と、該インナーリードと一体的に連結し、且つインナー
リード形成面に沿い二次元的に配列された外部回路と電
気的接続を行うための外部端子部とを備えており、該イ
ンナーリードの先端部は、断面形状が略方形で第1面、
第2面、第3面、第4面の4面を有しており、かつ第1
面はリードフレーム素材と同じ厚さの他の部分の一方の
面と同一平面上にあって第2面に向かい合っており、第
3面、第4面はインナーリードの内側に向かい凹んだ形
状に形成されており、外部端子部は、断面形状が略方形
で4面を有しており、1組の向かい合った2面はリード
フレーム素材面上にあり、他の1組の2面はそれぞれ外
部端子部の内側から外側に向かい凸状であることを特徴
とするリードフレーム。
1. A lead frame for a BGA type semiconductor device, wherein at least the inner lead is processed by a two-step etching process so that the thickness of the tip of the inner lead is thinner than the thickness of the lead frame material. And an external terminal portion that is integrally connected to the inner lead and that is electrically connected to an external circuit that is two-dimensionally arranged along the inner lead forming surface. The section has a substantially rectangular cross section, and has a first surface,
It has four surfaces, a second surface, a third surface, and a fourth surface, and
The surface is flush with one surface of the other portion having the same thickness as the lead frame material and faces the second surface, and the third and fourth surfaces are concave toward the inner side of the inner lead. The external terminal portion has a substantially rectangular cross-section and has four faces. One set of two facing faces is on the lead frame material face, and the other set of two faces is the outside. A lead frame, which is convex from the inside to the outside of the terminal portion.
【請求項2】 請求項1において、インナーリード部全
体がリードフレーム素材の厚さよりも薄肉に外形加工さ
れていることを特徴とするリードフレーム。
2. The lead frame according to claim 1, wherein the entire inner lead portion is externally processed to be thinner than the thickness of the lead frame material.
【請求項3】 請求項1ないし2記載のリードフレーム
を用いたBGAタイプの樹脂封止型半導体装置であっ
て、リードフレームの外部端子部の表面に半田等からな
る外部回路と接続するための端子部を設けており、半導
体素子は、電極部側の面において、インナーリード間に
電極部が収まるようにして、インナーリードの第1面側
に絶縁性接着材を介して固定されており、電極部はワイ
ヤにてインナーリードの第2面側と電気的に接続されて
いることを特徴とするBGAタイプの樹脂封止型半導体
装置。
3. A BGA type resin-sealed semiconductor device using the lead frame according to claim 1 for connecting to an external circuit made of solder or the like on a surface of an external terminal portion of the lead frame. The terminal portion is provided, and the semiconductor element is fixed to the first surface side of the inner lead via an insulating adhesive so that the electrode portion fits between the inner leads on the surface on the electrode portion side. A BGA type resin-encapsulated semiconductor device, wherein the electrode portion is electrically connected to the second surface side of the inner lead by a wire.
【請求項4】 請求項1ないし2記載のリードフレーム
を用いたBGAタイプの樹脂封止型半導体装置であっ
て、リードフレームの外部端子部の表面に半田等からな
る外部回路と接続するための端子部を設けており、半導
体素子は、半導体素子のバンプを介してインナーリード
の該第2面と電気的に接続していることを特徴とするB
GAタイプの樹脂封止型半導体装置。
4. A BGA type resin-sealed semiconductor device using the lead frame according to claim 1 for connecting to an external circuit made of solder or the like on the surface of the external terminal portion of the lead frame. A terminal portion is provided, and the semiconductor element is electrically connected to the second surface of the inner lead via a bump of the semiconductor element.
GA type resin-sealed semiconductor device.
【請求項5】 請求項4記載におけるリードフレームの
インナーリード先端の第2面がインナーリード側に凹ん
だ形状であることを特徴とする樹脂封止型半導体装置。
5. The resin-encapsulated semiconductor device according to claim 4, wherein the second surface at the tip of the inner lead of the lead frame is recessed toward the inner lead.
【請求項6】 請求項1ないし2記載のリードフレーム
を用いたBGAタイプの樹脂封止型半導体装置であっ
て、リードフレームの外部端子部の表面に半田等からな
る外部回路と接続するための端子部を設けており、前記
リードフレームは、ダイパッド部を有するもので、且
つ、該ダイパッド部は、半導体素子の電極部側の電極部
間に収まる大きさで、インナーリード先端部と同じ厚さ
を持つもので、半導体素子は、半導体素子の電極部側の
面とインナーリード先端の第2面とが同じ方向を向くよ
うにして、ダイパッド上に、電極部側の面を接着材によ
り固定され、電極部はワイヤにてインナーリードの第2
面側と電気的に接続されていることを特徴とするBGA
タイプの樹脂封止型半導体装置。
6. A BGA type resin-sealed semiconductor device using the lead frame according to claim 1 for connecting to an external circuit made of solder or the like on a surface of an external terminal portion of the lead frame. A terminal portion is provided, the lead frame has a die pad portion, and the die pad portion is sized to fit between the electrode portions on the electrode portion side of the semiconductor element and has the same thickness as the inner lead tip portion. The semiconductor element is fixed on the die pad with an adhesive so that the surface of the semiconductor element on the electrode portion side and the second surface of the tip of the inner lead face the same direction. , The electrode part is a wire of the inner lead second
BGA characterized by being electrically connected to the surface side
Type resin-encapsulated semiconductor device.
【請求項7】 請求項1ないし2記載のリードフレーム
を用いたBGAタイプの樹脂封止型半導体装置であっ
て、リードフレームの外部端子部の表面に半田等からな
る外部回路と接続するための端子部を設けており、前記
リードフレームは、ダイパッド部を有するもので、且
つ、半導体素子は、半導体素子の電極部とインナーリー
ド先端の第2面とが同じ方向を向くようにして、ダイパ
ッド上に、電極部側とは反対側の面を接着材より固定さ
れ、電極部はワイヤにてインナーリード先端の第2面側
と電気的に接続されていることを特徴とするBGAタイ
プの樹脂封止型半導体装置。
7. A BGA type resin-sealed semiconductor device using the lead frame according to claim 1 for connecting to an external circuit made of solder or the like on a surface of an external terminal portion of the lead frame. A terminal portion is provided, the lead frame has a die pad portion, and the semiconductor element is mounted on the die pad with the electrode portion of the semiconductor element and the second surface of the inner lead tip facing in the same direction. In addition, the surface opposite to the electrode portion side is fixed with an adhesive material, and the electrode portion is electrically connected to the second surface side of the inner lead tip by a wire, which is a BGA type resin seal. Static semiconductor device.
JP17395595A 1995-06-19 1995-06-19 Lead frame and bga resin sealed semiconductor device Pending JPH098206A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17395595A JPH098206A (en) 1995-06-19 1995-06-19 Lead frame and bga resin sealed semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17395595A JPH098206A (en) 1995-06-19 1995-06-19 Lead frame and bga resin sealed semiconductor device

Publications (1)

Publication Number Publication Date
JPH098206A true JPH098206A (en) 1997-01-10

Family

ID=15970158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17395595A Pending JPH098206A (en) 1995-06-19 1995-06-19 Lead frame and bga resin sealed semiconductor device

Country Status (1)

Country Link
JP (1) JPH098206A (en)

Cited By (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177012A (en) * 1997-12-16 1999-07-02 Mitsui High Tec Inc Semiconductor device
JPH11195733A (en) * 1997-10-28 1999-07-21 Seiko Epson Corp Semiconductor device and manufacture thereof, and conductive board thereof
JP2000183229A (en) * 1998-12-16 2000-06-30 Hyundai Electronics Ind Co Ltd Chip scale package
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6274927B1 (en) 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
US6281568B1 (en) 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6320251B1 (en) 2000-01-18 2001-11-20 Amkor Technology, Inc. Stackable package for an integrated circuit
US6404046B1 (en) 2000-02-03 2002-06-11 Amkor Technology, Inc. Module of stacked integrated circuit packages including an interposer
US6448633B1 (en) 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
US6469369B1 (en) 1999-06-30 2002-10-22 Amkor Technology, Inc. Leadframe having a mold inflow groove and method for making
US6475827B1 (en) * 1999-10-15 2002-11-05 Amkor Technology, Inc. Method for making a semiconductor package having improved defect testing and increased production yield
US6476478B1 (en) 1999-11-12 2002-11-05 Amkor Technology, Inc. Cavity semiconductor package with exposed leads and die pad
US6501161B1 (en) 1999-10-15 2002-12-31 Amkor Technology, Inc. Semiconductor package having increased solder joint strength
US6518659B1 (en) 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device
US6525406B1 (en) 1999-10-15 2003-02-25 Amkor Technology, Inc. Semiconductor device having increased moisture path and increased solder joint strength
US6555899B1 (en) 1999-10-15 2003-04-29 Amkor Technology, Inc. Semiconductor package leadframe assembly and method of manufacture
US6586677B2 (en) 1999-08-25 2003-07-01 Amkor Technology, Inc. Plastic integrated circuit device package having exposed lead surface
US6605866B1 (en) 1999-12-16 2003-08-12 Amkor Technology, Inc. Stackable semiconductor package and method for manufacturing same
US6605865B2 (en) 2001-03-19 2003-08-12 Amkor Technology, Inc. Semiconductor package with optimized leadframe bonding strength
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6611047B2 (en) 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
US6616436B1 (en) 1999-10-15 2003-09-09 Amkor Technology, Inc. Apparatus for manufacturing semiconductor packages
US6627976B1 (en) 1999-10-15 2003-09-30 Amkor Technology, Inc. Leadframe for semiconductor package and mold for molding the same
US6627977B1 (en) 2002-05-09 2003-09-30 Amkor Technology, Inc. Semiconductor package including isolated ring structure
JP2003297996A (en) * 2002-03-29 2003-10-17 Matsushita Electric Ind Co Ltd Lead frame and resin-sealing semiconductor device using the same
US6646339B1 (en) 1999-10-15 2003-11-11 Amkor Technology, Inc. Thin and heat radiant semiconductor package and method for manufacturing
US6667544B1 (en) 2000-06-30 2003-12-23 Amkor Technology, Inc. Stackable package having clips for fastening package and tool for opening clips
US6677662B1 (en) 1999-10-15 2004-01-13 Amkor Technology, Inc. Clamp and heat block assembly for wire bonding a semiconductor package assembly
US6677663B1 (en) 1999-12-30 2004-01-13 Amkor Technology, Inc. End grid array semiconductor package
US6686651B1 (en) 2001-11-27 2004-02-03 Amkor Technology, Inc. Multi-layer leadframe structure
US6696747B1 (en) 1999-10-15 2004-02-24 Amkor Technology, Inc. Semiconductor package having reduced thickness
US6700187B2 (en) 2001-03-27 2004-03-02 Amkor Technology, Inc. Semiconductor package and method for manufacturing the same
US6713322B2 (en) 2001-03-27 2004-03-30 Amkor Technology, Inc. Lead frame for semiconductor package
US6720207B2 (en) 2001-02-14 2004-04-13 Matsushita Electric Industrial Co., Ltd. Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US6730544B1 (en) 1999-12-20 2004-05-04 Amkor Technology, Inc. Stackable semiconductor package and method for manufacturing same
US6753597B1 (en) 1999-12-16 2004-06-22 Amkor Technology, Inc. Encapsulated semiconductor package including chip paddle and leads
US6756658B1 (en) 2001-04-06 2004-06-29 Amkor Technology, Inc. Making two lead surface mounting high power microleadframe semiconductor packages
US6798046B1 (en) 2002-01-22 2004-09-28 Amkor Technology, Inc. Semiconductor package including ring structure connected to leads with vertically downset inner ends
US6803645B2 (en) 2000-12-29 2004-10-12 Amkor Technology, Inc. Semiconductor package including flip chip
US6833609B1 (en) 1999-11-05 2004-12-21 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6853059B1 (en) 1999-10-15 2005-02-08 Amkor Technology, Inc. Semiconductor package having improved adhesiveness and ground bonding
US6858919B2 (en) 2000-03-25 2005-02-22 Amkor Technology, Inc. Semiconductor package
US6885086B1 (en) 2002-03-05 2005-04-26 Amkor Technology, Inc. Reduced copper lead frame for saw-singulated chip package
US6927478B2 (en) 2001-01-15 2005-08-09 Amkor Technology, Inc. Reduced size semiconductor package with stacked dies
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US7102216B1 (en) 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making
JP2007129057A (en) * 2005-11-04 2007-05-24 Elpida Memory Inc Semiconductor device and its manufacturing method
KR100726774B1 (en) * 2005-07-22 2007-06-11 삼성테크윈 주식회사 Lead frame of multi-row lead type and Semiconductor package therewith
US8691632B1 (en) 2002-11-08 2014-04-08 Amkor Technology, Inc. Wafer level package and fabrication method
US8900995B1 (en) 2010-10-05 2014-12-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US8981572B1 (en) 2011-11-29 2015-03-17 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9082833B1 (en) 2011-01-06 2015-07-14 Amkor Technology, Inc. Through via recessed reveal structure and method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9159672B1 (en) 2010-08-02 2015-10-13 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US9324614B1 (en) 2010-04-06 2016-04-26 Amkor Technology, Inc. Through via nub reveal method and structure
US9631481B1 (en) 2011-01-27 2017-04-25 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
JP2018014397A (en) * 2016-07-20 2018-01-25 大日本印刷株式会社 Lead frame and semiconductor device
US10811341B2 (en) 2009-01-05 2020-10-20 Amkor Technology Singapore Holding Pte Ltd. Semiconductor device with through-mold via

Cited By (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195733A (en) * 1997-10-28 1999-07-21 Seiko Epson Corp Semiconductor device and manufacture thereof, and conductive board thereof
JPH11177012A (en) * 1997-12-16 1999-07-02 Mitsui High Tec Inc Semiconductor device
US6630728B2 (en) * 1998-06-24 2003-10-07 Amkor Technology, Inc. Plastic integrated circuit package and leadframe for making the package
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6433277B1 (en) 1998-06-24 2002-08-13 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6684496B2 (en) 1998-06-24 2004-02-03 Amkor Technology, Inc. Method of making an integrated circuit package
US6281568B1 (en) 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6521987B1 (en) 1998-10-21 2003-02-18 Amkor Technology, Inc. Plastic integrated circuit device package and method for making the package
US6455356B1 (en) 1998-10-21 2002-09-24 Amkor Technology Methods for moding a leadframe in plastic integrated circuit devices
US6448633B1 (en) 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
JP2000183229A (en) * 1998-12-16 2000-06-30 Hyundai Electronics Ind Co Ltd Chip scale package
US6274927B1 (en) 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
US6420204B2 (en) 1999-06-03 2002-07-16 Amkor Technology, Inc. Method of making a plastic package for an optical integrated circuit device
US6469369B1 (en) 1999-06-30 2002-10-22 Amkor Technology, Inc. Leadframe having a mold inflow groove and method for making
US6586677B2 (en) 1999-08-25 2003-07-01 Amkor Technology, Inc. Plastic integrated circuit device package having exposed lead surface
US6525406B1 (en) 1999-10-15 2003-02-25 Amkor Technology, Inc. Semiconductor device having increased moisture path and increased solder joint strength
US6646339B1 (en) 1999-10-15 2003-11-11 Amkor Technology, Inc. Thin and heat radiant semiconductor package and method for manufacturing
US6501161B1 (en) 1999-10-15 2002-12-31 Amkor Technology, Inc. Semiconductor package having increased solder joint strength
US6677662B1 (en) 1999-10-15 2004-01-13 Amkor Technology, Inc. Clamp and heat block assembly for wire bonding a semiconductor package assembly
US6555899B1 (en) 1999-10-15 2003-04-29 Amkor Technology, Inc. Semiconductor package leadframe assembly and method of manufacture
US6475827B1 (en) * 1999-10-15 2002-11-05 Amkor Technology, Inc. Method for making a semiconductor package having improved defect testing and increased production yield
US6696747B1 (en) 1999-10-15 2004-02-24 Amkor Technology, Inc. Semiconductor package having reduced thickness
US6853059B1 (en) 1999-10-15 2005-02-08 Amkor Technology, Inc. Semiconductor package having improved adhesiveness and ground bonding
US6616436B1 (en) 1999-10-15 2003-09-09 Amkor Technology, Inc. Apparatus for manufacturing semiconductor packages
US6627976B1 (en) 1999-10-15 2003-09-30 Amkor Technology, Inc. Leadframe for semiconductor package and mold for molding the same
US6833609B1 (en) 1999-11-05 2004-12-21 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6476478B1 (en) 1999-11-12 2002-11-05 Amkor Technology, Inc. Cavity semiconductor package with exposed leads and die pad
US6605866B1 (en) 1999-12-16 2003-08-12 Amkor Technology, Inc. Stackable semiconductor package and method for manufacturing same
US6753597B1 (en) 1999-12-16 2004-06-22 Amkor Technology, Inc. Encapsulated semiconductor package including chip paddle and leads
US6730544B1 (en) 1999-12-20 2004-05-04 Amkor Technology, Inc. Stackable semiconductor package and method for manufacturing same
US6677663B1 (en) 1999-12-30 2004-01-13 Amkor Technology, Inc. End grid array semiconductor package
US6320251B1 (en) 2000-01-18 2001-11-20 Amkor Technology, Inc. Stackable package for an integrated circuit
US6404046B1 (en) 2000-02-03 2002-06-11 Amkor Technology, Inc. Module of stacked integrated circuit packages including an interposer
US6858919B2 (en) 2000-03-25 2005-02-22 Amkor Technology, Inc. Semiconductor package
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6518659B1 (en) 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device
US6667544B1 (en) 2000-06-30 2003-12-23 Amkor Technology, Inc. Stackable package having clips for fastening package and tool for opening clips
US6803645B2 (en) 2000-12-29 2004-10-12 Amkor Technology, Inc. Semiconductor package including flip chip
US6927478B2 (en) 2001-01-15 2005-08-09 Amkor Technology, Inc. Reduced size semiconductor package with stacked dies
US6984880B2 (en) 2001-02-14 2006-01-10 Matsushita Electric Industrial Co., Ltd. Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US6720207B2 (en) 2001-02-14 2004-04-13 Matsushita Electric Industrial Co., Ltd. Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US6605865B2 (en) 2001-03-19 2003-08-12 Amkor Technology, Inc. Semiconductor package with optimized leadframe bonding strength
US6713322B2 (en) 2001-03-27 2004-03-30 Amkor Technology, Inc. Lead frame for semiconductor package
US6700187B2 (en) 2001-03-27 2004-03-02 Amkor Technology, Inc. Semiconductor package and method for manufacturing the same
US6756658B1 (en) 2001-04-06 2004-06-29 Amkor Technology, Inc. Making two lead surface mounting high power microleadframe semiconductor packages
US7102216B1 (en) 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making
US6611047B2 (en) 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
US6686651B1 (en) 2001-11-27 2004-02-03 Amkor Technology, Inc. Multi-layer leadframe structure
US6798046B1 (en) 2002-01-22 2004-09-28 Amkor Technology, Inc. Semiconductor package including ring structure connected to leads with vertically downset inner ends
US6885086B1 (en) 2002-03-05 2005-04-26 Amkor Technology, Inc. Reduced copper lead frame for saw-singulated chip package
JP2003297996A (en) * 2002-03-29 2003-10-17 Matsushita Electric Ind Co Ltd Lead frame and resin-sealing semiconductor device using the same
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6627977B1 (en) 2002-05-09 2003-09-30 Amkor Technology, Inc. Semiconductor package including isolated ring structure
US9054117B1 (en) 2002-11-08 2015-06-09 Amkor Technology, Inc. Wafer level package and fabrication method
US10665567B1 (en) 2002-11-08 2020-05-26 Amkor Technology, Inc. Wafer level package and fabrication method
US9871015B1 (en) 2002-11-08 2018-01-16 Amkor Technology, Inc. Wafer level package and fabrication method
US8691632B1 (en) 2002-11-08 2014-04-08 Amkor Technology, Inc. Wafer level package and fabrication method
US9406645B1 (en) 2002-11-08 2016-08-02 Amkor Technology, Inc. Wafer level package and fabrication method
US8952522B1 (en) 2002-11-08 2015-02-10 Amkor Technology, Inc. Wafer level package and fabrication method
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
KR100726774B1 (en) * 2005-07-22 2007-06-11 삼성테크윈 주식회사 Lead frame of multi-row lead type and Semiconductor package therewith
JP2007129057A (en) * 2005-11-04 2007-05-24 Elpida Memory Inc Semiconductor device and its manufacturing method
JP4698387B2 (en) * 2005-11-04 2011-06-08 エルピーダメモリ株式会社 Semiconductor device and manufacturing method thereof
US10811341B2 (en) 2009-01-05 2020-10-20 Amkor Technology Singapore Holding Pte Ltd. Semiconductor device with through-mold via
US11869829B2 (en) 2009-01-05 2024-01-09 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device with through-mold via
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US10546833B2 (en) 2009-12-07 2020-01-28 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9324614B1 (en) 2010-04-06 2016-04-26 Amkor Technology, Inc. Through via nub reveal method and structure
US9159672B1 (en) 2010-08-02 2015-10-13 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8900995B1 (en) 2010-10-05 2014-12-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US9082833B1 (en) 2011-01-06 2015-07-14 Amkor Technology, Inc. Through via recessed reveal structure and method
US9631481B1 (en) 2011-01-27 2017-04-25 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9978695B1 (en) 2011-01-27 2018-05-22 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US11043458B2 (en) 2011-11-29 2021-06-22 Amkor Technology Singapore Holding Pte. Ltd. Method of manufacturing an electronic device comprising a conductive pad on a protruding-through electrode
US9431323B1 (en) 2011-11-29 2016-08-30 Amkor Technology, Inc. Conductive pad on protruding through electrode
US9947623B1 (en) 2011-11-29 2018-04-17 Amkor Technology, Inc. Semiconductor device comprising a conductive pad on a protruding-through electrode
US8981572B1 (en) 2011-11-29 2015-03-17 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US10410967B1 (en) 2011-11-29 2019-09-10 Amkor Technology, Inc. Electronic device comprising a conductive pad on a protruding-through electrode
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US10090228B1 (en) 2012-03-06 2018-10-02 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US10014240B1 (en) 2012-03-29 2018-07-03 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
JP2018014397A (en) * 2016-07-20 2018-01-25 大日本印刷株式会社 Lead frame and semiconductor device

Similar Documents

Publication Publication Date Title
JPH098206A (en) Lead frame and bga resin sealed semiconductor device
JP3947292B2 (en) Manufacturing method of resin-encapsulated semiconductor device
US7045906B2 (en) Resin-encapsulated package, lead member for the same and method of fabricating the lead member
JPH098205A (en) Resin sealed semiconductor device
JPH098207A (en) Resin sealed semiconductor device
KR19980081036A (en) Resin-sealed semiconductor device, circuit member and resin manufacturing method thereof
JPH11195742A (en) Semiconductor device, manufacture thereof, and led frame therefor
JP2006210807A (en) Method for manufacturing semiconductor device
JPH09307043A (en) Lead frame member and manufacture thereof, and semiconductor device using lead frame member
JP3983930B2 (en) Circuit member manufacturing method
JP2000091488A (en) Resin-sealed semiconductor device and circuit member used therein
JPH09246427A (en) Surface packaged semiconductor device and its manufacturing method
JP2000332162A (en) Resin-sealed semiconductor device
JP3529915B2 (en) Lead frame member and method of manufacturing the same
JP2000114426A (en) Single-sided resin sealing type semiconductor device
JPH11163024A (en) Semiconductor device and lead frame for assembling the same, and manufacture of the device
JP2014090206A (en) Resin sealed semiconductor device
JPH09116045A (en) Resin-sealed semiconductor device of bga type using lead frame and its manufacture
JPH1041432A (en) Lead frame member and surface mount semiconductor device
JP3465098B2 (en) Lead frame and PGA type resin-sealed semiconductor device
JP3992877B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP3585660B2 (en) Method for manufacturing surface mount semiconductor device
JP3884552B2 (en) Semiconductor device, circuit member used therefor, and method for manufacturing semiconductor device
JP4351327B2 (en) Lead frame member, resin-encapsulated semiconductor device using the same, and method for manufacturing lead frame member
JP3699573B2 (en) Semiconductor device, circuit member used therefor, and manufacturing method thereof

Legal Events

Date Code Title Description
A02 Decision of refusal

Effective date: 20040106

Free format text: JAPANESE INTERMEDIATE CODE: A02