JPH0974745A - 同期整流回路 - Google Patents
同期整流回路Info
- Publication number
- JPH0974745A JPH0974745A JP7224956A JP22495695A JPH0974745A JP H0974745 A JPH0974745 A JP H0974745A JP 7224956 A JP7224956 A JP 7224956A JP 22495695 A JP22495695 A JP 22495695A JP H0974745 A JPH0974745 A JP H0974745A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- turned
- voltage
- synchronous rectification
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 トランジスタを同期制御して整流を行う同期
整流回路に関し、電力損失を低減する。 【解決手段】 ブリッジ型又はプッシュプル型のインバ
ータのメイントランスＴ１の二次巻線Ｎ２ａ，Ｎ２ｂに
接続して交互にオン，オフし、二次巻線Ｎ２ａ，Ｎ２ｂ
の誘起電圧を整流出力する第１，第２の同期整流用トラ
ンジスタＱ２，Ｑ３と、これらのトランジスタＱ２，Ｑ
３の出力電圧を加えるチョークコイルＬ１とコンデンサ
Ｃ１とからなる平滑回路と、第１，第２の同期整流用ト
ランジスタＱ２，Ｑ３のオン期間にオフとし、オフ期間
にオンとするフライホイール用トランジスタＱ４と、こ
のトランジスタＱ４を駆動するトランジスタＱ５〜Ｑ８
からなる駆動回路と、メイントランスＴ１の二次巻線Ｎ
２ａの誘起電圧を整流して充電し、駆動回路の動作電源
とするコンデンサＣ２とを備えている。
整流回路に関し、電力損失を低減する。 【解決手段】 ブリッジ型又はプッシュプル型のインバ
ータのメイントランスＴ１の二次巻線Ｎ２ａ，Ｎ２ｂに
接続して交互にオン，オフし、二次巻線Ｎ２ａ，Ｎ２ｂ
の誘起電圧を整流出力する第１，第２の同期整流用トラ
ンジスタＱ２，Ｑ３と、これらのトランジスタＱ２，Ｑ
３の出力電圧を加えるチョークコイルＬ１とコンデンサ
Ｃ１とからなる平滑回路と、第１，第２の同期整流用ト
ランジスタＱ２，Ｑ３のオン期間にオフとし、オフ期間
にオンとするフライホイール用トランジスタＱ４と、こ
のトランジスタＱ４を駆動するトランジスタＱ５〜Ｑ８
からなる駆動回路と、メイントランスＴ１の二次巻線Ｎ
２ａの誘起電圧を整流して充電し、駆動回路の動作電源
とするコンデンサＣ２とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、電界効果トランジ
スタ（ＭＯＳ ＦＥＴ）を整流器として用いる同期整流
回路に関する。ダイオードの順方向電圧は約０．５Ｖ程
度であり、これに対して電界効果トランジスタのオン抵
抗は１０ｍΩ程度以下のものが開発されているから、例
えば、２０Ａ程度の電流が流れる場合、ダイオードに於
ける電力損失は約１０Ｗとなるが、電界効果トランジス
タに於ける電力損失は約４Ｗとなり、電界効果トランジ
スタを用いることにより、この場合は約４０％に電力損
失を低減できる。従って、メイントランスの二次巻線に
接続する整流用のダイオードの代わりに電界効果トラン
ジスタを接続し、その二次巻線の誘起電圧のタイミング
に対応してオン，オフ制御する同期整流回路が知られて
いる。
スタ（ＭＯＳ ＦＥＴ）を整流器として用いる同期整流
回路に関する。ダイオードの順方向電圧は約０．５Ｖ程
度であり、これに対して電界効果トランジスタのオン抵
抗は１０ｍΩ程度以下のものが開発されているから、例
えば、２０Ａ程度の電流が流れる場合、ダイオードに於
ける電力損失は約１０Ｗとなるが、電界効果トランジス
タに於ける電力損失は約４Ｗとなり、電界効果トランジ
スタを用いることにより、この場合は約４０％に電力損
失を低減できる。従って、メイントランスの二次巻線に
接続する整流用のダイオードの代わりに電界効果トラン
ジスタを接続し、その二次巻線の誘起電圧のタイミング
に対応してオン，オフ制御する同期整流回路が知られて
いる。
【０００２】
【従来の技術】図２は従来例の説明図であり、メイント
ランスＴ１１の一次巻線の中点に直流電源Ｅを接続し、
その一次巻線の両端にスイッチングトランジスタＱ１
１，Ｑ１１’を接続し、パルス幅制御回路ＰＷＭによっ
てスイッチングトランジスタＱ１１，Ｑ１１’を交互に
オン，オフ制御し、メイントランスＴ１１の二次巻線に
誘起した電圧を全波整流するように、第１，第２の同期
整流用トランジスタＱ１２，Ｑ１３のソースＳを接続
し、メイントランスＴ１１の補助巻線の誘起電圧を同期
整流用トランジスタＱ１２，Ｑ１３のゲートＧに加える
ように接続し、ドレインＤを共通に接続して、フライホ
イールダイオードＤ１１を接続し、又チョークコイルＬ
１１とコンデンサＣ１１とからなる平滑回路を接続す
る。
ランスＴ１１の一次巻線の中点に直流電源Ｅを接続し、
その一次巻線の両端にスイッチングトランジスタＱ１
１，Ｑ１１’を接続し、パルス幅制御回路ＰＷＭによっ
てスイッチングトランジスタＱ１１，Ｑ１１’を交互に
オン，オフ制御し、メイントランスＴ１１の二次巻線に
誘起した電圧を全波整流するように、第１，第２の同期
整流用トランジスタＱ１２，Ｑ１３のソースＳを接続
し、メイントランスＴ１１の補助巻線の誘起電圧を同期
整流用トランジスタＱ１２，Ｑ１３のゲートＧに加える
ように接続し、ドレインＤを共通に接続して、フライホ
イールダイオードＤ１１を接続し、又チョークコイルＬ
１１とコンデンサＣ１１とからなる平滑回路を接続す
る。
【０００３】平滑回路からの出力直流電圧をパルス幅制
御回路ＰＷＭによって検出し、設定基準電圧と比較し、
誤差電圧に対応してパルス幅の駆動信号を形成してスイ
ッチングトランジスタＱ１１，Ｑ１１’のゲートに加
え、出力直流電圧を一定化するように、スイッチングト
ランジスタＱ１１，Ｑ１１’のオン期間を制御する。
御回路ＰＷＭによって検出し、設定基準電圧と比較し、
誤差電圧に対応してパルス幅の駆動信号を形成してスイ
ッチングトランジスタＱ１１，Ｑ１１’のゲートに加
え、出力直流電圧を一定化するように、スイッチングト
ランジスタＱ１１，Ｑ１１’のオン期間を制御する。
【０００４】スイッチングトランジスタＱ１１，Ｑ１
１’のオン，オフに対応してメイントランスＴ１１の二
次巻線及び補助巻線に電圧が誘起する。例えば、第１の
同期整流用トランジスタＱ１２のソースＳ側が＋極性の
場合、そのソースＳに対してゲートＧが＋極性となり、
第１の同期整流用トランジスタＱ１２はオンとなる。そ
の時、第２の同期整流用トランジスタＱ１３のゲートＧ
はソースＳに対して−極性となり、第２の同期整流用ト
ランジスタＱ１３はオフとなる。この二次巻線の誘起電
圧の極性が反転すると、第１の同期整流用トランジスタ
Ｑ１２はオフ、第２の同期整流用トランジスタＱ１３は
オンとなり、二次巻線の誘起電圧を全波整流することが
できる。そして、チョークコイルＬ１１とコンデンサＣ
１１とからなる平滑回路によって平滑化して、図示を省
略した負荷に安定化した直流電圧を供給する。
１’のオン，オフに対応してメイントランスＴ１１の二
次巻線及び補助巻線に電圧が誘起する。例えば、第１の
同期整流用トランジスタＱ１２のソースＳ側が＋極性の
場合、そのソースＳに対してゲートＧが＋極性となり、
第１の同期整流用トランジスタＱ１２はオンとなる。そ
の時、第２の同期整流用トランジスタＱ１３のゲートＧ
はソースＳに対して−極性となり、第２の同期整流用ト
ランジスタＱ１３はオフとなる。この二次巻線の誘起電
圧の極性が反転すると、第１の同期整流用トランジスタ
Ｑ１２はオフ、第２の同期整流用トランジスタＱ１３は
オンとなり、二次巻線の誘起電圧を全波整流することが
できる。そして、チョークコイルＬ１１とコンデンサＣ
１１とからなる平滑回路によって平滑化して、図示を省
略した負荷に安定化した直流電圧を供給する。
【０００５】又第１，第２の同期整流用トランジスタＱ
１２，Ｑ１３が共にオフの期間に於いて、フライホイー
ルダイオード（転流用ダイオード）Ｄ１１を介してチョ
ークコイルＬ１１に継続して電流が流れる。この場合も
ダイオードＤ１１に電流が流れて電力が消費されるか
ら、順方向電圧の低いショットキーダイオードを用いる
場合がある。
１２，Ｑ１３が共にオフの期間に於いて、フライホイー
ルダイオード（転流用ダイオード）Ｄ１１を介してチョ
ークコイルＬ１１に継続して電流が流れる。この場合も
ダイオードＤ１１に電流が流れて電力が消費されるか
ら、順方向電圧の低いショットキーダイオードを用いる
場合がある。
【０００６】
【発明が解決しようとする課題】ブリッジ型又はプッシ
ュプル型のインバータに於いても、フライホイールダイ
オード（転流用ダイオード）Ｄ１１を、電界効果トラン
ジスタに置換して同期動作を行わせて、電力損失を低減
することが考えられる。しかし、第１，第２の同期整流
用トランジスタＱ１２，Ｑ１３がオフの期間は、メイン
トランスＴ１１の二次側の誘起電圧は零となるから、フ
ライホイール用トランジスタの駆動電圧を得ることがで
きないものである。従って、図２に示すように、フライ
ホイールダイオード（転流用ダイオード）Ｄ１１を接続
し、チョークコイルＬ１１の転流を行うものであった。
本発明は、簡単な構成により動作電源を確保し、且つフ
ライホイール用トランジスタを設けて、フライホイール
期間も同期整流を行って整流の電力損失を低減すること
を目的とする。
ュプル型のインバータに於いても、フライホイールダイ
オード（転流用ダイオード）Ｄ１１を、電界効果トラン
ジスタに置換して同期動作を行わせて、電力損失を低減
することが考えられる。しかし、第１，第２の同期整流
用トランジスタＱ１２，Ｑ１３がオフの期間は、メイン
トランスＴ１１の二次側の誘起電圧は零となるから、フ
ライホイール用トランジスタの駆動電圧を得ることがで
きないものである。従って、図２に示すように、フライ
ホイールダイオード（転流用ダイオード）Ｄ１１を接続
し、チョークコイルＬ１１の転流を行うものであった。
本発明は、簡単な構成により動作電源を確保し、且つフ
ライホイール用トランジスタを設けて、フライホイール
期間も同期整流を行って整流の電力損失を低減すること
を目的とする。
【０００７】
【課題を解決するための手段】本発明の同期整流回路
は、ブリッジ型又はプッシュプル型のインバータのメイ
ントランスＴ１の二次巻線Ｎ２ａ，Ｎ２ｂに接続し、交
互にオン，オフして二次巻線の誘起電圧を整流出力する
第１，第２の同期整流用トランジスタＱ２，Ｑ３と、こ
の第１，第２の同期整流用トランジスタＱ２，Ｑ３の出
力電圧を加えるチョークコイルＬ１とコンデンサＣ１と
からなる平滑回路と、第１，第２の同期整流用トランジ
スタＱ２，Ｑ３のオン期間にオフとし、オフ期間にオン
とするフライホイール用トランジスタＱ４と、このフラ
イホイール用トランジスタＱ４を駆動する駆動回路と、
メイントランスＴ１の二次巻線の誘起電圧を整流して充
電し、駆動回路の動作電源とするコンデンサＣ２とを備
えている。
は、ブリッジ型又はプッシュプル型のインバータのメイ
ントランスＴ１の二次巻線Ｎ２ａ，Ｎ２ｂに接続し、交
互にオン，オフして二次巻線の誘起電圧を整流出力する
第１，第２の同期整流用トランジスタＱ２，Ｑ３と、こ
の第１，第２の同期整流用トランジスタＱ２，Ｑ３の出
力電圧を加えるチョークコイルＬ１とコンデンサＣ１と
からなる平滑回路と、第１，第２の同期整流用トランジ
スタＱ２，Ｑ３のオン期間にオフとし、オフ期間にオン
とするフライホイール用トランジスタＱ４と、このフラ
イホイール用トランジスタＱ４を駆動する駆動回路と、
メイントランスＴ１の二次巻線の誘起電圧を整流して充
電し、駆動回路の動作電源とするコンデンサＣ２とを備
えている。
【０００８】動作電源用のコンデンサＣ２は、メイント
ランスＴ１の二次巻線Ｎ２ａの誘起電圧をダイオードＤ
３によって整流して充電する場合を示し、このコンデン
サＣ２の端子電圧が、トランジスタＱ５〜Ｑ８を含む駆
動回路に印加される。そして、メイントランスＴの二次
巻線Ｎ２ａ，Ｎ２ｂの誘起電圧が零で、第１，第２の同
期整流用トランジスタＱ２，Ｑ３が共にオフの場合、駆
動回路を構成するトランジスタＱ５はオフ、トランジス
タＱ６はオン、トランジスタＱ７はオン、トランジスタ
Ｑ８はオフとなるから、フライホイール用トランジスタ
Ｑ４はオンとなり、チョークコイルＬ１の転流が行われ
る。
ランスＴ１の二次巻線Ｎ２ａの誘起電圧をダイオードＤ
３によって整流して充電する場合を示し、このコンデン
サＣ２の端子電圧が、トランジスタＱ５〜Ｑ８を含む駆
動回路に印加される。そして、メイントランスＴの二次
巻線Ｎ２ａ，Ｎ２ｂの誘起電圧が零で、第１，第２の同
期整流用トランジスタＱ２，Ｑ３が共にオフの場合、駆
動回路を構成するトランジスタＱ５はオフ、トランジス
タＱ６はオン、トランジスタＱ７はオン、トランジスタ
Ｑ８はオフとなるから、フライホイール用トランジスタ
Ｑ４はオンとなり、チョークコイルＬ１の転流が行われ
る。
【０００９】
【実施の形態】図１は本発明の実施例の説明図であり、
Ｔ１はメイントランス、Ｎ１は一次巻線、Ｎ２ａ，Ｎ２
ｂは二次巻線、Ｎ３ａ，Ｎ３ｂは補助巻線、Ｑ１，Ｑ
１’はスイッチングトランジスタ、Ｅは直流電源、Ｑ
２，Ｑ３は第１，第２の同期整流用トランジスタ、Ｑ４
は同期整流用のフライホイール用トランジスタ、Ｑ５〜
Ｑ８は駆動回路を構成するトランジスタ、Ｄ１〜Ｄ３は
ダイオード、ＺＤはツェナーダイオード、ＰＷＭはパル
ス幅制御回路、Ｒ１〜Ｒ４は抵抗、Ｃ１，Ｌ１は平滑回
路を構成するコンデンサとチョークコイル、Ｃ２は動作
電源用のコンデンサである。
Ｔ１はメイントランス、Ｎ１は一次巻線、Ｎ２ａ，Ｎ２
ｂは二次巻線、Ｎ３ａ，Ｎ３ｂは補助巻線、Ｑ１，Ｑ
１’はスイッチングトランジスタ、Ｅは直流電源、Ｑ
２，Ｑ３は第１，第２の同期整流用トランジスタ、Ｑ４
は同期整流用のフライホイール用トランジスタ、Ｑ５〜
Ｑ８は駆動回路を構成するトランジスタ、Ｄ１〜Ｄ３は
ダイオード、ＺＤはツェナーダイオード、ＰＷＭはパル
ス幅制御回路、Ｒ１〜Ｒ４は抵抗、Ｃ１，Ｌ１は平滑回
路を構成するコンデンサとチョークコイル、Ｃ２は動作
電源用のコンデンサである。
【００１０】パルス幅制御回路ＰＷＭによるスイッチン
グトランジスタＱ１，Ｑ１’のオン，オフ動作や、第
１，第２の同期整流用トランジスタＱ２，Ｑ３の動作
は、図２に示す従来例と同様であり、重複した説明は省
略する。この実施例に於けるフライホイール用トランジ
スタＱ４は、第１，第２の同期整流用トランジスタＱ
２，Ｑ３と同様に、オン抵抗の小さいｎチャネル電界効
果トランジスタにより構成した場合を示す。
グトランジスタＱ１，Ｑ１’のオン，オフ動作や、第
１，第２の同期整流用トランジスタＱ２，Ｑ３の動作
は、図２に示す従来例と同様であり、重複した説明は省
略する。この実施例に於けるフライホイール用トランジ
スタＱ４は、第１，第２の同期整流用トランジスタＱ
２，Ｑ３と同様に、オン抵抗の小さいｎチャネル電界効
果トランジスタにより構成した場合を示す。
【００１１】又駆動回路のトランジスタＱ７はｐチャネ
ル電界効果トランジスタ、トランジスタＱ８はｎチャネ
ル電界効果トランジスタの相補型の場合を示し、ダイオ
ードＤ１，Ｄ２を介してゲートに＋極性の電圧を印加す
ると、トランジスタＱ７はオフ、トランジスタＱ８はオ
ンとなり、又ゲート印加電圧を零とすると、トランジス
タＱ７はオン、トランジスタＱ８はオフとなる。
ル電界効果トランジスタ、トランジスタＱ８はｎチャネ
ル電界効果トランジスタの相補型の場合を示し、ダイオ
ードＤ１，Ｄ２を介してゲートに＋極性の電圧を印加す
ると、トランジスタＱ７はオフ、トランジスタＱ８はオ
ンとなり、又ゲート印加電圧を零とすると、トランジス
タＱ７はオン、トランジスタＱ８はオフとなる。
【００１２】フライホイール用トランジスタＱ4 は、ト
ランジスタＱ７がオンとなって、コンデンサＣ２の端子
電圧がゲートに印加されるとオンとなる。又トランジス
タＱ５は、ダイオードＤ１，Ｄ２を介してベースに電圧
が印加されるとオンとなり、トランジスタＱ６はオフと
なる。又トランジスタＱ５がオフとなると、トランジス
タＱ６のベースにツェナーダイオードＺＤと抵抗Ｒ２と
を介してコンデンサＣ２の端子電圧が印加され、ツェナ
ーダイオードＺＤがオンとなる場合に、トランジスタＱ
６はオンとなる。即ち、トランジスタＱ６の閾値電圧を
高くして誤動作が生じないようにした場合を示す。この
トランジスタＱ６がオンとなると、トランジスタＱ７が
オン、トランジスタＱ８がオフとなって、フライホイー
ル用トランジスタＱ４はオンとなる。
ランジスタＱ７がオンとなって、コンデンサＣ２の端子
電圧がゲートに印加されるとオンとなる。又トランジス
タＱ５は、ダイオードＤ１，Ｄ２を介してベースに電圧
が印加されるとオンとなり、トランジスタＱ６はオフと
なる。又トランジスタＱ５がオフとなると、トランジス
タＱ６のベースにツェナーダイオードＺＤと抵抗Ｒ２と
を介してコンデンサＣ２の端子電圧が印加され、ツェナ
ーダイオードＺＤがオンとなる場合に、トランジスタＱ
６はオンとなる。即ち、トランジスタＱ６の閾値電圧を
高くして誤動作が生じないようにした場合を示す。この
トランジスタＱ６がオンとなると、トランジスタＱ７が
オン、トランジスタＱ８がオフとなって、フライホイー
ル用トランジスタＱ４はオンとなる。
【００１３】又メイントランスＴ１の二次巻線Ｎ２ａの
誘起電圧が抵抗Ｒ４とダイオードＤ３とを介してコンデ
ンサＣ２に印加され、コンデンサＣ２が充電される。こ
のコンデンサＣ２の端子電圧が抵抗Ｒ２を介してトラン
ジスタＱ５のコレクタと、更にツェナーダイオードＺＤ
を介してトランジスタＱ６のベースに印加され、又相補
型のトランジスタＱ７，Ｑ８に印加される。即ち、コン
デンサＣ２は駆動回路の電源として作用する。
誘起電圧が抵抗Ｒ４とダイオードＤ３とを介してコンデ
ンサＣ２に印加され、コンデンサＣ２が充電される。こ
のコンデンサＣ２の端子電圧が抵抗Ｒ２を介してトラン
ジスタＱ５のコレクタと、更にツェナーダイオードＺＤ
を介してトランジスタＱ６のベースに印加され、又相補
型のトランジスタＱ７，Ｑ８に印加される。即ち、コン
デンサＣ２は駆動回路の電源として作用する。
【００１４】従って、前述のように、メイントランスＴ
１の補助巻線Ｎ３ａの誘起電圧により、第１の同期整流
用トランジスタＱ２のゲートに＋極性の電圧が印加さ
れ、補助巻線Ｎ３ｂの誘起電圧により、第２の同期整流
用トランジスタＱ３のゲートに−極性の電圧が印加され
ると、第１の同期整流用トランジスタＱ２はオンとな
り、二次巻線Ｎ２ａの誘起電圧が整流出力として平滑回
路に加えられる。又第２の同期整流用トランジスタＱ３
はオフとなる。
１の補助巻線Ｎ３ａの誘起電圧により、第１の同期整流
用トランジスタＱ２のゲートに＋極性の電圧が印加さ
れ、補助巻線Ｎ３ｂの誘起電圧により、第２の同期整流
用トランジスタＱ３のゲートに−極性の電圧が印加され
ると、第１の同期整流用トランジスタＱ２はオンとな
り、二次巻線Ｎ２ａの誘起電圧が整流出力として平滑回
路に加えられる。又第２の同期整流用トランジスタＱ３
はオフとなる。
【００１５】又抵抗Ｒ４とダイオードＤ３とを介してコ
ンデンサＣ２が充電される。又ダイオードＤ１を介し
て、トランジスタＱ５のベース及びトランジスタＱ７，
Ｑ８のゲートに＋極性の電圧が印加され、トランジスタ
Ｑ５はオン、トランジスタＱ６はオフ、トランジスタＱ
７はオフ、トランジスタＱ８はオンとなり、フライホイ
ール用トランジスタＱ４はオフとなる。
ンデンサＣ２が充電される。又ダイオードＤ１を介し
て、トランジスタＱ５のベース及びトランジスタＱ７，
Ｑ８のゲートに＋極性の電圧が印加され、トランジスタ
Ｑ５はオン、トランジスタＱ６はオフ、トランジスタＱ
７はオフ、トランジスタＱ８はオンとなり、フライホイ
ール用トランジスタＱ４はオフとなる。
【００１６】又メイントランスＴ１の二次巻線Ｎ２ａ，
Ｎ２ｂ及び補助巻線Ｎ３ａ，Ｎ３ｂの誘起電圧が反転す
ると、第１の同期整流用トランジスタＱ２はオフ、第２
の同期整流用トランジスタＱ３はオンとなり、二次巻線
Ｎ２ｂの誘起電圧が整流出力しとて平滑回路に加えられ
る。その時、ダイオードＤ２を介して、トランジスタＱ
５のベース及びトランジスタＱ７，Ｑ８のゲートに＋極
性の電圧が印加され、トランジスタＱ５はオン、トラン
ジスタＱ６はオフ、トランジスタＱ７はオフ、トランジ
スタＱ８はオンとなり、フライホイール用トランジスタ
Ｑ４はオフとなる。
Ｎ２ｂ及び補助巻線Ｎ３ａ，Ｎ３ｂの誘起電圧が反転す
ると、第１の同期整流用トランジスタＱ２はオフ、第２
の同期整流用トランジスタＱ３はオンとなり、二次巻線
Ｎ２ｂの誘起電圧が整流出力しとて平滑回路に加えられ
る。その時、ダイオードＤ２を介して、トランジスタＱ
５のベース及びトランジスタＱ７，Ｑ８のゲートに＋極
性の電圧が印加され、トランジスタＱ５はオン、トラン
ジスタＱ６はオフ、トランジスタＱ７はオフ、トランジ
スタＱ８はオンとなり、フライホイール用トランジスタ
Ｑ４はオフとなる。
【００１７】補助巻線Ｎ３ａ，Ｎ３ｂの誘起電圧が共に
零となると、第１，第２の同期整流用トランジスタＱ
２，Ｑ３はオフとなり、又ダイオードＤ１，Ｄ２の出力
電圧は零となるから、トランジスタＱ５はオフとなる。
それによって、トランジスタＱ６のベースに、コンデン
サＣ２の端子電圧が抵抗Ｒ２とツェナーダイオードＺＤ
とを介して印加され、コンデンサＣ２の端子電圧がツェ
ナーダイオードＺＤのツェナー電圧を超えていると、ト
ランジスタＱ６はオンとなり、トランジスタＱ７がオン
となるから、コンデンサＣ２の端子電圧がこのトランジ
スタＱ７を介してフライホイール用トランジスタＱ４の
ゲートに加えられ、フライホイール用トランジスタＱ４
はオンとなり、チョークコイルＬ１の転流が行われる。
又この時に流れる電流は、オン抵抗の小さいフライホイ
ール用トランジスタＱ４を介して流れるから、電力損失
が小さいものとなる。
零となると、第１，第２の同期整流用トランジスタＱ
２，Ｑ３はオフとなり、又ダイオードＤ１，Ｄ２の出力
電圧は零となるから、トランジスタＱ５はオフとなる。
それによって、トランジスタＱ６のベースに、コンデン
サＣ２の端子電圧が抵抗Ｒ２とツェナーダイオードＺＤ
とを介して印加され、コンデンサＣ２の端子電圧がツェ
ナーダイオードＺＤのツェナー電圧を超えていると、ト
ランジスタＱ６はオンとなり、トランジスタＱ７がオン
となるから、コンデンサＣ２の端子電圧がこのトランジ
スタＱ７を介してフライホイール用トランジスタＱ４の
ゲートに加えられ、フライホイール用トランジスタＱ４
はオンとなり、チョークコイルＬ１の転流が行われる。
又この時に流れる電流は、オン抵抗の小さいフライホイ
ール用トランジスタＱ４を介して流れるから、電力損失
が小さいものとなる。
【００１８】本発明は、前述の実施例にのみ限定される
ものではなく、種々付加変更することができるものであ
り、トランジスタＱ５〜Ｑ８を含む駆動回路は、フライ
ホイール用トランジスタＱ４を駆動する構成であれば、
他の構成を適用することもできる。又動作電源としての
コンデンサＣ２は、一方の二次巻線Ｎ２ａの誘起電圧を
ダイオードＤ３を介して充電する場合を示すが、他方の
二次巻線Ｎ２ｂの誘起電圧を用いることも可能であり、
又両方の二次巻線の誘起電圧を用いて充電する構成とす
ることも可能である。又プッシュプル型又はブリッジ型
のインバータ等の多石インバータにも適用可能である。
ものではなく、種々付加変更することができるものであ
り、トランジスタＱ５〜Ｑ８を含む駆動回路は、フライ
ホイール用トランジスタＱ４を駆動する構成であれば、
他の構成を適用することもできる。又動作電源としての
コンデンサＣ２は、一方の二次巻線Ｎ２ａの誘起電圧を
ダイオードＤ３を介して充電する場合を示すが、他方の
二次巻線Ｎ２ｂの誘起電圧を用いることも可能であり、
又両方の二次巻線の誘起電圧を用いて充電する構成とす
ることも可能である。又プッシュプル型又はブリッジ型
のインバータ等の多石インバータにも適用可能である。
【００１９】
【発明の効果】以上説明したように、本発明は、ブリッ
ジ型又はプッシュプル型のインバータのメイントランス
Ｔ１の二次巻線Ｎ２ａ，Ｎ２ｂに接続して、交互にオ
ン，オフし、二次巻線Ｎ２ａ，Ｎ２ｂの誘起電圧を整流
出力して平滑回路に加える第１，第２の同期整流用トラ
ンジスタＱ２，Ｑ３と、フライホイール用トランジスタ
Ｑ４と、このフライホイール用トランジスタＱ４の駆動
回路の動作電源としてのコンデンサＣ２とを有するもの
で、第１，第２の同期整流用トランジスタＱ２，Ｑ３が
共にオフとなる期間に於いて、メイントランスＴ１の二
次側の誘起電圧が零となるが、コンデンサＣ２の端子電
圧を駆動回路に加えることにより、フライホイール用ト
ランジスタＱ４をオンとして、チョークコイルＬ１の転
流を行うことが可能となり、オン抵抗の小さい同期整流
用の電界効果トランジスタ（ＦＥＴ）を使用することに
より、電力損失を低減し、全体としての効率を向上する
ことができる利点がある。
ジ型又はプッシュプル型のインバータのメイントランス
Ｔ１の二次巻線Ｎ２ａ，Ｎ２ｂに接続して、交互にオ
ン，オフし、二次巻線Ｎ２ａ，Ｎ２ｂの誘起電圧を整流
出力して平滑回路に加える第１，第２の同期整流用トラ
ンジスタＱ２，Ｑ３と、フライホイール用トランジスタ
Ｑ４と、このフライホイール用トランジスタＱ４の駆動
回路の動作電源としてのコンデンサＣ２とを有するもの
で、第１，第２の同期整流用トランジスタＱ２，Ｑ３が
共にオフとなる期間に於いて、メイントランスＴ１の二
次側の誘起電圧が零となるが、コンデンサＣ２の端子電
圧を駆動回路に加えることにより、フライホイール用ト
ランジスタＱ４をオンとして、チョークコイルＬ１の転
流を行うことが可能となり、オン抵抗の小さい同期整流
用の電界効果トランジスタ（ＦＥＴ）を使用することに
より、電力損失を低減し、全体としての効率を向上する
ことができる利点がある。
【図１】本発明の実施例の説明図である。
【図２】従来例の説明図である。
Ｑ２，Ｑ３ 第１，第２の同期整流用トランジスタ Ｑ４ フライホイール用トランジスタ Ｔ１ メイントランス Ｑ５〜Ｑ８ 駆動回路を構成するトランジスタ Ｌ１ チョークコイル Ｃ１ コンデンサ Ｃ２ 動作電源としてのコンデンサ
Claims (1)
- 【請求項１】 ブリッジ型又はプッシュプル型のインバ
ータのメイントランスの二次巻線に接続し、交互にオ
ン，オフして前記二次巻線の誘起電圧を整流出力する第
１，第２の同期整流用トランジスタと、 該第１，第２の同期整流用トランジスタの出力電圧を加
えるチョークコイルとコンデンサとからなる平滑回路
と、 前記第１，第２の同期整流用トランジスタのオン期間に
オフとし、オフ期間にオンとするフライホイール用トラ
ンジスタと、 該フライホイール用トランジスタを駆動する駆動回路
と、 前記メイントランスの二次巻線の誘起電圧を整流して充
電し、前記駆動回路の動作電源とするコンデンサとを備
えたことを特徴とする同期整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7224956A JP3066720B2 (ja) | 1995-09-01 | 1995-09-01 | 同期整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7224956A JP3066720B2 (ja) | 1995-09-01 | 1995-09-01 | 同期整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0974745A true JPH0974745A (ja) | 1997-03-18 |
| JP3066720B2 JP3066720B2 (ja) | 2000-07-17 |
Family
ID=16821833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7224956A Expired - Fee Related JP3066720B2 (ja) | 1995-09-01 | 1995-09-01 | 同期整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3066720B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6185111B1 (en) | 1999-03-25 | 2001-02-06 | Matsushita Electric Industrial Co., Ltd. | Switching power supply apparatus |
| DE102017212228A1 (de) * | 2017-07-18 | 2019-01-24 | Deutsches Zentrum für Luft- und Raumfahrt e.V. | Potentialfreie Stromversorgung |
| CN110350808A (zh) * | 2019-06-21 | 2019-10-18 | 广州宝善电子科技有限公司 | 一种高效同步整流电路 |
-
1995
- 1995-09-01 JP JP7224956A patent/JP3066720B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6185111B1 (en) | 1999-03-25 | 2001-02-06 | Matsushita Electric Industrial Co., Ltd. | Switching power supply apparatus |
| DE102017212228A1 (de) * | 2017-07-18 | 2019-01-24 | Deutsches Zentrum für Luft- und Raumfahrt e.V. | Potentialfreie Stromversorgung |
| DE102017212228B4 (de) * | 2017-07-18 | 2020-12-17 | Deutsches Zentrum für Luft- und Raumfahrt e.V. | Potentialfreie Stromversorgung |
| CN110350808A (zh) * | 2019-06-21 | 2019-10-18 | 广州宝善电子科技有限公司 | 一种高效同步整流电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3066720B2 (ja) | 2000-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6538905B2 (en) | DC-to-DC power converter including at least two cascaded power conversion stages | |
| US6831847B2 (en) | Synchronous rectifier drive circuit and power supply including same | |
| JP2819932B2 (ja) | フォワードコンバータのｍｏｓｆｅｔ整流回路 | |
| US6570268B1 (en) | Synchronous rectifier drive circuit and power supply including same | |
| JP2003513606A (ja) | 同期整流の外部駆動方式 | |
| JP4381493B2 (ja) | 電流共振型スイッチング電源 | |
| US20030174525A1 (en) | Quasi-synchronous, magnetic amplifier regulated dc-dc converter | |
| US6504735B2 (en) | Regulated voltage reducing high-voltage isolated DC/DC converter system | |
| JPH11356044A (ja) | 共振型スイッチング電源 | |
| US6490178B1 (en) | Switching power circuit which switches voltage supplied to a primary winding of a transformer with a switching element to rectify alternating current generated in a secondary winding of the transformer | |
| JPH09149636A (ja) | スイッチング電源装置 | |
| JPH07298610A (ja) | スイッチング電源装置 | |
| JPH08289538A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3066720B2 (ja) | 同期整流回路 | |
| US4974142A (en) | Bootstrap drive for a switch-mode power converter | |
| JP5699562B2 (ja) | 駆動回路 | |
| JP4013952B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH09154276A (ja) | 同期整流回路 | |
| JP3614399B2 (ja) | スイッチング電源装置 | |
| JPH0993917A (ja) | 同期整流回路 | |
| JP2743869B2 (ja) | スイッチング電源 | |
| JP3164201B2 (ja) | 直流電源装置 | |
| JP3448143B2 (ja) | 同期整流回路 | |
| JP3593643B2 (ja) | 同期整流回路のｆｅｔ駆動方式 | |
| JP2599288Y2 (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |