JPH0969501A - 研磨方法および半導体装置の製造方法 - Google Patents
研磨方法および半導体装置の製造方法Info
- Publication number
- JPH0969501A JPH0969501A JP7224955A JP22495595A JPH0969501A JP H0969501 A JPH0969501 A JP H0969501A JP 7224955 A JP7224955 A JP 7224955A JP 22495595 A JP22495595 A JP 22495595A JP H0969501 A JPH0969501 A JP H0969501A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polishing
- tin
- wiring
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 研磨方法および半導体装置の製造方法に関
し、埋め込み配線、プラグ等を形成するために導電材料
や絶縁材料を研磨する際に確実に研磨を停止できる研磨
ストッパを実現する手段を提供する。 【解決手段】 基板１の上に形成したＴｉＮ膜２を研磨
装置３により、ＭｎＯ2を含む研磨剤６を用いて５分間
程度研磨した場合、その研磨前後における、４探針抵抗
測定装置８によって測定したＴｉＮ膜２のシート抵抗
（Ｒ2 −Ｒ1 ）が実質的に変化しないという知見に基づ
き、ＭｎＯ2 を含む研磨剤を用い、ＴｉＮを研磨ストッ
パとして、タングステン、銅、アルミニウムおよびその
合金あるいはＳｉＯ2 等の材料を研磨する。ＭｎＯ2 に
Ａｌ2 Ｏ3 あるいはＳｉＯ2 を添加することによってＴ
ｉＮを研磨することができる。この研磨方法を用いて、
配線、プラグ、シャロートレンチを形成することができ
る。
し、埋め込み配線、プラグ等を形成するために導電材料
や絶縁材料を研磨する際に確実に研磨を停止できる研磨
ストッパを実現する手段を提供する。 【解決手段】 基板１の上に形成したＴｉＮ膜２を研磨
装置３により、ＭｎＯ2を含む研磨剤６を用いて５分間
程度研磨した場合、その研磨前後における、４探針抵抗
測定装置８によって測定したＴｉＮ膜２のシート抵抗
（Ｒ2 −Ｒ1 ）が実質的に変化しないという知見に基づ
き、ＭｎＯ2 を含む研磨剤を用い、ＴｉＮを研磨ストッ
パとして、タングステン、銅、アルミニウムおよびその
合金あるいはＳｉＯ2 等の材料を研磨する。ＭｎＯ2 に
Ａｌ2 Ｏ3 あるいはＳｉＯ2 を添加することによってＴ
ｉＮを研磨することができる。この研磨方法を用いて、
配線、プラグ、シャロートレンチを形成することができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
工程において用いられる研磨方法、および絶縁膜上の配
線、層間絶縁膜を通してその上下の配線層を接続するプ
ラグ、あるいはシャロートレンチを形成する方法に関す
るものである。
工程において用いられる研磨方法、および絶縁膜上の配
線、層間絶縁膜を通してその上下の配線層を接続するプ
ラグ、あるいはシャロートレンチを形成する方法に関す
るものである。
【０００２】
【従来の技術】以下、従来の配線の形成方法、プラグの
形成方法、シャロートレンチの形成方法を説明する。 （１）従来の配線の形成方法 最近、半導体装置の配線を形成する方法として、導電体
の堆積と、研磨工程を用いる方法が現れてきた。現在、
低抵抗化することができるが、ドライエッチングするた
めの適当なガスが発見されていないため、鋭意研究され
ている、導電体の堆積と、研磨工程を用いる埋め込みＣ
ｕ配線の形成方法について説明する。
形成方法、シャロートレンチの形成方法を説明する。 （１）従来の配線の形成方法 最近、半導体装置の配線を形成する方法として、導電体
の堆積と、研磨工程を用いる方法が現れてきた。現在、
低抵抗化することができるが、ドライエッチングするた
めの適当なガスが発見されていないため、鋭意研究され
ている、導電体の堆積と、研磨工程を用いる埋め込みＣ
ｕ配線の形成方法について説明する。
【０００３】図６は、従来の半導体装置の配線の形成工
程説明図であり、（Ａ）〜（Ｃ）は各工程を示してい
る。この図において、５１はＳｉ基板、５２は第１のＳ
ｉＯ2 膜、５３は第２のＳｉＯ2 膜、５３1 は配線パタ
ーン、５４はＴｉＮ膜、５５はＣｕ膜、５５1 は配線、
５６はＳｉＮ膜、５７は第３のＳｉＯ2 膜である。
程説明図であり、（Ａ）〜（Ｃ）は各工程を示してい
る。この図において、５１はＳｉ基板、５２は第１のＳ
ｉＯ2 膜、５３は第２のＳｉＯ2 膜、５３1 は配線パタ
ーン、５４はＴｉＮ膜、５５はＣｕ膜、５５1 は配線、
５６はＳｉＮ膜、５７は第３のＳｉＯ2 膜である。
【０００４】第１工程（図６（Ａ）参照） Ｓｉ基板５１の上に形成された第１のＳｉＯ2 膜５２の
上に、第２のＳｉＯ2膜５３を形成し、配線を形成する
予定の領域の第２のＳｉＯ2 膜５３をエッチング除去し
て配線パターン５３1 を形成する。
上に、第２のＳｉＯ2膜５３を形成し、配線を形成する
予定の領域の第２のＳｉＯ2 膜５３をエッチング除去し
て配線パターン５３1 を形成する。
【０００５】第２工程（図６（Ｂ）参照） 第２のＳｉＯ2 膜５３と、配線パターン５３1 の底に露
出する第１のＳｉＯ2膜５２の上に、ｓｐｕｔｔｅｒま
たはＣＶＤによってＴｉＮ膜５４とＣｕ膜５５を堆積す
る。この場合、Ｃｕ膜５５に代えて、Ｗ，Ａｌ（Ａｌ−
Ｃｕ−Ｔｉ，Ａｌ−Ｃｕ−Ｓｉ）等の導電体膜を堆積す
ることができる。ｓｐｕｔｔｅｒによってＡｌ（Ａｌ−
Ｃｕ−Ｔｉ，Ａｌ−Ｃｕ−Ｓｉ），Ｃｕ等の導電体膜を
堆積する場合は、ｓｐｕｔｔｅｒの後、３５０℃で３分
間ほど熱処理を行い、配線パターン５３1 にＣｕまたは
Ａｌ（Ａｌ−Ｃｕ−Ｔｉ，Ａｌ−Ｃｕ−Ｓｉ）等を埋め
込む。
出する第１のＳｉＯ2膜５２の上に、ｓｐｕｔｔｅｒま
たはＣＶＤによってＴｉＮ膜５４とＣｕ膜５５を堆積す
る。この場合、Ｃｕ膜５５に代えて、Ｗ，Ａｌ（Ａｌ−
Ｃｕ−Ｔｉ，Ａｌ−Ｃｕ−Ｓｉ）等の導電体膜を堆積す
ることができる。ｓｐｕｔｔｅｒによってＡｌ（Ａｌ−
Ｃｕ−Ｔｉ，Ａｌ−Ｃｕ−Ｓｉ），Ｃｕ等の導電体膜を
堆積する場合は、ｓｐｕｔｔｅｒの後、３５０℃で３分
間ほど熱処理を行い、配線パターン５３1 にＣｕまたは
Ａｌ（Ａｌ−Ｃｕ−Ｔｉ，Ａｌ−Ｃｕ−Ｓｉ）等を埋め
込む。
【０００６】第３工程（図６（Ｃ）参照） 第２のＳｉＯ2 膜５３の上面に堆積されたＣｕ膜５５と
ＴｉＮ膜５４を、Ａｌ 2 Ｏ3 を主成分とする研磨剤を用
いて研磨して除去することによって、配線パターン５３
1 内に目的とする配線５５1 を形成する。配線５５1 の
上にＣｕの酸化を防止するためのＳｉＮ膜５６を堆積
し、その後第３のＳｉＯ2 膜５７を堆積して第２の層間
絶縁膜とする。この工程を繰り返すことによって多層配
線を形成することができる。
ＴｉＮ膜５４を、Ａｌ 2 Ｏ3 を主成分とする研磨剤を用
いて研磨して除去することによって、配線パターン５３
1 内に目的とする配線５５1 を形成する。配線５５1 の
上にＣｕの酸化を防止するためのＳｉＮ膜５６を堆積
し、その後第３のＳｉＯ2 膜５７を堆積して第２の層間
絶縁膜とする。この工程を繰り返すことによって多層配
線を形成することができる。
【０００７】（２）従来のプラグの形成方法 図７は、従来の半導体装置のプラグの形成工程説明図で
あり、（Ａ）〜（Ｄ）は各工程を示している。この実施
の形態においては、プラグはＷ、配線はＡｌ−Ｃｕ−Ｓ
ｉで、配線はＡｌ−Ｃｕ−Ｓｉをエッチングして配線パ
ターンを形成している。この図において、６１は基板、
６２は絶縁膜、６３は第１の配線層、６４は層間絶縁
膜、６４1 はプラグパターン、６５は導電体膜、６５1
はプラグ、６６は第２の配線層である。
あり、（Ａ）〜（Ｄ）は各工程を示している。この実施
の形態においては、プラグはＷ、配線はＡｌ−Ｃｕ−Ｓ
ｉで、配線はＡｌ−Ｃｕ−Ｓｉをエッチングして配線パ
ターンを形成している。この図において、６１は基板、
６２は絶縁膜、６３は第１の配線層、６４は層間絶縁
膜、６４1 はプラグパターン、６５は導電体膜、６５1
はプラグ、６６は第２の配線層である。
【０００８】第１工程（図７（Ａ）参照） Ｓｉ基板６１の上面の絶縁膜６２の上に、ＴｉＮ膜、Ｔ
ｉ膜、Ａｌ−Ｓｉ−Ｃｕ膜、Ｔｉ膜、ＴｉＮ膜からなる
多層膜を堆積し、パターニングすることによって第１の
配線層６３を形成し、その上に、ＳｉＯ2 からなる層間
絶縁膜６４を形成し、第１の配線層６３の上のプラグを
形成する予定の領域の層間絶縁膜６４をエッチング除去
してプラグパターン６４1 を形成する。
ｉ膜、Ａｌ−Ｓｉ−Ｃｕ膜、Ｔｉ膜、ＴｉＮ膜からなる
多層膜を堆積し、パターニングすることによって第１の
配線層６３を形成し、その上に、ＳｉＯ2 からなる層間
絶縁膜６４を形成し、第１の配線層６３の上のプラグを
形成する予定の領域の層間絶縁膜６４をエッチング除去
してプラグパターン６４1 を形成する。
【０００９】第２工程（図７（Ｂ）参照） プラグパターン６４1 を含む層間絶縁膜６４の上面に、
ＴｉＮ、ＣＶＤ−Ｗからなる導電体膜６５を形成する。
ＴｉＮ、ＣＶＤ−Ｗからなる導電体膜６５を形成する。
【００１０】第３工程（図７（Ｃ）参照） 層間絶縁膜６４の上面に堆積された、プラグパターン６
４1 以外の導電体膜６５を、Ａｌ2 Ｏ3 を主成分とした
研磨剤を用いて研磨して除去することによって、プラグ
パターン６４1 内にプラグ６５1 を形成する。
４1 以外の導電体膜６５を、Ａｌ2 Ｏ3 を主成分とした
研磨剤を用いて研磨して除去することによって、プラグ
パターン６４1 内にプラグ６５1 を形成する。
【００１１】第４工程（図７（Ｄ）参照） 層間絶縁膜６４とプラグ６５1 の上に、ＴｉＮ膜、Ｔｉ
膜、Ａｌ−Ｓｉ−Ｃｕ膜、Ｔｉ膜、ＴｉＮ膜からなる多
層膜を堆積し、パターニングすることによって第２の配
線層６６を形成し、プラグ６５1 によって接続された第
１の配線層６３と第２の配線層６６によって２層配線を
形成する。この場合、Ａｌ膜に代えて、Ｗ膜、Ａｌ合金
（Ａｌ−Ｃｕ−Ｔｉ，Ａｌ−Ｃｕ−Ｓｉ）膜、Ｃｕ膜等
を用いることができる。この工程を繰り返すことによっ
て、多層配線構造を形成することができる。
膜、Ａｌ−Ｓｉ−Ｃｕ膜、Ｔｉ膜、ＴｉＮ膜からなる多
層膜を堆積し、パターニングすることによって第２の配
線層６６を形成し、プラグ６５1 によって接続された第
１の配線層６３と第２の配線層６６によって２層配線を
形成する。この場合、Ａｌ膜に代えて、Ｗ膜、Ａｌ合金
（Ａｌ−Ｃｕ−Ｔｉ，Ａｌ−Ｃｕ−Ｓｉ）膜、Ｃｕ膜等
を用いることができる。この工程を繰り返すことによっ
て、多層配線構造を形成することができる。
【００１２】（３）従来のシャロートレンチの形成方法 集積度の増大に伴い、ＬＯＣＯＳのｂｉｒｄ′ｓ ｂｅ
ａｋの面積を減少させるため、ｂｉｒｄ′ｓ ｂｅａｋ
のないシャロートレンチを採用することが検討されてい
る。図８は、従来の半導体装置のシャロートレンチの形
成工程説明図であり、（Ａ）〜（Ｅ）は各工程を示して
いる。この図において、７１はＳｉ基板、７１1 はシャ
ロートレンチ、７２はＳｉＮ膜、７３は絶縁膜、７３1
は素子分離酸化膜である。この図によって従来の半導体
装置のシャロートレンチの形成方法を説明する。
ａｋの面積を減少させるため、ｂｉｒｄ′ｓ ｂｅａｋ
のないシャロートレンチを採用することが検討されてい
る。図８は、従来の半導体装置のシャロートレンチの形
成工程説明図であり、（Ａ）〜（Ｅ）は各工程を示して
いる。この図において、７１はＳｉ基板、７１1 はシャ
ロートレンチ、７２はＳｉＮ膜、７３は絶縁膜、７３1
は素子分離酸化膜である。この図によって従来の半導体
装置のシャロートレンチの形成方法を説明する。
【００１３】第１工程（図８（Ａ）参照） Ｓｉ基板７１の上に、ＳｉＮ膜７２を堆積する。
【００１４】第２工程（図８（Ｂ）参照） ＳｉＮ膜７２とＳｉ基板７１をエッチングして、Ｓｉ基
板７１にシャロートレンチ７１1 を形成する。
板７１にシャロートレンチ７１1 を形成する。
【００１５】第３工程（図８（Ｃ）参照） シャロートレンチ７１1 を含む上面に絶縁膜７３を堆積
する。
する。
【００１６】第４工程（図８（Ｄ）参照） シャロートレンチ７１1 以外の絶縁膜７３を、シリカを
主成分とする研磨剤を用いて研磨することによって除去
する。
主成分とする研磨剤を用いて研磨することによって除去
する。
【００１７】第５工程（図８（Ｅ）参照） ＳｉＮ膜７２をエッチング除去して、シャロートレンチ
７１1 内に素子分離酸化膜７３1 を形成する。
７１1 内に素子分離酸化膜７３1 を形成する。
【００１８】
【発明が解決しようとする課題】前述の従来の半導体装
置の製造方法においては、配線の形成方法、プラグの形
成方法、あるいは、シャロートレンチの形成方法におい
ては、それぞれ下記のような問題を有していた。
置の製造方法においては、配線の形成方法、プラグの形
成方法、あるいは、シャロートレンチの形成方法におい
ては、それぞれ下記のような問題を有していた。
【００１９】（１）従来の配線の形成方法 この従来の半導体装置の配線の形成方法において、Ａｌ
2 Ｏ3 を砥粒とした研磨剤を用て、ＳｉＯ2 膜６３の上
面に堆積されたＣｕ膜６５とＴｉＮ膜６４を研磨する
と、配線６５1 を形成するための凹部６３1 内のＣｕが
エッチングされて配線の中心部分が凹んでしまう問題点
があった。
2 Ｏ3 を砥粒とした研磨剤を用て、ＳｉＯ2 膜６３の上
面に堆積されたＣｕ膜６５とＴｉＮ膜６４を研磨する
と、配線６５1 を形成するための凹部６３1 内のＣｕが
エッチングされて配線の中心部分が凹んでしまう問題点
があった。
【００２０】（２）従来のプラグの形成方法 この従来のプラグの形成方法においては、プラグはＣＶ
Ｄ−Ｗであるため、研磨材の酸化材によりシーム部分
や、プラグの側壁のＴｉＮがエッチングされてしまうこ
とがある。また、従来の研磨材はＴｉＮを完全に除去し
てしまうため、研磨後、再度、ＴｉＮを堆積する必要が
ある。ＴｉＮを堆積後、ＴｉＮ等層間絶縁膜の良くする
ため熱処理を行うと、ＴｉとＡｌ−Ｓｉ−Ｃｕが反応し
て、抵抗値が増大してしまう。このため、下層のＡｌ−
Ｓｉ−Ｃｕの抵抗値が増大してしまう問題点がある。Ｔ
ｉは、耐エレクトロマイグレーションを向上させるため
に挿入する必要がある。
Ｄ−Ｗであるため、研磨材の酸化材によりシーム部分
や、プラグの側壁のＴｉＮがエッチングされてしまうこ
とがある。また、従来の研磨材はＴｉＮを完全に除去し
てしまうため、研磨後、再度、ＴｉＮを堆積する必要が
ある。ＴｉＮを堆積後、ＴｉＮ等層間絶縁膜の良くする
ため熱処理を行うと、ＴｉとＡｌ−Ｓｉ−Ｃｕが反応し
て、抵抗値が増大してしまう。このため、下層のＡｌ−
Ｓｉ−Ｃｕの抵抗値が増大してしまう問題点がある。Ｔ
ｉは、耐エレクトロマイグレーションを向上させるため
に挿入する必要がある。
【００２１】（３）従来のシャロートレンチの形成方法
においては、ＳｉＮとＳｉＯ2 の選択比があまり大きく
とれないため、Ｓｉも研磨されてしまっていた。また、
ＳｉＮをエッチングにより除去する際、下地のＳｉもエ
ッチングされてしまうという問題がある。
においては、ＳｉＮとＳｉＯ2 の選択比があまり大きく
とれないため、Ｓｉも研磨されてしまっていた。また、
ＳｉＮをエッチングにより除去する際、下地のＳｉもエ
ッチングされてしまうという問題がある。
【００２２】
【課題を解決するための手段】発明者らは、プラグの形
成方法において、研磨工程でＴｉＮを除去せず、このＴ
ｉＮをそのまま用いてＴｉの堆積が行えるようにする
と、工程が削減でき、また、配線の抵抗値の増大を抑制
できると考えた。通常、ＴｉＮを堆積した後、層間絶縁
膜との密着性をよくするため、および、ＳＯＧ等からの
脱ガスの低減のため熱処理が加えられているが、この工
程によりＡｌ−Ｓｉ−ＣｕとＴｉが反応して抵抗値が増
大している。つまり、ＴｉＮ堆積後の熱処理により下層
の配線の抵抗値が増大してしまうのである。
成方法において、研磨工程でＴｉＮを除去せず、このＴ
ｉＮをそのまま用いてＴｉの堆積が行えるようにする
と、工程が削減でき、また、配線の抵抗値の増大を抑制
できると考えた。通常、ＴｉＮを堆積した後、層間絶縁
膜との密着性をよくするため、および、ＳＯＧ等からの
脱ガスの低減のため熱処理が加えられているが、この工
程によりＡｌ−Ｓｉ−ＣｕとＴｉが反応して抵抗値が増
大している。つまり、ＴｉＮ堆積後の熱処理により下層
の配線の抵抗値が増大してしまうのである。
【００２３】また、ＭｎＯ2 はＴｉＮを研磨すると表面
に化合物を作り、研磨がほぼ完全に進まなくなってしま
うことを実験によって明らかにした。現在のところ、こ
の化合物がどのような組成、組織を有しているかを確認
するに至っていないが、光の干渉を生じており、他の組
織とは異なることを示している。
に化合物を作り、研磨がほぼ完全に進まなくなってしま
うことを実験によって明らかにした。現在のところ、こ
の化合物がどのような組成、組織を有しているかを確認
するに至っていないが、光の干渉を生じており、他の組
織とは異なることを示している。
【００２４】そして、ＭｎＯ2 とＴｉＮの化合物および
ＭｎＯ2 をＨＣｌ＋Ｈ2 Ｏ2 ＋Ｈ2Ｏ（１：１：４
８）、ＨＮＯ3 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ（１：１：４８）、
Ｈ2 ＳＯ 4 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ（１：１：４８）または
ＨＦ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ（１：１：４８）の液で２〜３
秒で完全に除去することができることがわかった。ま
た、これらの液に２分間浸漬しても、ＴｉＮはほとんど
エッチングされないことが実験的に確認した。研磨剤に
用いたＭｎＯ2 はこれらの液に１分間浸漬すると完全に
溶解することを確認している。
ＭｎＯ2 をＨＣｌ＋Ｈ2 Ｏ2 ＋Ｈ2Ｏ（１：１：４
８）、ＨＮＯ3 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ（１：１：４８）、
Ｈ2 ＳＯ 4 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ（１：１：４８）または
ＨＦ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ（１：１：４８）の液で２〜３
秒で完全に除去することができることがわかった。ま
た、これらの液に２分間浸漬しても、ＴｉＮはほとんど
エッチングされないことが実験的に確認した。研磨剤に
用いたＭｎＯ2 はこれらの液に１分間浸漬すると完全に
溶解することを確認している。
【００２５】特に、配線を形成する場合は、研磨剤をＭ
ｎＯ2 にすると、プラグの上に配線のシーム部分と大幅
に改善される。研磨工程において、ＴｉＮが露出したと
ころで、ＭｎＯ2 にＡｌ2 Ｏ3 を加えると、ＴｉＮも簡
単に研磨されることを初めて実験によって明らかにし
た。ＴｉＮはエッチングによって除去してもよい。
ｎＯ2 にすると、プラグの上に配線のシーム部分と大幅
に改善される。研磨工程において、ＴｉＮが露出したと
ころで、ＭｎＯ2 にＡｌ2 Ｏ3 を加えると、ＴｉＮも簡
単に研磨されることを初めて実験によって明らかにし
た。ＴｉＮはエッチングによって除去してもよい。
【００２６】また、特に、シャロートレンチを形成する
場合は、研磨剤として水にＭｎＯ2を７ｗ％まぜた研磨
剤を用い、研磨布として不織布（ＲＯＤＥＬ社製ＳＵＢ
Ａ４００）を用い、研磨圧力を３７０ｇ／ｃｍ2 とし、
ヘッドの回転数を４０ｒｐｍ、ターンテーブルの回転数
を４０ｒｐｍとしたとき、ＳｉＯ2 の研磨速度が約０．
７μｍ／ｍｉｎであることを実験により初めて確認し
た。
場合は、研磨剤として水にＭｎＯ2を７ｗ％まぜた研磨
剤を用い、研磨布として不織布（ＲＯＤＥＬ社製ＳＵＢ
Ａ４００）を用い、研磨圧力を３７０ｇ／ｃｍ2 とし、
ヘッドの回転数を４０ｒｐｍ、ターンテーブルの回転数
を４０ｒｐｍとしたとき、ＳｉＯ2 の研磨速度が約０．
７μｍ／ｍｉｎであることを実験により初めて確認し
た。
【００２７】Ｓｉの上にＴｉＮを堆積した後に、シャロ
ートレンチのパターンをエッチングすると、ＴｉＮは完
全に停止する。また、ＭｎＯ2 は、ＨＣｌ＋Ｈ2 Ｏ2 ＋
Ｈ2Ｏ（１：１：４８），ＨＮＯ3 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ
（１：１：４８），Ｈ2 ＳＯ 4 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ
（１：１：４８），ＨＦ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ（１：１：
４８）のいずれかの液に１分間浸漬することによってほ
ぼ完全に溶解する。その後、ＴｉＮをＨ2 ＳＯ4 により
エッチングで除去するとＳｉ表面も良質のシャロートレ
ンチが形成される。また、ＴｉＮを堆積する前に、熱酸
化膜を形成してからＴｉＮを形成した場合のＳｉ表面は
よい状態になることが期待される。
ートレンチのパターンをエッチングすると、ＴｉＮは完
全に停止する。また、ＭｎＯ2 は、ＨＣｌ＋Ｈ2 Ｏ2 ＋
Ｈ2Ｏ（１：１：４８），ＨＮＯ3 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ
（１：１：４８），Ｈ2 ＳＯ 4 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ
（１：１：４８），ＨＦ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ（１：１：
４８）のいずれかの液に１分間浸漬することによってほ
ぼ完全に溶解する。その後、ＴｉＮをＨ2 ＳＯ4 により
エッチングで除去するとＳｉ表面も良質のシャロートレ
ンチが形成される。また、ＴｉＮを堆積する前に、熱酸
化膜を形成してからＴｉＮを形成した場合のＳｉ表面は
よい状態になることが期待される。
【００２８】本発明の研磨方法においては、ＭｎＯ2 を
含む研磨剤を用い、ＴｉＮ等の高融点金属のちっ化物を
ストッパとしてタングステン、銅、アルミニウムおよび
その合金あるいはＳｉＯ2 を研磨することによって、研
磨工程を容易に制御することができる。
含む研磨剤を用い、ＴｉＮ等の高融点金属のちっ化物を
ストッパとしてタングステン、銅、アルミニウムおよび
その合金あるいはＳｉＯ2 を研磨することによって、研
磨工程を容易に制御することができる。
【００２９】この場合、ＭｎＯ2 の研磨剤にＡｌ2 Ｏ3
あるいはＳｉＯ2 を添加することによって、必要に応じ
て、ＴｉＮ等の高融点金属のちっ化物を研磨することが
できる。
あるいはＳｉＯ2 を添加することによって、必要に応じ
て、ＴｉＮ等の高融点金属のちっ化物を研磨することが
できる。
【００３０】本発明の半導体装置の製造方法において
は、層間絶縁膜をエッチングして配線パターンまたはプ
ラグパターンを形成する工程と、その上にＴｉＮ等の高
融点金属のちっ化物を堆積する工程と、その上にＷ，Ｃ
ｕまたはＡｌを主成分とする導電材料を堆積する工程
と、この導電材料を、ＭｎＯ2 を主成分とする研磨剤を
用い、この高融点金属のちっ化物をストッパとして研磨
する工程と、この高融点金属のちっ化物を、ＭｎＯ2 に
Ａｌ2 Ｏ3 またはＳｉＯ2 を添加した研磨剤を用い、Ｓ
ｉＯ2 をストッパとして研磨する工程を採用することに
よって、埋め込み配線の形成を可能にしている。なお、
ＳｉＯ2 の研磨速度は、乳酸またはフタル酸カリウムを
添加すると著しく低減できる。
は、層間絶縁膜をエッチングして配線パターンまたはプ
ラグパターンを形成する工程と、その上にＴｉＮ等の高
融点金属のちっ化物を堆積する工程と、その上にＷ，Ｃ
ｕまたはＡｌを主成分とする導電材料を堆積する工程
と、この導電材料を、ＭｎＯ2 を主成分とする研磨剤を
用い、この高融点金属のちっ化物をストッパとして研磨
する工程と、この高融点金属のちっ化物を、ＭｎＯ2 に
Ａｌ2 Ｏ3 またはＳｉＯ2 を添加した研磨剤を用い、Ｓ
ｉＯ2 をストッパとして研磨する工程を採用することに
よって、埋め込み配線の形成を可能にしている。なお、
ＳｉＯ2 の研磨速度は、乳酸またはフタル酸カリウムを
添加すると著しく低減できる。
【００３１】本発明の他の半導体装置の製造方法におい
ては、層間絶縁膜をエッチングしてプラグパターンを形
成する工程と、その上にＴｉＮを堆積する工程と、その
上にＷ，ＣｕまたはＡｌを主成分とする導電材料を堆積
する工程と、この導電材料を、ＭｎＯ2 を主成分とする
研磨剤を用い、ＴｉＮをストッパとして研磨する工程
と、その上にＡｌを主成分とする配線材料を堆積する工
程と、この配線材料をエッチングによりパターニングす
る工程を採用することによって、工程数の削減と配線抵
抗値の増大の抑制とを可能にする。
ては、層間絶縁膜をエッチングしてプラグパターンを形
成する工程と、その上にＴｉＮを堆積する工程と、その
上にＷ，ＣｕまたはＡｌを主成分とする導電材料を堆積
する工程と、この導電材料を、ＭｎＯ2 を主成分とする
研磨剤を用い、ＴｉＮをストッパとして研磨する工程
と、その上にＡｌを主成分とする配線材料を堆積する工
程と、この配線材料をエッチングによりパターニングす
る工程を採用することによって、工程数の削減と配線抵
抗値の増大の抑制とを可能にする。
【００３２】この場合、ＭｎＯ2 を主成分とする研磨剤
を用いて導電材料を研磨した後に形成されるＭｎＯ2 と
ＴｉＮの化合物およびＭｎＯ2 を、ＨＣｌ＋Ｈ2 Ｏ2 ＋
Ｈ2Ｏ、ＨＮＯ3 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ、Ｈ2 ＳＯ4 ＋Ｈ
2 Ｏ2 ＋Ｈ2 ＯまたはＨＦ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏによって
除去する工程を採用することによって、導電性のＴｉＮ
を完全に除去することができる。
を用いて導電材料を研磨した後に形成されるＭｎＯ2 と
ＴｉＮの化合物およびＭｎＯ2 を、ＨＣｌ＋Ｈ2 Ｏ2 ＋
Ｈ2Ｏ、ＨＮＯ3 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ、Ｈ2 ＳＯ4 ＋Ｈ
2 Ｏ2 ＋Ｈ2 ＯまたはＨＦ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏによって
除去する工程を採用することによって、導電性のＴｉＮ
を完全に除去することができる。
【００３３】本発明の半導体装置の製造方法において
は、Ｓｉ基板の上にＴｉＮを堆積する工程と、Ｓｉ基板
およびその上のＴｉＮをエッチングしてシャロートレン
チパターンを形成する工程と、その上にＳｉＯ2 を主成
分とする絶縁材料を堆積する工程と、この絶縁材料を、
ＭｎＯ2 を主成分とする研磨剤を用い、ＴｉＮをストッ
パとして研磨する工程と、このＴｉＮをエッチングまた
は研磨によって除去する工程を採用することによって、
制御性よくシャロートレンチを形成することができる。
は、Ｓｉ基板の上にＴｉＮを堆積する工程と、Ｓｉ基板
およびその上のＴｉＮをエッチングしてシャロートレン
チパターンを形成する工程と、その上にＳｉＯ2 を主成
分とする絶縁材料を堆積する工程と、この絶縁材料を、
ＭｎＯ2 を主成分とする研磨剤を用い、ＴｉＮをストッ
パとして研磨する工程と、このＴｉＮをエッチングまた
は研磨によって除去する工程を採用することによって、
制御性よくシャロートレンチを形成することができる。
【００３４】本発明の他の半導体装置の製造方法におい
ては、Ｓｉ基板の上に熱酸化膜またはＮＳＧを形成する
工程と、その上にＴｉＮを堆積する工程と、Ｓｉおよび
その上の熱酸化膜またはＮＳＧ、およびその上のＴｉＮ
をエッチングしてシャロートレンチパターンを形成する
工程と、その上にＳｉＯ2 を主成分とする絶縁材料を堆
積する工程と、この絶縁材料を、ＭｎＯ2 を主成分とし
た研磨剤を用いて研磨してシャロートレンチを形成する
工程と、熱酸化膜またはＮＳＧのいずれかをエッチング
または研磨によって除去する工程を採用することによっ
て、制御性よくシャロートレンチを形成することができ
る。
ては、Ｓｉ基板の上に熱酸化膜またはＮＳＧを形成する
工程と、その上にＴｉＮを堆積する工程と、Ｓｉおよび
その上の熱酸化膜またはＮＳＧ、およびその上のＴｉＮ
をエッチングしてシャロートレンチパターンを形成する
工程と、その上にＳｉＯ2 を主成分とする絶縁材料を堆
積する工程と、この絶縁材料を、ＭｎＯ2 を主成分とし
た研磨剤を用いて研磨してシャロートレンチを形成する
工程と、熱酸化膜またはＮＳＧのいずれかをエッチング
または研磨によって除去する工程を採用することによっ
て、制御性よくシャロートレンチを形成することができ
る。
【００３５】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。 （第１の実施の形態）図１は、本発明の第１の実施の形
態を説明する模式図であり、（Ａ）は研磨前、（Ｂ）は
研磨中、（Ｃ）は研磨後を示している。この図におい
て、１は基板、２はＴｉＮ膜、３は研磨装置、４はター
ンテーブル、５は研磨布、６は研磨剤、７はヘッド、８
は４探針抵抗測定装置である。
する。 （第１の実施の形態）図１は、本発明の第１の実施の形
態を説明する模式図であり、（Ａ）は研磨前、（Ｂ）は
研磨中、（Ｃ）は研磨後を示している。この図におい
て、１は基板、２はＴｉＮ膜、３は研磨装置、４はター
ンテーブル、５は研磨布、６は研磨剤、７はヘッド、８
は４探針抵抗測定装置である。
【００３６】第１工程（図１（Ａ）参照） 基板１の上にＴｉＮ膜２を形成した試料を作製し、この
ＴｉＮ膜２のシート抵抗（Ｒ1 ）を４探針抵抗測定装置
８によって測定した。
ＴｉＮ膜２のシート抵抗（Ｒ1 ）を４探針抵抗測定装置
８によって測定した。
【００３７】第２工程（図１（Ｂ）参照） 基板１のヘッド７で把持し、その表面のＴｉＮ膜２を、
研磨装置３を用い、研磨剤６をＭｎＯ2 ７ｗｔ％（研磨
液の水に対する比率）とし、研磨布５を不織布（ＲＯＤ
ＥＬ社製ＳＵＢＡ４００）とし、研磨圧力を３７０ｇ／
ｃｍ2 とし、ヘッド７の回転数を４０ｒｐｍとし、ター
ンテーブル４の回転数を４０ｒｐｍとして５分間研磨し
た。
研磨装置３を用い、研磨剤６をＭｎＯ2 ７ｗｔ％（研磨
液の水に対する比率）とし、研磨布５を不織布（ＲＯＤ
ＥＬ社製ＳＵＢＡ４００）とし、研磨圧力を３７０ｇ／
ｃｍ2 とし、ヘッド７の回転数を４０ｒｐｍとし、ター
ンテーブル４の回転数を４０ｒｐｍとして５分間研磨し
た。
【００３８】第３工程（図１（Ｃ）参照） 研磨の後に、再び基板１の上のＴｉＮ膜２のシート抵抗
（Ｒ2 ）を４探針抵抗測定装置８によって測定したとこ
ろ、ＴｉＮ膜２のシート抵抗の増大（Ｒ2 −Ｒ 1 ）は認
められなかった。
（Ｒ2 ）を４探針抵抗測定装置８によって測定したとこ
ろ、ＴｉＮ膜２のシート抵抗の増大（Ｒ2 −Ｒ 1 ）は認
められなかった。
【００３９】この事実は、この条件での研磨によって
は、ＴｉＮ膜２の膜厚が実質的に減少していないことを
示し、このＴｉＮ膜２の上に形成した他の導電性材料、
例えば、Ｗ、Ｃｕ，ＡｌまたはそれらのＡｌＳｉ−Ｃ
ｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ等の合金あるいはＳｉＯ2
等の膜を研磨する際、ＴｉＮ膜２を研磨ストップ層とし
て用いることができることを示している。
は、ＴｉＮ膜２の膜厚が実質的に減少していないことを
示し、このＴｉＮ膜２の上に形成した他の導電性材料、
例えば、Ｗ、Ｃｕ，ＡｌまたはそれらのＡｌＳｉ−Ｃ
ｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ等の合金あるいはＳｉＯ2
等の膜を研磨する際、ＴｉＮ膜２を研磨ストップ層とし
て用いることができることを示している。
【００４０】（第２の実施の形態）ＭｎＯ2 の研磨剤に
Ａｌ2 Ｏ3 あるいはＳｉＯ2 を添加した場合、基板上に
形成したＴｉＮ膜を研磨することができた。ＭｎＯ2 に
Ａｌ2 Ｏ3 を添加した場合のＴｉＮ膜の研磨速度は０．
５μｍ／ｍｉｎであり、ＭｎＯ2 にＳｉＯ2 を添加した
場合のＴｉＮ膜の研磨速度は０．２μｍ／ｍｉｎであっ
た。
Ａｌ2 Ｏ3 あるいはＳｉＯ2 を添加した場合、基板上に
形成したＴｉＮ膜を研磨することができた。ＭｎＯ2 に
Ａｌ2 Ｏ3 を添加した場合のＴｉＮ膜の研磨速度は０．
５μｍ／ｍｉｎであり、ＭｎＯ2 にＳｉＯ2 を添加した
場合のＴｉＮ膜の研磨速度は０．２μｍ／ｍｉｎであっ
た。
【００４１】（第３の実施の形態）図２、図３は、第３
の実施の形態の配線の形成方法の説明図であり、（Ａ）
〜（Ｈ）は各工程を示している。この図において、１１
は基板、１２はプラズマＴＥＯＳ−ＮＳＧ膜、１３はＴ
ｉＮ膜、１４はＴｉ膜、１５はＡｌ−Ｓｉ−Ｃｕ膜、１
６はＴｉ膜、１７はＴｉＮ膜、１８はプラズマＴＥＯＳ
−ＮＳＧ膜、１８1 はプラグパターン、１９はＴｉＮ
膜、２０はＣＶＤ−Ｗ膜、２０1 はプラグ、２１はＴｉ
膜、２２はＡｌ−Ｓｉ−Ｃｕ膜、２３はＴｉ膜、２４は
ＴｉＮ膜、Ｐ11，Ｐ12は第１層の配線パターン、Ｐ21，
Ｐ22は第２層の配線パターンである。
の実施の形態の配線の形成方法の説明図であり、（Ａ）
〜（Ｈ）は各工程を示している。この図において、１１
は基板、１２はプラズマＴＥＯＳ−ＮＳＧ膜、１３はＴ
ｉＮ膜、１４はＴｉ膜、１５はＡｌ−Ｓｉ−Ｃｕ膜、１
６はＴｉ膜、１７はＴｉＮ膜、１８はプラズマＴＥＯＳ
−ＮＳＧ膜、１８1 はプラグパターン、１９はＴｉＮ
膜、２０はＣＶＤ−Ｗ膜、２０1 はプラグ、２１はＴｉ
膜、２２はＡｌ−Ｓｉ−Ｃｕ膜、２３はＴｉ膜、２４は
ＴｉＮ膜、Ｐ11，Ｐ12は第１層の配線パターン、Ｐ21，
Ｐ22は第２層の配線パターンである。
【００４２】第１工程（図２（Ａ）参照） 基板１１の上に膜厚０．８μｍのプラズマＴＥＯＳ−Ｎ
ＳＧ膜１２、膜厚０．０５μｍのＴｉＮ膜１３、膜厚
０．１μｍのＴｉ膜１４、膜厚０．４μｍのＡｌ−Ｓｉ
−Ｃｕ膜１５、膜厚０．０５μｍのＴｉ膜１６、膜厚
０．１μｍのＴｉＮ膜１７を堆積した。
ＳＧ膜１２、膜厚０．０５μｍのＴｉＮ膜１３、膜厚
０．１μｍのＴｉ膜１４、膜厚０．４μｍのＡｌ−Ｓｉ
−Ｃｕ膜１５、膜厚０．０５μｍのＴｉ膜１６、膜厚
０．１μｍのＴｉＮ膜１７を堆積した。
【００４３】第２工程（図２（Ｂ）参照） 第１工程で形成したＴｉＮ膜１３、Ｔｉ膜１４、Ａｌ−
Ｓｉ−Ｃｕ膜１５、Ｔｉ膜１６、ＴｉＮ膜１７を選択的
にエッチングして第１層の配線パターンＰ11，Ｐ12を形
成した。
Ｓｉ−Ｃｕ膜１５、Ｔｉ膜１６、ＴｉＮ膜１７を選択的
にエッチングして第１層の配線パターンＰ11，Ｐ12を形
成した。
【００４４】第３工程（図２（Ｃ）参照） 第２工程で形成した第１層の配線パターンＰ11，Ｐ12の
上に、膜厚１．０μｍのプラズマＴＥＯＳ−ＮＳＧ膜１
８を堆積した。
上に、膜厚１．０μｍのプラズマＴＥＯＳ−ＮＳＧ膜１
８を堆積した。
【００４５】第４工程（図２（Ｄ）参照） 第３工程で形成したプラズマＴＥＯＳ−ＮＳＧ膜１８
を、研磨剤としてコロイダルシリカ（ＳＣ１１２）研磨
布として発泡ウレタン（ＩＣ１０００）を用いて研磨し
て平坦化した後、選択的にエッチングして第１層の配線
パターンＰ11，Ｐ 12に達するプラグパターン１８1 を形
成した。
を、研磨剤としてコロイダルシリカ（ＳＣ１１２）研磨
布として発泡ウレタン（ＩＣ１０００）を用いて研磨し
て平坦化した後、選択的にエッチングして第１層の配線
パターンＰ11，Ｐ 12に達するプラグパターン１８1 を形
成した。
【００４６】第５工程（図３（Ｅ）参照） 第４工程で形成したプラグパターン１８1 の上に膜厚
０．０５μｍのＴｉＮ膜１９を形成し、その上に膜厚
０．７μｍのＣＶＤ−Ｗ膜２０を形成した。
０．０５μｍのＴｉＮ膜１９を形成し、その上に膜厚
０．７μｍのＣＶＤ−Ｗ膜２０を形成した。
【００４７】第６工程（図３（Ｆ）参照） ＭｎＯ2 を主成分とする研磨剤を用いて、第５工程で形
成したＣＶＤ−Ｗ膜２０のプラグパターン１８1 以外の
領域を研磨してプラグ２０1 を形成した。この際、Ｔｉ
Ｎ膜１９は、研磨速度が極めて小さいため、研磨前後の
ＴｉＮ膜１９の膜厚は変化しなかった。
成したＣＶＤ−Ｗ膜２０のプラグパターン１８1 以外の
領域を研磨してプラグ２０1 を形成した。この際、Ｔｉ
Ｎ膜１９は、研磨速度が極めて小さいため、研磨前後の
ＴｉＮ膜１９の膜厚は変化しなかった。
【００４８】第７工程（図３（Ｇ）参照） 第６工程で形成したＣＶＤ−Ｗ膜２０によるプラグ２０
1 と、この研磨によって露出したＴｉＮ膜１９の上に、
膜厚０．１μｍのＴｉ膜２１、膜厚０．４μｍのＡｌ−
Ｓｉ−Ｃｕ膜２２、膜厚０．０５μｍのＴｉ膜２３、膜
厚０．１μｍのＴｉＮ膜２４を堆積した。
1 と、この研磨によって露出したＴｉＮ膜１９の上に、
膜厚０．１μｍのＴｉ膜２１、膜厚０．４μｍのＡｌ−
Ｓｉ−Ｃｕ膜２２、膜厚０．０５μｍのＴｉ膜２３、膜
厚０．１μｍのＴｉＮ膜２４を堆積した。
【００４９】第８工程（図３（Ｈ）参照） 第７工程で形成したＴｉ膜２１、Ａｌ−Ｓｉ−Ｃｕ膜２
２、Ｔｉ膜２３、ＴｉＮ膜２４を選択的にエッチングし
て、プラグ２０1 によって第１層の配線パターンＰ11，
Ｐ12に接続される第２層の配線パターンＰ21，Ｐ22を形
成した。
２、Ｔｉ膜２３、ＴｉＮ膜２４を選択的にエッチングし
て、プラグ２０1 によって第１層の配線パターンＰ11，
Ｐ12に接続される第２層の配線パターンＰ21，Ｐ22を形
成した。
【００５０】この研磨の工程でＴｉＮ膜を除去しないた
め、ＴｉＮを除去する工程を削減することができる。ま
た、従来の配線の形成方法においては、通常ＴｉＮ堆積
後に通常アニール工程が必要であるが、この実施の形態
ではアニール工程を省略することができ、そのため、先
に形成した下層の配線において、Ａｌ−Ｓｉ−ＣｕとＴ
ｉが反応して抵抗値が大きい反応層を形成する弊害を低
減することができる。
め、ＴｉＮを除去する工程を削減することができる。ま
た、従来の配線の形成方法においては、通常ＴｉＮ堆積
後に通常アニール工程が必要であるが、この実施の形態
ではアニール工程を省略することができ、そのため、先
に形成した下層の配線において、Ａｌ−Ｓｉ−ＣｕとＴ
ｉが反応して抵抗値が大きい反応層を形成する弊害を低
減することができる。
【００５１】（第４の実施例の形態）図４は、第４の実
施の形態の配線の形成方法の説明図であり、（Ａ）〜
（Ｄ）は各工程を示している。この図において、３１は
基板、３２はプラズマＴＥＯＳ ＮＳＧ膜、３２1 は配
線パターン、３３はＴｉＮ膜、３４はＣＶＤ−Ｃｕ膜、
３４1 は配線である。
施の形態の配線の形成方法の説明図であり、（Ａ）〜
（Ｄ）は各工程を示している。この図において、３１は
基板、３２はプラズマＴＥＯＳ ＮＳＧ膜、３２1 は配
線パターン、３３はＴｉＮ膜、３４はＣＶＤ−Ｃｕ膜、
３４1 は配線である。
【００５２】第１工程（図４（Ａ）参照） 基板３１の上に膜厚０．５μｍのプラズマＴＥＯＳ Ｎ
ＳＧ膜３２を堆積し、選択的エッチングによって配線パ
ターン３２1 を形成した。
ＳＧ膜３２を堆積し、選択的エッチングによって配線パ
ターン３２1 を形成した。
【００５３】第２工程（図４（Ｂ）参照） 配線パターン３２1 の上に膜厚０．０５μｍのＴｉＮ膜
３３を堆積し、その上に、膜厚０．５μｍのＣＶＤ−Ｃ
ｕ膜３４を堆積した。
３３を堆積し、その上に、膜厚０．５μｍのＣＶＤ−Ｃ
ｕ膜３４を堆積した。
【００５４】第３工程（図４（Ｃ）参照） ＭｎＯ2 を主成分とする研磨剤を用い、ＴｉＮ膜３３を
研磨ストッパとして、配線材料であるＣＶＤ−Ｃｕ膜３
４を研磨して配線３４1 を形成した。
研磨ストッパとして、配線材料であるＣＶＤ−Ｃｕ膜３
４を研磨して配線３４1 を形成した。
【００５５】第４工程（図４（Ｄ）参照） ＭｎＯ2 からなる研磨剤にＡｌ2 Ｏ3 あるいはＳｉＯ2
をして研磨を継続すると、ＴｉＮ膜３３は研磨されてＮ
ＳＧ膜３２で研磨が停止した。
をして研磨を継続すると、ＴｉＮ膜３３は研磨されてＮ
ＳＧ膜３２で研磨が停止した。
【００５６】（第５の実施の形態）図５は、第５の実施
の形態のシャロートレンチの形成方法の説明図であり、
（Ａ）〜（Ｄ）は各工程を示している。この図におい
て、４１はＳｉ基板、４２はＴｉＮ膜、４１1 はシャロ
ートレンチパターン、４３はプラズマＴＥＯＳ ＮＳＧ
膜、４３1 は素子分離酸化膜である。
の形態のシャロートレンチの形成方法の説明図であり、
（Ａ）〜（Ｄ）は各工程を示している。この図におい
て、４１はＳｉ基板、４２はＴｉＮ膜、４１1 はシャロ
ートレンチパターン、４３はプラズマＴＥＯＳ ＮＳＧ
膜、４３1 は素子分離酸化膜である。
【００５７】第１工程（図５（Ａ）参照） Ｓｉ基板４１の上に膜厚０．０５μｍのＴｉＮ膜４２を
形成し、選択的にエッチングして深さ０．３μｍのシャ
ロートレンチパターン４１1 を形成する。
形成し、選択的にエッチングして深さ０．３μｍのシャ
ロートレンチパターン４１1 を形成する。
【００５８】第２工程（図５（Ｂ）参照） その上に膜厚０．５μｍのプラズマＴＥＯＳ ＮＳＧ膜
４３を堆積する。
４３を堆積する。
【００５９】第３工程（図５（Ｃ）参照） ＭｎＯ2 を主成分とする研磨剤を用い、ＴｉＮ膜４２を
研磨ストッパとして、プラズマＴＥＯＳ ＮＳＧ膜４３
を研磨する。
研磨ストッパとして、プラズマＴＥＯＳ ＮＳＧ膜４３
を研磨する。
【００６０】第４工程（図５（Ｄ）参照） Ｈ2 ＳＯ4 を用いてＴｉＮ膜４２をエッチング除去して
素子分離酸化膜４３1を形成する。
素子分離酸化膜４３1を形成する。
【００６１】（第６の実施の形態）この実施の形態のシ
ャロートレンチの形成方法においては、Ｓｉ基板の上に
熱酸化膜またはＮＳＧを形成し、その上にＴｉＮを堆積
し、Ｓｉおよびその上の熱酸化膜またはＮＳＧ、および
その上のＴｉＮをエッチングしてシャロートレンチパタ
ーンを形成し、その上にＳｉＯ2 を主成分とする絶縁材
料を堆積し、この絶縁材料を、ＭｎＯ2 を主成分とした
研磨剤を用いて研磨してシャロートレンチを形成し、熱
酸化膜またはＮＳＧのいずれかをエッチングまたは研磨
によって除去する工程を採用する。この工程を採用する
ことによって、制御性よくシャロートレンチを形成する
ことができる。
ャロートレンチの形成方法においては、Ｓｉ基板の上に
熱酸化膜またはＮＳＧを形成し、その上にＴｉＮを堆積
し、Ｓｉおよびその上の熱酸化膜またはＮＳＧ、および
その上のＴｉＮをエッチングしてシャロートレンチパタ
ーンを形成し、その上にＳｉＯ2 を主成分とする絶縁材
料を堆積し、この絶縁材料を、ＭｎＯ2 を主成分とした
研磨剤を用いて研磨してシャロートレンチを形成し、熱
酸化膜またはＮＳＧのいずれかをエッチングまたは研磨
によって除去する工程を採用する。この工程を採用する
ことによって、制御性よくシャロートレンチを形成する
ことができる。
【００６２】
【発明の効果】以上説明したように、本発明によると、
ＭｎＯ2 を含む研磨剤を用いて、ＴｉＮ層をストッパと
してその上に形成されたタングステン、銅、アルミニウ
ムおよびその合金あるいはＳｉＯ2 等の材料を研磨する
と、研磨がＴｉＮ層でほぼ完全に停止するため制御性の
良好な研磨が可能である。
ＭｎＯ2 を含む研磨剤を用いて、ＴｉＮ層をストッパと
してその上に形成されたタングステン、銅、アルミニウ
ムおよびその合金あるいはＳｉＯ2 等の材料を研磨する
と、研磨がＴｉＮ層でほぼ完全に停止するため制御性の
良好な研磨が可能である。
【００６３】これをプラグを含む配線についていえば、
研磨ストッパとして用いたＴｉＮを除去することなく、
このＴｉＮをそのまま使って次のＴｉの堆積が行うと、
工程数を削減してＴｉＮの堆積工程を短縮することがで
きる、また、Ａｌ−Ｓｉ−ＣｕとＴｉとの反応による抵
抗値の増大を低減することも可能になる。
研磨ストッパとして用いたＴｉＮを除去することなく、
このＴｉＮをそのまま使って次のＴｉの堆積が行うと、
工程数を削減してＴｉＮの堆積工程を短縮することがで
きる、また、Ａｌ−Ｓｉ−ＣｕとＴｉとの反応による抵
抗値の増大を低減することも可能になる。
【００６４】また、これを横方向の配線についていえ
ば、ＴｉＮ膜を堆積してから、Ｃｕ，Ａｌ，Ｗ等の材料
を堆積すると、研磨がＴｉＮで完全に停止する。ＴｉＮ
膜が露出してから、ＭｎＯ2 を含むＡｌ2 Ｏ3 を添加す
るとＴｉＮ膜も研磨される。ＴｉＮ膜は、０．０５０μ
ｍ程度の薄い膜であるから、オーバ研磨も大きくとる必
要がないため、研磨量の制御が容易である。
ば、ＴｉＮ膜を堆積してから、Ｃｕ，Ａｌ，Ｗ等の材料
を堆積すると、研磨がＴｉＮで完全に停止する。ＴｉＮ
膜が露出してから、ＭｎＯ2 を含むＡｌ2 Ｏ3 を添加す
るとＴｉＮ膜も研磨される。ＴｉＮ膜は、０．０５０μ
ｍ程度の薄い膜であるから、オーバ研磨も大きくとる必
要がないため、研磨量の制御が容易である。
【００６５】以上説明したように、本発明は、半導体装
置あるいは集積回路装置の製造工程における研磨技術分
野において寄与するところが大きい。
置あるいは集積回路装置の製造工程における研磨技術分
野において寄与するところが大きい。
【図１】本発明の第１の実施の形態を説明する模式図で
あり、（Ａ）は研磨前、（Ｂ）は研磨中、（Ｃ）は研磨
後を示している。
あり、（Ａ）は研磨前、（Ｂ）は研磨中、（Ｃ）は研磨
後を示している。
【図２】第３の実施の形態の配線の形成方法の説明図
（１）であり、（Ａ）〜（Ｄ）は各工程を示している。
（１）であり、（Ａ）〜（Ｄ）は各工程を示している。
【図３】第３の実施の形態の配線の形成方法の説明図
（２）であり、（Ｅ）〜（Ｈ）は各工程を示している。
（２）であり、（Ｅ）〜（Ｈ）は各工程を示している。
【図４】第４の実施の形態の配線の形成方法の説明図で
あり、（Ａ）〜（Ｄ）は各工程を示している。
あり、（Ａ）〜（Ｄ）は各工程を示している。
【図５】第５の実施の形態のシャロートレンチの形成方
法の説明図であり、（Ａ）〜（Ｄ）は各工程を示してい
る。
法の説明図であり、（Ａ）〜（Ｄ）は各工程を示してい
る。
【図６】従来の半導体装置の配線の形成工程説明図であ
り、（Ａ）〜（Ｃ）は各工程を示している。
り、（Ａ）〜（Ｃ）は各工程を示している。
【図７】従来の半導体装置のプラグの形成工程説明図で
あり、（Ａ）〜（Ｄ）は各工程を示している。
あり、（Ａ）〜（Ｄ）は各工程を示している。
【図８】従来の半導体装置のシャロートレンチの形成工
程説明図であり、（Ａ）〜（Ｅ）は各工程を示してい
る。
程説明図であり、（Ａ）〜（Ｅ）は各工程を示してい
る。
１ 基板 ２ ＴｉＮ膜 ３ 研磨装置 ４ ターンテーブル ５ 研磨布 ６ 研磨剤 ７ ヘッド ８ ４探針抵抗測定装置 １１ 基板 １２ プラズマＴＥＯＳ−ＮＳＧ膜 １３ ＴｉＮ膜 １４ Ｔｉ膜 １５ Ａｌ−Ｓｉ−Ｃｕ膜 １６ Ｔｉ膜 １７ ＴｉＮ膜 １８ プラズマＴＥＯＳ−ＮＳＧ膜 １８1 プラグパターン １９ ＴｉＮ膜 ２０ ＣＶＤ−Ｗ膜 ２０1 プラグ ２１ Ｔｉ膜 ２２ Ａｌ−Ｓｉ−Ｃｕ膜 ２３ Ｔｉ膜 ２４ ＴｉＮ膜 Ｐ11，Ｐ12 第１層の配線パターン Ｐ21，Ｐ22 第２層の配線パターン ３１ 基板 ３２ プラズマＴＥＯＳ ＮＳＧ膜 ３２1 配線パターン ３３ ＴｉＮ膜 ３４ ＣＶＤ−Ｃｕ膜 ３４1 配線 ４１ Ｓｉ基板 ４２ ＴｉＮ膜 ４１1 シャロートレンチパターン ４３ プラズマＴＥＯＳ ＮＳＧ膜 ４３1 素子分離酸化膜 ５１ Ｓｉ基板 ５２ 第１のＳｉＯ2 膜 ５３ 第２のＳｉＯ2 膜 ５３1 配線パターン ５４ ＴｉＮ膜 ５５ Ｃｕ膜 ５５1 配線 ５６ ＳｉＮ膜 ５７ 第３のＳｉＯ2 膜 ６１ 基板 ６２ 絶縁膜 ６３ 第１の配線層 ６４ 層間絶縁膜 ６４1 プラグパターン ６５ 導電体膜 ６５1 プラグ ６６ 第２の配線層 ７１ Ｓｉ基板 ７１1 シャロートレンチ ７２ ＳｉＮ膜 ７３ 絶縁膜 ７３1 素子分離酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大石 明良 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 有本 由弘 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 鈴木 隣太郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (4)
- 【請求項１】 ＭｎＯ2 を含む研磨剤を用い、高融点金
属のちっ化物をストッパとしてタングステン、銅、アル
ミニウムおよびその合金あるいはＳｉＯ2 を研磨するこ
とを特徴とする研磨方法。 - 【請求項２】 ＭｎＯ2 の研磨剤にＡｌ2 Ｏ3 あるいは
ＳｉＯ2 を添加することによって、高融点金属のちっ化
物を研磨することを特徴とする請求項１に記載された研
磨方法。 - 【請求項３】 層間絶縁膜をエッチングして配線パター
ンまたはプラグパターンを形成する工程と、その上に高
融点金属のちっ化物を堆積する工程と、その上にＷ，Ｃ
ｕまたはＡｌを主成分とする導電材料を堆積する工程
と、この導電材料を、ＭｎＯ2 を主成分とする研磨剤を
用い、高融点金属のちっ化物をストッパとして研磨する
工程と、この高融点金属のちっ化物を、ＭｎＯ2 にＡｌ
2 Ｏ3 またはＳｉＯ2 を添加した研磨剤を用い、ＳｉＯ
2 をストッパとして研磨する工程を含むことを特徴とす
る半導体装置の製造方法。 - 【請求項４】 ＭｎＯ2 を主成分とする研磨剤を用い
て、半導体基板上の導電材料を研磨した後に形成される
導電材料表面の化合物、高融点金属のちっ化物の化合
物、および基板表面に残量している酸化マンガンを、Ｈ
Ｃｌ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ、ＨＮＯ3 ＋Ｈ2 Ｏ2 ＋Ｈ
2 Ｏ、Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ2 ＋Ｈ2 ＯまたはＨＦ＋Ｈ2
Ｏ2 ＋Ｈ2 Ｏによって除去することを特徴とする請求項
１または請求項２に記載された研磨方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22495595A JP3531079B2 (ja) | 1995-09-01 | 1995-09-01 | 研磨方法および半導体装置の製造方法 |
| US08/674,507 US5763325A (en) | 1995-07-04 | 1996-07-02 | Fabrication process of a semiconductor device using a slurry containing manganese oxide |
| KR1019960027066A KR100206663B1 (ko) | 1995-01-05 | 1996-07-04 | 망간산화물을 함유하는 슬러리 및 이를 사용한 반도체 장치의 제조방법 |
| TW085108081A TW389954B (en) | 1995-07-04 | 1996-07-04 | Slurry containing manganese oxide and a fabrication process of a semiconductor device using such a slurry |
| US09/014,246 US5877089A (en) | 1995-07-04 | 1998-01-27 | Slurry containing manganese oxide |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22495595A JP3531079B2 (ja) | 1995-09-01 | 1995-09-01 | 研磨方法および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0969501A true JPH0969501A (ja) | 1997-03-11 |
| JP3531079B2 JP3531079B2 (ja) | 2004-05-24 |
Family
ID=16821816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22495595A Expired - Lifetime JP3531079B2 (ja) | 1995-01-05 | 1995-09-01 | 研磨方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3531079B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001057352A (ja) * | 1999-08-18 | 2001-02-27 | Hitachi Chem Co Ltd | 基板の研磨方法 |
| US7498236B2 (en) * | 2006-11-28 | 2009-03-03 | International Business Machines Corporation | Silicon wafer thinning end point method |
-
1995
- 1995-09-01 JP JP22495595A patent/JP3531079B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001057352A (ja) * | 1999-08-18 | 2001-02-27 | Hitachi Chem Co Ltd | 基板の研磨方法 |
| US7498236B2 (en) * | 2006-11-28 | 2009-03-03 | International Business Machines Corporation | Silicon wafer thinning end point method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3531079B2 (ja) | 2004-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5618381A (en) | Multiple step method of chemical-mechanical polishing which minimizes dishing | |
| JP3494275B2 (ja) | 絶縁層内に導電性プラグを形成する方法および酸化物材料の化学的・機械的プレーナリゼーション方法 | |
| JP4266502B2 (ja) | 半導体基板の表面上における銅のデュアル・ダマシン構造体の表面を処理する方法 | |
| JP3326698B2 (ja) | 集積回路装置の製造方法 | |
| US6521523B2 (en) | Method for forming selective protection layers on copper interconnects | |
| US6150269A (en) | Copper interconnect patterning | |
| KR100468069B1 (ko) | 인터레벨 금속 접속을 위한 자기-정렬 금속 캡 | |
| JPH079934B2 (ja) | 半導体デバイスの製造方法 | |
| US6017803A (en) | Method to prevent dishing in chemical mechanical polishing | |
| US6841466B1 (en) | Method of selectively making copper using plating technology | |
| JPH10173043A (ja) | 半導体素子のコンタクトプラグ形成方法 | |
| JPH0745616A (ja) | 半導体装置の製造方法 | |
| JP3469771B2 (ja) | 半導体装置およびその製造方法 | |
| KR100330024B1 (ko) | 금속ｃｍｐ공정에 의한 균열과 부식을 방지할 수 있는반도체소자의 제조방법 | |
| US20060261041A1 (en) | Method for manufacturing metal line contact plug of semiconductor device | |
| US6503828B1 (en) | Process for selective polishing of metal-filled trenches of integrated circuit structures | |
| JP2001210612A (ja) | Ｃｍｐ用非選択性スラリー及びその製造方法、並びにこれを用いてウェーハ上の絶縁層内にプラグを形成する方法 | |
| JP2001044156A (ja) | 半導体装置の製造方法及び化学研磨装置 | |
| JP3531079B2 (ja) | 研磨方法および半導体装置の製造方法 | |
| JP3487051B2 (ja) | 半導体装置の製造方法 | |
| JP2004165434A (ja) | 半導体装置の製造方法 | |
| JP2004022855A (ja) | 半導体装置の製造方法 | |
| JPH0969495A (ja) | 半導体装置の製造方法 | |
| JP2001345324A (ja) | 半導体装置の製造方法 | |
| KR19980048378A (ko) | 반도체소자의 평탄화방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040219 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 9 |