JPH0969501A - 研磨方法および半導体装置の製造方法 - Google Patents
研磨方法および半導体装置の製造方法Info
- Publication number
- JPH0969501A JPH0969501A JP7224955A JP22495595A JPH0969501A JP H0969501 A JPH0969501 A JP H0969501A JP 7224955 A JP7224955 A JP 7224955A JP 22495595 A JP22495595 A JP 22495595A JP H0969501 A JPH0969501 A JP H0969501A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polishing
- tin
- wiring
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
し、埋め込み配線、プラグ等を形成するために導電材料
や絶縁材料を研磨する際に確実に研磨を停止できる研磨
ストッパを実現する手段を提供する。 【解決手段】 基板1の上に形成したTiN膜2を研磨
装置3により、MnO2を含む研磨剤6を用いて5分間
程度研磨した場合、その研磨前後における、4探針抵抗
測定装置8によって測定したTiN膜2のシート抵抗
(R2 −R1 )が実質的に変化しないという知見に基づ
き、MnO2 を含む研磨剤を用い、TiNを研磨ストッ
パとして、タングステン、銅、アルミニウムおよびその
合金あるいはSiO2 等の材料を研磨する。MnO2 に
Al2 O3 あるいはSiO2 を添加することによってT
iNを研磨することができる。この研磨方法を用いて、
配線、プラグ、シャロートレンチを形成することができ
る。
Description
工程において用いられる研磨方法、および絶縁膜上の配
線、層間絶縁膜を通してその上下の配線層を接続するプ
ラグ、あるいはシャロートレンチを形成する方法に関す
るものである。
形成方法、シャロートレンチの形成方法を説明する。 (1)従来の配線の形成方法 最近、半導体装置の配線を形成する方法として、導電体
の堆積と、研磨工程を用いる方法が現れてきた。現在、
低抵抗化することができるが、ドライエッチングするた
めの適当なガスが発見されていないため、鋭意研究され
ている、導電体の堆積と、研磨工程を用いる埋め込みC
u配線の形成方法について説明する。
程説明図であり、(A)〜(C)は各工程を示してい
る。この図において、51はSi基板、52は第1のS
iO2 膜、53は第2のSiO2 膜、531 は配線パタ
ーン、54はTiN膜、55はCu膜、551 は配線、
56はSiN膜、57は第3のSiO2 膜である。
上に、第2のSiO2膜53を形成し、配線を形成する
予定の領域の第2のSiO2 膜53をエッチング除去し
て配線パターン531 を形成する。
出する第1のSiO2膜52の上に、sputterま
たはCVDによってTiN膜54とCu膜55を堆積す
る。この場合、Cu膜55に代えて、W,Al(Al−
Cu−Ti,Al−Cu−Si)等の導電体膜を堆積す
ることができる。sputterによってAl(Al−
Cu−Ti,Al−Cu−Si),Cu等の導電体膜を
堆積する場合は、sputterの後、350℃で3分
間ほど熱処理を行い、配線パターン531 にCuまたは
Al(Al−Cu−Ti,Al−Cu−Si)等を埋め
込む。
TiN膜54を、Al 2 O3 を主成分とする研磨剤を用
いて研磨して除去することによって、配線パターン53
1 内に目的とする配線551 を形成する。配線551 の
上にCuの酸化を防止するためのSiN膜56を堆積
し、その後第3のSiO2 膜57を堆積して第2の層間
絶縁膜とする。この工程を繰り返すことによって多層配
線を形成することができる。
あり、(A)〜(D)は各工程を示している。この実施
の形態においては、プラグはW、配線はAl−Cu−S
iで、配線はAl−Cu−Siをエッチングして配線パ
ターンを形成している。この図において、61は基板、
62は絶縁膜、63は第1の配線層、64は層間絶縁
膜、641 はプラグパターン、65は導電体膜、651
はプラグ、66は第2の配線層である。
i膜、Al−Si−Cu膜、Ti膜、TiN膜からなる
多層膜を堆積し、パターニングすることによって第1の
配線層63を形成し、その上に、SiO2 からなる層間
絶縁膜64を形成し、第1の配線層63の上のプラグを
形成する予定の領域の層間絶縁膜64をエッチング除去
してプラグパターン641 を形成する。
TiN、CVD−Wからなる導電体膜65を形成する。
41 以外の導電体膜65を、Al2 O3 を主成分とした
研磨剤を用いて研磨して除去することによって、プラグ
パターン641 内にプラグ651 を形成する。
膜、Al−Si−Cu膜、Ti膜、TiN膜からなる多
層膜を堆積し、パターニングすることによって第2の配
線層66を形成し、プラグ651 によって接続された第
1の配線層63と第2の配線層66によって2層配線を
形成する。この場合、Al膜に代えて、W膜、Al合金
(Al−Cu−Ti,Al−Cu−Si)膜、Cu膜等
を用いることができる。この工程を繰り返すことによっ
て、多層配線構造を形成することができる。
akの面積を減少させるため、bird′s beak
のないシャロートレンチを採用することが検討されてい
る。図8は、従来の半導体装置のシャロートレンチの形
成工程説明図であり、(A)〜(E)は各工程を示して
いる。この図において、71はSi基板、711 はシャ
ロートレンチ、72はSiN膜、73は絶縁膜、731
は素子分離酸化膜である。この図によって従来の半導体
装置のシャロートレンチの形成方法を説明する。
板71にシャロートレンチ711 を形成する。
する。
主成分とする研磨剤を用いて研磨することによって除去
する。
711 内に素子分離酸化膜731 を形成する。
置の製造方法においては、配線の形成方法、プラグの形
成方法、あるいは、シャロートレンチの形成方法におい
ては、それぞれ下記のような問題を有していた。
2 O3 を砥粒とした研磨剤を用て、SiO2 膜63の上
面に堆積されたCu膜65とTiN膜64を研磨する
と、配線651 を形成するための凹部631 内のCuが
エッチングされて配線の中心部分が凹んでしまう問題点
があった。
D−Wであるため、研磨材の酸化材によりシーム部分
や、プラグの側壁のTiNがエッチングされてしまうこ
とがある。また、従来の研磨材はTiNを完全に除去し
てしまうため、研磨後、再度、TiNを堆積する必要が
ある。TiNを堆積後、TiN等層間絶縁膜の良くする
ため熱処理を行うと、TiとAl−Si−Cuが反応し
て、抵抗値が増大してしまう。このため、下層のAl−
Si−Cuの抵抗値が増大してしまう問題点がある。T
iは、耐エレクトロマイグレーションを向上させるため
に挿入する必要がある。
においては、SiNとSiO2 の選択比があまり大きく
とれないため、Siも研磨されてしまっていた。また、
SiNをエッチングにより除去する際、下地のSiもエ
ッチングされてしまうという問題がある。
成方法において、研磨工程でTiNを除去せず、このT
iNをそのまま用いてTiの堆積が行えるようにする
と、工程が削減でき、また、配線の抵抗値の増大を抑制
できると考えた。通常、TiNを堆積した後、層間絶縁
膜との密着性をよくするため、および、SOG等からの
脱ガスの低減のため熱処理が加えられているが、この工
程によりAl−Si−CuとTiが反応して抵抗値が増
大している。つまり、TiN堆積後の熱処理により下層
の配線の抵抗値が増大してしまうのである。
に化合物を作り、研磨がほぼ完全に進まなくなってしま
うことを実験によって明らかにした。現在のところ、こ
の化合物がどのような組成、組織を有しているかを確認
するに至っていないが、光の干渉を生じており、他の組
織とは異なることを示している。
MnO2 をHCl+H2 O2 +H2O(1:1:4
8)、HNO3 +H2 O2 +H2 O(1:1:48)、
H2 SO 4 +H2 O2 +H2 O(1:1:48)または
HF+H2 O2 +H2 O(1:1:48)の液で2〜3
秒で完全に除去することができることがわかった。ま
た、これらの液に2分間浸漬しても、TiNはほとんど
エッチングされないことが実験的に確認した。研磨剤に
用いたMnO2 はこれらの液に1分間浸漬すると完全に
溶解することを確認している。
nO2 にすると、プラグの上に配線のシーム部分と大幅
に改善される。研磨工程において、TiNが露出したと
ころで、MnO2 にAl2 O3 を加えると、TiNも簡
単に研磨されることを初めて実験によって明らかにし
た。TiNはエッチングによって除去してもよい。
場合は、研磨剤として水にMnO2を7w%まぜた研磨
剤を用い、研磨布として不織布(RODEL社製SUB
A400)を用い、研磨圧力を370g/cm2 とし、
ヘッドの回転数を40rpm、ターンテーブルの回転数
を40rpmとしたとき、SiO2 の研磨速度が約0.
7μm/minであることを実験により初めて確認し
た。
ートレンチのパターンをエッチングすると、TiNは完
全に停止する。また、MnO2 は、HCl+H2 O2 +
H2O(1:1:48),HNO3 +H2 O2 +H2 O
(1:1:48),H2 SO 4 +H2 O2 +H2 O
(1:1:48),HF+H2 O2 +H2 O(1:1:
48)のいずれかの液に1分間浸漬することによってほ
ぼ完全に溶解する。その後、TiNをH2 SO4 により
エッチングで除去するとSi表面も良質のシャロートレ
ンチが形成される。また、TiNを堆積する前に、熱酸
化膜を形成してからTiNを形成した場合のSi表面は
よい状態になることが期待される。
含む研磨剤を用い、TiN等の高融点金属のちっ化物を
ストッパとしてタングステン、銅、アルミニウムおよび
その合金あるいはSiO2 を研磨することによって、研
磨工程を容易に制御することができる。
あるいはSiO2 を添加することによって、必要に応じ
て、TiN等の高融点金属のちっ化物を研磨することが
できる。
は、層間絶縁膜をエッチングして配線パターンまたはプ
ラグパターンを形成する工程と、その上にTiN等の高
融点金属のちっ化物を堆積する工程と、その上にW,C
uまたはAlを主成分とする導電材料を堆積する工程
と、この導電材料を、MnO2 を主成分とする研磨剤を
用い、この高融点金属のちっ化物をストッパとして研磨
する工程と、この高融点金属のちっ化物を、MnO2 に
Al2 O3 またはSiO2 を添加した研磨剤を用い、S
iO2 をストッパとして研磨する工程を採用することに
よって、埋め込み配線の形成を可能にしている。なお、
SiO2 の研磨速度は、乳酸またはフタル酸カリウムを
添加すると著しく低減できる。
ては、層間絶縁膜をエッチングしてプラグパターンを形
成する工程と、その上にTiNを堆積する工程と、その
上にW,CuまたはAlを主成分とする導電材料を堆積
する工程と、この導電材料を、MnO2 を主成分とする
研磨剤を用い、TiNをストッパとして研磨する工程
と、その上にAlを主成分とする配線材料を堆積する工
程と、この配線材料をエッチングによりパターニングす
る工程を採用することによって、工程数の削減と配線抵
抗値の増大の抑制とを可能にする。
を用いて導電材料を研磨した後に形成されるMnO2 と
TiNの化合物およびMnO2 を、HCl+H2 O2 +
H2O、HNO3 +H2 O2 +H2 O、H2 SO4 +H
2 O2 +H2 OまたはHF+H2 O2 +H2 Oによって
除去する工程を採用することによって、導電性のTiN
を完全に除去することができる。
は、Si基板の上にTiNを堆積する工程と、Si基板
およびその上のTiNをエッチングしてシャロートレン
チパターンを形成する工程と、その上にSiO2 を主成
分とする絶縁材料を堆積する工程と、この絶縁材料を、
MnO2 を主成分とする研磨剤を用い、TiNをストッ
パとして研磨する工程と、このTiNをエッチングまた
は研磨によって除去する工程を採用することによって、
制御性よくシャロートレンチを形成することができる。
ては、Si基板の上に熱酸化膜またはNSGを形成する
工程と、その上にTiNを堆積する工程と、Siおよび
その上の熱酸化膜またはNSG、およびその上のTiN
をエッチングしてシャロートレンチパターンを形成する
工程と、その上にSiO2 を主成分とする絶縁材料を堆
積する工程と、この絶縁材料を、MnO2 を主成分とし
た研磨剤を用いて研磨してシャロートレンチを形成する
工程と、熱酸化膜またはNSGのいずれかをエッチング
または研磨によって除去する工程を採用することによっ
て、制御性よくシャロートレンチを形成することができ
る。
する。 (第1の実施の形態)図1は、本発明の第1の実施の形
態を説明する模式図であり、(A)は研磨前、(B)は
研磨中、(C)は研磨後を示している。この図におい
て、1は基板、2はTiN膜、3は研磨装置、4はター
ンテーブル、5は研磨布、6は研磨剤、7はヘッド、8
は4探針抵抗測定装置である。
TiN膜2のシート抵抗(R1 )を4探針抵抗測定装置
8によって測定した。
研磨装置3を用い、研磨剤6をMnO2 7wt%(研磨
液の水に対する比率)とし、研磨布5を不織布(ROD
EL社製SUBA400)とし、研磨圧力を370g/
cm2 とし、ヘッド7の回転数を40rpmとし、ター
ンテーブル4の回転数を40rpmとして5分間研磨し
た。
(R2 )を4探針抵抗測定装置8によって測定したとこ
ろ、TiN膜2のシート抵抗の増大(R2 −R 1 )は認
められなかった。
は、TiN膜2の膜厚が実質的に減少していないことを
示し、このTiN膜2の上に形成した他の導電性材料、
例えば、W、Cu,AlまたはそれらのAlSi−C
u、Al−Cu、Al−Si等の合金あるいはSiO2
等の膜を研磨する際、TiN膜2を研磨ストップ層とし
て用いることができることを示している。
Al2 O3 あるいはSiO2 を添加した場合、基板上に
形成したTiN膜を研磨することができた。MnO2 に
Al2 O3 を添加した場合のTiN膜の研磨速度は0.
5μm/minであり、MnO2 にSiO2 を添加した
場合のTiN膜の研磨速度は0.2μm/minであっ
た。
の実施の形態の配線の形成方法の説明図であり、(A)
〜(H)は各工程を示している。この図において、11
は基板、12はプラズマTEOS−NSG膜、13はT
iN膜、14はTi膜、15はAl−Si−Cu膜、1
6はTi膜、17はTiN膜、18はプラズマTEOS
−NSG膜、181 はプラグパターン、19はTiN
膜、20はCVD−W膜、201 はプラグ、21はTi
膜、22はAl−Si−Cu膜、23はTi膜、24は
TiN膜、P11,P12は第1層の配線パターン、P21,
P22は第2層の配線パターンである。
SG膜12、膜厚0.05μmのTiN膜13、膜厚
0.1μmのTi膜14、膜厚0.4μmのAl−Si
−Cu膜15、膜厚0.05μmのTi膜16、膜厚
0.1μmのTiN膜17を堆積した。
Si−Cu膜15、Ti膜16、TiN膜17を選択的
にエッチングして第1層の配線パターンP11,P12を形
成した。
上に、膜厚1.0μmのプラズマTEOS−NSG膜1
8を堆積した。
を、研磨剤としてコロイダルシリカ(SC112)研磨
布として発泡ウレタン(IC1000)を用いて研磨し
て平坦化した後、選択的にエッチングして第1層の配線
パターンP11,P 12に達するプラグパターン181 を形
成した。
0.05μmのTiN膜19を形成し、その上に膜厚
0.7μmのCVD−W膜20を形成した。
成したCVD−W膜20のプラグパターン181 以外の
領域を研磨してプラグ201 を形成した。この際、Ti
N膜19は、研磨速度が極めて小さいため、研磨前後の
TiN膜19の膜厚は変化しなかった。
1 と、この研磨によって露出したTiN膜19の上に、
膜厚0.1μmのTi膜21、膜厚0.4μmのAl−
Si−Cu膜22、膜厚0.05μmのTi膜23、膜
厚0.1μmのTiN膜24を堆積した。
2、Ti膜23、TiN膜24を選択的にエッチングし
て、プラグ201 によって第1層の配線パターンP11,
P12に接続される第2層の配線パターンP21,P22を形
成した。
め、TiNを除去する工程を削減することができる。ま
た、従来の配線の形成方法においては、通常TiN堆積
後に通常アニール工程が必要であるが、この実施の形態
ではアニール工程を省略することができ、そのため、先
に形成した下層の配線において、Al−Si−CuとT
iが反応して抵抗値が大きい反応層を形成する弊害を低
減することができる。
施の形態の配線の形成方法の説明図であり、(A)〜
(D)は各工程を示している。この図において、31は
基板、32はプラズマTEOS NSG膜、321 は配
線パターン、33はTiN膜、34はCVD−Cu膜、
341 は配線である。
SG膜32を堆積し、選択的エッチングによって配線パ
ターン321 を形成した。
33を堆積し、その上に、膜厚0.5μmのCVD−C
u膜34を堆積した。
研磨ストッパとして、配線材料であるCVD−Cu膜3
4を研磨して配線341 を形成した。
をして研磨を継続すると、TiN膜33は研磨されてN
SG膜32で研磨が停止した。
の形態のシャロートレンチの形成方法の説明図であり、
(A)〜(D)は各工程を示している。この図におい
て、41はSi基板、42はTiN膜、411 はシャロ
ートレンチパターン、43はプラズマTEOS NSG
膜、431 は素子分離酸化膜である。
形成し、選択的にエッチングして深さ0.3μmのシャ
ロートレンチパターン411 を形成する。
43を堆積する。
研磨ストッパとして、プラズマTEOS NSG膜43
を研磨する。
素子分離酸化膜431を形成する。
ャロートレンチの形成方法においては、Si基板の上に
熱酸化膜またはNSGを形成し、その上にTiNを堆積
し、Siおよびその上の熱酸化膜またはNSG、および
その上のTiNをエッチングしてシャロートレンチパタ
ーンを形成し、その上にSiO2 を主成分とする絶縁材
料を堆積し、この絶縁材料を、MnO2 を主成分とした
研磨剤を用いて研磨してシャロートレンチを形成し、熱
酸化膜またはNSGのいずれかをエッチングまたは研磨
によって除去する工程を採用する。この工程を採用する
ことによって、制御性よくシャロートレンチを形成する
ことができる。
MnO2 を含む研磨剤を用いて、TiN層をストッパと
してその上に形成されたタングステン、銅、アルミニウ
ムおよびその合金あるいはSiO2 等の材料を研磨する
と、研磨がTiN層でほぼ完全に停止するため制御性の
良好な研磨が可能である。
研磨ストッパとして用いたTiNを除去することなく、
このTiNをそのまま使って次のTiの堆積が行うと、
工程数を削減してTiNの堆積工程を短縮することがで
きる、また、Al−Si−CuとTiとの反応による抵
抗値の増大を低減することも可能になる。
ば、TiN膜を堆積してから、Cu,Al,W等の材料
を堆積すると、研磨がTiNで完全に停止する。TiN
膜が露出してから、MnO2 を含むAl2 O3 を添加す
るとTiN膜も研磨される。TiN膜は、0.050μ
m程度の薄い膜であるから、オーバ研磨も大きくとる必
要がないため、研磨量の制御が容易である。
置あるいは集積回路装置の製造工程における研磨技術分
野において寄与するところが大きい。
あり、(A)は研磨前、(B)は研磨中、(C)は研磨
後を示している。
(1)であり、(A)〜(D)は各工程を示している。
(2)であり、(E)〜(H)は各工程を示している。
あり、(A)〜(D)は各工程を示している。
法の説明図であり、(A)〜(D)は各工程を示してい
る。
り、(A)〜(C)は各工程を示している。
あり、(A)〜(D)は各工程を示している。
程説明図であり、(A)〜(E)は各工程を示してい
る。
Claims (4)
- 【請求項1】 MnO2 を含む研磨剤を用い、高融点金
属のちっ化物をストッパとしてタングステン、銅、アル
ミニウムおよびその合金あるいはSiO2 を研磨するこ
とを特徴とする研磨方法。 - 【請求項2】 MnO2 の研磨剤にAl2 O3 あるいは
SiO2 を添加することによって、高融点金属のちっ化
物を研磨することを特徴とする請求項1に記載された研
磨方法。 - 【請求項3】 層間絶縁膜をエッチングして配線パター
ンまたはプラグパターンを形成する工程と、その上に高
融点金属のちっ化物を堆積する工程と、その上にW,C
uまたはAlを主成分とする導電材料を堆積する工程
と、この導電材料を、MnO2 を主成分とする研磨剤を
用い、高融点金属のちっ化物をストッパとして研磨する
工程と、この高融点金属のちっ化物を、MnO2 にAl
2 O3 またはSiO2 を添加した研磨剤を用い、SiO
2 をストッパとして研磨する工程を含むことを特徴とす
る半導体装置の製造方法。 - 【請求項4】 MnO2 を主成分とする研磨剤を用い
て、半導体基板上の導電材料を研磨した後に形成される
導電材料表面の化合物、高融点金属のちっ化物の化合
物、および基板表面に残量している酸化マンガンを、H
Cl+H2 O2 +H2 O、HNO3 +H2 O2 +H
2 O、H2 SO4 +H2 O2 +H2 OまたはHF+H2
O2 +H2 Oによって除去することを特徴とする請求項
1または請求項2に記載された研磨方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22495595A JP3531079B2 (ja) | 1995-09-01 | 1995-09-01 | 研磨方法および半導体装置の製造方法 |
US08/674,507 US5763325A (en) | 1995-07-04 | 1996-07-02 | Fabrication process of a semiconductor device using a slurry containing manganese oxide |
TW085108081A TW389954B (en) | 1995-07-04 | 1996-07-04 | Slurry containing manganese oxide and a fabrication process of a semiconductor device using such a slurry |
KR1019960027066A KR100206663B1 (ko) | 1995-01-05 | 1996-07-04 | 망간산화물을 함유하는 슬러리 및 이를 사용한 반도체 장치의 제조방법 |
US09/014,246 US5877089A (en) | 1995-07-04 | 1998-01-27 | Slurry containing manganese oxide |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22495595A JP3531079B2 (ja) | 1995-09-01 | 1995-09-01 | 研磨方法および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0969501A true JPH0969501A (ja) | 1997-03-11 |
JP3531079B2 JP3531079B2 (ja) | 2004-05-24 |
Family
ID=16821816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22495595A Expired - Lifetime JP3531079B2 (ja) | 1995-01-05 | 1995-09-01 | 研磨方法および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3531079B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001057352A (ja) * | 1999-08-18 | 2001-02-27 | Hitachi Chem Co Ltd | 基板の研磨方法 |
US7498236B2 (en) * | 2006-11-28 | 2009-03-03 | International Business Machines Corporation | Silicon wafer thinning end point method |
-
1995
- 1995-09-01 JP JP22495595A patent/JP3531079B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001057352A (ja) * | 1999-08-18 | 2001-02-27 | Hitachi Chem Co Ltd | 基板の研磨方法 |
US7498236B2 (en) * | 2006-11-28 | 2009-03-03 | International Business Machines Corporation | Silicon wafer thinning end point method |
Also Published As
Publication number | Publication date |
---|---|
JP3531079B2 (ja) | 2004-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5618381A (en) | Multiple step method of chemical-mechanical polishing which minimizes dishing | |
JP3494275B2 (ja) | 絶縁層内に導電性プラグを形成する方法および酸化物材料の化学的・機械的プレーナリゼーション方法 | |
JP4266502B2 (ja) | 半導体基板の表面上における銅のデュアル・ダマシン構造体の表面を処理する方法 | |
JP3326698B2 (ja) | 集積回路装置の製造方法 | |
US6521523B2 (en) | Method for forming selective protection layers on copper interconnects | |
US5854140A (en) | Method of making an aluminum contact | |
US6150269A (en) | Copper interconnect patterning | |
KR100468069B1 (ko) | 인터레벨 금속 접속을 위한 자기-정렬 금속 캡 | |
US6017803A (en) | Method to prevent dishing in chemical mechanical polishing | |
JP2001102452A (ja) | 半導体基層の表面上に銅デュアルダマシン構造体を形成する方法 | |
US6841466B1 (en) | Method of selectively making copper using plating technology | |
JPH10173043A (ja) | 半導体素子のコンタクトプラグ形成方法 | |
JPH0745616A (ja) | 半導体装置の製造方法 | |
JP3469771B2 (ja) | 半導体装置およびその製造方法 | |
KR100330024B1 (ko) | 금속cmp공정에 의한 균열과 부식을 방지할 수 있는반도체소자의 제조방법 | |
US20060261041A1 (en) | Method for manufacturing metal line contact plug of semiconductor device | |
US6503828B1 (en) | Process for selective polishing of metal-filled trenches of integrated circuit structures | |
JP2001210612A (ja) | Cmp用非選択性スラリー及びその製造方法、並びにこれを用いてウェーハ上の絶縁層内にプラグを形成する方法 | |
JP2001044156A (ja) | 半導体装置の製造方法及び化学研磨装置 | |
JP3531079B2 (ja) | 研磨方法および半導体装置の製造方法 | |
JP3487051B2 (ja) | 半導体装置の製造方法 | |
JP2004165434A (ja) | 半導体装置の製造方法 | |
JP2004022855A (ja) | 半導体装置の製造方法 | |
JP2001345324A (ja) | 半導体装置の製造方法 | |
KR19980048378A (ko) | 반도체소자의 평탄화방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040219 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 9 |