JPH096734A - バリア同期装置 - Google Patents
バリア同期装置Info
- Publication number
- JPH096734A JPH096734A JP15445195A JP15445195A JPH096734A JP H096734 A JPH096734 A JP H096734A JP 15445195 A JP15445195 A JP 15445195A JP 15445195 A JP15445195 A JP 15445195A JP H096734 A JPH096734 A JP H096734A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- processor
- barrier
- register
- barrier synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 任意のプロセッサ間において高速にバリア同
期を行う。 【構成】 バリア同期の対象となるプロセッサをマスク
レジスタ３００に予め設定しておき、各プロセッサ１０
０は同期レジスタ２００に同期リクエストを報告する。
バリア同期の対象となる同期リクエストの発生は、同期
発生検出回路５００によってカウンタ５５０に通知さ
れ、その都度カウンタ５５０の値が減ぜられる。バリア
同期の対象となるプロセッサ数を初期値とするカウンタ
５５０が０となるとバリア同期が成立し、同期レジスタ
２００に保留されていた同期リクエストについてリプラ
イが対応するプロセッサに送られる。
期を行う。 【構成】 バリア同期の対象となるプロセッサをマスク
レジスタ３００に予め設定しておき、各プロセッサ１０
０は同期レジスタ２００に同期リクエストを報告する。
バリア同期の対象となる同期リクエストの発生は、同期
発生検出回路５００によってカウンタ５５０に通知さ
れ、その都度カウンタ５５０の値が減ぜられる。バリア
同期の対象となるプロセッサ数を初期値とするカウンタ
５５０が０となるとバリア同期が成立し、同期レジスタ
２００に保留されていた同期リクエストについてリプラ
イが対応するプロセッサに送られる。
Description
【０００１】
【産業上の利用分野】本発明は、マルチプロセッサシス
テムにおけるバリア同期装置に関し、特に予め定められ
たプロセッサ間におけるバリア同期を行うバリア同期装
置に関する。
テムにおけるバリア同期装置に関し、特に予め定められ
たプロセッサ間におけるバリア同期を行うバリア同期装
置に関する。
【０００２】
【従来の技術】マルチプロセッサシステムにおいて、一
つのジョブを複数のタスクに分割し、これらを複数のプ
ロセッサに割り当てて実行することにより高速化を図る
ことをマルチタスク処理という。このマルチタスク処理
において、プロセッサ間で同期をとる一手法としてバリ
ア同期とよばれる技術がある。このバリア同期は、同一
ジョブに属するタスク処理が終了した時点で、それ以降
のタスク処理を継続するものである。
つのジョブを複数のタスクに分割し、これらを複数のプ
ロセッサに割り当てて実行することにより高速化を図る
ことをマルチタスク処理という。このマルチタスク処理
において、プロセッサ間で同期をとる一手法としてバリ
ア同期とよばれる技術がある。このバリア同期は、同一
ジョブに属するタスク処理が終了した時点で、それ以降
のタスク処理を継続するものである。
【０００３】従来のプロセッサ間の同期のための技術と
して、たとえば、特開平３−２２９３５０号公報には、
マスタプロセッサが他のプロセッサにおけるタスクの終
了を検出して、マスタプロセッサにおける新たなタスク
起動を行うマルチプロセッサシステムが記載されてい
る。この従来技術では、マスタプロセッサが自らのタス
クを終了すると他の全ての非マスタプロセッサへ所定の
信号を出力する。一方、他の非マスタプロセッサはマス
タプロセッサからの信号を受けると、タスクが終了して
いればハイレベル信号を返し、タスクが終了していなけ
ればロウレベル信号を返す。このとき、一つでもロウレ
ベルを出力するプロセッサがあれば、マスタプロセッサ
にはロウレベル信号が入力される。マスタプロセッサ
は、ハイレベル信号が入力されるのを待って新たなタス
クを起動する。
して、たとえば、特開平３−２２９３５０号公報には、
マスタプロセッサが他のプロセッサにおけるタスクの終
了を検出して、マスタプロセッサにおける新たなタスク
起動を行うマルチプロセッサシステムが記載されてい
る。この従来技術では、マスタプロセッサが自らのタス
クを終了すると他の全ての非マスタプロセッサへ所定の
信号を出力する。一方、他の非マスタプロセッサはマス
タプロセッサからの信号を受けると、タスクが終了して
いればハイレベル信号を返し、タスクが終了していなけ
ればロウレベル信号を返す。このとき、一つでもロウレ
ベルを出力するプロセッサがあれば、マスタプロセッサ
にはロウレベル信号が入力される。マスタプロセッサ
は、ハイレベル信号が入力されるのを待って新たなタス
クを起動する。
【０００４】
【発明が解決しようとする課題】上述の従来技術では、
マスタプロセッサが他のプロセッサにおけるタスクの終
了をチェックするように構成しているため、同期に要す
る負荷がマスタプロセッサに集中してしまうおそれがあ
る。また、同期後のタスク起動はマスタプロセッサに限
られているため、その後の処理を一斉に継続するバリア
同期に適用するには処理が煩雑になるという問題があ
る。一方、同期の対象となるのがマスタプロセッサ以外
の全プロセッサであり、任意のプロセッサを指定できな
いという問題がある。
マスタプロセッサが他のプロセッサにおけるタスクの終
了をチェックするように構成しているため、同期に要す
る負荷がマスタプロセッサに集中してしまうおそれがあ
る。また、同期後のタスク起動はマスタプロセッサに限
られているため、その後の処理を一斉に継続するバリア
同期に適用するには処理が煩雑になるという問題があ
る。一方、同期の対象となるのがマスタプロセッサ以外
の全プロセッサであり、任意のプロセッサを指定できな
いという問題がある。
【０００５】本発明の目的は、任意のプロセッサ間にお
いて高速にバリア同期を行うことにある。
いて高速にバリア同期を行うことにある。
【０００６】また、本発明の他の目的は、特定のプロセ
ッサに負荷を与えずに効率的にバリア同期を行うことに
ある。
ッサに負荷を与えずに効率的にバリア同期を行うことに
ある。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に本発明のバリア同期装置は、バリア同期の対象となる
複数のプロセッサを予め指定するための第１のレジスタ
と、この第１のレジスタにより指定されたバリア同期の
対象となる各プロセッサからの同期リクエストを保持す
る第２のレジスタと、前記第１のレジスタにより指定さ
れたバリア同期の対象となるすべてのプロセッサからの
同期リクエストが前記第２のレジスタに保持されると、
当該プロセッサにバリア同期が成立した旨を通知する手
段とを含む。
に本発明のバリア同期装置は、バリア同期の対象となる
複数のプロセッサを予め指定するための第１のレジスタ
と、この第１のレジスタにより指定されたバリア同期の
対象となる各プロセッサからの同期リクエストを保持す
る第２のレジスタと、前記第１のレジスタにより指定さ
れたバリア同期の対象となるすべてのプロセッサからの
同期リクエストが前記第２のレジスタに保持されると、
当該プロセッサにバリア同期が成立した旨を通知する手
段とを含む。
【０００８】また、本発明の他のバリア同期装置は、バ
リア同期の対象となる複数のプロセッサを予め指定する
ための第１のレジスタと、この第１のレジスタにより指
定されたバリア同期の対象となる各プロセッサからの同
期リクエストを保持する第２のレジスタと、前記第１の
レジスタにより指定されたバリア同期の対象となるプロ
セッサからの同期リクエストが前記第２のレジスタに保
持されたことを検出する同期発生検出手段と、この同期
発生検出手段により検出された同期リクエストの数を計
数するカウンタと、バリア同期の対象となるプロセッサ
の数になるまで前記カウンタによって計数したことを検
出する計数終了検出手段と、この計数終了検出手段によ
って計数が終了したことを検出した場合に、前記第１の
レジスタにより指定されたバリア同期の対象となるプロ
セッサにバリア同期が成立した旨を通知する手段とを含
む。
リア同期の対象となる複数のプロセッサを予め指定する
ための第１のレジスタと、この第１のレジスタにより指
定されたバリア同期の対象となる各プロセッサからの同
期リクエストを保持する第２のレジスタと、前記第１の
レジスタにより指定されたバリア同期の対象となるプロ
セッサからの同期リクエストが前記第２のレジスタに保
持されたことを検出する同期発生検出手段と、この同期
発生検出手段により検出された同期リクエストの数を計
数するカウンタと、バリア同期の対象となるプロセッサ
の数になるまで前記カウンタによって計数したことを検
出する計数終了検出手段と、この計数終了検出手段によ
って計数が終了したことを検出した場合に、前記第１の
レジスタにより指定されたバリア同期の対象となるプロ
セッサにバリア同期が成立した旨を通知する手段とを含
む。
【０００９】また、本発明の他のバリア同期装置におい
て、前記通知する手段はバリア同期の対象となるプロセ
ッサからの同期リクエストに対してはバリア同期が成立
するまでプロセッサへの応答を遅らせ、前記第２のレジ
スタは各プロセッサに１ビットずつ対応する複数のビッ
トからなり、対応するプロセッサからの同期リクエスト
によってセットされ、対応するプロセッサに応答が返さ
れるとリセットされる。
て、前記通知する手段はバリア同期の対象となるプロセ
ッサからの同期リクエストに対してはバリア同期が成立
するまでプロセッサへの応答を遅らせ、前記第２のレジ
スタは各プロセッサに１ビットずつ対応する複数のビッ
トからなり、対応するプロセッサからの同期リクエスト
によってセットされ、対応するプロセッサに応答が返さ
れるとリセットされる。
【００１０】また、本発明の他のバリア同期装置におい
て、前記通知する手段はバリア同期の対象となるプロセ
ッサからの同期リクエストに対してはバリア同期が成立
するとバリア同期の対象となる各プロセッサに割込みを
通知し、前記第２のレジスタは各プロセッサに１ビット
ずつ対応する複数のビットからなり、バリア同期の対象
となる対応するプロセッサからの同期リクエストによっ
てセットされ、前記計数終了検出手段によって計数が終
了したことを検出するとリセットされる。
て、前記通知する手段はバリア同期の対象となるプロセ
ッサからの同期リクエストに対してはバリア同期が成立
するとバリア同期の対象となる各プロセッサに割込みを
通知し、前記第２のレジスタは各プロセッサに１ビット
ずつ対応する複数のビットからなり、バリア同期の対象
となる対応するプロセッサからの同期リクエストによっ
てセットされ、前記計数終了検出手段によって計数が終
了したことを検出するとリセットされる。
【００１１】また、本発明の他のバリア同期装置は、バ
リア同期の対象となる複数のプロセッサを予め指定する
ための第１のレジスタと、この第１のレジスタにより指
定されたバリア同期の対象となる各プロセッサからの同
期リクエストを保持する第２のレジスタと、前記第１の
レジスタと前記第２のレジスタとの一致を検出する比較
器と、この比較器によって一致を検出した場合に、前記
第１のレジスタにより指定されたバリア同期の対象とな
るプロセッサにバリア同期が成立した旨を通知する手段
とを含む。
リア同期の対象となる複数のプロセッサを予め指定する
ための第１のレジスタと、この第１のレジスタにより指
定されたバリア同期の対象となる各プロセッサからの同
期リクエストを保持する第２のレジスタと、前記第１の
レジスタと前記第２のレジスタとの一致を検出する比較
器と、この比較器によって一致を検出した場合に、前記
第１のレジスタにより指定されたバリア同期の対象とな
るプロセッサにバリア同期が成立した旨を通知する手段
とを含む。
【００１２】また、本発明の他のバリア同期装置におい
て、前記通知する手段はバリア同期の対象となるプロセ
ッサからの同期リクエストに対してはバリア同期が成立
するまでプロセッサへの応答を遅らせ、前記第２のレジ
スタは各プロセッサに１ビットずつ対応する複数のビッ
トからなり、対応するプロセッサからの同期リクエスト
によってセットされ、対応するプロセッサに応答が返さ
れるとリセットされる。
て、前記通知する手段はバリア同期の対象となるプロセ
ッサからの同期リクエストに対してはバリア同期が成立
するまでプロセッサへの応答を遅らせ、前記第２のレジ
スタは各プロセッサに１ビットずつ対応する複数のビッ
トからなり、対応するプロセッサからの同期リクエスト
によってセットされ、対応するプロセッサに応答が返さ
れるとリセットされる。
【００１３】また、本発明の他のバリア同期装置におい
て、前記通知する手段はバリア同期の対象となるプロセ
ッサからの同期リクエストに対してはバリア同期が成立
するとバリア同期の対象となる各プロセッサに割込みを
通知し、前記第２のレジスタは各プロセッサに１ビット
ずつ対応する複数のビットからなり、バリア同期の対象
となる対応するプロセッサからの同期リクエストによっ
てセットされ、前記比較器によって一致を検出するとリ
セットされる。
て、前記通知する手段はバリア同期の対象となるプロセ
ッサからの同期リクエストに対してはバリア同期が成立
するとバリア同期の対象となる各プロセッサに割込みを
通知し、前記第２のレジスタは各プロセッサに１ビット
ずつ対応する複数のビットからなり、バリア同期の対象
となる対応するプロセッサからの同期リクエストによっ
てセットされ、前記比較器によって一致を検出するとリ
セットされる。
【００１４】
【実施例】次に本発明のバリア同期装置の一実施例につ
いて図面を参照して詳細に説明する。
いて図面を参照して詳細に説明する。
【００１５】図１を参照すると、本発明の一実施例であ
るバリア同期装置は、各プロセッサ１００からの同期リ
クエストの有無を保持する同期レジスタ２００と、同期
の対象となるプロセッサを指定するマスクレジスタ３０
０と、同期リクエストの発生を検出する同期発生検出回
路５００と、同期が終了していないプロセッサの数を計
数するカウンタ５５０と、カウンタ５５０が０になった
ことを検出する０検出回路５６０とを含んでいる。
るバリア同期装置は、各プロセッサ１００からの同期リ
クエストの有無を保持する同期レジスタ２００と、同期
の対象となるプロセッサを指定するマスクレジスタ３０
０と、同期リクエストの発生を検出する同期発生検出回
路５００と、同期が終了していないプロセッサの数を計
数するカウンタ５５０と、カウンタ５５０が０になった
ことを検出する０検出回路５６０とを含んでいる。
【００１６】各プロセッサ１００は、バリア同期の同期
点に到達すると、同期リクエストを発行する。この同期
リクエストは、同期レジスタ２００のセット端子に入力
される。同期レジスタ２００は、各プロセッサ１００に
対応して１ビットづつの同期フラグを保持する。この同
期フラグは、対応するプロセッサから同期リクエストが
発生する前は「０」を示しており、同期リクエストが発
生すると「１」を示すようになる。この同期レジスタ２
００の値は、対応するプロセッサにリプライが送られた
際に、リセット端子を通じて「０」にクリアされる。こ
こで、リプライとは、プロセッサからのリクエストに対
する応答信号をいう。バリア同期についてのリクエスト
に対しては、同期がとれた旨のリプライが送られる。ま
た、これ以外のリクエストに対しては、同期を待たずに
すみやかにリプライを返送するものとする。
点に到達すると、同期リクエストを発行する。この同期
リクエストは、同期レジスタ２００のセット端子に入力
される。同期レジスタ２００は、各プロセッサ１００に
対応して１ビットづつの同期フラグを保持する。この同
期フラグは、対応するプロセッサから同期リクエストが
発生する前は「０」を示しており、同期リクエストが発
生すると「１」を示すようになる。この同期レジスタ２
００の値は、対応するプロセッサにリプライが送られた
際に、リセット端子を通じて「０」にクリアされる。こ
こで、リプライとは、プロセッサからのリクエストに対
する応答信号をいう。バリア同期についてのリクエスト
に対しては、同期がとれた旨のリプライが送られる。ま
た、これ以外のリクエストに対しては、同期を待たずに
すみやかにリプライを返送するものとする。
【００１７】マスクレジスタ３００は、バリア同期の対
象となるプロセッサを指定するためのレジスタである。
バリア同期の対象である場合には「１」、対象でない場
合には「０」が、予め設定される。このマスクレジスタ
３００で対象外とされたプロセッサからの同期リクエス
トについては、同期をまたずにリプライが返される。
象となるプロセッサを指定するためのレジスタである。
バリア同期の対象である場合には「１」、対象でない場
合には「０」が、予め設定される。このマスクレジスタ
３００で対象外とされたプロセッサからの同期リクエス
トについては、同期をまたずにリプライが返される。
【００１８】カウンタ５５０は、同期が終了していない
プロセッサの数を計数するためのカウンタである。この
カウンタ５５０には、バリア同期の対象となるプロセッ
サ数が予め設定される。この値を初期値として、同期発
生検出回路５００からの指示によりその値を減じてい
く。このカウンタ５５０の値が０になると、０検出回路
５６０がその旨を検出して、「１」を出力する。
プロセッサの数を計数するためのカウンタである。この
カウンタ５５０には、バリア同期の対象となるプロセッ
サ数が予め設定される。この値を初期値として、同期発
生検出回路５００からの指示によりその値を減じてい
く。このカウンタ５５０の値が０になると、０検出回路
５６０がその旨を検出して、「１」を出力する。
【００１９】同期発生検出回路５００は、バリア同期の
対象となる同期リクエストの発生を検出して、カウンタ
５５０への制御信号を生成する。この制御信号には、そ
のサイクル中に同期が発生したプロセッサの数が含まれ
る。例えば、あるサイクルにおいて、バリア同期の対象
となる２つのプロセッサから同時に同期リクエストが発
生すると、同期発生検出回路５００は「２」という数を
カウンタ５５０に伝える。これにより、カウンタ５５０
は、その値を「２」だけ減ずる。
対象となる同期リクエストの発生を検出して、カウンタ
５５０への制御信号を生成する。この制御信号には、そ
のサイクル中に同期が発生したプロセッサの数が含まれ
る。例えば、あるサイクルにおいて、バリア同期の対象
となる２つのプロセッサから同時に同期リクエストが発
生すると、同期発生検出回路５００は「２」という数を
カウンタ５５０に伝える。これにより、カウンタ５５０
は、その値を「２」だけ減ずる。
【００２０】論理積回路４３０は、同期レジスタ２００
とマスクレジスタ３００のそれぞれ対応するビットの論
理積を生成して同期発生検出回路５００に与える。すな
わち、マスクレジスタによって指定されていないプロセ
ッサからの同期リクエストは、この論理積回路４３０に
よってマスクされて同期発生検出回路５００に入力され
る。
とマスクレジスタ３００のそれぞれ対応するビットの論
理積を生成して同期発生検出回路５００に与える。すな
わち、マスクレジスタによって指定されていないプロセ
ッサからの同期リクエストは、この論理積回路４３０に
よってマスクされて同期発生検出回路５００に入力され
る。
【００２１】論理和回路４２０は、マスクレジスタ３０
０の反転ビットと０検出回路５６０との論理和を生成す
る。すなわち、対応するマスクレジスタ３００の値が
「０」であるか、０検出回路５６０の出力が「１」であ
れば、論理和解路４２０は「１」を出力する。この論理
和回路４２０の出力と同期レジスタ２００の対応するビ
ットとの論理積が、論理積回路４１０によって生成され
て、プロセッサ１００へのリプライのタイミングとして
使用される。
０の反転ビットと０検出回路５６０との論理和を生成す
る。すなわち、対応するマスクレジスタ３００の値が
「０」であるか、０検出回路５６０の出力が「１」であ
れば、論理和解路４２０は「１」を出力する。この論理
和回路４２０の出力と同期レジスタ２００の対応するビ
ットとの論理積が、論理積回路４１０によって生成され
て、プロセッサ１００へのリプライのタイミングとして
使用される。
【００２２】つまり、あるプロセッサから同期リクエス
トが発生した場合、バリア同期の対象でない旨がマスク
レジスタ３００に設定されていれば、そのままのタイミ
ングでリプライが返される。この場合には、対応する同
期レジスタ２００のビットが「０」クリアされる。一
方、あるプロセッサから同期リクエストが発生した場
合、バリア同期の対象である旨がマスクレジスタ３００
に設定されていれば、プロセッサへのリプライが保留さ
れる。そして、０検出回路５６０によってバリア同期が
報告されると、保留されていたリプライが一斉にプロセ
ッサに送られる。
トが発生した場合、バリア同期の対象でない旨がマスク
レジスタ３００に設定されていれば、そのままのタイミ
ングでリプライが返される。この場合には、対応する同
期レジスタ２００のビットが「０」クリアされる。一
方、あるプロセッサから同期リクエストが発生した場
合、バリア同期の対象である旨がマスクレジスタ３００
に設定されていれば、プロセッサへのリプライが保留さ
れる。そして、０検出回路５６０によってバリア同期が
報告されると、保留されていたリプライが一斉にプロセ
ッサに送られる。
【００２３】次に本発明の上記第１の実施例の動作につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００２４】図２を参照すると、プロセッサＡ，Ｂ，
Ｃ，Ｄの４つが接続されており、そのうちのＡ，Ｃ，Ｄ
がバリア同期の対象となっている場合には、マスクレジ
スタ３００には「１０１１」なる値が予め設定される。
また、カウンタ５５０にはバリア同期の対象となるプロ
セッサ数である「３」が設定される。
Ｃ，Ｄの４つが接続されており、そのうちのＡ，Ｃ，Ｄ
がバリア同期の対象となっている場合には、マスクレジ
スタ３００には「１０１１」なる値が予め設定される。
また、カウンタ５５０にはバリア同期の対象となるプロ
セッサ数である「３」が設定される。
【００２５】第１サイクルでは、いずれのプロセッサも
同期リクエストを発生していないため、同期レジスタ２
００の値は「００００」となっている。
同期リクエストを発生していないため、同期レジスタ２
００の値は「００００」となっている。
【００２６】第２サイクルでは、プロセッサＡで同期リ
クエストが発生するため、次の第３サイクルで同期レジ
スタ２００が「１０００」となる。そして、これによ
り、同期発生検出回路５００から「同期リクエストを発
生したプロセッサの数」である「１」が出力される。カ
ウンタ５５０はこの指示を受けて次の第４サイクルでそ
の値を「２」とする。
クエストが発生するため、次の第３サイクルで同期レジ
スタ２００が「１０００」となる。そして、これによ
り、同期発生検出回路５００から「同期リクエストを発
生したプロセッサの数」である「１」が出力される。カ
ウンタ５５０はこの指示を受けて次の第４サイクルでそ
の値を「２」とする。
【００２７】第４サイクルでは、プロセッサＢで同期リ
クエストが発生するため、次の第５サイクルで同期レジ
スタ２００が「１１００」となる。この場合、マスクレ
ジスタ３００の対応する値が「０」であることから、第
５サイクルにおいてすみやかにプロセッサＢに対してリ
プライが送られる。そして、このリプライとともに、同
期レジスタ２００が再び「１０００」となる。
クエストが発生するため、次の第５サイクルで同期レジ
スタ２００が「１１００」となる。この場合、マスクレ
ジスタ３００の対応する値が「０」であることから、第
５サイクルにおいてすみやかにプロセッサＢに対してリ
プライが送られる。そして、このリプライとともに、同
期レジスタ２００が再び「１０００」となる。
【００２８】第７サイクルでは、プロセッサＣ及びＤで
同期リクエストが発生するため、次の第８サイクルで同
期レジスタ２００が「１０１１」となる。そして、これ
により、同期発生検出回路５００から「同期リクエスト
を発生したプロセッサの数」である「２」が出力され
る。カウンタ５５０はこの指示を受けて次の第９サイク
ルでその値を「０」とする。これにより、０検出回路５
６０は、「１」を発生し、プロセッサＡ，Ｃ，Ｄにそれ
ぞれリプライが送られる。
同期リクエストが発生するため、次の第８サイクルで同
期レジスタ２００が「１０１１」となる。そして、これ
により、同期発生検出回路５００から「同期リクエスト
を発生したプロセッサの数」である「２」が出力され
る。カウンタ５５０はこの指示を受けて次の第９サイク
ルでその値を「０」とする。これにより、０検出回路５
６０は、「１」を発生し、プロセッサＡ，Ｃ，Ｄにそれ
ぞれリプライが送られる。
【００２９】このように、本発明の第１の実施例である
バリア同期装置によれば、有効な同期リクエストが発生
する度にカウンタ５５０を減じていくことによりバリア
同期に対するリクエストを高速に返送することができ
る。
バリア同期装置によれば、有効な同期リクエストが発生
する度にカウンタ５５０を減じていくことによりバリア
同期に対するリクエストを高速に返送することができ
る。
【００３０】次に本発明のバリア同期装置の第２の実施
例について図面を参照して説明する。
例について図面を参照して説明する。
【００３１】図３を参照すると、本発明の第２の実施例
であるバリア同期装置は、第１の実施例と同様の構成を
有するが、第１の実施例と異なり、同期レジスタ２００
のセット端子に論理積回路４４０が接続されている。し
たがって、マスクレジスタ３００によってバリア同期の
対象外とされる同期リクエストは、同期レジスタ２００
に保持されないことになる。このような構成は、バリア
対象以外のプロセッサに対するリプライを不要とする場
合に有効である。例えば、バリア同期が終了した際に対
象となるプロセッサに割込みを発生するような場合に適
している。
であるバリア同期装置は、第１の実施例と同様の構成を
有するが、第１の実施例と異なり、同期レジスタ２００
のセット端子に論理積回路４４０が接続されている。し
たがって、マスクレジスタ３００によってバリア同期の
対象外とされる同期リクエストは、同期レジスタ２００
に保持されないことになる。このような構成は、バリア
対象以外のプロセッサに対するリプライを不要とする場
合に有効である。例えば、バリア同期が終了した際に対
象となるプロセッサに割込みを発生するような場合に適
している。
【００３２】次に本発明の上記第２の実施例の動作につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００３３】図４を参照すると、第１の実施例の場合と
ほぼ同様のタイミングを示しているが、第５サイクルに
おいて同期レジスタ２００が一旦プロセッサＢの同期リ
クエストを保持して「１１００」となっている点が異な
る。また、プロセッサに対するバリア同期の結果を通知
する手段として割込みを使用することとし、第５サイク
ルでは割込みを発生せず、第９サイクルにてプロセッサ
Ａ，Ｃ，Ｄに割込みを発生している。
ほぼ同様のタイミングを示しているが、第５サイクルに
おいて同期レジスタ２００が一旦プロセッサＢの同期リ
クエストを保持して「１１００」となっている点が異な
る。また、プロセッサに対するバリア同期の結果を通知
する手段として割込みを使用することとし、第５サイク
ルでは割込みを発生せず、第９サイクルにてプロセッサ
Ａ，Ｃ，Ｄに割込みを発生している。
【００３４】このように、本発明の第２の実施例である
バリア同期装置によれば、有効な同期リクエストのみを
同期レジスタ２００に保持するようにすることにより、
バリア同期の割込みを高速に発生することができる。
バリア同期装置によれば、有効な同期リクエストのみを
同期レジスタ２００に保持するようにすることにより、
バリア同期の割込みを高速に発生することができる。
【００３５】次に本発明のバリア同期装置の第３の実施
例について図面を参照して説明する。
例について図面を参照して説明する。
【００３６】図５を参照すると、本発明の第３の実施例
であるバリア同期装置は、第１の実施例と同様の構成を
有するが、第１の実施例のような同期発生検出回路５０
０やカウンタ５５０等は有さない。この第３の実施例で
は、同期レジスタ２００とマスクレジスタ３００の各ビ
ット同士を比較して全ビットが一致したことを検出する
比較器６００を有している。すなわち、同期レジスタ２
００の内容が、マスクレジスタ３００に予め設定された
内容と一致した場合にはバリア同期が成立したとして
「１」が出力される。したがって、この比較器６００の
出力は第１の実施例の０検出回路５６０の出力と同等の
役割を有している。
であるバリア同期装置は、第１の実施例と同様の構成を
有するが、第１の実施例のような同期発生検出回路５０
０やカウンタ５５０等は有さない。この第３の実施例で
は、同期レジスタ２００とマスクレジスタ３００の各ビ
ット同士を比較して全ビットが一致したことを検出する
比較器６００を有している。すなわち、同期レジスタ２
００の内容が、マスクレジスタ３００に予め設定された
内容と一致した場合にはバリア同期が成立したとして
「１」が出力される。したがって、この比較器６００の
出力は第１の実施例の０検出回路５６０の出力と同等の
役割を有している。
【００３７】このように、本発明の第３の実施例である
バリア同期装置によれば、比較器６００によって同期レ
ジスタ２００とマスクレジスタ３００の内容を比較する
ことによって、バリア同期に対するリクエストを高速に
返送することができる。
バリア同期装置によれば、比較器６００によって同期レ
ジスタ２００とマスクレジスタ３００の内容を比較する
ことによって、バリア同期に対するリクエストを高速に
返送することができる。
【００３８】次に本発明のバリア同期装置の第４の実施
例について図面を参照して説明する。
例について図面を参照して説明する。
【００３９】図６を参照すると、本発明の第４の実施例
であるバリア同期装置は、第３の実施例と同様の構成を
有するが、第３の実施例と異なり、同期レジスタ２００
のセット端子に論理積回路４４０が接続されている。し
たがって、マスクレジスタ３００によってバリア同期の
対象外とされる同期リクエストは、同期レジスタ２００
に保持されないことになる。このような構成は、第２の
実施例と同様に、バリア対象以外のプロセッサに対する
リプライを不要とし、バリア同期が終了した際に割込み
を発生するような場合に適している。
であるバリア同期装置は、第３の実施例と同様の構成を
有するが、第３の実施例と異なり、同期レジスタ２００
のセット端子に論理積回路４４０が接続されている。し
たがって、マスクレジスタ３００によってバリア同期の
対象外とされる同期リクエストは、同期レジスタ２００
に保持されないことになる。このような構成は、第２の
実施例と同様に、バリア対象以外のプロセッサに対する
リプライを不要とし、バリア同期が終了した際に割込み
を発生するような場合に適している。
【００４０】このように、本発明の第４の実施例である
バリア同期装置によれば、比較器６００によって同期レ
ジスタ２００とマスクレジスタ３００の内容を比較する
ことによって、バリア同期に対する割込みを高速に発生
することができる。
バリア同期装置によれば、比較器６００によって同期レ
ジスタ２００とマスクレジスタ３００の内容を比較する
ことによって、バリア同期に対する割込みを高速に発生
することができる。
【００４１】
【発明の効果】以上の説明で明らかなように、本発明に
よると、予め指定されたプロセッサ間においてバリア同
期の成立を検出し、各プロセッサにおけるその後の処理
を高速に継続させることができる。また、本発明によれ
ば、バリア同期の負荷をプロセッサの外部に移したこと
により、プロセッサに負荷を与えずに効率的にバリア同
期を行うことができる。
よると、予め指定されたプロセッサ間においてバリア同
期の成立を検出し、各プロセッサにおけるその後の処理
を高速に継続させることができる。また、本発明によれ
ば、バリア同期の負荷をプロセッサの外部に移したこと
により、プロセッサに負荷を与えずに効率的にバリア同
期を行うことができる。
【図１】本発明のバリア同期装置の第１の実施例の構成
を示すブロック図である。
を示すブロック図である。
【図２】本発明の第１の実施例のバリア同期装置の動作
を表す図である。
を表す図である。
【図３】本発明のバリア同期装置の第２の実施例の構成
を示すブロック図である。
を示すブロック図である。
【図４】本発明の第２の実施例のバリア同期装置の動作
を表す図である。
を表す図である。
【図５】本発明のバリア同期装置の第３の実施例の構成
を示すブロック図である。
を示すブロック図である。
【図６】本発明のバリア同期装置の第４の実施例の構成
を示すブロック図である。
を示すブロック図である。
１００ プロセッサ ２００ 同期レジスタ ３００ マスクレジスタ ５００ 同期発生検出回路 ５５０ カウンタ ５６０ ０検出回路 ６００ 比較器
Claims (7)
- 【請求項１】 バリア同期の対象となる複数のプロセッ
サを予め指定するための第１のレジスタと、 この第１のレジスタにより指定されたバリア同期の対象
となる各プロセッサからの同期リクエストを保持する第
２のレジスタと、 前記第１のレジスタにより指定されたバリア同期の対象
となるすべてのプロセッサからの同期リクエストが前記
第２のレジスタに保持されると、当該プロセッサにバリ
ア同期が成立した旨を通知する手段とを含むことを特徴
とするバリア同期装置。 - 【請求項２】 バリア同期の対象となる複数のプロセッ
サを予め指定するための第１のレジスタと、 この第１のレジスタにより指定されたバリア同期の対象
となる各プロセッサからの同期リクエストを保持する第
２のレジスタと、 前記第１のレジスタにより指定されたバリア同期の対象
となるプロセッサからの同期リクエストが前記第２のレ
ジスタに保持されたことを検出する同期発生検出手段
と、 この同期発生検出手段により検出された同期リクエスト
の数を計数するカウンタと、 バリア同期の対象となるプロセッサの数になるまで前記
カウンタによって計数したことを検出する計数終了検出
手段と、 この計数終了検出手段によって計数が終了したことを検
出した場合に、前記第１のレジスタにより指定されたバ
リア同期の対象となるプロセッサにバリア同期が成立し
た旨を通知する手段とを含むことを特徴とするバリア同
期装置。 - 【請求項３】 前記通知する手段は、バリア同期の対象
となるプロセッサからの同期リクエストに対してはバリ
ア同期が成立するまでプロセッサへの応答を遅らせ、 前記第２のレジスタは、各プロセッサに１ビットずつ対
応する複数のビットからなり、対応するプロセッサから
の同期リクエストによってセットされ、対応するプロセ
ッサに応答が返されるとリセットされることを特徴とす
る請求項２記載のバリア同期装置。 - 【請求項４】 前記通知する手段は、バリア同期の対象
となるプロセッサからの同期リクエストに対してはバリ
ア同期が成立するとバリア同期の対象となる各プロセッ
サに割込みを通知し、 前記第２のレジスタは、各プロセッサに１ビットずつ対
応する複数のビットからなり、バリア同期の対象となる
対応するプロセッサからの同期リクエストによってセッ
トされ、前記計数終了検出手段によって計数が終了した
ことを検出するとリセットされることを特徴とする請求
項２記載のバリア同期装置。 - 【請求項５】 バリア同期の対象となる複数のプロセッ
サを予め指定するための第１のレジスタと、 この第１のレジスタにより指定されたバリア同期の対象
となる各プロセッサからの同期リクエストを保持する第
２のレジスタと、 前記第１のレジスタと前記第２のレジスタとの一致を検
出する比較器と、 この比較器によって一致を検出した場合に、前記第１の
レジスタにより指定されたバリア同期の対象となるプロ
セッサにバリア同期が成立した旨を通知する手段とを含
むことを特徴とするバリア同期装置。 - 【請求項６】 前記通知する手段は、バリア同期の対象
となるプロセッサからの同期リクエストに対してはバリ
ア同期が成立するまでプロセッサへの応答を遅らせ、 前記第２のレジスタは、各プロセッサに１ビットずつ対
応する複数のビットからなり、対応するプロセッサから
の同期リクエストによってセットされ、対応するプロセ
ッサに応答が返されるとリセットされることを特徴とす
る請求項５記載のバリア同期装置。 - 【請求項７】 前記通知する手段は、バリア同期の対象
となるプロセッサからの同期リクエストに対してはバリ
ア同期が成立するとバリア同期の対象となる各プロセッ
サに割込みを通知し、 前記第２のレジスタは、各プロセッサに１ビットずつ対
応する複数のビットからなり、バリア同期の対象となる
対応するプロセッサからの同期リクエストによってセッ
トされ、前記比較器によって一致を検出するとリセット
されることを特徴とする請求項５記載のバリア同期装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15445195A JP2783192B2 (ja) | 1995-06-21 | 1995-06-21 | バリア同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15445195A JP2783192B2 (ja) | 1995-06-21 | 1995-06-21 | バリア同期装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH096734A true JPH096734A (ja) | 1997-01-10 |
| JP2783192B2 JP2783192B2 (ja) | 1998-08-06 |
Family
ID=15584514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15445195A Expired - Fee Related JP2783192B2 (ja) | 1995-06-21 | 1995-06-21 | バリア同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2783192B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006046482A1 (ja) * | 2004-10-27 | 2006-05-04 | Matsushita Electric Industrial Co., Ltd. | マルチプロセッサシステム、同期制御装置及び同期制御方法 |
| WO2008155806A1 (ja) | 2007-06-20 | 2008-12-24 | Fujitsu Limited | バリア同期方法、装置、及びマルチコアプロセッサ |
| JP2012194615A (ja) * | 2011-03-15 | 2012-10-11 | Mitsubishi Electric Corp | プロセス間同期方法 |
-
1995
- 1995-06-21 JP JP15445195A patent/JP2783192B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006046482A1 (ja) * | 2004-10-27 | 2006-05-04 | Matsushita Electric Industrial Co., Ltd. | マルチプロセッサシステム、同期制御装置及び同期制御方法 |
| WO2008155806A1 (ja) | 2007-06-20 | 2008-12-24 | Fujitsu Limited | バリア同期方法、装置、及びマルチコアプロセッサ |
| US7971029B2 (en) | 2007-06-20 | 2011-06-28 | Fujitsu Limited | Barrier synchronization method, device, and multi-core processor |
| JP2012194615A (ja) * | 2011-03-15 | 2012-10-11 | Mitsubishi Electric Corp | プロセス間同期方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2783192B2 (ja) | 1998-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH096734A (ja) | バリア同期装置 | |
| JP2944543B2 (ja) | 割込み制御装置 | |
| JPS6224348A (ja) | Ｄｍａ処理方式 | |
| JPS60168240A (ja) | 割込処理回路 | |
| JPH07168723A (ja) | コンピュータシステムの外部イベント検出方式 | |
| JPH03244040A (ja) | 並列走行型デバグ方式 | |
| JPH04107663A (ja) | 同期式通信システムの制御方式 | |
| JPH01220057A (ja) | 並列処理システムの同期装置 | |
| JPH03223949A (ja) | バス調停回路 | |
| JPH09182174A (ja) | 状態変化通知回路 | |
| JPS63184137A (ja) | 情報処理システムにおける異常終了情報の解析方式 | |
| JPH04106637A (ja) | ストール検出回路 | |
| JPH03212754A (ja) | メモリリクエスト制御方式 | |
| JPH01166226A (ja) | オペレーティングシステムの割込み処理方式 | |
| JPH03224053A (ja) | デュアルプロセッサのバス制御方式 | |
| JPS62113239A (ja) | マイクロ命令生成方式 | |
| JPS6329848A (ja) | 計算機システムにおけるタイミング制御方法 | |
| JPS6097460A (ja) | 競合制御方式 | |
| JPH01131948A (ja) | バス制御装置 | |
| JPS6197777A (ja) | 割込処理回路 | |
| JPS6316745A (ja) | 通信制御装置 | |
| JPH0296840A (ja) | 中央処理装置の暴走防止回路 | |
| JPS61187044A (ja) | 情報処理装置 | |
| JPH04156651A (ja) | スモール・コンピュータ・システム・インタフェースのバス制御装置 | |
| JPH04101239A (ja) | 情報処理装置のデバッグ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980421 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090522 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100522 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |