JPH01220057A - 並列処理システムの同期装置 - Google Patents

並列処理システムの同期装置

Info

Publication number
JPH01220057A
JPH01220057A JP63046807A JP4680788A JPH01220057A JP H01220057 A JPH01220057 A JP H01220057A JP 63046807 A JP63046807 A JP 63046807A JP 4680788 A JP4680788 A JP 4680788A JP H01220057 A JPH01220057 A JP H01220057A
Authority
JP
Japan
Prior art keywords
synchronization
synchronous
signal line
requests
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63046807A
Other languages
English (en)
Inventor
Setsu Suzuoka
節 鈴岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63046807A priority Critical patent/JPH01220057A/ja
Publication of JPH01220057A publication Critical patent/JPH01220057A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、複数の処理装置が並列に処理を実行する並列
処理システムにおいて、前記並列処理を実行する際の前
記各処理装置間の同期をとるための同期装置に関する。
(従来の技術) 複数の処理装置で1つの処理を並列に実行する並列処理
システムでは、処理の実行に先だって複数の処理装置間
の同期をとる必要がある。従来、この同期を実現する方
法としてソフトウェアによる方法とハードウェアによる
方法とが知られている。
ソフトウェアによる方法は、同期用のメツセージパケッ
トを複数の処理装置間で交換することにより同期をとる
方法である。この、方法では、複数種類の同期を同時に
とることができる半面、同期を取るのに時間がかかると
いう欠点がある。
これに対し、ハードウェアによる方法は、例えば第4図
に示す構成にて実現される。即ち、結合手段、例えば共
有バス1を介して接続された複数の処理装置21,22
.・・・、2nの各処理装置本体3は、オーブンコレク
タのゲート4を介してそれぞれ同調用信号線5に接続さ
れている。つまり、各処理装置21〜2nは、同期用信
号線5によって正論理でワイヤードアンド接続されてい
る。このシステムでは、各処理装置21〜2nが同期を
とる場合、各処理装置21〜2nの同期要求信号線6を
“H(high)”にする。全ての処理装置21〜2n
からの同期要求が揃った時点で同期用信号線5が“H”
になるので、各処理装置21〜2nが同期用信号線5を
監視して、上記同期用信号線5が“H”となった時点で
同期がとれたことを確認できる。この方法によれば、同
期処理を高速に行なうことができるという利点があるが
、同時に複数の種類の同期をとることができないという
欠点がある。これは、この方式においては一つの同期要
求が起こると、その同期要求に関する処理が終了しない
うちは、次の要求を受付けることができないからである
。従って、例えば第5図に示すように、複数種類の同期
要求が処理装置A。
8間でランダムに発生すると、このハードウェアによる
方式では、正しい同期がとれなくなる。
(発明が解決しようとする課題) このように、従来の並列処理システムの同期方式のうち
、ソフトウェアによる方法では同期処理に時間がかかり
、ハードウェアによる方法では同時に複数種類の同期を
とることができないという問題があった。
本発明は、上記問題に鑑みなされたもので、ハードウェ
アによる高速な同期処理が可能で、しかも複数種類の同
期を同時にとることが可能な並列処理システムの同期装
置を提供することを目的とする。
[発明の構成] (課題を解決するための手段) 本発明は、並列処理を実行する複数の処理装置に共通に
接続された同期用信号線と、前記各処理装置内に設けら
れ前記同期用信号線に対して同期要求を出力する同期要
求出力手段と、前記各処理装置内に設けられ全ての前記
処理装置からの同期要求が揃ったことを前記同期用信号
線の状態変化によって検出する同期検出手段とを備えた
並列処理システムの同期装置において、前記同期要求出
力手段及び前記同期検出手段が、所定のクロック信号に
従って複数種類の同期要求の出力及びこれら同期要求に
対応した複数の同期検出を時分割で実行するものである
ことを特徴としている。
(作用) 本発明によれば、同期要求出力手段により同期用信号線
に同期要求を出力し、かつ同期検出手段により同期用信
号線の状態を監視するといったハードウェアによる同期
方式であるため、同期を高速にとることができ、しかも
上記同期要求出力手段及び前記同期検出手段が、複数種
類の同期要求の出力及びこれらの同期要求に対応した複
数の同期検出を時分割で実行するので、同時に複数種類
の同期を高速にとることが可能となる。
(実施例) 以下、図面に基−づいて本発明の一実施例について説明
する。
第1図は本実施例に係る並列処理システムの構成を示す
図である。
複数の処理装置111,112.・・・、111は、そ
れぞれ処理装置本体12と同期処理装置13と、オーブ
ンコレクタのゲート14とを備えている。
各処理装置111〜llnの処理装置本体13は、結合
手段、例えば共有バス15を介して相互に接続されてい
る。
同期処理装置13は、同期要求を出力する同期要求出力
手段であるとともに、同期を検出する同期検出手段とな
るものである。この同期処理装置13は、各処理装置1
11〜llnが取るべき同。
期の種類をリストの状態で記憶した同期リストレジスタ
16と、この同期リストレジスタ16と対応して同期要
求の有無をフラグとして記憶するフラグレジスタ17と
、これら同期リストレジスタ16及びフラグレジスタ1
7の現在着目しているアドレスを示すポインタ18とを
備えている。この例では、同期の種類として5yl=s
ye の6種類を備え、これに対応してフラグレジスタ
17には6種類のフラグF1〜F6が記憶されている。
この同期リストレジスタ16及びフラグレジスタ17の
内容は、全処理装置111〜llnに共通の内容となっ
ている。また、ポインタ18も、後述する同期用クロッ
クに従って全処理装置111〜lln間で常に同じ位置
を指すように設定される。
各同期処理装置13は、同期要求信号線19及びオープ
ンコレクタのゲート14を介して同期用信号線20に共
通に接続されている。また、各同期処理装置13は、同
期用信号線20の内容を常時監視すべく同期用信号線2
0上の信号を入力している。
一方、このシステムには同期処理を時分割で行なうため
の同期用クロックを生成する発振器21が備えられてい
る。この発振器21から出力される同期用クロック信号
は、同期用クロ・ンク信号線22を介して各同期処理装
置13に入力され、ポインタ18をSY1→SY2→S
Y3→・・・・・・→5Yi3→SYIのように循環的
に駆動す、る。
第2図に上記のように構成された並列処理システムにお
ける同期処理のシーケンスを示す。
まず、同期処理を開始するに当り、初期設定として、全
処理装置111〜llnの同期リストレジスタ16に共
通の同期リストを設定する。この例では同期SY1〜S
Y6の6種類が設定される。
また、フラグレジスタ17の内容F1〜F6は、全て“
0”にクリアされる(Sl)。さらに、iに1をセット
してポインタ18を先頭の番地(SYI 、Fl )に
セットする(S2)。この初期設定が終了したら、各同
期処理装置13はiを1.2,3.・・・、6.1・・
・と変化させ、ポインタ18を巡回させながら以下のよ
うな同期のための処理を実行する。
まず、同期用クロック信号を監視し、同期用クロック信
号の立下がりを検出したら(S3)、フラグFl  (
ポインタ18の指しているフラグ)の内容を参照する(
S4)。Flの内容が“1#であれば、同期SYlにつ
いての同期要求が存在するので、同期要求信号線19を
“H(high)”に設定する(S5)。もし、Flの
内容が“0”であれば、同期SY1についての同期要求
は存在しないので、同期要求信号線19を“L(low
)”に設定する(S6)。
続いて同期用クロック信号を監視し、同期用クロック信
号の立上がりを検出したら(S7)、同期用信号線20
が“Hoであるかどうかを調べる(S8)。もし、全て
の同期処理装置13から同期要求が出力されていれば、
処理装置111〜11nを正論理でワイヤードアンド接
続している同期用信号線20が“Hoとなっているので
、この場合には、同期がとれたことを信号線23を介し
て処理装置本体12に知らせ(S9)、フラグFlを“
0″にクリアする(S 10)。続いて、処理装置本体
12から信号線24を介して同期要求が出力されている
かどうかを調べ(S 11)、もし、同期要求が出され
ているならば、その要求されている同期SYjに対応す
るフラグFjを“1”にセットする(S 12)。そし
て、iを歩進して、ポインタ18を次のアドレスに移動
させる(313)。ポインタ18がSY6を指していた
ときには、ポインタ18は、SYlに戻る(S’14.
S2)。
以上のシーケンスによれば、第3図に示すように、 ■同期用クロック信号の立下がり時 次にとるべき種類の同期SY1について同期要求が出さ
れているかどうかを調べ、それに応じて同期要求信号線
19を“H“若しくは“L“に設定する。
■同期用クロック信号の立上がり時 同期SYIについての同期がとれているかどうかを調べ
、他の同期要求があれば、その同期SYjに対応するフ
ラグFjを“1°にセットする。
という処理を行なう。そして、この処理は6つの同期5
YI−SY6について1クロツクずつ順番に行われるの
で、時分割で6つの同期処理が実行されることになる。
従って、本実施例によれば、同期用信号線20を用いた
高速同期処理が、6つの種類の同期について同時に行え
るという効果を有する。
なお、本発明は上述した実施例に限定されるものではな
い。例えば上記実施例では、発振器21によって同期用
クロック信号を各処理装置111〜llnに与えたが、
例えばシステムクロックに基づいて、上記同期用クロッ
ク信号を各処理装置111〜llnの内部で生成するよ
うにしても良い。
[発明の効果] 以上述べたように、本発明によれば、同期要求信号線の
監視によるハードウェア方式の高速同期処理を複数の種
類の同期について同時に行なうことができるので、複数
の処理装置間で異なる種類の同期要求がランダムに出さ
れた場合でも、常に正確な同期を高速にとることができ
る。
【図面の簡単な説明】
第1図は本発明の一実施例に係る並列処理システムの構
成を示すブロック図、第2図は同システムにおける同期
処理のシーケンスを示す流れ図、第3図は同同期処理の
タイミングを示すタイムチャート図、第4図は従来の並
列処理システムの構成を示すブロック図、第5図は同シ
ステl、における問題点を説明するためのタイムチャー
ト図である。 1.15−・・共通バス、21〜2n、111〜11n
・・・処理装置、3.12・・・処理装置本体、4.1
4・・・オープクコレクタのゲート、5,2゜・・・同
期用信号線、6.19・・・同期要求線、13・・・同
期処理装置、16・・・同期リストレジスタ、17・・
・フラグレジスタ、18・・・ポインタ、21・・・発
振器、22・・・同期用クロック信号線、23゜24・
・・信号線。 出願人代理人 弁理士 鈴江武彦 第3 図 第5図 第4図

Claims (1)

    【特許請求の範囲】
  1. 並列処理を実行する複数の処理装置に共通に接続された
    同期用信号線と、前記各処理装置内に設けられ前記同期
    用信号線に対して同期要求を出力する同期要求出力手段
    と、前記各処理装置内に設けられ全ての前記処理装置か
    らの同期要求が揃ったことを前記同期用信号線の状態変
    化によって検出する同期検出手段とを備えた並列処理シ
    ステムの同期装置において、前記同期要求出力手段及び
    前記同期検出手段は、所定のクロック信号に従って複数
    種類の同期要求の出力及びこれら同期要求に対応した複
    数の同期検出を時分割で実行するものであることを特徴
    とする並列処理システムの同期装置。
JP63046807A 1988-02-29 1988-02-29 並列処理システムの同期装置 Pending JPH01220057A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63046807A JPH01220057A (ja) 1988-02-29 1988-02-29 並列処理システムの同期装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63046807A JPH01220057A (ja) 1988-02-29 1988-02-29 並列処理システムの同期装置

Publications (1)

Publication Number Publication Date
JPH01220057A true JPH01220057A (ja) 1989-09-01

Family

ID=12757602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63046807A Pending JPH01220057A (ja) 1988-02-29 1988-02-29 並列処理システムの同期装置

Country Status (1)

Country Link
JP (1) JPH01220057A (ja)

Similar Documents

Publication Publication Date Title
US4497059A (en) Multi-channel redundant processing systems
CA2068953A1 (en) Synchronizing two processors as an integral part of fault detection
EP0982658A2 (en) Detecting and causing unsafe latent accesses to a resource in multi-threaded programs
JPH04257932A (ja) ディジタルシグナルプロセッサのエミュレート用チップ
JPH01220057A (ja) 並列処理システムの同期装置
JPS5939939B2 (ja) 同期転送制御方式
JP2783192B2 (ja) バリア同期装置
JPH01241662A (ja) 並列処理方法
JPS63282848A (ja) 割込み信号通信方式
JP2537815B2 (ja) デ−タ転送装置
JPH03244040A (ja) 並列走行型デバグ方式
JP2729184B2 (ja) 複数のデータ処理装置を用いた制御装置における出力同期方法
JPS63304497A (ja) リフレツシユ回路
JPH0322142A (ja) マイクロプロセッサの割込み制御装置
JPS6010946A (ja) デ−タ転送方式
JPH08110838A (ja) データサンプリング同期方式
JPH04184297A (ja) 情報処理システムの時刻同期化方式
JPH023235B2 (ja)
JPS5886601A (ja) ロ−タリエンコ−ダ割込回路
JPH0410045A (ja) マイクロプロセッサ
JPH10171752A (ja) Dmaのデータ転送監視方法
JPS61171246A (ja) 同期外れ検出回路
JPS59157734A (ja) デ−タ転送方式
JPH0520150U (ja) デジタルオシロスコープ
JPS62134752A (ja) プロセツサ間同期方式