JPH0964726A

JPH0964726A - ビット同期装置

Info

Publication number: JPH0964726A
Application number: JP7217212A
Authority: JP
Inventors: Tadahiro Arakawa; 忠寛荒川
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1995-08-25
Filing date: 1995-08-25
Publication date: 1997-03-07

Abstract

(57)【要約】【目的】強電界時のビット同期引き込み特性を改善す
る。【構成】受信部１１は受信信号を増幅し、必要に応じ
て周波数変換して検波部１２に信号を出力する。検波部
１２は受信信号を検波し、ベースバンド信号を得る。零
クロス信号検出回路１３はこのベースバンド信号を受け
て零クロス信号を生成し、ビット同期回路１４に出力す
る。ビット同期回路１４は、強電界であることを検出す
る強電界検出回路１５の出力を受け、強電界時には同期
引き込みのためのパラメータを最適になるように制御す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、移動体通信等のディジ
タルデータの伝送、データ復調の際に利用するビット同
期装置に関する。

【０００２】

【従来の技術】従来、この種のビット同期装置は、ビッ
ト同期の立ち上がり特性を良好にすること、また、立ち
上がってからの安定性をより高く保つといった目的のた
めに、ビット同期回路の制御パラメータをダイナミック
に制御していた。

【０００３】図３は従来のビット同期装置の構成を示し
ている。図３において、受信部３１は受信信号を増幅
し、必要に応じて周波数変換を行い、検波部３２に信号
を出力する。検波部３２ではディジタル変調された信号
をベースバンド成分に検波して、零クロス検出回路３３
に出力する。ビット同期回路３４は零クロス検出回路３
３の出力を受け、ディジタルＰＬＬ回路等で到来する受
信データ列から、クロック成分のリカバリーを行い、ビ
ット単位の同期とる。

【０００４】ビット同期回路３４は、立ち上がり特性の
改善と立ち上がりの後の安定性を確保するために、立ち
上がり時は、ディジタルＰＬＬの補正幅を大きく、ま
た、補正頻度を多くとるようにしてクロック位相を射程
範囲に速やかに引き込むようにする。引き込み後は同期
クロックの安定度を高くして、再生クロックジッタを減
らすように補正幅を小さく、補正頻度を少なくする。引
き込み完了は、例えば、受信データ列に含まれるフレー
ム同期信号（以下、ユニークワード：ＵＷと呼ぶ。）獲
得を契機に判定する。

【０００５】この場合の補正幅と補正頻度は提供される
システムの仕様によって決定される。すなわち、ビット
同期をとるためのプリアンブル長、さらにＵＷの種類、
また回線の誤り率がどの程度のところまでを目標にして
同期引き込みを行うか等である。例えば、次のようにす
る。

【０００６】同期獲得前；補正幅２０度／１回、補正頻
度１回／（２回の零クロス）同期獲得後；補正幅５度／１回、補正頻度１回／（１６
回の零クロス）補正頻度というのは、位相補正指示する回数のことで、
通常は、得られる零クロス信号の位相によって、進み補
正なかの、遅れ補正なのかをアップダウンカウンタで平
均化して回数を調整している。この方法によって受信状
態が良好でなく、受信ランダム雑音によって誤った信号
が検出されても、誤同期しないようにできる。

【０００７】このように上記従来例のような制御を行え
ば、同期獲得を速やかに行い、また、獲得後の安定度を
高くという相矛盾することを解決することができる。特
に、移動体通信分野では、回線状態はフェージングによ
って時事刻々と変動しており、こういった状況下で上記
従来例のような制御を行ってビットの同期を獲得するこ
とは効率絶大なものがあった。

【０００８】

【発明が解決しようとする課題】ビット同期立ち上がり
時のパラメータは、プリアンブルが到来し、終了する前
までに同期引き込みが完了するように選ばなければなら
ない。また、弱電界下でも雑音により誤同期しないよう
にする必要がある。そこで、弱電界下では、受信機の熱
雑音により発生する受信雑音の位相がランダムであるこ
とを考慮して、補正幅を適度に大きく、補正頻度を適度
に多く選んでいる。実際には実験的に最適なパラメータ
を決定する。このようにすれば、雑音が発生しても、平
均化されて誤同期することはない。したがって、この時
のパラメータは、最悪、受信データの位相が待ち受け位
相と１８０度異なっていた場合でも計算上は、実際のプ
リアンブル長の１／４〜１／３の長さで同期引き込みで
きるようにパラメータを決定している。しかしながら、
上記従来のビット同期装置のように、強電界下で受信信
号が歪み、零クロス信号位相が常時誤った位置に発生す
る場合に、立ち上がり特性のみを改善することで選択し
たパラメータでは１回当りの位相補正幅が大きいため、
プリアンブルが終了した時点で引き込み位相がずれてし
まい、これに続く意味のあるデータ、例えば、ＵＷ信号
を取りこぼす場合がある。

【０００９】このような場合には、補正幅を小さくし
て、補正頻度を少なくした方が誤引き込みを避けられ
る。強電界下ではランダム雑音は発生しないので、これ
による誤同期は発生しない。また補正幅を小さくし、補
正頻度を少なくしても、熱雑音によるビット誤りは発生
しないので、十分位相を引き込める。従って、同期獲得
時、強電界下では補正幅を小さく、補正頻度を少なくす
るように選べば誤引き込みは避けられる。しかしなが
ら、歪んだ信号で誤同期しないようにするために補正幅
を小さくすると、今度は、強電界ではない場合の引き込
み特性が劣化するといった問題があった。

【００１０】本発明は、このような従来の問題を解決す
るものであり、強電界下でも、通常の立ち上がり特性を
損なうことなくビット同期を行うことができてビット同
期引き込み特性を改善することができるようにしたビッ
ト同期装置を提供することを目的とするものである。

【００１１】

【課題を解決するための手段】本発明は、上記目的を達
成するために、従来のビット同期装置に強電界であるこ
とを検知し、通知する回路を備え、強電界下での立ち上
がり時にビット同期装置の制御パラメータが最適なもの
を選べるように構成したものである。

【００１２】

【作用】上記のように構成された本発明によれば、強電
界下で受信機が歪んで零クロス信号の位相位置が偏って
も、強電界を検出する信号によって、ビット同期装置の
パラメータを最適に選択することにより、ビット同期装
置の誤同期を避けることができ、また、弱電界下であっ
ても、引き込み特性を損なうことなく同期引き込みを行
うことができる。

【００１３】

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。

【００１４】図１は本発明の一実施例の構成を示したも
のである。図１において、受信部１１は受信信号を増幅
し、必要に応じて受信信号を周波数変換し、検波部１２
に出力する。また、受信電界強度（以下、ＲＳＳＩと称
す）信号も検出する。検波部１２は受信信号を検波し、
零クロス検出（生成）回路１３が零クロス信号を生成で
きるようにベースバンド信号を出力する。なお、ベース
バンド検波を行わない検波方式では、別の手段を用い
て、零クロス信号を生成する。強電界検出回路１５は受
信部１１で検出された受信電界強度がある一定レベル以
上になったときに、強電界検知信号をビット同期回路１
４に出力する。ビット同期回路１４は零クロス検出回路
１３から零クロス信号を受けてビット同期を行う。この
とき、強電界検出回路１５の出力に応じてビット同期の
ためのパラメータを最適値に選ぶ。

【００１５】以上の構成において、以下、その動作につ
いて説明する。受信部１１が信号を受信すると、検波部
１２は受信信号を検波する。また、受信部１１は同時に
ＲＳＳＩ信号を検知しており、強電界の場合には強電界
検出回路１５より強電界検知信号がビット同期回路１４
に出力される。強電界の判定は実際の受信機の誤り率特
性を取得しておいて、強電界にもかかわらず再び誤りが
発生し始める受信電界を選ぶ（図２参照）。もし、ＲＳ
ＳＩのダイナミックレンジがこの受信電界になる前に飽
和してしまう場合には、飽和ポイントの直前を選ぶよう
にする。

【００１６】検波部１２は次段の零クロス生成回路１３
がビット同期に必要な零クロス信号を得られるように受
信信号を検波する。例えば、ＧＭＳＫ方式ではディスク
リ検波を行い、ベースバンド信号を得、検波された２値
のディジル信号の変化点（１が０になるか、０が１にな
るところ）を微分して、ビット同期回路１４に入力す
る。ベースバンド検波を行わない場合には、変調信号の
シンボル位相の変化点を検出し、同様の信号をビット同
期回路１４に入力する。ビット同期回路１４は零クロス
の出力を受け、入力される零クロス信号の位相に合うよ
うに自身が持っている同期クロックの位相を変えてい
く。位相引き込みのときのパラメータは引き込み時と強
電界での引き込み時、引き込み後で、例えば、３種類の
制御パラメータを保有しており、それぞれのケースに応
じて制御パラメータが選べるようにしてある。

【００１７】もし、ビット同期初期捕捉時、受信電界が
強くなると、強電界検出回路１５から強電界検知信号が
出力され、強電界ではない場合に比べて位相補正幅を小
さく、補正頻度を少なくして、ビット同期の捕捉に入
る。

【００１８】強電界時はビットの誤りが殆どなく、雑音
による誤同期の恐れがないので、立ち上がりが遅れるこ
となない。

【００１９】受信ビット列中のフレーム同期信号を検知
すると、この信号を用いて、同期引き込み後の安定モー
ドに移行するようにする。ビット同期回路１４はこのフ
レーム同期検知信号を備えている。ＲＳＳＩ検出回路は
従来例にはないが、近年、周波数の有効利用のために、
空きチャネル検索をすることが義務付けられてきたの
で、ＲＳＳＩ回路は必然的に備わっている場合が多い。

【００２０】また、ＲＳＳＩ信号は温度変動等によって
特に弱電界下での検出精度に難があるが、本実施例では
強電界であることを検出するのに用いているので、検出
精度はかなりラフなものであっても構わない。

【００２１】このように、上記実施例によれば、強電界
下では強電界ではない場合に比べて、ビット同期回路１
４のパラメータを変更するので、受信機が歪んで、偏っ
た位相信号が出力されても、誤同期しにくくなるという
利点を有する。

【００２２】

【発明の効果】以上説明したように本発明によれば、強
電界であることを検出する手段を備え、ビット同期回路
のパラメータを最適なものにするので、強電界下で受信
機が歪んでも、従来の同期引き込み特性に影響を与える
ことなく、同期の引き込みをすることができる。

【００２３】特に、線形変調方式の受信部で、リニアリ
ティとそのダイナミックレンジの確保が問題となり、高
価な回路構成を強いられる場合が多いが、本発明によれ
ば、強電界下での受信出力歪に強いので、受信部を安価
に構成できる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるビット同期装置を示
す概略ブロック図

【図２】強電界の設定例を示す図

【図３】従来のビット同期装置を示す概略ブロック図

【符号の説明】

１１受信部１２検波部１３零クロス検出回路１４ビット同期回路１５強電界検出回路

Claims

【特許請求の範囲】

【請求項１】受信部の受信電界強度測定結果から強電
界であることを検出する強電界検出回路と、ビット同期
をとるために、その補正幅と補正頻度をダイナミックに
制御することのできるビット同期回路とを備えたビット
同期装置。