JPH0779265A - 復調回路及び復調方法 - Google Patents
復調回路及び復調方法Info
- Publication number
- JPH0779265A JPH0779265A JP22134293A JP22134293A JPH0779265A JP H0779265 A JPH0779265 A JP H0779265A JP 22134293 A JP22134293 A JP 22134293A JP 22134293 A JP22134293 A JP 22134293A JP H0779265 A JPH0779265 A JP H0779265A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- time
- parameter
- time division
- time zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ＴＤＭＡ通信における、変調された受信信号
を精度よく復調することができる復調回路及び復調方法
を提供する。 【構成】 復調におけるデータの判定を行なうに際し、
各タイムスロット毎にパラメータの補正値を記憶する記
憶回路１１１、１１９を設け、この補正値を用いてデー
タ再生、クロック再生を行なうようにした。
を精度よく復調することができる復調回路及び復調方法
を提供する。 【構成】 復調におけるデータの判定を行なうに際し、
各タイムスロット毎にパラメータの補正値を記憶する記
憶回路１１１、１１９を設け、この補正値を用いてデー
タ再生、クロック再生を行なうようにした。
Description
【０００１】
【産業上の利用分野】本発明は、ＴＤＭＡ（Ｔｉｍｅ
Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ；
時分割多重）方式で送られて来る複数の送信局からの電
波を受信し復調する復調回路及び復調方法に関するもの
である。
Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ；
時分割多重）方式で送られて来る複数の送信局からの電
波を受信し復調する復調回路及び復調方法に関するもの
である。
【０００２】
【従来の技術】従来のこの種の復調回路について、π／
４シフトＱＰＳＫで変調された図２（ａ）に示すような
ＴＤＭＡ信号が受信された場合を例にとり説明する。こ
こで、π／４シフトＱＰＳＫ変調方式は、「ディジタル
移動通信用線形変調方式の提案」、電子通信学会総合全
国大会、Ｎｏ２３８４、１９８５年３月２７日〜３０
日、１０ー９７頁に示されるように、入力データの符号
列（ＸＫ、ＹＫ）が（１、１）のときはその前のシンボ
ルの位相から−３π／４、（０、１）のときはその前の
シンボルの位相から＋３π／４、（０、０）のときは同
様に＋π／４、（１、０）のときは同様に−π／４だけ
位相変化をする。また、「ディジタルコードレス電話用
π／４シフトＱＰＳＫ遅延検波回路」、電子情報通信学
会春季大会、Ｎｏ．Ｂ−３４４、１９９２年３月２４日
〜２７日、２ー３４４頁に示されるように、復調構成の
小型化や低消費電力化を実現できるπ／４シフトＱＰＳ
Ｋ方式の遅延検波回路も提案されている。以下では、ま
ず、π／４シフトＱＰＳＫ信号を検波するための遅延検
波回路について、図３に従って説明する。
４シフトＱＰＳＫで変調された図２（ａ）に示すような
ＴＤＭＡ信号が受信された場合を例にとり説明する。こ
こで、π／４シフトＱＰＳＫ変調方式は、「ディジタル
移動通信用線形変調方式の提案」、電子通信学会総合全
国大会、Ｎｏ２３８４、１９８５年３月２７日〜３０
日、１０ー９７頁に示されるように、入力データの符号
列（ＸＫ、ＹＫ）が（１、１）のときはその前のシンボ
ルの位相から−３π／４、（０、１）のときはその前の
シンボルの位相から＋３π／４、（０、０）のときは同
様に＋π／４、（１、０）のときは同様に−π／４だけ
位相変化をする。また、「ディジタルコードレス電話用
π／４シフトＱＰＳＫ遅延検波回路」、電子情報通信学
会春季大会、Ｎｏ．Ｂ−３４４、１９９２年３月２４日
〜２７日、２ー３４４頁に示されるように、復調構成の
小型化や低消費電力化を実現できるπ／４シフトＱＰＳ
Ｋ方式の遅延検波回路も提案されている。以下では、ま
ず、π／４シフトＱＰＳＫ信号を検波するための遅延検
波回路について、図３に従って説明する。
【０００３】図３において、入力端子１には、π／４シ
フトＱＰＳＫで変調された搬送波（変調波）が入力さ
れ、この変調波が瞬時位相検出回路３に与えられる。例
えば、この変調波周波数１．２ＭＨｚ等の受信機中間周
波である。発振器２は、入力端子１に入力された変調波
の周波数にほぼ等しい周波数を有するキャリアを発生し
て瞬時位相検出回路３に与える。瞬時位相検出回路３
は、例えばイクスクルーシブオア回路やＤ型フリップフ
ロップ回路等の位相検出回路とアナログローパスフィル
タやアナログ／ディジタル変換器等で構成されているも
のであり、変調波と発振器２のキャリアとの瞬時位相差
を表すディジタルデータである瞬時位相データ４を得て
位相差分計算回路５に与えるものである。なお、アナロ
グローパスフィルタ及びアナログ／ディジタル変換器部
分を、特公平１−３８２４４号公報に開示された移動平
均検出装置に置き換えた瞬時位相検出回路３も存在す
る。位相差分計算回路５は、ベースバンド遅延検波を行
なうものであり、入力された瞬時位相データ４と、１シ
ンボル時間だけ遅延された瞬時位相データ４とを減算し
てディジタルデータ（位相差分信号）６を得て検波を完
了する。判定回路として、クロック再生回路７は、検波
出力である位相差分信号６に基づいて、タイミングクロ
ック信号を再生するものであり、また、データ再生回路
８は、タイミングクロック信号に同期してこの位相差分
信号６を処理してデータを判定するものである。再生さ
れたクロック信号及びデータはそれぞれ出力端子９及び
１０を介して次段の回路に与えられる。図４は、位相差
分信号６をディジタル／アナログ変換した後、オシロス
コープに表わしたアイパターンを示すものである。上述
したクロック再生回路７は、アイパタンの目の開いたタ
イミングＴｎでデータ再生回路８がデータ判定ができる
ように、タイミングクロック信号を再生するものであ
る。
フトＱＰＳＫで変調された搬送波（変調波）が入力さ
れ、この変調波が瞬時位相検出回路３に与えられる。例
えば、この変調波周波数１．２ＭＨｚ等の受信機中間周
波である。発振器２は、入力端子１に入力された変調波
の周波数にほぼ等しい周波数を有するキャリアを発生し
て瞬時位相検出回路３に与える。瞬時位相検出回路３
は、例えばイクスクルーシブオア回路やＤ型フリップフ
ロップ回路等の位相検出回路とアナログローパスフィル
タやアナログ／ディジタル変換器等で構成されているも
のであり、変調波と発振器２のキャリアとの瞬時位相差
を表すディジタルデータである瞬時位相データ４を得て
位相差分計算回路５に与えるものである。なお、アナロ
グローパスフィルタ及びアナログ／ディジタル変換器部
分を、特公平１−３８２４４号公報に開示された移動平
均検出装置に置き換えた瞬時位相検出回路３も存在す
る。位相差分計算回路５は、ベースバンド遅延検波を行
なうものであり、入力された瞬時位相データ４と、１シ
ンボル時間だけ遅延された瞬時位相データ４とを減算し
てディジタルデータ（位相差分信号）６を得て検波を完
了する。判定回路として、クロック再生回路７は、検波
出力である位相差分信号６に基づいて、タイミングクロ
ック信号を再生するものであり、また、データ再生回路
８は、タイミングクロック信号に同期してこの位相差分
信号６を処理してデータを判定するものである。再生さ
れたクロック信号及びデータはそれぞれ出力端子９及び
１０を介して次段の回路に与えられる。図４は、位相差
分信号６をディジタル／アナログ変換した後、オシロス
コープに表わしたアイパターンを示すものである。上述
したクロック再生回路７は、アイパタンの目の開いたタ
イミングＴｎでデータ再生回路８がデータ判定ができる
ように、タイミングクロック信号を再生するものであ
る。
【０００４】
【発明が解決しようとする課題】ＴＤＭＡ通信の場合、
各バースト通信は、通信の開始時には、送信・受信間の
周波数に差があると、受信符号が誤るので、急速に周波
数誤差の補正を行なう必要がある。また、受信側で再生
したデータのクロック位相を受信データのクロック位相
に急速に合わせないと、同様に受信符号を誤ってしま
う。また、各送信局の間で送信周波数にずれがあって、
送信されるＴＤＭＡ信号の各時間帯間で、即ち各タイム
スロット間で周波数が異なると、受信符号を誤るという
問題があった。例えば、図２（ｂ）に示すＴＤＭＡ信号
を受信するものとする。図２は縦軸を周波数軸とみなし
て模式的にＴＤＭＡ信号を表わしたもので、（１）、
（２）、（３）、（４）はタイムスロットを示す。図２
（ｂ）のタイムスロット（１）の受信に続いてタイムス
ロット（２）を受信したとき、タイムスロット（２）で
は、図４に示したアイパタンが全体的に上の方にずれ
る。このため、図３に示したデータ再生回路８の判定結
果が誤ってしまう結果になる。
各バースト通信は、通信の開始時には、送信・受信間の
周波数に差があると、受信符号が誤るので、急速に周波
数誤差の補正を行なう必要がある。また、受信側で再生
したデータのクロック位相を受信データのクロック位相
に急速に合わせないと、同様に受信符号を誤ってしま
う。また、各送信局の間で送信周波数にずれがあって、
送信されるＴＤＭＡ信号の各時間帯間で、即ち各タイム
スロット間で周波数が異なると、受信符号を誤るという
問題があった。例えば、図２（ｂ）に示すＴＤＭＡ信号
を受信するものとする。図２は縦軸を周波数軸とみなし
て模式的にＴＤＭＡ信号を表わしたもので、（１）、
（２）、（３）、（４）はタイムスロットを示す。図２
（ｂ）のタイムスロット（１）の受信に続いてタイムス
ロット（２）を受信したとき、タイムスロット（２）で
は、図４に示したアイパタンが全体的に上の方にずれ
る。このため、図３に示したデータ再生回路８の判定結
果が誤ってしまう結果になる。
【０００５】更に、例えばタイムスロット番号（１）
と、タイムスロット番号（２）との間の切れ目を図５の
ように詳細に見てみる。図５においてＲＸＤは、受信さ
れたデータで、図の左側部分はタイムスロット番号
（１）、右側部分はタイムスロット番号（２）の部分で
ある。ここで、タイムスロット番号（１）とタイムスロ
ット番号（２）との間には、実際にはガードビットが置
かれているが、理解しやすくするために、ここではガー
ドビットを考えない。同図において、ＲＸＣはデータの
クロックとして再生されるべきもので、タイムスロット
（１）とタイムスロット（２）の切りかわる瞬時には、
クロックの位相が急変しているが、図３のクロック再生
回路７では、このようなクロック位相の急変に追従する
ことはできない。本発明は、ＴＤＭＡ通信で送られて来
る複数の送信局からの電波を誤りなく受信し復調する復
調回路及び復調方法を提供する事を目的とする。
と、タイムスロット番号（２）との間の切れ目を図５の
ように詳細に見てみる。図５においてＲＸＤは、受信さ
れたデータで、図の左側部分はタイムスロット番号
（１）、右側部分はタイムスロット番号（２）の部分で
ある。ここで、タイムスロット番号（１）とタイムスロ
ット番号（２）との間には、実際にはガードビットが置
かれているが、理解しやすくするために、ここではガー
ドビットを考えない。同図において、ＲＸＣはデータの
クロックとして再生されるべきもので、タイムスロット
（１）とタイムスロット（２）の切りかわる瞬時には、
クロックの位相が急変しているが、図３のクロック再生
回路７では、このようなクロック位相の急変に追従する
ことはできない。本発明は、ＴＤＭＡ通信で送られて来
る複数の送信局からの電波を誤りなく受信し復調する復
調回路及び復調方法を提供する事を目的とする。
【０００６】
【課題を解決するための手段】そこで、本発明は、ＴＤ
ＭＡ方式で送られてくる複数の送信局からの電波を受信
して遅延検波する復調回路において、ＴＤＭＡ信号の各
タイムスロット番号毎に受信信号のパラメータである周
波数の誤差を記憶する回路と前記ＴＤＭＡ信号のタイム
スロット番号毎に受信信号の他のパラメータであるクロ
ック位相を記憶する回路を持ち、各タイムスロット番号
毎に通信の開始時には、周波数誤差無しの点から高速周
波数補正をまた、クロック任意の位相から高速位相補正
を行い各タイムスロット番号毎に通信中は各タイムスロ
ットの開始直前に前回と同一タイムスロット番号の最後
の周波数誤差と位相を用い、その周波数誤差及び位相か
ら周波数誤差補正及び位相補正を行なう様にしたもので
ある。
ＭＡ方式で送られてくる複数の送信局からの電波を受信
して遅延検波する復調回路において、ＴＤＭＡ信号の各
タイムスロット番号毎に受信信号のパラメータである周
波数の誤差を記憶する回路と前記ＴＤＭＡ信号のタイム
スロット番号毎に受信信号の他のパラメータであるクロ
ック位相を記憶する回路を持ち、各タイムスロット番号
毎に通信の開始時には、周波数誤差無しの点から高速周
波数補正をまた、クロック任意の位相から高速位相補正
を行い各タイムスロット番号毎に通信中は各タイムスロ
ットの開始直前に前回と同一タイムスロット番号の最後
の周波数誤差と位相を用い、その周波数誤差及び位相か
ら周波数誤差補正及び位相補正を行なう様にしたもので
ある。
【０００７】
【作用】以上のように本発明によれば、各タイムスロッ
ト番号毎に受信信号のパラメータ補正を一端高速で行な
った後は、各タイムスロット番号毎に記憶回路に記憶さ
れた周波数や位相等のパラメータの値を用いてその補正
を行なっているので、低速で補正を行なうことができ受
信信号を誤りなく復調することができるのである。
ト番号毎に受信信号のパラメータ補正を一端高速で行な
った後は、各タイムスロット番号毎に記憶回路に記憶さ
れた周波数や位相等のパラメータの値を用いてその補正
を行なっているので、低速で補正を行なうことができ受
信信号を誤りなく復調することができるのである。
【０００８】
【実施例】図１はこの発明の実施例を示す回路図であっ
て、以下図面を用いて説明する。図１に示されるよう
に、変調波入力端子１０１は、瞬時位相検出回路１０３
に接続され、入力された変調波を瞬時位相検出回路１０
３へ入力する。発振器１０２は、入力端子１０１の変調
波の周波数にほぼ等しい周波数の信号を出力するもの
で、同様に瞬時位相検出回路１０３に入力される。瞬時
位相検出回路１０３の出力１０４は、位相差分計算回路
１０５に入力され、その出力１０６は、クロック再生回
路１０７及びデータ再生回路１０８に入力される。クロ
ック再生回路１０７の出力は、再生クロック信号出力端
子１０９に接続され、再生クロックとして出力されると
共にデータ再生回路１０８にも入力される。データ再生
回路１０８の第１の出力は、再生データであり、再生デ
ータ出力端子１１０に接続される。データ再生回路１０
８の第２の出力１１２は、周波数誤差補正値信号で、位
相差分信号の縦軸のずれ分をある一定時間Ｔ０内で平均
をとったものであり、この信号１１２は、周波数誤差記
憶回路１１１内のレジスタ１１３〜１１６に接続され、
タイムスロット番号にそれぞれ対応して、タイムスロッ
ト選択信号１２７で選択された１１３〜１１６の内１つ
のレジスタに、周波数誤差補正制御信号１２８が立ち下
がる時に出力されラッチされる。この周波数誤差補正制
御信号１２８は’１’のとき周波数誤差補正を行なうも
のであり、この信号の立上りでタイムスロット選択信号
１２７で選択される１１３〜１１６の内１つのレジスタ
の内容をセレクタ１１７を介してデータ再生回路１０８
にロードする。データ再生回路１０８は、この周波数誤
差補正記憶出力１１８を最初に用い、データ再生を開始
し制御信号１２８が’１’の期間中補正値は更新され
る。通信中は、以上の様に補正値の記憶回路１１１への
セーブ、再生回路１０８へのロードが行なわれるが、通
信の開始時には、周波数誤差がまだ解っていないので、
急速に周波数誤差の補正を行なう必要がある。その為に
周波数誤差高速補正制御信号１２９をデータ再生回路１
０８に与える。この制御信号が’１’になるとデータ再
生回路１０８は、初期値として周波数誤差０の点から高
速誤差補正を開始し、’０’になったところで補正値を
用いた低速誤差補正に切り換わる。この高速／低速の違
いは、位相差分信号のずれ分をある一定期間中（時間Ｔ
０）平均をとったときのＴ０時間の短／長であるが、Ｔ
０を短くとると、フィルタ効果（雑音成分が除かれ、実
際の誤差値に近くなる。）は小さいが、収束時間は遅く
なる。一方、Ｔ０を長くするとフィルタ効果は大きくな
るが、収束時間は遅くなる。
て、以下図面を用いて説明する。図１に示されるよう
に、変調波入力端子１０１は、瞬時位相検出回路１０３
に接続され、入力された変調波を瞬時位相検出回路１０
３へ入力する。発振器１０２は、入力端子１０１の変調
波の周波数にほぼ等しい周波数の信号を出力するもの
で、同様に瞬時位相検出回路１０３に入力される。瞬時
位相検出回路１０３の出力１０４は、位相差分計算回路
１０５に入力され、その出力１０６は、クロック再生回
路１０７及びデータ再生回路１０８に入力される。クロ
ック再生回路１０７の出力は、再生クロック信号出力端
子１０９に接続され、再生クロックとして出力されると
共にデータ再生回路１０８にも入力される。データ再生
回路１０８の第１の出力は、再生データであり、再生デ
ータ出力端子１１０に接続される。データ再生回路１０
８の第２の出力１１２は、周波数誤差補正値信号で、位
相差分信号の縦軸のずれ分をある一定時間Ｔ０内で平均
をとったものであり、この信号１１２は、周波数誤差記
憶回路１１１内のレジスタ１１３〜１１６に接続され、
タイムスロット番号にそれぞれ対応して、タイムスロッ
ト選択信号１２７で選択された１１３〜１１６の内１つ
のレジスタに、周波数誤差補正制御信号１２８が立ち下
がる時に出力されラッチされる。この周波数誤差補正制
御信号１２８は’１’のとき周波数誤差補正を行なうも
のであり、この信号の立上りでタイムスロット選択信号
１２７で選択される１１３〜１１６の内１つのレジスタ
の内容をセレクタ１１７を介してデータ再生回路１０８
にロードする。データ再生回路１０８は、この周波数誤
差補正記憶出力１１８を最初に用い、データ再生を開始
し制御信号１２８が’１’の期間中補正値は更新され
る。通信中は、以上の様に補正値の記憶回路１１１への
セーブ、再生回路１０８へのロードが行なわれるが、通
信の開始時には、周波数誤差がまだ解っていないので、
急速に周波数誤差の補正を行なう必要がある。その為に
周波数誤差高速補正制御信号１２９をデータ再生回路１
０８に与える。この制御信号が’１’になるとデータ再
生回路１０８は、初期値として周波数誤差０の点から高
速誤差補正を開始し、’０’になったところで補正値を
用いた低速誤差補正に切り換わる。この高速／低速の違
いは、位相差分信号のずれ分をある一定期間中（時間Ｔ
０）平均をとったときのＴ０時間の短／長であるが、Ｔ
０を短くとると、フィルタ効果（雑音成分が除かれ、実
際の誤差値に近くなる。）は小さいが、収束時間は遅く
なる。一方、Ｔ０を長くするとフィルタ効果は大きくな
るが、収束時間は遅くなる。
【０００９】周波数誤差は自局の発信器と相手方の発信
器の周波数誤差であり、ほとんど一定の誤差値で時間と
共に大きく変化するものではないため、低速で周波数誤
差補正をしたほうがより正確な誤差値を求められ、精度
よく復調することができる。尚、これらの制御方法を図
６のタイムチャートに示す。図６に示されるように、Ｔ
ＤＭＡ信号は、Ｇ、ＰＲ、ＵＷ、Ｄで構成される。Ｇは
ガードビットであり、隣接する各タイムスロット間で相
互に衝突しないよう、各タイムスロット間にガード時間
を設けるためのものである。ＰＲはプリアンブルビット
であり、通信開始時に信号受信に必要なビット同期確立
のための固定パターンである。ＵＷはユニークワードで
あり、フレーム同期信号でこの固定パターンを検出でき
たかどうかで同期確立を確認する。Ｄはデータである。
タイムスロット選択信号１２７は、各タイムすロットを
選ぶための信号で、各タイムスロットの始めと終わりの
ガードビット期間中に変化させる。周波数誤差補正制御
信号１２８は、タイムスロット選択信号１２７が変化し
た後プリアンブルビットの立ち上がり時に立ち上げ、タ
イムスロット選択信号１２７が変化する前のデータビッ
トの最終で立ち下げる。周波数誤差高速補正制御信号１
２９は、通信の開始時に周波数誤差補正信号１２８と同
時に立ち上げ、プリアンブルビット中’１’に設定す
る。また、通信中には前回のタイムスロットで周波数誤
差は既に計算されているため、前回の最終誤差値をタイ
ムスロットの開始時に用いることができ、高速補正を行
なう必要はなくなる。
器の周波数誤差であり、ほとんど一定の誤差値で時間と
共に大きく変化するものではないため、低速で周波数誤
差補正をしたほうがより正確な誤差値を求められ、精度
よく復調することができる。尚、これらの制御方法を図
６のタイムチャートに示す。図６に示されるように、Ｔ
ＤＭＡ信号は、Ｇ、ＰＲ、ＵＷ、Ｄで構成される。Ｇは
ガードビットであり、隣接する各タイムスロット間で相
互に衝突しないよう、各タイムスロット間にガード時間
を設けるためのものである。ＰＲはプリアンブルビット
であり、通信開始時に信号受信に必要なビット同期確立
のための固定パターンである。ＵＷはユニークワードで
あり、フレーム同期信号でこの固定パターンを検出でき
たかどうかで同期確立を確認する。Ｄはデータである。
タイムスロット選択信号１２７は、各タイムすロットを
選ぶための信号で、各タイムスロットの始めと終わりの
ガードビット期間中に変化させる。周波数誤差補正制御
信号１２８は、タイムスロット選択信号１２７が変化し
た後プリアンブルビットの立ち上がり時に立ち上げ、タ
イムスロット選択信号１２７が変化する前のデータビッ
トの最終で立ち下げる。周波数誤差高速補正制御信号１
２９は、通信の開始時に周波数誤差補正信号１２８と同
時に立ち上げ、プリアンブルビット中’１’に設定す
る。また、通信中には前回のタイムスロットで周波数誤
差は既に計算されているため、前回の最終誤差値をタイ
ムスロットの開始時に用いることができ、高速補正を行
なう必要はなくなる。
【００１０】次にクロック再生回路１０７の第２の出力
１２０は、クロック位相記憶信号であり、この信号１２
０は、クロック位相記憶回路１１９内のレジスタ１２１
〜１２４に接続され、タイムスロット番号にそれぞれ対
応して、タイムスロット選択信号１２７で選択された１
２１〜１２４の内の１つレジスタに、クロック再生制御
信号１３０の立ち下がり時出力されラッチされる。この
クロック再生制御信号１３０は’１’の時クロック再生
を行なうものであり、またこの信号１３０の立上り時に
タイムスロット制御１２７で選択される１２１〜１２４
の内１つのレジスタの内容をセレクタ１２５を通してク
ロック再生回路１０７にロードする。クロック再生回路
１０７は、このクロック位相記憶出力１２６の示す位相
からスタートし、クロック再生を行なう。通信中は、以
上の様にクロックの位相情報をクロック再生制御信号１
３０の立ち下がり、立上りによってクロック位相記憶回
路１１９へのセーブ、またはクロック位相記憶回路１１
９からのロードを行なうが、通信の開始時には、クロッ
クの位相がまだ解っていないので、急速に位相を合わせ
る必要がある。その為にクロック高速再生制御信号１３
１をクロック再生回路１０７に入力する。この制御信号
１３１により通信の開始時には、任意のクロック位相か
ら高速に、クロック再生回路１０７は位相を補正しクロ
ックを再生する。また、この制御信号１３１が’０’に
なるとクロック再生回路１０７は、低速の位相補正に切
り換わる。尚、これらの制御方法を、図６と同様に、図
７のタイムチャートに示す。以上のようにこの実施例に
よれば、ＴＤＭＡの各タイムスロット毎に周波数誤差と
受信データのクロック位相を記憶する回路を設け、通信
開始時には、周波数誤差なし、及び任意のクロック位相
から高速の補正を行い、また、通信中には各タイムスロ
ットの開始時に前回の同一タイムスロットの最終周波数
誤差及びクロック位相情報をロードして、低速の補正を
行い、また各タイムスロットの終了時には、最終の周波
数誤差及び位相情報を記憶回路にセーブするようにした
事により、ＴＤＭＡ通信の受信を精度良く復調する事が
できる。
１２０は、クロック位相記憶信号であり、この信号１２
０は、クロック位相記憶回路１１９内のレジスタ１２１
〜１２４に接続され、タイムスロット番号にそれぞれ対
応して、タイムスロット選択信号１２７で選択された１
２１〜１２４の内の１つレジスタに、クロック再生制御
信号１３０の立ち下がり時出力されラッチされる。この
クロック再生制御信号１３０は’１’の時クロック再生
を行なうものであり、またこの信号１３０の立上り時に
タイムスロット制御１２７で選択される１２１〜１２４
の内１つのレジスタの内容をセレクタ１２５を通してク
ロック再生回路１０７にロードする。クロック再生回路
１０７は、このクロック位相記憶出力１２６の示す位相
からスタートし、クロック再生を行なう。通信中は、以
上の様にクロックの位相情報をクロック再生制御信号１
３０の立ち下がり、立上りによってクロック位相記憶回
路１１９へのセーブ、またはクロック位相記憶回路１１
９からのロードを行なうが、通信の開始時には、クロッ
クの位相がまだ解っていないので、急速に位相を合わせ
る必要がある。その為にクロック高速再生制御信号１３
１をクロック再生回路１０７に入力する。この制御信号
１３１により通信の開始時には、任意のクロック位相か
ら高速に、クロック再生回路１０７は位相を補正しクロ
ックを再生する。また、この制御信号１３１が’０’に
なるとクロック再生回路１０７は、低速の位相補正に切
り換わる。尚、これらの制御方法を、図６と同様に、図
７のタイムチャートに示す。以上のようにこの実施例に
よれば、ＴＤＭＡの各タイムスロット毎に周波数誤差と
受信データのクロック位相を記憶する回路を設け、通信
開始時には、周波数誤差なし、及び任意のクロック位相
から高速の補正を行い、また、通信中には各タイムスロ
ットの開始時に前回の同一タイムスロットの最終周波数
誤差及びクロック位相情報をロードして、低速の補正を
行い、また各タイムスロットの終了時には、最終の周波
数誤差及び位相情報を記憶回路にセーブするようにした
事により、ＴＤＭＡ通信の受信を精度良く復調する事が
できる。
【００１１】
【発明の効果】以上、詳細に説明したように本発明によ
れば、各タイムスロット番号毎に記憶回路に記憶された
パラメータの値を用いてその補正を行なっているので、
低速で補正を行なうことができ受信信号を誤りなく復調
することができるのである。
れば、各タイムスロット番号毎に記憶回路に記憶された
パラメータの値を用いてその補正を行なっているので、
低速で補正を行なうことができ受信信号を誤りなく復調
することができるのである。
【図１】本発明の実施例を説明するための復調回路図。
【図２】ＴＤＭＡ信号の説明図。
【図３】従来の復調回路図。
【図４】位相差分信号をＤ／Ａ変換したアイパターン
図。
図。
【図５】タイムスロット番号間のクロックのタイムチャ
ート。
ート。
【図６】本発明の実施例を説明するための、制御方法を
示すタイムチャート。
示すタイムチャート。
【図７】本発明の実施例を説明するための、制御方法を
示すタイムチャート。
示すタイムチャート。
１０１ 変調波入力端子 １０３ 瞬時位相検出回路 １０５ 位相差分計算回路 １０７ クロック再生回路 １０８ データ再生回路 １０９ 再生クロック信号出力端子 １１０ 再生データ出力端子 １１１ 周波数誤差補正値記憶回路 １１９ クロック位相記憶回路
フロントページの続き (72)発明者 中村 精三 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 占部 健三 東京都港区虎ノ門二丁目３番13号 国際電 気株式会社内
Claims (6)
- 【請求項１】 時分割多重方式で送られて来る複数の送
信局からの電波を受信して検波及び判定する復調回路に
おいて、 時分割された各時間帯毎に受信した信号の検波を行なう
検波回路と、 時分割された各時間帯毎に前記受信信号のパラメータ誤
差を記憶する記憶回路と、 通信の開始時にはパラメータ誤差無しの点からパラメー
タ補正を行い、通信中は前記記憶回路に記憶されている
前記パラメータ誤差の記憶値を基にパラメータ補正を行
なって判定する判定回路とを具えてなることを特徴とす
る復調回路。 - 【請求項２】 時分割多重方式で送られて来る複数の送
信局からの電波を受信して検波及び判定する復調回路に
おいて、 時分割された各時間帯毎に受信した信号の検波を行なう
検波回路と、 時分割された各時間帯番号毎に前記受信信号のパラメー
タ誤差を記憶する記憶回路と、 各時間帯番号毎に、通信の開始時にはパラメータ誤差無
しの点からパラメータ補正を行い、通信中は前記記憶回
路に記憶された時間帯番号に対応するパラメータ誤差の
記憶値を基にパラメータ補正を行なって、判定する判定
回路とを具えてなる復調回路。 - 【請求項３】 時分割多重方式で送られて来る複数の送
信局からの電波を受信して復調する復調回路において、 時分割された各時間帯毎に受信した信号の検波を行なう
検波回路と、 時分割された各時間帯毎に前記受信信号のクロック位相
を記憶する記憶回路と、 通信の開始時には所定の位相から位相補正を行い、通信
中は前記記憶回路に記憶されている前記クロック位相の
記憶値を基にクロック補正を行なって出力するクロック
再生回路と、 前記クロック再生回路からの出力に同期して前記検波回
路からの出力を判定するデータ再生回路とを具えてなる
ことを特徴とする復調回路。 - 【請求項４】 時分割多重方式で送られて来る複数の送
信局からの電波を受信して復調する復調回路において、 時分割された各時間帯毎に受信した信号の検波を行なう
検波回路と、 時分割された各時間帯番号毎に前記受信信号のクロック
位相を記憶する記憶回路と、 各時間帯番号毎に、通信の開始時には所定の位相から位
相補正を行い、通信中は前記記憶回路に記憶された時間
帯番号に対応するクロック位相の記憶値を基に位相補正
を行なって出力するクロック再生回路と、 前記クロック再生回路からの出力に同期して前記検波回
路からの出力を判定するデータ再生回路とを具えてなる
復調回路。 - 【請求項５】 時分割多重方式で送られて来る複数の送
信局からの電波を受信して復調する復調方法において、 時分割された各時間帯毎に受信した信号の検波を行な
い、 時分割された各時間帯毎に前記受信信号のパラメータを
記憶し、 各時間帯毎に通信の開始時には前記パラメータの補正を
所定の値から高速で行い、 各時間帯毎に通信中は前記記憶回路に記憶されたパラメ
ータの記憶値を基にパラメータの補正を低速で行い、 前記検波の結果を前記補正されたパラメータに基づいて
判定することを特徴とする復調方法。 - 【請求項６】 時分割多重方式で送られて来る複数の送
信局からの電波を受信して復調する復調方法において、 時分割された各時間帯番号毎に受信した信号の検波を行
ない、 時分割された各時間帯番号毎に前記受信信号のパラメー
タを記憶し、 各時間帯番号毎に通信の開始時にはパラメータの補正を
所定の値から高速で行い、 通信中は前記記憶回路に記憶された各時間帯番号に対応
するパラメータの記憶値を基にパラメータの補正を行な
い、 各時間帯番号に対応して前記検波の結果を前記補正され
たパラメータに基づいて判定することを特徴とする復調
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22134293A JPH0779265A (ja) | 1993-09-06 | 1993-09-06 | 復調回路及び復調方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22134293A JPH0779265A (ja) | 1993-09-06 | 1993-09-06 | 復調回路及び復調方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0779265A true JPH0779265A (ja) | 1995-03-20 |
Family
ID=16765307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22134293A Pending JPH0779265A (ja) | 1993-09-06 | 1993-09-06 | 復調回路及び復調方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779265A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008035311A (ja) * | 2006-07-31 | 2008-02-14 | Matsushita Electric Ind Co Ltd | 受信機及びそのプログラム |
| US7978753B2 (en) | 1998-01-26 | 2011-07-12 | Aware, Inc. | Multicarrier transmission system with low power sleep mode and rapid-on capability |
| WO2018190149A1 (ja) * | 2017-04-12 | 2018-10-18 | ソニーセミコンダクタソリューションズ株式会社 | 信号処理装置および方法 |
-
1993
- 1993-09-06 JP JP22134293A patent/JPH0779265A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7978753B2 (en) | 1998-01-26 | 2011-07-12 | Aware, Inc. | Multicarrier transmission system with low power sleep mode and rapid-on capability |
| US8437382B2 (en) | 1998-01-26 | 2013-05-07 | Tq Delta, Llc | Multicarrier transmission system with low power sleep mode and rapid-on capability |
| US8611404B2 (en) | 1998-01-26 | 2013-12-17 | Tq Delta, Llc | Multicarrier transmission system with low power sleep mode and rapid-on capability |
| US8750352B2 (en) | 1998-01-26 | 2014-06-10 | Tq Delta, Llc | Multicarrier transmission system with low power sleep mode and rapid-on capability |
| US9094268B2 (en) | 1998-01-26 | 2015-07-28 | Tq Delta, Llc | Multicarrier transmission system with low power sleep mode and rapid-on capability |
| US9521003B2 (en) | 1998-01-26 | 2016-12-13 | Tq Delta, Llc | Multicarrier transmission system with low power sleep mode and rapid-on capability |
| JP2008035311A (ja) * | 2006-07-31 | 2008-02-14 | Matsushita Electric Ind Co Ltd | 受信機及びそのプログラム |
| WO2018190149A1 (ja) * | 2017-04-12 | 2018-10-18 | ソニーセミコンダクタソリューションズ株式会社 | 信号処理装置および方法 |
| JPWO2018190149A1 (ja) * | 2017-04-12 | 2020-02-20 | ソニーセミコンダクタソリューションズ株式会社 | 信号処理装置および方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5541552A (en) | Method of and apparatus for demodulating a signal conveyed by multiple carrier | |
| US5287388A (en) | Frequency offset removal method and apparatus | |
| EP0318684B1 (en) | Rapid reference acquisition and phase error compensation for radio transmission of data | |
| KR0140361B1 (ko) | 다수의 샘플링 포인트를 이용한 시변 신호 복원 장치 및 방법 | |
| JP4179418B2 (ja) | 無線受信装置 | |
| JPS59161146A (ja) | 受信機 | |
| NO179929B (no) | Multifasedemodulator, modem innbefattende en multifasemodulator samt system for å omforme en bit-ström | |
| JPH0795252A (ja) | フレーム同期方式 | |
| KR960000608B1 (ko) | 코히어런트 무선수신기의 주파수 제어방법 및 그 방법을 실시하는 장치 | |
| CA2090367C (en) | Data demodulator | |
| JPH0918528A (ja) | 制御信号検出方法及び無線受信装置 | |
| WO2001045315A1 (en) | Symbol sampling time determination of a hard decision radio receiver | |
| JPH0779265A (ja) | 復調回路及び復調方法 | |
| US6618459B1 (en) | Radio communication device and method of bit synchronization pull-in in the same | |
| US5907558A (en) | Burst signal reception method and apparatus | |
| JPH09275364A (ja) | スペクトラム拡散通信用同期装置 | |
| WO2005112381A1 (ja) | 無線通信装置及び復調方法及び周波数偏差補正回路 | |
| JP2005160116A (ja) | 周波数誤差検出方法、受信方法、及び送受信方法 | |
| JP2004254069A (ja) | 受信機 | |
| JPH06232939A (ja) | フレーム同期回路 | |
| JP3173683B2 (ja) | 無線受信装置 | |
| JP3655142B2 (ja) | 移動通信端末装置 | |
| Chang et al. | Performance of a TDMA portable radio system using a block code for burst synchronization and error detection | |
| JP2001230826A (ja) | 受信装置 | |
| JPH10290265A (ja) | 無線受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000711 |