JPH0964038A - 化合物半導体装置及びその製造方法 - Google Patents
化合物半導体装置及びその製造方法Info
- Publication number
- JPH0964038A JPH0964038A JP21555895A JP21555895A JPH0964038A JP H0964038 A JPH0964038 A JP H0964038A JP 21555895 A JP21555895 A JP 21555895A JP 21555895 A JP21555895 A JP 21555895A JP H0964038 A JPH0964038 A JP H0964038A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- substrates
- substrate
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】２つの化合物半導体基板を低温で、かつ接着面
での反応が面内で均一に行われる接着方法を見出し、そ
の結果、新規な化合物半導体装置、及び化合物半導体装
置の製造方法を提供する。 【構成】本発明は２種類の化合物半導体基板（１０１）
（１０３）を接着する時にＰｔ層（１０２）を介在せし
めて上記問題を解決したものである。
での反応が面内で均一に行われる接着方法を見出し、そ
の結果、新規な化合物半導体装置、及び化合物半導体装
置の製造方法を提供する。 【構成】本発明は２種類の化合物半導体基板（１０１）
（１０３）を接着する時にＰｔ層（１０２）を介在せし
めて上記問題を解決したものである。
Description
【０００１】
【産業上の利用分野】本発明は化合物半導体を構成材料
とする半導体装置及びその製造方法に関するものであ
る。
とする半導体装置及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】材料系や結晶方位の異なる電子デバイス
あるいは光デバイスを同一の基板上にモノリシックに集
積することは、ハイブリッドに集積した場合と比較し
て、微細化が可能であり、望まれる技術である。このよ
うな技術を実現するために大きくわけてふたつの方法が
試みられてきた。ひとつは、第１の半導体基板上にバッ
ファ層を介して格子定数の異なる第２の半導体層を、直
接成長するヘテロエピタキシャル技術である。格子定数
の差によって導入される不整合転置やその他の結晶欠陥
の濃度を低減するために、バッファ層には様々な工夫が
なされている。もうひとつの方法は第１の半導体と第２
の半導体を接着して一体化させる技術である。接着する
際には、２つの半導体の表面を直接、接着する方法、Ｓ
ｉＯ２を介在させる方法、金属層を介在させて接着する
方法が報告されている。鏡面研磨されたＩｎＰ基板とＧ
ａＡｓ基板の表面同士を水素雰囲気中で荷重を加えて６
００℃で加熱すると、接着することが報告されている。
（例えば、参考文献 Ｙ．Ｈ．Ｌｏ他、Ａｐｐｌ．Ｐｈ
ｙｓ．Ｌｅｔｔ． ｖｏｌ．５８，ｐ１９６１（１９９
１））こりように半導体基板を直接接着する場合には、
界面での欠陥形成を低減するために結晶の方位軸を揃え
ることと、原子の移動が十分に起きるように６００℃以
上の高い温度で熱処理を加えることの２つの条件を満足
する必要がある。半導体基板の間に金属などを介在させ
る場合には、先の２つの制約は緩和される。例えばＡｕ
Ｇｅを介してＧａＡｓ基板とＳｉ基板を密着させ、３０
０℃程度で熱処理すると固相反応が起こり接着する（参
考文献：Ｚ．Ｍａ他、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．
ｖｏｌ．６４、ｐ．７７２、１９９４）．
あるいは光デバイスを同一の基板上にモノリシックに集
積することは、ハイブリッドに集積した場合と比較し
て、微細化が可能であり、望まれる技術である。このよ
うな技術を実現するために大きくわけてふたつの方法が
試みられてきた。ひとつは、第１の半導体基板上にバッ
ファ層を介して格子定数の異なる第２の半導体層を、直
接成長するヘテロエピタキシャル技術である。格子定数
の差によって導入される不整合転置やその他の結晶欠陥
の濃度を低減するために、バッファ層には様々な工夫が
なされている。もうひとつの方法は第１の半導体と第２
の半導体を接着して一体化させる技術である。接着する
際には、２つの半導体の表面を直接、接着する方法、Ｓ
ｉＯ２を介在させる方法、金属層を介在させて接着する
方法が報告されている。鏡面研磨されたＩｎＰ基板とＧ
ａＡｓ基板の表面同士を水素雰囲気中で荷重を加えて６
００℃で加熱すると、接着することが報告されている。
（例えば、参考文献 Ｙ．Ｈ．Ｌｏ他、Ａｐｐｌ．Ｐｈ
ｙｓ．Ｌｅｔｔ． ｖｏｌ．５８，ｐ１９６１（１９９
１））こりように半導体基板を直接接着する場合には、
界面での欠陥形成を低減するために結晶の方位軸を揃え
ることと、原子の移動が十分に起きるように６００℃以
上の高い温度で熱処理を加えることの２つの条件を満足
する必要がある。半導体基板の間に金属などを介在させ
る場合には、先の２つの制約は緩和される。例えばＡｕ
Ｇｅを介してＧａＡｓ基板とＳｉ基板を密着させ、３０
０℃程度で熱処理すると固相反応が起こり接着する（参
考文献：Ｚ．Ｍａ他、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．
ｖｏｌ．６４、ｐ．７７２、１９９４）．
【０００３】
【発明が解決しようとする課題】しかしながら、ＡｕＧ
ｅもしくはＡｕを接着に使った場合、半導体との反応の
均一性が著しく悪く、局所的に拡散が深く進行する問題
点がある。また、Ａｕと化合物半導体の反応で形成され
た化合物は様々な組成比の合金層を形成したり、温度を
上げていくと相が変わるため、耐熱性に問題が残る。Ａ
ｕ以外にはＰｄを接着に使うことが報告されている（参
考文献：Ｅ．Ｙａｂｌｏｎｏｖｉｔｃｈ他、Ａｐｐｌ，
Ｐｈｙｓ．Ｌｅｔｔ． ｖｏｌ．５９、ｐ．３１５９、
１９９１、Ｉ．Ｈ．Ｔａｎ他、Ｅｌｅｃｔｒｏｎｉｃｓ
Ｌｅｔｔｅｒｓ、ｖｏｌ．３１、ｐ．５８８、１９９
５）が、Ｐｄは比較的低温で化合物半導体と反応し拡散
もＡｕほど深くない。しかしながら、拡散の深さの制御
が難しく、また面内均一性がよくない。
ｅもしくはＡｕを接着に使った場合、半導体との反応の
均一性が著しく悪く、局所的に拡散が深く進行する問題
点がある。また、Ａｕと化合物半導体の反応で形成され
た化合物は様々な組成比の合金層を形成したり、温度を
上げていくと相が変わるため、耐熱性に問題が残る。Ａ
ｕ以外にはＰｄを接着に使うことが報告されている（参
考文献：Ｅ．Ｙａｂｌｏｎｏｖｉｔｃｈ他、Ａｐｐｌ，
Ｐｈｙｓ．Ｌｅｔｔ． ｖｏｌ．５９、ｐ．３１５９、
１９９１、Ｉ．Ｈ．Ｔａｎ他、Ｅｌｅｃｔｒｏｎｉｃｓ
Ｌｅｔｔｅｒｓ、ｖｏｌ．３１、ｐ．５８８、１９９
５）が、Ｐｄは比較的低温で化合物半導体と反応し拡散
もＡｕほど深くない。しかしながら、拡散の深さの制御
が難しく、また面内均一性がよくない。
【０００４】本発明は、上記問題点に鑑み、２つの化合
物半導体基板を低温で、かつ接着面での反応が面内で均
一に行われる接着方法を見出し、その結果、新規な化合
物半導体装置、及び化合物半導体装置の製造方法を提供
することを目的とする。
物半導体基板を低温で、かつ接着面での反応が面内で均
一に行われる接着方法を見出し、その結果、新規な化合
物半導体装置、及び化合物半導体装置の製造方法を提供
することを目的とする。
【０００５】
【課題を解決するための手段】本発明の化合物半導体装
置はＰｔ層の両側に、異種材料の化合物半導体基板が設
けられ、その化合物半導体基板には能動或いは受動素子
が形成され、その能動或いは受動素子の電極、配線また
は伝送路として前記Ｐｔ層が兼用していることを特徴と
する。
置はＰｔ層の両側に、異種材料の化合物半導体基板が設
けられ、その化合物半導体基板には能動或いは受動素子
が形成され、その能動或いは受動素子の電極、配線また
は伝送路として前記Ｐｔ層が兼用していることを特徴と
する。
【０００６】また本発明の化合物半導体装置の製造方法
は第１の化合物半導体基板と第２の化合物半導体基板の
間にＰｔ層を介して、前記２つの半導体基板を密着さ
せ、４００℃以下の熱処理を施して一体化する工程を有
することを特徴とする。
は第１の化合物半導体基板と第２の化合物半導体基板の
間にＰｔ層を介して、前記２つの半導体基板を密着さ
せ、４００℃以下の熱処理を施して一体化する工程を有
することを特徴とする。
【０００７】
【作用】Ｐｔはｎ型ＧａＡｓのショットキ電極などによ
く使われる金属である。化合物半導体と２００℃程度の
低温から反応して、化合物半導体のそれぞれの構成元素
と化合物を形成する。例えば、ＰｔとＧａＡｓが完全に
反応すると、ＰｔＧａ／ＰｔＡｓ２／ＧａＡｓの順番で
化合物が多層化した構造が形成される。Ｐｔの拡散はＰ
ｔがＰｔＧａ、ＰｔＡｓ２の形成で完全に消費された段
階で停止する。拡散の深さの面内均一性は優れている。
Ｐを含む化合物半導体の場合においても、ＰｔはＧａＡ
ｓの場合と同じように多層化した構造を示す。例えば、
ＰｔとＩｎＰの場合には、反応が完全に進行すると、Ｉ
ｎのＰｔの化合物／ＰｔＰ２／ＩｎＰのような多層構造
になる。ＧａＡｓ、ＩｎＰの両者の場合に共通すること
は、ＰｔとＶ族元素の化合物が半導体と接することであ
る。さらに、ＰｔＡｓ２、ＰｔＰ２は低温で形成される
にもかかわらず、５００℃程度の温度までは安定である
という利点をもっている。ＮｉやＰｄといったＰｔ以外
の遷移金属も化合物半導体の各構成元素と化合物を形成
するが、Ｐｔとの大きな違いはＰｔは反応が面内で均一
に進行することである。発明者らはＧａＡｓ，ＩｎＰ，
ＩｎＧａＡｓ，ＩｎＡｌＡｓ，ＩｎＧａＰの各半導体層
の表面に電子ビーム蒸着法でＰｔを蒸着した後、１５０
℃から４００℃の温度で熱処理を行った。そしてＰｔの
拡散量と熱処理温度の関係が半導体材料によってどのぐ
らい違うかをラザフォードバックスケッタリング法を使
って評価した。その結果、Ｐｔの拡散が始まる温度は半
導体によって大きな差はなく、実用的には３５０℃でＰ
ｔＡｓ２、ＰｔＰ２の形成が十分に進行することがわか
った。従って、ＩｎＰ層とＧａＡｓ層を接着する場合の
ように、異なる材料の組み合わせであってもＰｔの反応
を２つの半導体層で同じように進行させることができ、
Ｐｔを接着に反応することに問題はないことがわかっ
た。
く使われる金属である。化合物半導体と２００℃程度の
低温から反応して、化合物半導体のそれぞれの構成元素
と化合物を形成する。例えば、ＰｔとＧａＡｓが完全に
反応すると、ＰｔＧａ／ＰｔＡｓ２／ＧａＡｓの順番で
化合物が多層化した構造が形成される。Ｐｔの拡散はＰ
ｔがＰｔＧａ、ＰｔＡｓ２の形成で完全に消費された段
階で停止する。拡散の深さの面内均一性は優れている。
Ｐを含む化合物半導体の場合においても、ＰｔはＧａＡ
ｓの場合と同じように多層化した構造を示す。例えば、
ＰｔとＩｎＰの場合には、反応が完全に進行すると、Ｉ
ｎのＰｔの化合物／ＰｔＰ２／ＩｎＰのような多層構造
になる。ＧａＡｓ、ＩｎＰの両者の場合に共通すること
は、ＰｔとＶ族元素の化合物が半導体と接することであ
る。さらに、ＰｔＡｓ２、ＰｔＰ２は低温で形成される
にもかかわらず、５００℃程度の温度までは安定である
という利点をもっている。ＮｉやＰｄといったＰｔ以外
の遷移金属も化合物半導体の各構成元素と化合物を形成
するが、Ｐｔとの大きな違いはＰｔは反応が面内で均一
に進行することである。発明者らはＧａＡｓ，ＩｎＰ，
ＩｎＧａＡｓ，ＩｎＡｌＡｓ，ＩｎＧａＰの各半導体層
の表面に電子ビーム蒸着法でＰｔを蒸着した後、１５０
℃から４００℃の温度で熱処理を行った。そしてＰｔの
拡散量と熱処理温度の関係が半導体材料によってどのぐ
らい違うかをラザフォードバックスケッタリング法を使
って評価した。その結果、Ｐｔの拡散が始まる温度は半
導体によって大きな差はなく、実用的には３５０℃でＰ
ｔＡｓ２、ＰｔＰ２の形成が十分に進行することがわか
った。従って、ＩｎＰ層とＧａＡｓ層を接着する場合の
ように、異なる材料の組み合わせであってもＰｔの反応
を２つの半導体層で同じように進行させることができ、
Ｐｔを接着に反応することに問題はないことがわかっ
た。
【０００８】次に、Ｐｔと化合物半導体の反応の深さで
あるが、例えばＧａＡｓ基板上にＰｔをつけた場合、Ｐ
ｔの厚さの約２倍の深さまでＰｔが拡散し、化合物を形
成する。従ってＰｔの厚さを変えれば、Ｐｔの拡散の深
さを制御できる。２つの半導体基板をＰｔを介して接着
する場合に、２つの基板でそれぞれ、Ｐｔの拡散の深さ
を変える必要がある場合には、第１の半導体基板に接す
るＰｔと第２の半導体に接するＰｔの間にＰｔより融点
の高い金属を挿入することで、各半導体と接しているＰ
ｔ層のみが拡散して接着に寄与させることができる。ま
た、２つのＰｔ層の間に挿入する金属の種類や厚さを変
えれば、多層になっている金属層の抵抗を変えることが
できる。このため、金属層を単に接着の目的のみではな
く、単体半導体装置の電極やモノリシックマイクロ波Ｉ
Ｃの伝送線路、接地電極、インダクタ、キャパシタ用電
極などにも使うことができる。また、先に記述したよう
にＰｔＡｓ２、ＰＴＰ２は耐熱性に優れており、２つの
半導体基板を接着した後に、後続する製造工程を施す際
の工程温度の自由度が非常に大きくとれるという特徴を
もっている。また、接着はＰｔと化合物半導体の構成元
素が反応して化合物を形成することによってなされるた
め、半導体基板の結晶方位や結晶系に制約はない。ま
た、Ｐｔの拡散の深さを深くすれば、半導体基板の表面
の平坦度が鏡面研磨面より平坦度が劣っていても十分な
密着性を実現することができる。
あるが、例えばＧａＡｓ基板上にＰｔをつけた場合、Ｐ
ｔの厚さの約２倍の深さまでＰｔが拡散し、化合物を形
成する。従ってＰｔの厚さを変えれば、Ｐｔの拡散の深
さを制御できる。２つの半導体基板をＰｔを介して接着
する場合に、２つの基板でそれぞれ、Ｐｔの拡散の深さ
を変える必要がある場合には、第１の半導体基板に接す
るＰｔと第２の半導体に接するＰｔの間にＰｔより融点
の高い金属を挿入することで、各半導体と接しているＰ
ｔ層のみが拡散して接着に寄与させることができる。ま
た、２つのＰｔ層の間に挿入する金属の種類や厚さを変
えれば、多層になっている金属層の抵抗を変えることが
できる。このため、金属層を単に接着の目的のみではな
く、単体半導体装置の電極やモノリシックマイクロ波Ｉ
Ｃの伝送線路、接地電極、インダクタ、キャパシタ用電
極などにも使うことができる。また、先に記述したよう
にＰｔＡｓ２、ＰＴＰ２は耐熱性に優れており、２つの
半導体基板を接着した後に、後続する製造工程を施す際
の工程温度の自由度が非常に大きくとれるという特徴を
もっている。また、接着はＰｔと化合物半導体の構成元
素が反応して化合物を形成することによってなされるた
め、半導体基板の結晶方位や結晶系に制約はない。ま
た、Ｐｔの拡散の深さを深くすれば、半導体基板の表面
の平坦度が鏡面研磨面より平坦度が劣っていても十分な
密着性を実現することができる。
【０００９】
【実施例】以下、本発明を実施例に基づき説明する。図
１は第１の実施例を説明するための図である。ＧａＡｓ
基板（１０３）とＩｎＰ基板（１０１）を硫酸、過酸化
水素水、純水の混合液で１分間エッチングを行った後、
純水で洗浄し、窒素雰囲気中で乾燥した。この時ＧａＡ
ｓ基板（１０３），ＩｎＰ基板（１０１）共鏡面になっ
ている方が望ましい。この後、電子ビーム蒸着装置内に
２つの基板を入れ、真空度が２Ｅ−７Ｔｏｒｒまで達し
た段階でＰｔ（１０２）を２０ｎｍ蒸着した。蒸着装置
から取り出した後、Ｐｔ層を蒸着した面を向き合わせて
密着させた。石英板の上に水平に基板をおき、さらに重
りをのせて密着性を向上させた。しかるのち、石英板と
一緒に、基板を水素雰囲気中で４００℃、１５分の熱処
理を加えた。これらの工程により、ＧａＡｓ基板とＩｎ
Ｐ基板はＰｔ層（１０２）により接着された。
１は第１の実施例を説明するための図である。ＧａＡｓ
基板（１０３）とＩｎＰ基板（１０１）を硫酸、過酸化
水素水、純水の混合液で１分間エッチングを行った後、
純水で洗浄し、窒素雰囲気中で乾燥した。この時ＧａＡ
ｓ基板（１０３），ＩｎＰ基板（１０１）共鏡面になっ
ている方が望ましい。この後、電子ビーム蒸着装置内に
２つの基板を入れ、真空度が２Ｅ−７Ｔｏｒｒまで達し
た段階でＰｔ（１０２）を２０ｎｍ蒸着した。蒸着装置
から取り出した後、Ｐｔ層を蒸着した面を向き合わせて
密着させた。石英板の上に水平に基板をおき、さらに重
りをのせて密着性を向上させた。しかるのち、石英板と
一緒に、基板を水素雰囲気中で４００℃、１５分の熱処
理を加えた。これらの工程により、ＧａＡｓ基板とＩｎ
Ｐ基板はＰｔ層（１０２）により接着された。
【００１０】図２は第２の実施例を説明するための図で
ある。金属を蒸着するまでの手順は第１の実施例と同じ
である。ＧａＡｓ基板（２０９）とＩｎＰ基板（２０
１）を硫酸、過酸化水素水、純水の混合液で１分間エッ
チングを行った後、純水で洗浄し、窒素雰囲気中で乾燥
する。この後、電子ビーム蒸着装置内に２つの基板を入
れ、真空度が２Ｅ−７Ｔｏｒｒまで達した段階でＰｔ
（２０２、２０８）を５ｎｍ蒸着する。続けてＴｉ（２
０３、２０７）、Ｐｔ（２０４、２０６）、Ａｕ（２０
５）をそれぞれ１０ｎｍ，１０ｎｍ、１００ｎｍの厚さ
で蒸着する。蒸着装置から取り出した後、Ｐｔ層を蒸着
した面を向き合わせて密着させる。しかるのち、基板を
水素雰囲気中で４００℃、１５分の熱処理を加える。こ
れらの工程により、ＧａＡｓ基板とＩｎＰ基板はＰｔ層
（２０２、２０８）により接着できる。ＧａＡｓ，Ｉｎ
Ｐ基板とに拡散して反応するのは直接接しているＰｔ層
（２０２、２０８）だけである。このため、実施例１に
比較してＰｔの拡散深さは浅くなっている。Ａｕは延性
に優れており、熱膨張による歪みを吸収する。又、抵抗
が低いので実施例１のＰｔ層のみの場合より金属層全体
（２０２〜２０８）の抵抗を低くできる。なお、Ｔｉ層
（２０３、２０７）はＰｔが、Ｐｔ層（２０４、２０
６）はＡｕが拡散するのを抑制する目的で加えた金属層
である。
ある。金属を蒸着するまでの手順は第１の実施例と同じ
である。ＧａＡｓ基板（２０９）とＩｎＰ基板（２０
１）を硫酸、過酸化水素水、純水の混合液で１分間エッ
チングを行った後、純水で洗浄し、窒素雰囲気中で乾燥
する。この後、電子ビーム蒸着装置内に２つの基板を入
れ、真空度が２Ｅ−７Ｔｏｒｒまで達した段階でＰｔ
（２０２、２０８）を５ｎｍ蒸着する。続けてＴｉ（２
０３、２０７）、Ｐｔ（２０４、２０６）、Ａｕ（２０
５）をそれぞれ１０ｎｍ，１０ｎｍ、１００ｎｍの厚さ
で蒸着する。蒸着装置から取り出した後、Ｐｔ層を蒸着
した面を向き合わせて密着させる。しかるのち、基板を
水素雰囲気中で４００℃、１５分の熱処理を加える。こ
れらの工程により、ＧａＡｓ基板とＩｎＰ基板はＰｔ層
（２０２、２０８）により接着できる。ＧａＡｓ，Ｉｎ
Ｐ基板とに拡散して反応するのは直接接しているＰｔ層
（２０２、２０８）だけである。このため、実施例１に
比較してＰｔの拡散深さは浅くなっている。Ａｕは延性
に優れており、熱膨張による歪みを吸収する。又、抵抗
が低いので実施例１のＰｔ層のみの場合より金属層全体
（２０２〜２０８）の抵抗を低くできる。なお、Ｔｉ層
（２０３、２０７）はＰｔが、Ｐｔ層（２０４、２０
６）はＡｕが拡散するのを抑制する目的で加えた金属層
である。
【００１１】図３，図７は本発明に基づく第３の実施例
を説明するための図である。図３はＧａＡｓ基板（３０
１）上に、ｉ−ＧａＡｓ層（３０２）、ｉ−ＡｌＡｓ層
（３０３）、ｎ+ −ＧａＡｓ層（３０４）、ｎ−ＡｌＧ
ａＡｓ層（３０５）、ｐ+ −ＧａＡｓ層（３０６）、ｎ
−ＧａＡｓ層（３０７）及びｎ+ −ＧａＡｓ層（３０
８）を順次有機金属気相成長法により成長した概略を示
す図で、後の工程でエッチング、電極形成を施せばヘテ
ロ接合バイポーラトランジスタ（以下、ＨＢＴ）が得ら
れる。通常とはエミッタとなるｎ−ＡｌＧａＡｓ層とコ
レクタとなるｎ−ＧａＡｓ層の上下が逆になっており、
エミッタ層（３０５）が基板（３０１）側にある。図４
はＦｅドープＩｎＰ基板（３１５）上にｉ−ＩｎＰ層
（３１４）、ｉ−ＩｎＧａＡｓ層（３１３）、ｉ−Ｉｎ
ＡｌＡｓ層（３１２）、ｎ+ −ＩｎＡｌＡｓ層（３１
１）、ｉ−ＩｎＡｌＡｓ層（３１０）及びｎ+ −ＩｎＧ
ａＡｓ層（３０９）を順次有機金属気相成長法により成
長した概略を示す図で、後の工程でエッチング、電極形
成を施せば高電子移動度トランジスタ（以下、ＨＥＭ
Ｔ）が得られるものである。この後２枚の基板上に、第
２の実施例で説明したのと同じ手順でＰｔ，Ｔｉ，Ｐ
ｔ，Ａｕをこの順に蒸着する。この後、金属を蒸着した
面を向き合わせ、水素雰囲気中で４００℃、３０分の熱
処理を行ない、２つの基板を接着する（図５）。さらに
接着基板のＧａＡｓ基板側をラッピングにより薄くした
後、アンモニア水と過酸化水素水と純水の混合液中に浸
し、ＧａＡｓ基板（３０１）とＧａＡｓ層（３０２）を
除去する。続けて純水で希釈した弗化水素水に浸してＡ
ｌＡｓ層（３０３）を除去し、エミッタコンタクト層と
なるｎ+ −ＧａＡｓ層（３０４）、を露出させる（図
６）。この後、通常のＨＢＴとＨＥＭＴの製造工程（エ
ッチング及び電極形成）により、図７に示したＩｎＰ基
板上にＨＥＭＴとＨＢＴを製作する。接着に用いたＰｔ
／Ｔｉ／Ｐｔ／Ａｕ／Ｐｔ／Ｔｉ／Ｐｔ多層構造はＩｎ
Ｐ系ＨＥＭＴのソース電極、ドレイン電極、さらに、Ｇ
ａＡｓ系ＨＢＴのコレクタ電極として使用している。こ
の電極の耐熱性は良子であり、製造工程中にオーミック
特性が劣化することはない。
を説明するための図である。図３はＧａＡｓ基板（３０
１）上に、ｉ−ＧａＡｓ層（３０２）、ｉ−ＡｌＡｓ層
（３０３）、ｎ+ −ＧａＡｓ層（３０４）、ｎ−ＡｌＧ
ａＡｓ層（３０５）、ｐ+ −ＧａＡｓ層（３０６）、ｎ
−ＧａＡｓ層（３０７）及びｎ+ −ＧａＡｓ層（３０
８）を順次有機金属気相成長法により成長した概略を示
す図で、後の工程でエッチング、電極形成を施せばヘテ
ロ接合バイポーラトランジスタ（以下、ＨＢＴ）が得ら
れる。通常とはエミッタとなるｎ−ＡｌＧａＡｓ層とコ
レクタとなるｎ−ＧａＡｓ層の上下が逆になっており、
エミッタ層（３０５）が基板（３０１）側にある。図４
はＦｅドープＩｎＰ基板（３１５）上にｉ−ＩｎＰ層
（３１４）、ｉ−ＩｎＧａＡｓ層（３１３）、ｉ−Ｉｎ
ＡｌＡｓ層（３１２）、ｎ+ −ＩｎＡｌＡｓ層（３１
１）、ｉ−ＩｎＡｌＡｓ層（３１０）及びｎ+ −ＩｎＧ
ａＡｓ層（３０９）を順次有機金属気相成長法により成
長した概略を示す図で、後の工程でエッチング、電極形
成を施せば高電子移動度トランジスタ（以下、ＨＥＭ
Ｔ）が得られるものである。この後２枚の基板上に、第
２の実施例で説明したのと同じ手順でＰｔ，Ｔｉ，Ｐ
ｔ，Ａｕをこの順に蒸着する。この後、金属を蒸着した
面を向き合わせ、水素雰囲気中で４００℃、３０分の熱
処理を行ない、２つの基板を接着する（図５）。さらに
接着基板のＧａＡｓ基板側をラッピングにより薄くした
後、アンモニア水と過酸化水素水と純水の混合液中に浸
し、ＧａＡｓ基板（３０１）とＧａＡｓ層（３０２）を
除去する。続けて純水で希釈した弗化水素水に浸してＡ
ｌＡｓ層（３０３）を除去し、エミッタコンタクト層と
なるｎ+ −ＧａＡｓ層（３０４）、を露出させる（図
６）。この後、通常のＨＢＴとＨＥＭＴの製造工程（エ
ッチング及び電極形成）により、図７に示したＩｎＰ基
板上にＨＥＭＴとＨＢＴを製作する。接着に用いたＰｔ
／Ｔｉ／Ｐｔ／Ａｕ／Ｐｔ／Ｔｉ／Ｐｔ多層構造はＩｎ
Ｐ系ＨＥＭＴのソース電極、ドレイン電極、さらに、Ｇ
ａＡｓ系ＨＢＴのコレクタ電極として使用している。こ
の電極の耐熱性は良子であり、製造工程中にオーミック
特性が劣化することはない。
【００１２】
【発明の効果】以上のように本発明によれば、Ｐｔを介
在させることで、２つの半導体基板を簡単に接着するこ
とができるので、異なる半導体装置を同一基板上に集積
することが簡単に行うことができる。そして２種類の化
合物半導体層間にＰｔ層を介在させた装置は新規であ
り、特性的にも良好である。なお、本発明は上述した実
施例に限定されるものではない。ＧａＡｓ、ＩｎＰ以外
のＩＩＩ−Ｖ族化合物半導体、ＩＩ−ＶＩ族化合物半導
体、など他の化合物半導体材料への適用が可能である。
また、本発明により実現される構造は、半導体層中に金
属を埋めこんだことを特徴としている。従って、実施例
においてはＨＥＭＴのとＨＢＴを同一基板上へ集積する
方法のみを説明したが、この実施例に限定されるもので
はない。メタルベーストランジスタ、光デバイス、キャ
パシタ、レジスタ、インダクタ、接地電極、マイクロ波
の伝送線路を構成する接地電極と信号線電極、などへの
適用が可能である。
在させることで、２つの半導体基板を簡単に接着するこ
とができるので、異なる半導体装置を同一基板上に集積
することが簡単に行うことができる。そして２種類の化
合物半導体層間にＰｔ層を介在させた装置は新規であ
り、特性的にも良好である。なお、本発明は上述した実
施例に限定されるものではない。ＧａＡｓ、ＩｎＰ以外
のＩＩＩ−Ｖ族化合物半導体、ＩＩ−ＶＩ族化合物半導
体、など他の化合物半導体材料への適用が可能である。
また、本発明により実現される構造は、半導体層中に金
属を埋めこんだことを特徴としている。従って、実施例
においてはＨＥＭＴのとＨＢＴを同一基板上へ集積する
方法のみを説明したが、この実施例に限定されるもので
はない。メタルベーストランジスタ、光デバイス、キャ
パシタ、レジスタ、インダクタ、接地電極、マイクロ波
の伝送線路を構成する接地電極と信号線電極、などへの
適用が可能である。
【図１】 本発明の第１の実施例を説明するための断面
図。
図。
【図２】 本発明の第２の実施例を説明するための断面
図。
図。
【図３】 本発明の第３の実施例を説明するための断面
図。
図。
【図４】 本発明の第３の実施例を説明するための断面
図。
図。
【図５】 本発明の第３の実施例を説明するための断面
図。
図。
【図６】 本発明の第３の実施例を説明するための断面
図。
図。
【図７】 本発明の第３の実施例を説明するための断面
図。
図。
１０１，２０１，３１５…ＩｎＰ基板（或いはＦｅドー
プＩｎＰ基板） １０３，２０９，３０１…ＧａＡｓ基板 １０２，２０２，２０８，３１６，３１８…Ｐｔ層（或
いは半導体とＰｔが反応して形成された化合物を含む
層） ２０３，２０７…Ｔｉ層 ２０４，２０６…Ｐｔ層 ２０５…Ａｕ層 ３１９…ゲート電極 ３２０…ベース電極 ３２１…エミッタ電極 ３１７…Ｔｉ／Ｐｔ／Ａｕ／Ｐｔ／Ｔｉ層 ３０２…ｉ−ＧａＡｓ層 ３０３…エッチングストッパーとなるＡｌＡｓ層 ３０４…エミッタコンタクト層となるＳｉドープＧａＡ
ｓ層（ｎ+ −ＧａＡｓ層） ３０５…エミッタ層となるＳｉドープＡｌＧａＡｓ層
（ｎ−ＡｌＧａＡｓ層） ３０６…ベース層となる（ドープＧａＡｓ層（Ｐ+ −Ｇ
ａＡｓ層） ３０７…コレクタ層となるＳｉドープＧａＡｓ層（ｎ−
ＧａＡｓ層） ３０８…コレクタコンタクト層となるＳｉドープＧａＡ
ｓ層（ｎ+ −ＧａＡｓ層） ３０９…オーミックコンタクト層となるＳｉドープＩｎ
ＧａＡｓ層（ｎ+ −ＩｎＧａＡｓ層） ３１０…ゲートコンタクト層となるアンドープＩｎＡｌ
Ａｓ層（ｉ−ＩｎＡｌＡｓ層） ３１１…電子供給層となるＳｉドープＩｎＡｌＡｓ層
（ｎ+ −ＩｎＡｌＡｓ層） ３１２…スペーサとなるアンドープＩｎＡｌＡｓ層（ｉ
−ＩｎＡｌＡｓ層） ３１３…チャネル層となるアンドープＩｎＧａＡｓ層
（ｉ−ＩｎＧａＡｓ層） ３１４…バッファ層となるアンドープＩｎＰ層（ｉ−Ｉ
ｎＰ層）
プＩｎＰ基板） １０３，２０９，３０１…ＧａＡｓ基板 １０２，２０２，２０８，３１６，３１８…Ｐｔ層（或
いは半導体とＰｔが反応して形成された化合物を含む
層） ２０３，２０７…Ｔｉ層 ２０４，２０６…Ｐｔ層 ２０５…Ａｕ層 ３１９…ゲート電極 ３２０…ベース電極 ３２１…エミッタ電極 ３１７…Ｔｉ／Ｐｔ／Ａｕ／Ｐｔ／Ｔｉ層 ３０２…ｉ−ＧａＡｓ層 ３０３…エッチングストッパーとなるＡｌＡｓ層 ３０４…エミッタコンタクト層となるＳｉドープＧａＡ
ｓ層（ｎ+ −ＧａＡｓ層） ３０５…エミッタ層となるＳｉドープＡｌＧａＡｓ層
（ｎ−ＡｌＧａＡｓ層） ３０６…ベース層となる（ドープＧａＡｓ層（Ｐ+ −Ｇ
ａＡｓ層） ３０７…コレクタ層となるＳｉドープＧａＡｓ層（ｎ−
ＧａＡｓ層） ３０８…コレクタコンタクト層となるＳｉドープＧａＡ
ｓ層（ｎ+ −ＧａＡｓ層） ３０９…オーミックコンタクト層となるＳｉドープＩｎ
ＧａＡｓ層（ｎ+ −ＩｎＧａＡｓ層） ３１０…ゲートコンタクト層となるアンドープＩｎＡｌ
Ａｓ層（ｉ−ＩｎＡｌＡｓ層） ３１１…電子供給層となるＳｉドープＩｎＡｌＡｓ層
（ｎ+ −ＩｎＡｌＡｓ層） ３１２…スペーサとなるアンドープＩｎＡｌＡｓ層（ｉ
−ＩｎＡｌＡｓ層） ３１３…チャネル層となるアンドープＩｎＧａＡｓ層
（ｉ−ＩｎＧａＡｓ層） ３１４…バッファ層となるアンドープＩｎＰ層（ｉ−Ｉ
ｎＰ層）
Claims (4)
- 【請求項１】Ｐｔ層の両側に、異種材料の化合物半導体
基板が設けられ、その化合物半導体基板には能動或いは
受動素子が形成され、その能動或いは受動素子の電極、
配線または伝送線路として前記Ｐｔ層が兼用しているこ
とを特徴とする化合物半導体装置。 - 【請求項２】異種材料の化合物半導体基板に接触する部
分がＰｔ層であって、そのＰｔ層の間にＰｔより融点の
高い少なくとも一種の金属層が介在していることを特徴
とする請求項１記載の化合物半導体装置。 - 【請求項３】第１の化合物半導体基板と第２の化合物半
導体基板の間にＰｔ層を介して、前記２つの半導体基板
を密着させ、４００℃以下の熱処理を施して一体化する
工程を有することを特徴とする化合物半導体装置の製造
方法。 - 【請求項４】第１の半導体基板と接するＰｔ層と第２の
半導体と接するＰｔ層が、Ｐｔ層より融点の高い少なく
とも１種の金属層を介して接していることを特徴とする
請求項１記載の化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21555895A JPH0964038A (ja) | 1995-08-24 | 1995-08-24 | 化合物半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21555895A JPH0964038A (ja) | 1995-08-24 | 1995-08-24 | 化合物半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964038A true JPH0964038A (ja) | 1997-03-07 |
Family
ID=16674425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21555895A Pending JPH0964038A (ja) | 1995-08-24 | 1995-08-24 | 化合物半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964038A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113130478A (zh) * | 2021-04-13 | 2021-07-16 | 厦门市三安集成电路有限公司 | 一种射频芯片及制备方法 |
-
1995
- 1995-08-24 JP JP21555895A patent/JPH0964038A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113130478A (zh) * | 2021-04-13 | 2021-07-16 | 厦门市三安集成电路有限公司 | 一种射频芯片及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5262347A (en) | Palladium welding of a semiconductor body | |
| US7863650B2 (en) | Multilayer structure and fabrication thereof | |
| US7839001B2 (en) | Methods for making substrates and substrates formed therefrom | |
| US5312765A (en) | Method of fabricating three dimensional gallium arsenide microelectronic device | |
| JPS6393144A (ja) | エピタキシャル累層のトランジスタ構造及びその製造方法 | |
| JPH05235312A (ja) | 半導体基板及びその製造方法 | |
| JPH02290045A (ja) | 非珪素半導体層を絶縁層に形成する方法 | |
| KR20020031422A (ko) | 두 반도체 요소간의 전기전도성 접합 형성 방법 | |
| EP0825652B1 (en) | Ohmic electrode and method of forming the same | |
| JP2642645B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JPH0964038A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2624119B2 (ja) | 複合型半導体積層構造の製造方法 | |
| JP3466365B2 (ja) | 半導体基板の製造方法 | |
| JP2619734B2 (ja) | 半導体基板およびその製造方法 | |
| JPH1074700A (ja) | 半導体結晶成長方法 | |
| JP2675519B2 (ja) | 半導体基板、半導体装置及びそれらの製造方法 | |
| JP4514252B2 (ja) | ＧａＮ系半導体装置の製造方法 | |
| JPS63229812A (ja) | 半導体ウエハ | |
| KR940008022B1 (ko) | 화합물 반도체를 이용한 이종 반도체간 접합방법 | |
| JP2003528443A (ja) | バイポーラトランジスタの層状構造体およびその製造法 | |
| JPH01266716A (ja) | ＧａＡｓ／Ｓｉ積層体及びＧａＡｓの成長方法 | |
| JP2003110096A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH01238113A (ja) | 半導体基板の作成方法 | |
| JPH05259073A (ja) | ヘテロ接合半導体装置とその製造方法 | |
| JPS633415A (ja) | 半導体装置の製造方法 |