JPH096303A - 画像変換表示装置 - Google Patents

Abstract

(57)【要約】 【目的】カメラ１の画像をインタレース走査しＡ／Ｄコ
ンバータ２を経てフレームメモリ８Ａ，８Ｂに交互に蓄
積し、このメモリ８Ａ，８Ｂの非書込側の画像データを
アドレス変換テーブルを介しアドレス変換して交互に読
出し、Ｄ／Ａコンバータ１２を経てＣＲＴ１３などを介
しドーム等に投影したときの動画像の歪みを減らす。 【構成】フレームメモリ８Ａ又は８Ｂを読出す際、奇数
フィールド表示用の画素を読出すときはフレームメモリ
中の奇数フィールドの画素のみを指定するアドレス変換
テーブル５Ａを用い、偶数フィールド表示用の画素を読
出すときはフレームメモリ中の偶数フィールドの画素の
みを指定するアドレス変換テーブル５Ｂを用いる。即ち
フレームメモリ中の奇数フィールドの画素と偶数フィー
ルドの画素とはフレームメモリへの入力時の時間差が大
きく、アドレス変換時に奇数，偶数両フィールドの画素
が混じると動画像歪みが増えるのでこれを防ぐ。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はビデオカメラなどの２次
元撮像手段からその映像面をいわゆるインタレース走査
（飛越走査ともいう）して出力されるビデオ信号を入力
し、Ａ／Ｄ変換してフレームメモリに蓄積し、その蓄積
された画像をアドレス変換して読出し、変換された画像
をＣＲＴなどのインタレース表示走査によって、例えば
プラネタリウムの投影面のような半球状のドームの内面
などに（投影）表示する画像変換表示装置であって、特
に動画像の表示歪みを少なくする機能を備えた画像変換
表示装置に関する。

【０００２】なおここでインタレース走査とは、全水平
走査線を含む１画面（フレームという）を奇数番目の水
平走査線の走査のみによってできる１／２フレーム分の
画素からなる画面（一般にはフィールドといい、この場
合奇数番目の水平走査線によって作られるので奇数フィ
ールドという）と、偶数番目の水平走査線の走査のみに
よってできる１／２フレーム分の画素からなる偶数フィ
ールドとによって、つまり２回の垂直走査によって表示
する際の走査方法をいう。

【０００３】また、以下各図において同一の符号は同一
もしくは相当部分を示す。

【０００４】

【従来の技術】従来、この種の画像変換表示装置におい
ては、変換画像の表示のためフレームメモリを読出す
際、アドレス変換テーブルで参照される画像は入力画像
の奇数フィールド，偶数フィールドの区別なく１つの変
換テーブルを使用していた。そのためフレームメモリか
ら奇数フィールド表示用の画素を読出す際、フレームメ
モリ内の偶数フィールドの画素が参照され表示されるこ
とがあった。

【０００５】図３はアドレス変換テーブルを備えた従来
の画像変換表示装置の構成例を示すブロック回路図であ
る。同図において１はビデオカメラ、２はビデオカメラ
１からその映像面をインタレース方式でラスタ走査して
出力されるビデオ信号をＡ／Ｄ変換して画素別の濃淡の
多値のデータが走査順に並ぶデータ列からなる画像デー
タとして出力するＡ／Ｄコンバータ、３はビデオカメラ
１及びＡ／Ｄコンバータ２を制御する入力制御回路であ
る。

【０００６】次に１３は画像を表示するためのＣＲＴ、
１２は自身に入力された画像データをＣＲＴ１３に表示
するためのアナログ信号（ビデオ信号）に変換するＤ／
Ａコンバータ、１４はこのＤ／Ａコンバータ１２及びＣ
ＲＴ１３を制御する出力制御回路である。８Ａ，８Ｂは
夫々奇数フィールドと偶数フィールドの画像データから
なる１フレーム分の画像データを交互に蓄積するフレー
ムメモリ、９Ａはフレームメモリ８Ａに書込まれる画像
データの経路をＡ／Ｄコンバータ２側へ切換え、同じく
フレームメモリ８Ａから読出される画像データの経路を
Ｄ／Ａコンバータ１２側に切換えるデータスイッチ、９
Ｂはデータスイッチ９Ａと同様にフレームメモリ８Ｂの
書込と読出の画像データの経路を、夫々Ａ／Ｄコンバー
タ２側とＤ／Ａコンバータ１２側とに切換えるデータス
イッチである。

【０００７】次に４はフレームメモリ８Ａ，８Ｂに対す
る画像データの書込アドレスを発生するアドレス発生機
構、５はＣＲＴ１３の奇数フィールド及び偶数フィール
ドの各表示走査線に対応してフレームメモリ８Ａ，８Ｂ
から順次読出すべき画素のアドレス（換言すれば各表示
走査線上に並ぶ画素のフレームメモリ内でのアドレス）
が格納されたアドレス変換テーブル、７はアドレス発生
機構４及びアドレス変換テーブル５の出力アドレスをフ
レームメモリ８Ａ，８Ｂに切換えて与えるアドレススイ
ッチである。

【０００８】図３ではフレームメモリ８Ａ，８Ｂの２つ
にビデオカメラ１側から交互に１フレーム分の画像デー
タを入力し、一方のフレームメモリが入力のとき、他方
のフレームメモリよりＣＲＴ１３側へ出力するように動
作する。図４，図５はこのときフレームメモリに供給さ
れるアドレスと画像データの入出力の経路を太線で示
す。即ち図４ではＡ／Ｄコンバータ２からフレームメモ
リ８Ａに画像データが太線経路１８のように入力されて
いるときには、このフレームメモリ８Ａに太線経路１９
のようにフレームメモリ書込みアドレス発生機構４から
のアドレスが供給され、他方、アドレス変換テーブル５
のアドレスが太線経路２０のようにフレームメモリ８Ｂ
に供給され、このフレームメモリ８Ｂから太線経路２１
のように画像データがＤ／Ａコンバータ１２へ出力され
る。

【０００９】同様に図５では、フレームメモリ８Ｂに画
像データが太線経路２２のように入力されているときに
は、このフレームメモリ８Ｂに太線経路２３のようにフ
レームメモリ書込みアドレス発生機構４からのアドレス
が供給され、他方、アドレス変換テーブル５のアドレス
が太線経路２４のようにフレームメモリ８Ａに供給さ
れ、このフレームメモリ８Ａから太線経路２５のように
画像データが出力される。この図４，図５のような動作
を繰返すことによって、画像を入力しながら画像の表示
を行う。

【００１０】図６の（ａ）と（ｂ）はこのような画像変
換表示装置において実現される静止画像の入力画像と出
力画像間の画像変換の例を示したものである。図７の
（ａ）と（ｂ）は静止画像の入力画像と出力画像間の画
像変換の他の例を示したものである。図８は図７の入力
画像とそれに対応する出力画像の部分拡大図を示す。こ
の図中の丸は夫々、１つの画素を示す。この例では出力
画像の奇数フィールドの走査線＃０は入力画像（換言す
ればフレームメモリ内の画像）の奇数フィールドの走査
線＃０上の画素と偶数フィールドの走査線＃０上の画素
から構成されている。即ち出力画像の奇数又は偶数フィ
ールドが入力画像の他の（当該の奇数又は偶数のフィー
ルドでない）フィールドの画素からも構成される場合が
ある。

【００１１】

【発明が解決しようとする課題】図９の（ａ）と（ｂ）
は、図７の画像が右に動く動画像となったときに従来の
ように画像変換が行われる場合における、入力画像と出
力画像の例を示したものである。そして図１０は図９の
部分拡大図で図８に対応するものである。この例では入
力画像の偶数フィールドが奇数フィールドに比べて右に
移動している。しかしアドレス変換では、図８と同様に
フレームメモリ上の偶数フィールドに対しても同じアド
レスの画素が選択される。従って図９（ｂ）のように、
フィールド毎に入力される画像データの移動量が大きい
と出力画像が大きく歪む。

【００１２】このように、動画像を撮像する際はフレー
ムメモリに蓄積された画像データの奇数フィールドと偶
数フィールドの画像に時間的な間隔があるため、奇数フ
ィールドの入力画像と偶数フィールドの入力画像との間
に大きな位置ずれ（移動）が発生し得る。しかし従来の
画像変換表示装置は入力画像の偶数又は奇数のフィール
ドと異なる奇数又は偶数のフィールドの画像を参照して
表示する場合があり、このときフィールド間の画像の移
動量が大きく画像の歪みが目立つという問題があった。

【００１３】そこでこの発明は、動画像を表示する際に
も画像の歪みが小さい画像変換表示装置を提供すること
を課題とする。

【００１４】

【課題を解決するための手段】前記の課題を解決するた
めに、請求項１の画像変換表示装置は、２次元の撮像手
段（カメラ１）を介し撮像された映像面を奇数フィール
ド，偶数フィールドの順にインタレース走査して出力さ
れるビデオ信号を、（Ａ／Ｄコンバータ２を介し）順
次、画素別にデジタル化してフレームメモリ（８Ａ，８
Ｂ）に蓄積し、このフレームメモリから所定の第１のア
ドレス変換テーブルによって指定される奇数フィールド
画面表示用の画素を表示走査の順に読出したのち、同じ
くこのフレームメモリから所定の第２のアドレス変換テ
ーブルによって指定される偶数フィールド画面表示用の
画素を表示走査順に読出して（Ｄ／Ａコンバータ１２，
ＣＲＴ１３を介し）インタレース走査の画面表示を行う
画像変換表示装置であって、前記第１のアドレス変換テ
ーブルがフレームメモリ中の奇数フィールドの画素のみ
を指定するもの（奇数フィールド用アドレス変換テーブ
ル５Ａ）であり、前記第２のアドレス変換テーブルがフ
レームメモリ中の偶数フィールドの画素のみを指定する
もの（偶数フィールド用アドレス変換テーブル５Ｂ）で
あるようにする。

【００１５】また、請求項２の画像変換表示装置は、２
次元の撮像手段（カメラ１）を介し撮像された映像面を
奇数フィールド，偶数フィールドの順にインタレース走
査して出力されるビデオ信号を、（Ａ／Ｄコンバータ２
を介し）順次、画素別にデジタル化してフレームメモリ
に蓄積し、このフレームメモリから所定のアドレス変換
テーブル（５）によって指定される奇数フィールド画面
表示用の画素を表示走査の順に読出したのち、同じくこ
のフレームメモリから前記アドレス変換テーブルによっ
て指定される偶数フィールド画面表示用の画素を表示走
査順に読出して（Ｄ／Ａコンバータ１２，ＣＲＴ１３を
介し）インタレース走査の画面表示を行う画像変換表示
装置において、前記奇数（偶数）フィールド画面表示用
の画素を読出す際、前記アドレス変換テーブルが、フレ
ームメモリ内の奇数（偶数）フィールド以外の画素を指
定したときは、フレームメモリ内のこの画素を上下に挟
む奇数（偶数）フィールドの２つの画素の値の平均値を
この指定画素の値として出力する手段（演算器１６，デ
ータスイッチ１７）を備えたものとする。

【００１６】

【作用】請求項１に関わる発明（第１発明という）につ
いて：出力画像の奇数，偶数のフィールド毎にアドレス
変換テーブルを設け、フレームメモリ中の同じフィール
ドを参照するようにする。即ち奇数フィールドを表示す
る画像データを出力する際は奇数フィールド用のアドレ
ス変換テーブルを参照して、フレームメモリ中の奇数フ
ィールドの画素を選択するように、同様に偶数フィール
ドを表示する画像データを出力する際は偶数フィールド
用のアドレス変換テーブルを参照して、フレームメモリ
中の偶数フィールドの画素を選択するようにする。

【００１７】請求項２に関わる発明（第２発明という）
について：アドレス変換テーブルの出力が、現在表示し
ようとする（奇数又は偶数の）フィールドと異なる他の
フィールドに相当する画像データを選択するとき、フレ
ームメモリ中のその選択されて他フィールドの画素を上
下に挟む現在表示しようとする（奇数又は偶数の）フィ
ールドと同じフィールドの画素データを加算して２で除
算してなる上下の画素の平均値を、その選択される他フ
ィールドの画素データとする補間機構を設ける。

【００１８】例えば奇数フィールド表示用の画像データ
の出力中にアドレス変換テーブルによってフレームメモ
リ中の偶数フィールドの画素の選択を指定されたとき
は、フレームメモリ中の指定された（偶数フィールド
の）画素を上下に挟む奇数フィールドの２つの画素の画
素データの平均値を指定された偶数フィールド画素の画
素データとして出力する。

【００１９】

【実施例】

１）第１発明について：図１は第１発明の実施例として
の構成を示すブロック回路図である。図１においては図
３に対し、フレームメモリ８Ａ，８Ｂの画像データを読
出して表示する際に使用されるアドレス変換テーブル
は、奇数フィールド用アドレス変換テーブル５Ａと偶数
フィールド用アドレス変換テーブル５Ｂの２つが用意さ
れ、夫々表示の奇数フィールドと偶数フィールドに対応
している。

【００２０】つまり奇数フィールド用アドレス変換テー
ブル５Ａは、フレームメモリ８Ａ又は８Ｂから奇数フィ
ールド表示用の画像データを読出す際に使用され、表示
画面の奇数フィールドの各走査線上に並ぶべき画素であ
って、フレームメモリ内の奇数フィールドのみから選択
される画素のアドレスを保持している。同様に偶数フィ
ールド用アドレス変換テーブル５Ｂは、フレームメモリ
８Ａ又は８Ｂから偶数フィールド表示用の画像データを
読出す際に使用され、表示画面の偶数フィールドの各走
査線上に並ぶべき画素であって、フレームメモリ内の偶
数フィールドのみから選択される画素のアドレスを保持
している。

【００２１】従ってアドレス変換テーブル５Ａ，５Ｂは
夫々表示する画像と同じフィールドの入力画像から画像
データを選択するアドレス変換を行う。図１１は第１発
明に基づくアドレス変換時の図８に対応する入力画像と
出力画像の対応の例を示す拡大図で、入力画像の奇数フ
ィールドの走査線＃０上の画素及び同じく奇数フィール
ドの走査線＃１上の画素から出力画像の奇数フィールド
の走査線＃０上の画素が作られ、入力画像の偶数フィー
ルドの画素（この図では走査線＃０上の画素）は関与し
ていないので、動画像のフィールド間のずれによる歪み
は発生しない。

【００２２】図１３の（ａ），（ｂ）は夫々、このよう
な画像変換表示を行った場合の図９（ａ），（ｂ）に対
応する図である。この図１３（ｂ）は図９（ｂ）よりも
歪みが少ないことがわかる。 ２）第２発明について：図２は第２発明の実施例として
の構成を示すブロック回路図である。図２においては図
３に対し、データスイッチ９Ａ，９ＢとＤ／Ａコンバー
タ１２との間に演算器１６とデータスイッチ１７が設け
られている。図２においては、フレームメモリ８Ａ又は
８Ｂからの出力は演算器１６へ入力されてデータスイッ
チ１７へ送られるルートと、フレームメモリからのデー
タが直接、データスイッチ１７へ送られるルートの２通
りがある。アドレス変換テーブル５が表示フィールドと
異なるフィールドのフレームメモリの画素を選択した場
合には、演算器１６はフレームメモリ内のその画素を上
下に挟む画素（この２つの画素の値をｘ，ｙとする）、
即ち表示フィールドと同じフィールドの画素を加算し２
で除算した上下の画素の平均値ｚ＝（ｘ＋ｙ）／２を出
力しデータスイッチ１７へと送り、データスイッチ１７
はそのデータをＤ／Ａコンバータ１２へと出力して表示
に使う。 他方、アドレス変換テーブル５が表示フィー
ルドと同じフィールドのフレームメモリの画素を選択し
た場合はこの画素は直接、データスイッチ９Ａ又は９Ｂ
から同スイッチ１７を経てＤ／Ａコンバータ１２へ送ら
れる。

【００２３】図１２はこのアドレス変換時の入力画像と
出力画像の対応の例を示す拡大図で、図８に対応するも
のである。また、図１４，図１５は図１２に対応する図
２の動作説明図である。図１２では図８に示した静止画
の変換と同様に表示画像が奇数フィールドの際に（図で
は走査線＃０を示している）、アドレス変換テーブル５
の出力がフレームメモリの奇数フィールドを選択した場
合には（図では走査線＃０上の画素が選択されてい
る）、図１４の太線２６に示すルートでフレームメモリ
（この例では８Ａ）のデータを直接表示する。

【００２４】他方、変換テーブル５の出力がフレームメ
モリ（図では８Ａ）の偶数フィールドの走査線＃０上の
画素を選択した際には、図１５の太線２７，２８に示す
ルートで、この偶数フィールドの画素データ（この例で
はｚ１，ｚ２）をフレームメモリの奇数フィールドの走
査線＃０上の画素ｘ１，ｘ２と、同じく奇数フィールド
の走査線＃１上の画素ｙ１，ｙ２からｚ１＝（ｘ１＋ｙ
１）／２，ｚ２＝（ｘ２＋ｙ２）／２として作り出し、
フレームメモリの偶数フィールドの走査線＃０の画素が
関与していないので動画像のフィールド間のずれによる
歪みは発生しない。

【００２５】図１３はこのような画像変換表示の場合に
も同様にあてはまる。

【００２６】

【発明の効果】

１）第１発明によれば、奇数，偶数の各表示フィールド
毎に夫々フレームメモリ中の奇数，偶数フィールドの画
素のみを選択するアドレス変換テーブルを設けるように
したので、表示される画像はフレームメモリの入力の画
像と同一のフィールドから読出され表示されることにな
り、動画像を表示する際もフィールドの違いによる画像
の歪みが発生しない。

【００２７】２）第２発明によれば、アドレス変換テー
ブルによって選択される表示フィールドと異なるフィー
ルドの画素は、フレームメモリのその画素を挟む上下の
２画素、即ち奇数，偶数が表示フィールドと同じフレー
ムメモリのフィールドの２つの画素の平均値から作り出
されるので、動画像を表示しても画像に歪みが発生しな
い。

【図面の簡単な説明】

【図１】第１発明の実施例としてのブロック回路図

【図２】第２発明の実施例としてのブロック回路図

【図３】図１，図２に対応する従来のブロック回路図

【図４】図３の動作説明図

【図５】図３の動作説明図

【図６】画像変換表示装置の画像変換の例を示す図

【図７】画像変換表示装置の画像変換の別の例を示す図

【図８】図７の部分拡大図

【図９】図７の動画像を示す図

【図１０】図９の部分拡大図

【図１１】第１発明を図８に適用した図

【図１２】第２発明を図８に適用した図

【図１３】第１，第２発明を適用したときの図９に対応
する図

【図１４】図２の画素データ非補間時の動作説明図

【図１５】図２の画素データ補間時の動作説明図

【符号の説明】

１ カメラ ２ Ａ／Ｄコンバータ ３ 入力制御回路 ４ フレームメモリ書込み中アドレス発生機構 ５ アドレス変換テーブル ５Ａ 奇数フィールド用アドレス変換テーブル ５Ｂ 偶数フィールド用アドレス変換テーブル ７ アドレススイッチ ８Ａ，８Ｂ フレームメモリ ９Ａ，９Ｂ データスイッチ １２ Ｄ／Ａコンバータ １３ ＣＲＴ １４ 出力制御回路 １６ 演算器 １７ データスイッチ

Claims (2)

【特許請求の範囲】
1. 【請求項１】２次元の撮像手段を介し撮像された映像面
   を奇数フィールド，偶数フィールドの順にインタレース
   走査して出力されるビデオ信号を、順次、画素別にデジ
   タル化してフレームメモリに蓄積し、 このフレームメモリから所定の第１のアドレス変換テー
   ブルによって指定される奇数フィールド画面表示用の画
   素を表示走査の順に読出したのち、同じくこのフレーム
   メモリから所定の第２のアドレス変換テーブルによって
   指定される偶数フィールド画面表示用の画素を表示走査
   順に読出してインタレース走査の画面表示を行う画像変
   換表示装置であって、 前記第１のアドレス変換テーブルがフレームメモリ中の
   奇数フィールドの画素のみを指定するものであり、前記
   第２のアドレス変換テーブルがフレームメモリ中の偶数
   フィールドの画素のみを指定するものであることを特徴
   とする画像変換表示装置。
2. 【請求項２】２次元の撮像手段を介し撮像された映像面
   を奇数フィールド，偶数フィールドの順にインタレース
   走査して出力されるビデオ信号を、順次、画素別にデジ
   タル化してフレームメモリに蓄積し、 このフレームメモリから所定のアドレス変換テーブルに
   よって指定される奇数フィールド画面表示用の画素を表
   示走査の順に読出したのち、同じくこのフレームメモリ
   から前記アドレス変換テーブルによっで指定される偶数
   フィールド画面表示用の画素を表示走査順に読出してイ
   ンタレース走査の画面表示を行う画像変換表示装置にお
   いて、 前記奇数（偶数）フィールド画面表示用の画素を読出す
   際、前記アドレス変換テーブルが、フレームメモリ内の
   奇数（偶数）フィールド以外の画素を指定したときは、
   フレームメモリ内のこの画素を上下に挟む奇数（偶数）
   フィールドの２つの画素の値の平均値をこの指定画素の
   値として出力する手段を備えたことを特徴とする画像変
   換表示装置。