JPS63223688A - インタレ−ス画像表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明はインタレース方式で人力される画像を非インタ
レース方式の表示装置に表示する表示制御装置であって
、画像走査線の偶数及び奇数行目をそれぞれのフレーム
メモリに格納し、２つのフレームメモリで交互に画面表
示するとともに、表示する同じ行を２度ずつ表示し、且
ついずれか１つのフレームメモリで画面表示する時のみ
ラインカウンタを１行ずらせて表示する。

このような表示制御装置によって、画像ぶれのない表示
画面を少ないメモリ容量で実現することができる。

〔産業上の利用分野〕

本発明はインタレース方式で入力される画像を非インタ
レース方式の表示装置に表示するインタレース画像表示
制御装置に関するものである。

インタレース方式では、画像の１画面は偶数行目を走査
する偶数行目画面（偶数フィールド）と、奇数行目を走
査する画面（奇数フィールド）で構成される。

そして、通常、ビデオカメラの画像はインタレース方式
を採用されていて、一方、画像処理装置の表示装置は非
インタレース方式である。

ビデオカメラからの画像を取り込んで、非インタレース
方式の表示装置に表示する場合、先ず、ビデオカメラが
画像を走査する偶数行目の画像、即ち偶数フィールドを
偶数フレームメモリに格納し、奇数行目の奇数フィール
ドを奇数フレームメモリに格納する。

そして、ビデオカメラからの画像の取り込みと、表示装
置での表示のための読み出しとを同時に同じメモリから
行うことができないので、偶数、奇数それぞれのフレー
ムメモリで非インタレースの表示画面を構成して表示す
る。

このため、第４図に示すように、フレームメモリの同じ
走査行（以下、ラインと称する）を２度ずつ続けて表示
するようにしている。

しかしながら、このように表示されると第４図（ａｌの
原画像と比較して偶数フィールドのみで構成した画像は
、第４図（ｂｌのように平均的に０．５ライン下がって
表示され、奇数フィールドのみで構成した画像は、第４
図（Ｃ１のように平均的に０．　５ライン上がって表示
されるため、視覚的には点線で示すように画像表示位置
に１ラインの差を生じ、その両画像が交互に繰り返して
表示される。

従って、表示画面の画像輪郭がふれているように見え、
あるいは画像輪郭がちらついて見え、画質が劣化する。

そのため、偶数フレームメモリと奇数フレームメモリの
それぞれを２組用意して１組にインタレース方式の１画
面を取り込み、他の１組から１ラインづつ読み出すよう
にして、交互に取り込みと読み出しを分担させるように
していた。

しかし、メモリ容量の増大を伴うので、少ないメモリ容
量で画面のぶれを改善する方法が要望される。

Ｃ従来の技術〕 第５図は従来例のインタレース方式のビデオ入力を非イ
ンタレース方式の表示装置に表示する表示制御装置の構
成ブロック図である。

インタレース方式のビデオカメラ１が出力した画像のア
ナログ信号は、画像表示制御装置２に入力する。

そして、画像のアナログ信号はアナログ／ディジタル変
換部（Ａ／Ｄ変換部）２１で画像の画素単位、即ちドツ
ト単位のディジタル信号に変換され、画像データが生成
する。

一方、ドツトクロック発生部２２は、ビデオカメラ１か
ら出力される各種の同期信号からなる複合同期信号から
水平及び垂直同期信号を分離し、現在ビデオカメラから
送られている画像が偶数フィールドか奇数フィールドか
を示す信号を分離するとともに、Ａ／Ｄ変換部２１及び
フレームメモリ２７のディジタル信号取り込みのための
クロックを発生する。

ドツトクロック発生部２２が発生するクロックに同期し
て、画像データがＡ／Ｄ変換部２１からフレームメモリ
２７に入力し、カメラ用のラインカウンタ２３とマルチ
プレクサ２４を介してフレームメモリ２７に指示された
アドレスに、その画像データがアクセス制御部２６によ
って格納される。

フレームメモリ２７は偶数フィールド用の偶数フレーム
メモリと、奇数フィールド用の奇数フレームメモリとか
らなり、それぞれ２組で構成されている。

アクセス制御部２６は、フレームメモリ２７の偶数フレ
ームと奇数フレームの１組のフレームメモリを取り込み
用に使用して画像データを書き込み、他の書き込まれた
フレームメモリの１組は表示のためにそれぞれ１ライン
ずつ読み出して画面を構成する。

このようにアクセス制御部２６は、フレームメモリの２
つの組を取り込み用、読み出し用に交互に切り換えて使
用する。

マルチプレクサ２４は、フレームメモリ２７への書き込
みあるいは、フレームメモリ２７からの読み出しアドレ
ス、ＣＰＵ５からアクセスするアドレスを切り換える。

フレームメモリ２７に格納された画像データを表示する
ためには、ラインカウンタ２５が表示装置４の画面上の
表示ラインをマルチプレクサ２４を介してフレームメモ
リ２７に指示し、アクセス制御部２６がフレームメモリ
２７から画像データを８売み出す。

読み出された画像データは、ディジタル／アナログ変換
部３でアナログ信号に変換され、表示装置４で表示され
る。

また、ＣＰＵ５は画像表示制御装置２を含むシステムを
制御する。

（発明が解決しようとする問題点〕 この従来の方式では、ビデオカメラから取り込まれる画
像は、被写体の画像を加工する部分を決めたり、あるい
は被写体の配置を見るために使用されることが多く、画
質の向上のためにフレームメモリの容量が大きくなるこ
とが問題である。

本発明はこのような点に鑑みて創作されたものであって
、フレームメモリを小さくても画像ぶれをなくすことが
できる表示制御装置を提供することを目的としている。

〔問題点を解決するための手段〕

上記した目的を達成するために、インタレース方式のそ
れぞれの画像フィールドを格納する偶数フレームメモリ
と、奇数フレームメモリと、画面の表示行を指示するラ
インカウンタと、フレームメモリのアクセスを制御する
アクセス制御部と、ラインカウンタの値をずらせるプリ
セット部とを備える。

そして、フレームメモリから読み出した表示行を制御し
て同じ行の２度表示と、表示画面の表示行をずらせた表
示を行う。

〔作用〕

１つの画面を偶数、あるいは奇数のいずれかのフレーム
メモリによって画面を構成するために、フレームメモリ
に格納された１ラインの画像データを繰り返し表示して
、画面の隣接する２ラインに表示する。

この場合、それぞれのフレームメモリで構成した画面は
１ラインのずれを生じるので、ラインカウンタにプレセ
ット値を加減算していずれか１つのフレームメモリで構
成した画面のみ１ラインずらせる補正をして表示するよ
うにする。

従って、２つのフレームメモリに格納された同じ画像の
画面表示が視覚的に同じ位置に表示されることになり、
画面ぶれがなくなって、画質が向上し、且つ従来例のよ
うにメモリ容量を大きくしなくてもよい。

〔実施例〕

第１図は本発明のインタレース画像表示制御装置の一実
施例の構成ブロック図を示す。

なお、全図を通じて同一符号は同一対象物を示す。

フレームメモリは、偶数フレームメモリ１００と奇数フ
レームメモリ１０１の２つのフレームメモリで構成され
る。

そして、アクセス制御部２６は、ビデオカメラ１から偶
数および奇数フィールドの画像をそれぞれ偶数および奇
数のフレームメモリに書き込み、書き込みが行われてい
ないフレームメモリから読み出して表示装置４に表示す
る。

このためにアクセス制御はドツトクロック発生回路２２
からビデオカメラ１が書き込んでいるフレームメモリを
識別する識別信号を受ける。

フレームメモリ１００，１０１から表示行を読み出す表
示用ラインカウンタ１０２は、偶数および奇数フレーム
メモリの選択とフレーム内のラインの選択を行う。

最下位ビットがフレームメモリの選択に使われるが、１
フレームのみで１画面を構成する時は最下位ビットは無
視され、ドツトクロック発生回路２２からのフレームメ
モリ識別信号によりフレームを決める。

この時は、最下位ビットが０，１と２回カウントする間
、同一フレームの同一ラインが２回読み出される。

例えば、奇数フレームメモリ１０１に書き込みを行って
いる場合は、表示装置４の画面は偶数フレームメモリ１
００で構成される。

その場合、ラインカウンタ１０２は偶数フレームメモリ
１００からの読み出しラインを２度ずつ表示装置４に表
示するが、その読み出しラインの値にプリセット部１０
３の１を加えて表示装置４の表示ラインにする。

即ち、第２図のように偶数フレームメモリ１００の画面
は１ライン分上げて表示する。

そして、奇数フレームメモリ１０１の画面には、読み出
しラインそのままの値、即ち、プリセット部１０３の値
をＯにして表示する。

以下、第２図について更に詳しく説明する。

第２図（ａ）の原画像の０．１，２．３，４．、。

は、偶数フレームメモリ１００には０，２．４．。

ラインの画像データが格納されているため、偶数フレー
ムメモリ１００のみで画面を構成する時は、ラインカウ
ンタ１０２のプリセット値が１となっているため、第２
図（ｂｌのように０．　２．　２゜４．４．、、、と云
うように０は一度しか読み出さないで表示する。

このため、原画像の０．１，２，３，４．、、。

と云うライン構成で画面を構成する場合に比べて、画面
が平均的に０．５ライン上がった位置に表示されること
になる。

一方、奇数フレームメモリ１０１には１，３゜５００．
ラインの画像データが格納されているため、奇数フレー
ムメモリ１０１のみで表示装置４の画面を構成する時は
、ラインカウンタ１０２のプリセット値がＯとなってい
るため、１．１．３゜３．５，５．、、、の読み出しを
行う。

このため１、平均的に０．５ライン上がった位置に表示
されることになる。

従って、偶数フレームメモリ１０′０で構成された画面
と、奇数フレームメモリ１０１で構成された画面ともに
０．５ライン上がった位置に表示され、視覚的には第２
図（ａ）、　（ｂ）の点線で示したような同じ画像イ装
置の画面となり、画像のぶれがなくなり、鮮明な表示画
像が得られる。

なお、本実施例では偶数フレームメモリ１００で表示す
る場合、プリセット値を１にして偶数フレームメモリで
構成される画面を０．５ライン分上げて表示する方法を
とったが、第３図に示すように、奇数フレームメモリ１
０１で表示する場合のみ、プリセット値を−ｌにして奇
数フレームメモリ１０１で構成される画像を０．５ライ
ン分下げて表示しても同じ効果が得られる。

〔発明の効果〕

以上述べてきたように、本発明によれば、従来例に比べ
てフレームメモリが半分で鮮明な画像を表示することが
でき、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明のインタレース画像表示制御装置の一実
施例の構成ブロック図、 第２図は本発明の画面表示を説明する図、第３図は本発
明の他の画面表示を説明する図、第４図は重複ライン表
示を説明する図、第５図は従来例の構成ブロック図であ
る。 図において、 １００は偶数フレームメモリ、 １０１は奇数フレームメモリ、 １０２はラインカウンタ、 １０３はプリセット部である。 ２山イ龜側刃冑≦１ １４Ｅ’Ｓ　／ｌ−実’斃ｆｆ’Ｊ−＋　１１ＬＩｉ’
７−０−．７１￥１第１図 ２ｔすｈジ明＾イででｅＡ画が１イ乏オン９ｂノ！７）
ｌ！第３図

Claims (1)

1. 【特許請求の範囲】 インタレース方式の画像走査線の偶数行目を記憶する偶
   数フレームメモリ（１００）と、奇数行目を記憶する奇
   数フレームメモリ（１０１）と、表示画面の表示行を指
   示するラインカウンタ（１０２）と、該ラインカウンタ
   （１０２）が指示する前記フレームメモリのアクセスを
   制御するアクセス制御部（２６）と、前記ラインカウン
   タ（１０２）の値をずらせるプリセット部（１０３）と
   を備え、 前記いずれかのフレームメモリの同じ行を２度ずつ表示
   して構成する画面を前記それぞれのフレームメモリで交
   互に構成し、いずれかのフレームメモリの内容を表示す
   る時のみ前記ラインカウンタをずらせて前記フレームメ
   モリの内容を非インタレース方式の表示装置に表示する
   ことを特徴とするインタレース画像表示制御装置。