JPH095363A - 再生比較器および再生比較器において入力信号を再生する方法 - Google Patents

Abstract

(57)【要約】 【目的】 ディジタル回路を組入れた再生比較器を提供
する。 【構成】 再生比較器は２つの比較器とラッチとを用い
る。この比較器はフィードバックまたはアナログスイッ
チを用いないため、従来の再生比較器よりも高速であ
り、ヒステリシスポイントは個々にセットおよび微調整
できる。第１の比較器は入力信号および第１の基準に接
続され、一方第２の比較器は入力信号および第２の基準
に接続される。比較器の出力はラッチへの入力として与
えられる。

Description

【発明の詳細な説明】

【０００１】

【発明の背景】再生比較器は、シュミットトリガ回路と
しても周知だが、１９３８年以来存在し最初は真空管を
用いて実現された。再生比較器の主要な特徴は、正弦
状、鋸刃状、または歪な方形パルスが与えられたとき完
全な方形パルスを発生させる能力である。再生比較器は
したがって、ノイズにより崩れたディジタル波形を整え
るのにしばしば用いられる。

【０００２】再生比較器の他の利点は、ヒステリシスで
ある。ヒステリシスにより、出力は、入力電圧が第１の
値に達するときローレベルからハイレベルへ遷移し、次
に、入力電圧が第２の値に達するときハイレベルからロ
ーレベルへと遷移することができる。

【０００３】従来の再生比較器は、正のアナログフィー
ドバックループを用いてアナログ回路より構成される。
従来の再生比較器の１例は図１に示される。入力電圧２
２は比較器２０の正の入力３０に与えられる。比較器２
０の負の入力３２は、信号ライン２４のＶＲＥＦ１か信
号ライン２６のＶＲＥＦ２かどちらかに接続できる。ア
ナログスイッチ２８は、負の入力３２が信号ライン２４
か信号ライン２６かどちらに接続されるかを決定する。
ＶＲＥＦ１およびＶＲＥＦ２は電圧レベルであり、この
例では、ＶＲＥＦ１はＶＲＥＦ２よりも大きい。従来
は、ＶＲＥＦ１およびＶＲＥＦ２は互いに関連し、これ
らは電源電圧といった共通電圧の関数である。比較器２
０の出力３４は、ライン３６を通してアナログスイッチ
２８にフィードバックされる。出力３４がローのとき、
たとえば０ボルトのとき、アナログスイッチ２８は負の
入力３２を信号ライン２４にしたがってＶＲＥＦ１に接
続する。出力電圧３４がハイのとき、たとえば５ボルト
のとき、アナログスイッチ２８は負の入力３２を信号ラ
イン２６にしたがってＶＲＥＦ２に接続する。

【０００４】このようにして、図１の回路はヒステリシ
スを達成するためにフィードバックを必要とする。した
がって、装置のフィードバック性質のため、状態変化が
発生するレベルを微調整することは容易でない。レベル
はまた関連するため、ヒステリシスレベルは独立して調
整することができない。

【０００５】

【発明の概要】この発明の１つの目的は、ディジタル回
路を再生比較器に組入れて上述の欠点を克服することで
ある。

【０００６】この発明の再生比較器は、アナログフィー
ドバックループまたはアナログスイッチの使用を回避す
ることにより上述の欠点を克服する。結果として、この
発明の再生比較器は、従来のアナログ再生比較器よりも
高速で動作する能力を有する。さらに、この発明の再生
比較器は、その変化する状態を微調整することができ
る。加えて、この発明の再生比較器のヒステリシスレベ
ルは、独立して調整できる。

【０００７】上記の利点は、２つの比較器および論理を
利用し２つの比較器の出力を処理する、この発明に従う
回路により達成可能である。この発明のこれらおよびそ
の他の目的は、この発明の第１の実施例において、第１
の比較器と、第２の比較器と、第１および第２の比較器
の各々に並列に接続された入力電圧ラインとを含む再生
比較器を提供することにより達成される。入力電圧ライ
ンは、第１および第２の比較器の各々に入力電圧信号を
与える。第１の基準電圧ラインは第１の比較器に接続さ
れ、第１の予め定められた値を有する第１の基準電圧信
号を与える。第２の基準電圧ラインは第２の比較器に接
続され、第２の予め定められた値を有する第２の基準電
圧信号を与える。ラッチは、出力と、第１の比較器の出
力に接続されたセット入力と、第２の比較器の出力に接
続されたリセット入力とを有し、ラッチの出力は、入力
電圧信号が第１の予め定められた値よりも小さな大きさ
から第１の予め定められた値よりも大きな大きさへ増加
するとき、ローレベルからハイレベルへと遷移する。

【０００８】この発明の代替の実施例は、第１および第
２の出力トランジスタに接続された入力トランジスタを
有するカレントミラーを含む再生比較器を提供し、入力
トランジスタは入力電流に接続され、第１の出力トラン
ジスタは第１のノードに接続され、第２の出力トランジ
スタは第２のノードに接続される。第１の基準電流源は
第１のノードと接地との間に接続され、第１の基準電流
源は第１の予め定められたレベルにセットされる。第２
の基準電流源は第２のノードと接地との間に接続され、
第２の基準電流源は第２の予め定められたレベルにセッ
トされる。ラッチは、出力と、第１のノードに接続され
たセット入力と、インバータの出力に接続されたリセッ
ト入力とを有し、インバータの入力は第２のノードに接
続され、ラッチの出力は、入力電流が第１の予め定めら
れたレベルよりも小さな大きさから第１の予め定められ
たレベルよりも大きな大きさへ増加するとき、ローレベ
ルからハイレベルへと遷移する。

【０００９】この発明のさらに他の実施例は、第１の基
準信号と入力信号とに接続された第１の比較器を含む再
生比較器を提供し、第１の比較器は、入力信号が第１の
基準信号よりも大きいとき第１の論理レベルの第１の出
力信号を出力し、この再生比較器はさらに、第２の基準
信号と入力信号とに接続された第２の比較器を含み、第
２の比較器は、入力信号が第２の基準信号よりも小さい
とき第１の論理レベルの第２の出力信号を出力し、この
再生比較器はさらに、第１および第２の比較器に接続さ
れた出力回路を含み、出力回路は、第１および第２の比
較器からの第１および第２の出力信号に従い、再生され
た信号を出力する。

【００１０】この発明のさらに他の実施例は、第１の比
較器と第２の比較器とラッチとを含む再生比較器におい
て入力信号を再生する方法を提供し、この方法は、同時
に、第１の比較器において第１の比較として入力信号を
第１の基準信号と比較し、第２の比較器において第２の
比較として入力信号を第２の基準信号と比較するステッ
プと、第１および第２の比較の結果をラッチの入力に与
えるステップと、第１および第２の比較の結果に従って
再生された信号を出力するステップとを含む。

【００１１】この発明の上記およびその他の特徴は、添
付の図面を参照することにより明らかになるであろう。

【００１２】

【好ましい実施例の詳細な説明】図２は再生比較器の入
力／出力関係の例を示す。図２において、入力電圧２は
時間とともに変化する。図に示されるように、入力電圧
２がレベルＡに達するとき、出力４はロー状態からハイ
状態へと遷移する。出力４は、入力電圧２がレベルＢに
達するまでこのハイ状態にとどまる。したがって、ロー
状態からハイ状態への遷移は点６、１０および１４で発
生し、一方ハイ状態からロー状態への遷移は点８、１２
および１６で発生する。再生比較器のヒステリシス特徴
の例は、入力電圧２がたとえば点１８におけるようにレ
ベルＡに降下しても、出力電圧はロー状態に遷移しない
ことに注意すれば理解できる。その代わりに、出力信号
４は、点１６において入力電圧２がレベルＢに降下する
までハイ状態にとどまり、点１６の時出力信号４はロー
状態に遷移する。このようにして、再生比較器は、歪
な、またはノイズにより崩れた入力信号から輪郭の明ら
かな出力信号を生み出す。

【００１３】図３は、アナログとディジタル回路とを組
合せ、図１の配置に現われるアナログフィードバックお
よびスイッチング特徴に固有の欠点を伴わずに図１の再
生比較器と同じ結果を生み出すことのできる、この発明
の再生比較器の実施例を示す。

【００１４】図３の回路は、２つの比較器７０、７２、
およびＲＳラッチ７４を採用する。入力電圧は信号ライ
ン８０を介し比較器７０の負の入力と比較器７２の正の
入力とに接続される。ＶＲＥＦ２は信号ライン７６を介
して比較器７０の正の入力に接続され、一方ＶＲＥＦ１
は信号ライン７８を介して比較器７２の負の入力に接続
される。比較器７２の出力はラッチ７４のセット入力に
接続され、一方比較器７０の出力はラッチ７４のリセッ
ト入力に接続される。ラッチ７４のセットおよびリセッ
ト端子は、この説明においてはアクティブハイであると
仮定される。回路の出力はラッチ７４のＱ出力により与
えられ、一方反転出力はまたラッチ７４のＱ／出力
（注：以下明細書中では、反転を表わすバー記号に代え
て／を用いる）により与えられることができる。

【００１５】この発明の入力／出力特性は、図３の参照
に続けて図４を参照することにより理解できる。最初
に、ラッチ７４はＱ／出力の信号ライン８２での論理ロ
ー状態を伴いリセット状態にあり、入力電圧がＶＲＥＦ
２よりも小さいと仮定する。入力電圧が増加しつつある
と仮定すれば、入力はベクトル８４の左部分のどこかに
ある。入力はＶＲＥＦ２よりも小さいため、比較器７０
はたえまなくラッチ７４のリセット入力へ論理ハイ信号
を出力するだろう。入力電圧は増加し続けるため、つい
にはＶＲＥＦ２よりも大きくなる。したがって比較器７
０はラッチ７４のリセット入力へ論理ハイ信号を送るこ
とを停止する。しかしながら、ラッチの性質のため、リ
セット信号がなくてもラッチ７４の出力８２には影響が
ない。つまり、入力電圧がＶＲＥＦ２を通過するとき、
出力電圧は論理ロー状態にとどまる。

【００１６】最終的に入力電圧はＶＲＥＦ１のレベルに
達するだろう。このとき、つまり図４においてＥと示さ
れた点で、比較器７２の正の入力での電圧は、比較器７
２の負の入力での電圧に届き、次にそれを超える。した
がって、比較器７２は論理ハイ信号をラッチ７４のセッ
ト入力に転送する。ラッチ７４は次にセットし、出力電
圧８２は、図４のベクトル８６で示されるように、ロー
状態からハイ状態へと遷移する。

【００１７】入力電圧がベクトル８８に沿い増加し続け
るとき、入力電圧は、たとえ比較器７２がラッチ７４の
セット入力に論理ハイ信号を出力し続けても、信号ライ
ン８２でのＱ／出力電圧を変化させない。これは、当該
技術において周知のようにラッチの性質によるものであ
る。入力電圧がベクトル９０に沿い降下すると、最終的
にはＶＲＥＦ１よりも低いレベルに達する。入力電圧が
ＶＲＥＦ１よりも小さいとき、比較器７２はその正の入
力を超える負の入力を有することになり、したがって、
比較器７２はラッチ７４のセット入力に論理ロー信号を
転送する。ラッチの性質のため、セット入力でのロー信
号は出力電圧８２に影響を与えない。

【００１８】図４の点Ｆで示されるように、入力電圧が
ＶＲＥＦ２のレベルに降下するとき、比較器７０はその
負の入力を超える正の入力を有し、ラッチ７４のリセッ
ト入力にハイ信号を転送し、図４のベクトル９２により
示されるように、出力８２を論理ローレベルに降下させ
る。入力電圧はベクトル９４に沿い減少し続ける間、比
較器７０はラッチ７４のリセット入力をアサートし続け
るだろう。もちろん、ラッチ７４は既にリセット状態に
あるため、これらの信号は出力８２を変化させないだろ
う。したがって、入力電圧がＶＲＥＦ１のレベルに達す
るときラッチ７４が再びセットし、比較器７２に再びセ
ット入力へ論理ハイ信号を転送させるまで、出力８２は
論理ロー状態にとどまり続けることがわかる。上記のよ
うに、この発明に従う回路は、従来の再生比較器の結果
を達成するうえでの、簡略化された態様を提供する。

【００１９】さらに、この発明の簡潔性により多くの利
点がもたらされる。第１に、回路にアナログスイッチが
組入れられないため、従来の再生比較器よりも高速で動
作できる。第２に、比較器７０および７２は各々独立し
て微調整できる。したがって、従来の再生比較器と異な
り、ヒステリシスレベルＶＲＥＦ１とＶＲＥＦ２とは相
互依存しない。つまり、これらのレベルは、従来の再生
比較器においては利用出来なかった方法で、独立して調
整できる。

【００２０】図５は、この発明に従う別の実施例を示
す。この発明に従うこの実施例は、電流モードで動作す
る。トランジスタ１０２は、カレントミラーの様式で、
トランジスタ１０４およびトランジスタ１０６の両方に
接続される。したがって、入力電流１００は、それぞれ
ノードＧおよびＨに流れる電流１０８および１１０によ
り複製される。ＩＲＥＦ１およびＩＲＥＦ２は、図３の
例においてのＶＲＥＦ１およびＶＲＥＦ２と類似する態
様で基準レベルを与える。

【００２１】説明のため、ＩＲＥＦ１はＩＲＥＦ２より
も大きいと仮定する。この例では能動ローであるラッチ
１１２は、ノードＧに接続されたセット入力およびイン
バータ１１４を通してノードＨに接続されたリセット入
力を有する。反転バッファ１１１および１１３はそれぞ
れ、セットおよびリセットラインに任意的に設けられ
る。もちろん、バッファ１１１および１１３が使用され
なければ、ラッチ１１２は回路が適切な動作を行なうた
めに能動ハイとなる可能性がある。

【００２２】電流１１６および１１８はそれぞれ、ラッ
チ１１２のセットおよびリセット入力の方向に、ノード
ＧおよびＨから流れるように引かれる。しかしながら、
当該技術において周知のように、ラッチの性質のため入
力はラッチ１１２のセットおよびリセット入力へまたは
セットおよびリセット入力から流れることはない。しか
しこの回路の動作を説明するためには、１１６および１
１８で示される方向に沿い電流が流れるようにすると、
明らかになる。

【００２３】ノードＧで、トランジスタ１０４は入力電
流１００と等しい電流１０８をノードの方へ流そうとす
る。同時に、ＩＲＥＦ１とラベルづけられた電流源はＩ
ＲＥＦ１と等しい電流をノードＧから出そうとする。電
流１１６は常に０に等しいため、電流１０８（およびし
たがって入力電流１００）がＩＲＥＦ１に等しくないと
きはいつも、誤整合が生じる。電流１０８およびＩＲＥ
Ｆ１の相対的な大きさはしたがって、以下のようにノー
ドＧの論理状態を決定する。

【００２４】電流１０８がＩＲＥＦ１の値よりも小さい
とき、ノードへのおよびノードからの電流の総和は０に
等しいというキルヒホッフの法則を満たすため、ＩＲＥ
Ｆ１は電流１１６をノードＧの方に引こうとする。しか
しながら、電流１１６は常に０のため、ノードＧでの電
圧は、論理ローレベルに対応する、０である最低レベル
に駆動されるだろう。図５の実施例において、バッファ
１１１は、ラッチ１１２の能動ローセット入力に供給さ
れるハイレベルに、ローレベルを反転させる。したがっ
て、電流１０８つまり入力電流１００がＩＲＥＦ１より
も小さいとき、ラッチ１１２はセット入力を受取らな
い。

【００２５】その代わりとして、もしラッチ１１２が能
動ハイでありバッファ１１１が採用されなければ、同じ
機能が結果として発生する。この場合、ノードＧでのロ
ーレベルは直接ラッチ１１２の能動ハイセット入力に接
続され、そのためラッチ１１２は再びセット入力を受取
らない。

【００２６】電流１０８、つまり入力電流１００がＩＲ
ＥＦ１よりも大きいとき、その反対の結果が生じる。こ
の回路は電流１１６をラッチ１１２のセット入力へ駆動
しようとする。動作電流１１６は０に等しいため、ノー
ドＧでの電圧は、たとえば５ボルトのハイ論理レベルに
対応する最高レベルに駆動される。図５に示されるよう
に、バッファ１１１はノードＧのハイレベルをラッチ１
１２のセット入力でのローレベルに反転させる。したが
って、電流１０８つまり電流１００がＩＲＥＦ1 を超え
ると、ラッチ１１２はセット入力を受取る。

【００２７】同様に、電流１１０がＩＲＥＦ２よりも大
きいときノードＨはハイであり、電流１１０がＩＲＥＦ
２よりも小さいときローである。図５のこの発明に従う
構成において、ノードＨでのハイは、反転バッファ１１
８およびインバータ１１４の動作のために、ラッチ１１
２のリセット入力でのハイに変換する。したがって、ラ
ッチ１１２は、電流１１０つまり入力電流１００がＩＲ
ＥＦ２よりも大きいとき、リセット入力を受取らない。
しかしながら、電流１１０がＩＲＥＦ２よりも小さい結
果としてノードＨがローのとき、ラッチ１１２のリセッ
ト入力で対応するロー入力が発生する。したがって、電
流１１０つまり入力電流１００がＩＲＥＦ２よりも小さ
いとき、ラッチ１１２はリセット入力を受取る。

【００２８】入力電流１００がＩＲＥＦ２よりも小さい
（したがってＩＲＥＦ１はＩＲＥＦ２よりも大きいため
ＩＲＥＦ１よりも小さい）と仮定すれば、ラッチ１１２
のリセット入力で結果として発生するロー信号は、ラッ
チ１１２をリセット状態にするだろう。

【００２９】入力電流は増加するので、最終的にＩＲＥ
Ｆ２のレベルに達するだろう。この点で、ノードＨはハ
イとなり、したがってラッチ１１２のリセット入力での
ハイレベルを生じさせる。ラッチ１１２は既にリセット
状態にあるため、ロー論理レベルからハイ論理レベルへ
の変化はラッチ１１２の出力に影響を与えないだろう。
したがって、当該技術において周知のように、リセット
状態の間ラッチ１１２のリセット入力でのレベルは重要
でない。

【００３０】しかしながら結果的には、入力電流１００
はＩＲＥＦ１を超える点に達するだろう。この点で、ノ
ードＧはハイになる。これはラッチのセット入力での論
理状態をローにし、ラッチ１１２をセットさせる。

【００３１】図３の電圧モードに関して先に述べられた
のと同じ態様で、入力電流１００がＩＲＥＦ２よりも大
きなレベルにとどまる限り、ラッチ１１２はセットのま
まであることが理解できる。もし入力電流１００がＩＲ
ＥＦ１のレベルよりも下に降下するがＩＲＥＦ２のレベ
ルよりもまだ上にあれば、たとえセット入力での論理状
態が変化してもラッチ１１２はセット状態にとどまるだ
ろう。このようにしてヒステリシスがもたらされ、入力
電流がより高いレベル（ＩＲＥＦ１）に達するときラッ
チはセット状態であり、入力電流がより低いレベル（Ｉ
ＲＥＦ２）に達するまでリセット状態にはならない。

【００３２】この発明の上記の実施例は、例示のための
みに与えられるものである。この発明の精神の範疇内で
代替の構成を行なうことが可能である。たとえば、ＲＳ
ラッチ以外のラッチの使用が可能である。さらに、レベ
ルトリガされるかまたはエッジトリガされるラッチが採
用できる。アナログ結果を達成する代替の論理回路もま
た組入れることができる。したがって、この発明は特定
の実施例を参照して開示され、説明されるが、その原理
は、当業者には明らかである数多くのその他の実施例に
おいて用いることができる。この発明はしたがって特許
請求の範囲により示されたものとしてのみ制限され、前
掲の特許請求の範囲と等価の意味および範囲内でのすべ
ての変更を含む。

【図面の簡単な説明】

【図１】先行技術のアナログ再生比較器を示す図であ
る。

【図２】再生比較器の入力／出力特性を示す図である。

【図３】この発明の再生比較器の実施例を示す図であ
る。

【図４】図３の再生比較器の入力／出力特性を示す図で
ある。

【図５】この発明の再生比較器の別の実施例を示す図で
ある。

【符号の説明】

７０ 比較器 ７２ 比較器 ７４ ＲＳラッチ

Claims (23)

【特許請求の範囲】
1. 【請求項１】 再生比較器であって、 第１の比較器と、 第２の比較器と、 第１および第２の比較器の各々に並列に接続された入力
   電圧ラインとを含み、入力電圧ラインは第１および第２
   の比較器の各々に入力電圧信号を与え、 第１の比較器に接続された第１の基準電圧ラインをさら
   に含み、第１の基準電圧ラインは第１の基準電圧信号を
   第１の比較器に与え、第１の基準電圧信号は第１の予め
   定められた値を有し、 第２の比較器に接続された第２の基準電圧ラインをさら
   に含み、第２の基準電圧ラインは第２の基準電圧信号を
   第２の比較器に与え、第２の基準電圧信号は第２の予め
   定められた値を有し、 出力と、第１の比較器の出力に接続された第１の入力
   と、第２の比較器の出力に接続された第２の入力とを有
   するラッチをさらに含み、 ラッチの出力は、入力電圧信号が第１の予め定められた
   値よりも小さな大きさから第１の予め定められた値より
   も大きな大きさへと増加するとき、第１の論理出力状態
   から第２の論理出力状態へ遷移する、再生比較器。
2. 【請求項２】 ラッチの出力はさらに、入力電圧信号が
   第２の予め定められた値よりも大きな大きさから第２の
   予め定められた値よりも小さな値へと減少するとき、第
   ２の論理出力状態から第１の論理出力状態へと遷移す
   る、請求項１に記載の再生比較器。
3. 【請求項３】 第１の論理出力状態はロー状態であり、
   第２の論理出力状態はハイ状態である、請求項１に記載
   の再生比較器。
4. 【請求項４】 第１の論理出力状態はハイ状態であり、
   第２の論理出力状態はロー状態である、請求項１に記載
   の再生比較器。
5. 【請求項５】 第１の基準電圧ラインは第１の比較器の
   負の入力に接続され、入力電圧ラインは第１の比較器の
   正の入力に接続される、請求項１に記載の再生比較器。
6. 【請求項６】 第２の基準電圧ラインは第２の比較器の
   正の入力に接続され、入力電圧ラインは第２の比較器の
   負の入力に接続される、請求項１に記載の再生比較器。
7. 【請求項７】 第１の比較器の出力は、入力電圧信号が
   第１の予め定められた値よりも小さな大きさから第１の
   予め定められた値よりも大きな大きさへと増加すると
   き、ラッチをセットする、請求項６に記載の再生比較
   器。
8. 【請求項８】 第２の比較器の出力は、入力電圧信号が
   第２の予め定められた値よりも大きな大きさから第２の
   予め定められた値よりも小さな大きさへと減少すると
   き、ラッチをリセットする、請求項６に記載の再生比較
   器。
9. 【請求項９】 ラッチはさらに反転出力を含み、反転出
   力は、出力が第１の論理状態にあるとき第２の論理状態
   であり、出力が第２の論理状態にあるとき第１の論理状
   態である、請求項１に記載の再生比較器。
10. 【請求項１０】 前記第１の入力はＲ−Ｓフリップフロ
    ップのセット入力であり、前記第２の入力はＲ−Ｓフリ
    ップフロップのリセット入力である、請求項１に記載の
    装置。
11. 【請求項１１】 再生比較器であって、 第１および第２の出力トランジスタに接続された入力ト
    ランジスタを有するカレントミラーを含み、入力トラン
    ジスタは入力電流に接続され、第１の出力トランジスタ
    は第１のノードに接続され、第２の出力トランジスタは
    第２のノードに接続され、 第１のノードに接続された第１の基準電流源をさらに含
    み、第１の基準電流源は第１の予め定められたレベルに
    セットされ、 第２のノードに接続された第２の基準電流源をさらに含
    み、第２の基準電流源は第２の予め定められたレベルに
    セットされ、 出力と、第１のノードに接続された第１の入力と、イン
    バータの出力に接続された第２の入力とを有するラッチ
    をさらに含み、インバータの入力は第２のノードに接続
    され、さらに、 ラッチの出力は、入力電流が第１の予め定められたレベ
    ルよりも小さな大きさから第１の予め定められたレベル
    よりも大きな大きさへと増加するとき、第１の論理出力
    状態から第２の論理出力状態へと遷移する、再生比較
    器。
12. 【請求項１２】 ラッチの出力は、入力電流が第２の予
    め定められたレベルよりも大きな大きさから第２の予め
    定められたレベルよりも小さな大きさへと減少すると
    き、第２の論理出力状態から第１の論理出力状態へと遷
    移する、請求項１１に記載の再生比較器。
13. 【請求項１３】 第１の論理出力状態はロー状態であ
    り、第２の論理出力状態はハイ状態である、請求項１１
    に記載の再生比較器。
14. 【請求項１４】 第１の論理出力状態はハイ状態であ
    り、第２の論理出力状態はロー状態である、請求項１１
    に記載の再生比較器。
15. 【請求項１５】 第１の入力はＲ−Ｓフリップフロップ
    のセット入力であり、第２の入力はＲ−Ｓフリップフロ
    ップのリセット入力である、請求項１１に記載の再生比
    較器。
16. 【請求項１６】 再生比較器であって、 第１の基準信号と入力信号とに接続された第１の比較器
    を含み、第１の比較器は、入力信号が第１の基準信号よ
    りも大きいとき第１の論理レベルの第１の出力信号を出
    力し、 第２の基準信号と入力信号とに接続された第２の比較器
    をさらに含み、第２の比較器は、入力信号が第２の基準
    信号よりも小さいとき第１の論理レベルの第２の出力信
    号を出力し、 第１および第２の比較器に接続された出力回路をさらに
    含み、出力回路は、第１および第２の比較器からの第１
    および第２の出力信号に従い、再生された信号を出力す
    る、再生比較器。
17. 【請求項１７】 再生された信号は、入力信号が第１の
    基準信号よりも小さな大きさから第１の基準信号よりも
    大きな大きさへと増加するとき、第１の論理レベルおよ
    び第２の論理レベルの一方から、第１の論理レベルおよ
    び第２の論理レベルの他方へと遷移する、請求項１６に
    記載の再生比較器。
18. 【請求項１８】 再生された信号は、入力信号が第２の
    基準信号よりも大きな大きさから第２の基準信号よりも
    小さな大きさへと減少するとき、第１の論理レベルおよ
    び第２の論理レベルの前記他方から、第１の論理レベル
    および第２の論理レベルの前記一方へと遷移する、請求
    項１７に記載の再生比較器。
19. 【請求項１９】 第１の比較器と第２の比較器とラッチ
    とを含む再生比較器において入力信号を再生する方法で
    あって、 同時に、第１の比較器において第１の比較として入力信
    号を第１の基準信号と比較し、第２の比較器において第
    ２の比較として入力信号を第２の基準信号と比較するス
    テップと、 第１および第２の比較の結果をラッチの入力に与えるス
    テップと、 第１および第２の比較の結果に従って再生された信号を
    出力するステップとを含む、入力信号を再生する方法。
20. 【請求項２０】 再生された信号は、入力信号が第１の
    基準信号よりも小さな大きさから第１の基準信号よりも
    大きな大きさへと増加するとき、第１の論理レベルおよ
    び第２の論理レベルの一方から、第１の論理レベルおよ
    び第２の論理レベルの他方へと遷移する、請求項１９に
    記載の方法。
21. 【請求項２１】 再生された信号は、入力信号が第２の
    基準信号よりも大きな大きさから第２の基準信号よりも
    小さな大きさへと減少するとき、第１の論理レベルおよ
    び第２の論理レベルの前記他方から、第１の論理レベル
    および第２の論理レベルの前記一方へと遷移する、請求
    項２０に記載の方法。
22. 【請求項２２】 再生比較器であって、 第１の比較器と、 第２の比較器と、 第１および第２の比較器の各々に並列に接続された入力
    電圧ラインとを含み、入力電圧ラインは入力電圧信号を
    第１および第２の比較器の各々に与え、 第１の比較器に接続された第１の基準電圧ラインをさら
    に含み、第１の基準電圧ラインは第１の基準電圧信号を
    第１の比較器に与え、第１の基準電圧信号は第１の予め
    定められた値を有し、 第２の比較器に接続された第２の基準電圧ラインをさら
    に含み、第２の基準電圧ラインは第２の基準電圧信号を
    第２の比較器に与え、第２の基準電圧信号は第２の予め
    定められた値を有し、 出力と、第１の比較器の出力に接続されたセット入力
    と、第２の比較器の出力に接続されたリセット入力とを
    有するラッチをさらに含み、 ラッチの出力は、入力電圧信号が第１の予め定められた
    値よりも小さな大きさから第１の予め定められた値より
    も大きな大きさへと増加するとき、ローレベルからハイ
    レベルへと遷移する、再生比較器。
23. 【請求項２３】 再生比較器であって、 第１および第２の出力トランジスタに接続された入力ト
    ランジスタを有するカレントミラーを含み、入力トラン
    ジスタは入力電流に接続され、第１の出力トランジスタ
    は第１のノードに接続され、第２の出力トランジスタは
    第２のノードに接続され、 第１のノードと接地との間に接続された第１の基準電流
    源をさらに含み、第１の基準電流源は第１の予め定めら
    れたレベルにセットされ、 第２のノードと接地との間に接続された第２の基準電流
    源をさらに含み、第２の基準電流源は第２の予め定めら
    れたレベルにセットされ、 出力と、第１のノードに接続されたセット入力と、イン
    バータの出力に接続されたリセット入力とを有するラッ
    チをさらに含み、インバータの入力は第２のノードに接
    続され、 ラッチの出力は、入力電流が第１の予め定められたレベ
    ルよりも小さな大きさから第１の予め定められたレベル
    よりも大きな大きさへと増加するとき、ローレベルから
    ハイレベルへと遷移する、再生比較器。