JPH095363A - 再生比較器および再生比較器において入力信号を再生する方法 - Google Patents
再生比較器および再生比較器において入力信号を再生する方法Info
- Publication number
- JPH095363A JPH095363A JP15438995A JP15438995A JPH095363A JP H095363 A JPH095363 A JP H095363A JP 15438995 A JP15438995 A JP 15438995A JP 15438995 A JP15438995 A JP 15438995A JP H095363 A JPH095363 A JP H095363A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- input
- output
- signal
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】 ディジタル回路を組入れた再生比較器を提供
する。 【構成】 再生比較器は2つの比較器とラッチとを用い
る。この比較器はフィードバックまたはアナログスイッ
チを用いないため、従来の再生比較器よりも高速であ
り、ヒステリシスポイントは個々にセットおよび微調整
できる。第1の比較器は入力信号および第1の基準に接
続され、一方第2の比較器は入力信号および第2の基準
に接続される。比較器の出力はラッチへの入力として与
えられる。
する。 【構成】 再生比較器は2つの比較器とラッチとを用い
る。この比較器はフィードバックまたはアナログスイッ
チを用いないため、従来の再生比較器よりも高速であ
り、ヒステリシスポイントは個々にセットおよび微調整
できる。第1の比較器は入力信号および第1の基準に接
続され、一方第2の比較器は入力信号および第2の基準
に接続される。比較器の出力はラッチへの入力として与
えられる。
Description
【0001】
【発明の背景】再生比較器は、シュミットトリガ回路と
しても周知だが、1938年以来存在し最初は真空管を
用いて実現された。再生比較器の主要な特徴は、正弦
状、鋸刃状、または歪な方形パルスが与えられたとき完
全な方形パルスを発生させる能力である。再生比較器は
したがって、ノイズにより崩れたディジタル波形を整え
るのにしばしば用いられる。
しても周知だが、1938年以来存在し最初は真空管を
用いて実現された。再生比較器の主要な特徴は、正弦
状、鋸刃状、または歪な方形パルスが与えられたとき完
全な方形パルスを発生させる能力である。再生比較器は
したがって、ノイズにより崩れたディジタル波形を整え
るのにしばしば用いられる。
【0002】再生比較器の他の利点は、ヒステリシスで
ある。ヒステリシスにより、出力は、入力電圧が第1の
値に達するときローレベルからハイレベルへ遷移し、次
に、入力電圧が第2の値に達するときハイレベルからロ
ーレベルへと遷移することができる。
ある。ヒステリシスにより、出力は、入力電圧が第1の
値に達するときローレベルからハイレベルへ遷移し、次
に、入力電圧が第2の値に達するときハイレベルからロ
ーレベルへと遷移することができる。
【0003】従来の再生比較器は、正のアナログフィー
ドバックループを用いてアナログ回路より構成される。
従来の再生比較器の1例は図1に示される。入力電圧2
2は比較器20の正の入力30に与えられる。比較器2
0の負の入力32は、信号ライン24のVREF1か信
号ライン26のVREF2かどちらかに接続できる。ア
ナログスイッチ28は、負の入力32が信号ライン24
か信号ライン26かどちらに接続されるかを決定する。
VREF1およびVREF2は電圧レベルであり、この
例では、VREF1はVREF2よりも大きい。従来
は、VREF1およびVREF2は互いに関連し、これ
らは電源電圧といった共通電圧の関数である。比較器2
0の出力34は、ライン36を通してアナログスイッチ
28にフィードバックされる。出力34がローのとき、
たとえば0ボルトのとき、アナログスイッチ28は負の
入力32を信号ライン24にしたがってVREF1に接
続する。出力電圧34がハイのとき、たとえば5ボルト
のとき、アナログスイッチ28は負の入力32を信号ラ
イン26にしたがってVREF2に接続する。
ドバックループを用いてアナログ回路より構成される。
従来の再生比較器の1例は図1に示される。入力電圧2
2は比較器20の正の入力30に与えられる。比較器2
0の負の入力32は、信号ライン24のVREF1か信
号ライン26のVREF2かどちらかに接続できる。ア
ナログスイッチ28は、負の入力32が信号ライン24
か信号ライン26かどちらに接続されるかを決定する。
VREF1およびVREF2は電圧レベルであり、この
例では、VREF1はVREF2よりも大きい。従来
は、VREF1およびVREF2は互いに関連し、これ
らは電源電圧といった共通電圧の関数である。比較器2
0の出力34は、ライン36を通してアナログスイッチ
28にフィードバックされる。出力34がローのとき、
たとえば0ボルトのとき、アナログスイッチ28は負の
入力32を信号ライン24にしたがってVREF1に接
続する。出力電圧34がハイのとき、たとえば5ボルト
のとき、アナログスイッチ28は負の入力32を信号ラ
イン26にしたがってVREF2に接続する。
【0004】このようにして、図1の回路はヒステリシ
スを達成するためにフィードバックを必要とする。した
がって、装置のフィードバック性質のため、状態変化が
発生するレベルを微調整することは容易でない。レベル
はまた関連するため、ヒステリシスレベルは独立して調
整することができない。
スを達成するためにフィードバックを必要とする。した
がって、装置のフィードバック性質のため、状態変化が
発生するレベルを微調整することは容易でない。レベル
はまた関連するため、ヒステリシスレベルは独立して調
整することができない。
【0005】
【発明の概要】この発明の1つの目的は、ディジタル回
路を再生比較器に組入れて上述の欠点を克服することで
ある。
路を再生比較器に組入れて上述の欠点を克服することで
ある。
【0006】この発明の再生比較器は、アナログフィー
ドバックループまたはアナログスイッチの使用を回避す
ることにより上述の欠点を克服する。結果として、この
発明の再生比較器は、従来のアナログ再生比較器よりも
高速で動作する能力を有する。さらに、この発明の再生
比較器は、その変化する状態を微調整することができ
る。加えて、この発明の再生比較器のヒステリシスレベ
ルは、独立して調整できる。
ドバックループまたはアナログスイッチの使用を回避す
ることにより上述の欠点を克服する。結果として、この
発明の再生比較器は、従来のアナログ再生比較器よりも
高速で動作する能力を有する。さらに、この発明の再生
比較器は、その変化する状態を微調整することができ
る。加えて、この発明の再生比較器のヒステリシスレベ
ルは、独立して調整できる。
【0007】上記の利点は、2つの比較器および論理を
利用し2つの比較器の出力を処理する、この発明に従う
回路により達成可能である。この発明のこれらおよびそ
の他の目的は、この発明の第1の実施例において、第1
の比較器と、第2の比較器と、第1および第2の比較器
の各々に並列に接続された入力電圧ラインとを含む再生
比較器を提供することにより達成される。入力電圧ライ
ンは、第1および第2の比較器の各々に入力電圧信号を
与える。第1の基準電圧ラインは第1の比較器に接続さ
れ、第1の予め定められた値を有する第1の基準電圧信
号を与える。第2の基準電圧ラインは第2の比較器に接
続され、第2の予め定められた値を有する第2の基準電
圧信号を与える。ラッチは、出力と、第1の比較器の出
力に接続されたセット入力と、第2の比較器の出力に接
続されたリセット入力とを有し、ラッチの出力は、入力
電圧信号が第1の予め定められた値よりも小さな大きさ
から第1の予め定められた値よりも大きな大きさへ増加
するとき、ローレベルからハイレベルへと遷移する。
利用し2つの比較器の出力を処理する、この発明に従う
回路により達成可能である。この発明のこれらおよびそ
の他の目的は、この発明の第1の実施例において、第1
の比較器と、第2の比較器と、第1および第2の比較器
の各々に並列に接続された入力電圧ラインとを含む再生
比較器を提供することにより達成される。入力電圧ライ
ンは、第1および第2の比較器の各々に入力電圧信号を
与える。第1の基準電圧ラインは第1の比較器に接続さ
れ、第1の予め定められた値を有する第1の基準電圧信
号を与える。第2の基準電圧ラインは第2の比較器に接
続され、第2の予め定められた値を有する第2の基準電
圧信号を与える。ラッチは、出力と、第1の比較器の出
力に接続されたセット入力と、第2の比較器の出力に接
続されたリセット入力とを有し、ラッチの出力は、入力
電圧信号が第1の予め定められた値よりも小さな大きさ
から第1の予め定められた値よりも大きな大きさへ増加
するとき、ローレベルからハイレベルへと遷移する。
【0008】この発明の代替の実施例は、第1および第
2の出力トランジスタに接続された入力トランジスタを
有するカレントミラーを含む再生比較器を提供し、入力
トランジスタは入力電流に接続され、第1の出力トラン
ジスタは第1のノードに接続され、第2の出力トランジ
スタは第2のノードに接続される。第1の基準電流源は
第1のノードと接地との間に接続され、第1の基準電流
源は第1の予め定められたレベルにセットされる。第2
の基準電流源は第2のノードと接地との間に接続され、
第2の基準電流源は第2の予め定められたレベルにセッ
トされる。ラッチは、出力と、第1のノードに接続され
たセット入力と、インバータの出力に接続されたリセッ
ト入力とを有し、インバータの入力は第2のノードに接
続され、ラッチの出力は、入力電流が第1の予め定めら
れたレベルよりも小さな大きさから第1の予め定められ
たレベルよりも大きな大きさへ増加するとき、ローレベ
ルからハイレベルへと遷移する。
2の出力トランジスタに接続された入力トランジスタを
有するカレントミラーを含む再生比較器を提供し、入力
トランジスタは入力電流に接続され、第1の出力トラン
ジスタは第1のノードに接続され、第2の出力トランジ
スタは第2のノードに接続される。第1の基準電流源は
第1のノードと接地との間に接続され、第1の基準電流
源は第1の予め定められたレベルにセットされる。第2
の基準電流源は第2のノードと接地との間に接続され、
第2の基準電流源は第2の予め定められたレベルにセッ
トされる。ラッチは、出力と、第1のノードに接続され
たセット入力と、インバータの出力に接続されたリセッ
ト入力とを有し、インバータの入力は第2のノードに接
続され、ラッチの出力は、入力電流が第1の予め定めら
れたレベルよりも小さな大きさから第1の予め定められ
たレベルよりも大きな大きさへ増加するとき、ローレベ
ルからハイレベルへと遷移する。
【0009】この発明のさらに他の実施例は、第1の基
準信号と入力信号とに接続された第1の比較器を含む再
生比較器を提供し、第1の比較器は、入力信号が第1の
基準信号よりも大きいとき第1の論理レベルの第1の出
力信号を出力し、この再生比較器はさらに、第2の基準
信号と入力信号とに接続された第2の比較器を含み、第
2の比較器は、入力信号が第2の基準信号よりも小さい
とき第1の論理レベルの第2の出力信号を出力し、この
再生比較器はさらに、第1および第2の比較器に接続さ
れた出力回路を含み、出力回路は、第1および第2の比
較器からの第1および第2の出力信号に従い、再生され
た信号を出力する。
準信号と入力信号とに接続された第1の比較器を含む再
生比較器を提供し、第1の比較器は、入力信号が第1の
基準信号よりも大きいとき第1の論理レベルの第1の出
力信号を出力し、この再生比較器はさらに、第2の基準
信号と入力信号とに接続された第2の比較器を含み、第
2の比較器は、入力信号が第2の基準信号よりも小さい
とき第1の論理レベルの第2の出力信号を出力し、この
再生比較器はさらに、第1および第2の比較器に接続さ
れた出力回路を含み、出力回路は、第1および第2の比
較器からの第1および第2の出力信号に従い、再生され
た信号を出力する。
【0010】この発明のさらに他の実施例は、第1の比
較器と第2の比較器とラッチとを含む再生比較器におい
て入力信号を再生する方法を提供し、この方法は、同時
に、第1の比較器において第1の比較として入力信号を
第1の基準信号と比較し、第2の比較器において第2の
比較として入力信号を第2の基準信号と比較するステッ
プと、第1および第2の比較の結果をラッチの入力に与
えるステップと、第1および第2の比較の結果に従って
再生された信号を出力するステップとを含む。
較器と第2の比較器とラッチとを含む再生比較器におい
て入力信号を再生する方法を提供し、この方法は、同時
に、第1の比較器において第1の比較として入力信号を
第1の基準信号と比較し、第2の比較器において第2の
比較として入力信号を第2の基準信号と比較するステッ
プと、第1および第2の比較の結果をラッチの入力に与
えるステップと、第1および第2の比較の結果に従って
再生された信号を出力するステップとを含む。
【0011】この発明の上記およびその他の特徴は、添
付の図面を参照することにより明らかになるであろう。
付の図面を参照することにより明らかになるであろう。
【0012】
【好ましい実施例の詳細な説明】図2は再生比較器の入
力/出力関係の例を示す。図2において、入力電圧2は
時間とともに変化する。図に示されるように、入力電圧
2がレベルAに達するとき、出力4はロー状態からハイ
状態へと遷移する。出力4は、入力電圧2がレベルBに
達するまでこのハイ状態にとどまる。したがって、ロー
状態からハイ状態への遷移は点6、10および14で発
生し、一方ハイ状態からロー状態への遷移は点8、12
および16で発生する。再生比較器のヒステリシス特徴
の例は、入力電圧2がたとえば点18におけるようにレ
ベルAに降下しても、出力電圧はロー状態に遷移しない
ことに注意すれば理解できる。その代わりに、出力信号
4は、点16において入力電圧2がレベルBに降下する
までハイ状態にとどまり、点16の時出力信号4はロー
状態に遷移する。このようにして、再生比較器は、歪
な、またはノイズにより崩れた入力信号から輪郭の明ら
かな出力信号を生み出す。
力/出力関係の例を示す。図2において、入力電圧2は
時間とともに変化する。図に示されるように、入力電圧
2がレベルAに達するとき、出力4はロー状態からハイ
状態へと遷移する。出力4は、入力電圧2がレベルBに
達するまでこのハイ状態にとどまる。したがって、ロー
状態からハイ状態への遷移は点6、10および14で発
生し、一方ハイ状態からロー状態への遷移は点8、12
および16で発生する。再生比較器のヒステリシス特徴
の例は、入力電圧2がたとえば点18におけるようにレ
ベルAに降下しても、出力電圧はロー状態に遷移しない
ことに注意すれば理解できる。その代わりに、出力信号
4は、点16において入力電圧2がレベルBに降下する
までハイ状態にとどまり、点16の時出力信号4はロー
状態に遷移する。このようにして、再生比較器は、歪
な、またはノイズにより崩れた入力信号から輪郭の明ら
かな出力信号を生み出す。
【0013】図3は、アナログとディジタル回路とを組
合せ、図1の配置に現われるアナログフィードバックお
よびスイッチング特徴に固有の欠点を伴わずに図1の再
生比較器と同じ結果を生み出すことのできる、この発明
の再生比較器の実施例を示す。
合せ、図1の配置に現われるアナログフィードバックお
よびスイッチング特徴に固有の欠点を伴わずに図1の再
生比較器と同じ結果を生み出すことのできる、この発明
の再生比較器の実施例を示す。
【0014】図3の回路は、2つの比較器70、72、
およびRSラッチ74を採用する。入力電圧は信号ライ
ン80を介し比較器70の負の入力と比較器72の正の
入力とに接続される。VREF2は信号ライン76を介
して比較器70の正の入力に接続され、一方VREF1
は信号ライン78を介して比較器72の負の入力に接続
される。比較器72の出力はラッチ74のセット入力に
接続され、一方比較器70の出力はラッチ74のリセッ
ト入力に接続される。ラッチ74のセットおよびリセッ
ト端子は、この説明においてはアクティブハイであると
仮定される。回路の出力はラッチ74のQ出力により与
えられ、一方反転出力はまたラッチ74のQ/出力
(注:以下明細書中では、反転を表わすバー記号に代え
て/を用いる)により与えられることができる。
およびRSラッチ74を採用する。入力電圧は信号ライ
ン80を介し比較器70の負の入力と比較器72の正の
入力とに接続される。VREF2は信号ライン76を介
して比較器70の正の入力に接続され、一方VREF1
は信号ライン78を介して比較器72の負の入力に接続
される。比較器72の出力はラッチ74のセット入力に
接続され、一方比較器70の出力はラッチ74のリセッ
ト入力に接続される。ラッチ74のセットおよびリセッ
ト端子は、この説明においてはアクティブハイであると
仮定される。回路の出力はラッチ74のQ出力により与
えられ、一方反転出力はまたラッチ74のQ/出力
(注:以下明細書中では、反転を表わすバー記号に代え
て/を用いる)により与えられることができる。
【0015】この発明の入力/出力特性は、図3の参照
に続けて図4を参照することにより理解できる。最初
に、ラッチ74はQ/出力の信号ライン82での論理ロ
ー状態を伴いリセット状態にあり、入力電圧がVREF
2よりも小さいと仮定する。入力電圧が増加しつつある
と仮定すれば、入力はベクトル84の左部分のどこかに
ある。入力はVREF2よりも小さいため、比較器70
はたえまなくラッチ74のリセット入力へ論理ハイ信号
を出力するだろう。入力電圧は増加し続けるため、つい
にはVREF2よりも大きくなる。したがって比較器7
0はラッチ74のリセット入力へ論理ハイ信号を送るこ
とを停止する。しかしながら、ラッチの性質のため、リ
セット信号がなくてもラッチ74の出力82には影響が
ない。つまり、入力電圧がVREF2を通過するとき、
出力電圧は論理ロー状態にとどまる。
に続けて図4を参照することにより理解できる。最初
に、ラッチ74はQ/出力の信号ライン82での論理ロ
ー状態を伴いリセット状態にあり、入力電圧がVREF
2よりも小さいと仮定する。入力電圧が増加しつつある
と仮定すれば、入力はベクトル84の左部分のどこかに
ある。入力はVREF2よりも小さいため、比較器70
はたえまなくラッチ74のリセット入力へ論理ハイ信号
を出力するだろう。入力電圧は増加し続けるため、つい
にはVREF2よりも大きくなる。したがって比較器7
0はラッチ74のリセット入力へ論理ハイ信号を送るこ
とを停止する。しかしながら、ラッチの性質のため、リ
セット信号がなくてもラッチ74の出力82には影響が
ない。つまり、入力電圧がVREF2を通過するとき、
出力電圧は論理ロー状態にとどまる。
【0016】最終的に入力電圧はVREF1のレベルに
達するだろう。このとき、つまり図4においてEと示さ
れた点で、比較器72の正の入力での電圧は、比較器7
2の負の入力での電圧に届き、次にそれを超える。した
がって、比較器72は論理ハイ信号をラッチ74のセッ
ト入力に転送する。ラッチ74は次にセットし、出力電
圧82は、図4のベクトル86で示されるように、ロー
状態からハイ状態へと遷移する。
達するだろう。このとき、つまり図4においてEと示さ
れた点で、比較器72の正の入力での電圧は、比較器7
2の負の入力での電圧に届き、次にそれを超える。した
がって、比較器72は論理ハイ信号をラッチ74のセッ
ト入力に転送する。ラッチ74は次にセットし、出力電
圧82は、図4のベクトル86で示されるように、ロー
状態からハイ状態へと遷移する。
【0017】入力電圧がベクトル88に沿い増加し続け
るとき、入力電圧は、たとえ比較器72がラッチ74の
セット入力に論理ハイ信号を出力し続けても、信号ライ
ン82でのQ/出力電圧を変化させない。これは、当該
技術において周知のようにラッチの性質によるものであ
る。入力電圧がベクトル90に沿い降下すると、最終的
にはVREF1よりも低いレベルに達する。入力電圧が
VREF1よりも小さいとき、比較器72はその正の入
力を超える負の入力を有することになり、したがって、
比較器72はラッチ74のセット入力に論理ロー信号を
転送する。ラッチの性質のため、セット入力でのロー信
号は出力電圧82に影響を与えない。
るとき、入力電圧は、たとえ比較器72がラッチ74の
セット入力に論理ハイ信号を出力し続けても、信号ライ
ン82でのQ/出力電圧を変化させない。これは、当該
技術において周知のようにラッチの性質によるものであ
る。入力電圧がベクトル90に沿い降下すると、最終的
にはVREF1よりも低いレベルに達する。入力電圧が
VREF1よりも小さいとき、比較器72はその正の入
力を超える負の入力を有することになり、したがって、
比較器72はラッチ74のセット入力に論理ロー信号を
転送する。ラッチの性質のため、セット入力でのロー信
号は出力電圧82に影響を与えない。
【0018】図4の点Fで示されるように、入力電圧が
VREF2のレベルに降下するとき、比較器70はその
負の入力を超える正の入力を有し、ラッチ74のリセッ
ト入力にハイ信号を転送し、図4のベクトル92により
示されるように、出力82を論理ローレベルに降下させ
る。入力電圧はベクトル94に沿い減少し続ける間、比
較器70はラッチ74のリセット入力をアサートし続け
るだろう。もちろん、ラッチ74は既にリセット状態に
あるため、これらの信号は出力82を変化させないだろ
う。したがって、入力電圧がVREF1のレベルに達す
るときラッチ74が再びセットし、比較器72に再びセ
ット入力へ論理ハイ信号を転送させるまで、出力82は
論理ロー状態にとどまり続けることがわかる。上記のよ
うに、この発明に従う回路は、従来の再生比較器の結果
を達成するうえでの、簡略化された態様を提供する。
VREF2のレベルに降下するとき、比較器70はその
負の入力を超える正の入力を有し、ラッチ74のリセッ
ト入力にハイ信号を転送し、図4のベクトル92により
示されるように、出力82を論理ローレベルに降下させ
る。入力電圧はベクトル94に沿い減少し続ける間、比
較器70はラッチ74のリセット入力をアサートし続け
るだろう。もちろん、ラッチ74は既にリセット状態に
あるため、これらの信号は出力82を変化させないだろ
う。したがって、入力電圧がVREF1のレベルに達す
るときラッチ74が再びセットし、比較器72に再びセ
ット入力へ論理ハイ信号を転送させるまで、出力82は
論理ロー状態にとどまり続けることがわかる。上記のよ
うに、この発明に従う回路は、従来の再生比較器の結果
を達成するうえでの、簡略化された態様を提供する。
【0019】さらに、この発明の簡潔性により多くの利
点がもたらされる。第1に、回路にアナログスイッチが
組入れられないため、従来の再生比較器よりも高速で動
作できる。第2に、比較器70および72は各々独立し
て微調整できる。したがって、従来の再生比較器と異な
り、ヒステリシスレベルVREF1とVREF2とは相
互依存しない。つまり、これらのレベルは、従来の再生
比較器においては利用出来なかった方法で、独立して調
整できる。
点がもたらされる。第1に、回路にアナログスイッチが
組入れられないため、従来の再生比較器よりも高速で動
作できる。第2に、比較器70および72は各々独立し
て微調整できる。したがって、従来の再生比較器と異な
り、ヒステリシスレベルVREF1とVREF2とは相
互依存しない。つまり、これらのレベルは、従来の再生
比較器においては利用出来なかった方法で、独立して調
整できる。
【0020】図5は、この発明に従う別の実施例を示
す。この発明に従うこの実施例は、電流モードで動作す
る。トランジスタ102は、カレントミラーの様式で、
トランジスタ104およびトランジスタ106の両方に
接続される。したがって、入力電流100は、それぞれ
ノードGおよびHに流れる電流108および110によ
り複製される。IREF1およびIREF2は、図3の
例においてのVREF1およびVREF2と類似する態
様で基準レベルを与える。
す。この発明に従うこの実施例は、電流モードで動作す
る。トランジスタ102は、カレントミラーの様式で、
トランジスタ104およびトランジスタ106の両方に
接続される。したがって、入力電流100は、それぞれ
ノードGおよびHに流れる電流108および110によ
り複製される。IREF1およびIREF2は、図3の
例においてのVREF1およびVREF2と類似する態
様で基準レベルを与える。
【0021】説明のため、IREF1はIREF2より
も大きいと仮定する。この例では能動ローであるラッチ
112は、ノードGに接続されたセット入力およびイン
バータ114を通してノードHに接続されたリセット入
力を有する。反転バッファ111および113はそれぞ
れ、セットおよびリセットラインに任意的に設けられ
る。もちろん、バッファ111および113が使用され
なければ、ラッチ112は回路が適切な動作を行なうた
めに能動ハイとなる可能性がある。
も大きいと仮定する。この例では能動ローであるラッチ
112は、ノードGに接続されたセット入力およびイン
バータ114を通してノードHに接続されたリセット入
力を有する。反転バッファ111および113はそれぞ
れ、セットおよびリセットラインに任意的に設けられ
る。もちろん、バッファ111および113が使用され
なければ、ラッチ112は回路が適切な動作を行なうた
めに能動ハイとなる可能性がある。
【0022】電流116および118はそれぞれ、ラッ
チ112のセットおよびリセット入力の方向に、ノード
GおよびHから流れるように引かれる。しかしながら、
当該技術において周知のように、ラッチの性質のため入
力はラッチ112のセットおよびリセット入力へまたは
セットおよびリセット入力から流れることはない。しか
しこの回路の動作を説明するためには、116および1
18で示される方向に沿い電流が流れるようにすると、
明らかになる。
チ112のセットおよびリセット入力の方向に、ノード
GおよびHから流れるように引かれる。しかしながら、
当該技術において周知のように、ラッチの性質のため入
力はラッチ112のセットおよびリセット入力へまたは
セットおよびリセット入力から流れることはない。しか
しこの回路の動作を説明するためには、116および1
18で示される方向に沿い電流が流れるようにすると、
明らかになる。
【0023】ノードGで、トランジスタ104は入力電
流100と等しい電流108をノードの方へ流そうとす
る。同時に、IREF1とラベルづけられた電流源はI
REF1と等しい電流をノードGから出そうとする。電
流116は常に0に等しいため、電流108(およびし
たがって入力電流100)がIREF1に等しくないと
きはいつも、誤整合が生じる。電流108およびIRE
F1の相対的な大きさはしたがって、以下のようにノー
ドGの論理状態を決定する。
流100と等しい電流108をノードの方へ流そうとす
る。同時に、IREF1とラベルづけられた電流源はI
REF1と等しい電流をノードGから出そうとする。電
流116は常に0に等しいため、電流108(およびし
たがって入力電流100)がIREF1に等しくないと
きはいつも、誤整合が生じる。電流108およびIRE
F1の相対的な大きさはしたがって、以下のようにノー
ドGの論理状態を決定する。
【0024】電流108がIREF1の値よりも小さい
とき、ノードへのおよびノードからの電流の総和は0に
等しいというキルヒホッフの法則を満たすため、IRE
F1は電流116をノードGの方に引こうとする。しか
しながら、電流116は常に0のため、ノードGでの電
圧は、論理ローレベルに対応する、0である最低レベル
に駆動されるだろう。図5の実施例において、バッファ
111は、ラッチ112の能動ローセット入力に供給さ
れるハイレベルに、ローレベルを反転させる。したがっ
て、電流108つまり入力電流100がIREF1より
も小さいとき、ラッチ112はセット入力を受取らな
い。
とき、ノードへのおよびノードからの電流の総和は0に
等しいというキルヒホッフの法則を満たすため、IRE
F1は電流116をノードGの方に引こうとする。しか
しながら、電流116は常に0のため、ノードGでの電
圧は、論理ローレベルに対応する、0である最低レベル
に駆動されるだろう。図5の実施例において、バッファ
111は、ラッチ112の能動ローセット入力に供給さ
れるハイレベルに、ローレベルを反転させる。したがっ
て、電流108つまり入力電流100がIREF1より
も小さいとき、ラッチ112はセット入力を受取らな
い。
【0025】その代わりとして、もしラッチ112が能
動ハイでありバッファ111が採用されなければ、同じ
機能が結果として発生する。この場合、ノードGでのロ
ーレベルは直接ラッチ112の能動ハイセット入力に接
続され、そのためラッチ112は再びセット入力を受取
らない。
動ハイでありバッファ111が採用されなければ、同じ
機能が結果として発生する。この場合、ノードGでのロ
ーレベルは直接ラッチ112の能動ハイセット入力に接
続され、そのためラッチ112は再びセット入力を受取
らない。
【0026】電流108、つまり入力電流100がIR
EF1よりも大きいとき、その反対の結果が生じる。こ
の回路は電流116をラッチ112のセット入力へ駆動
しようとする。動作電流116は0に等しいため、ノー
ドGでの電圧は、たとえば5ボルトのハイ論理レベルに
対応する最高レベルに駆動される。図5に示されるよう
に、バッファ111はノードGのハイレベルをラッチ1
12のセット入力でのローレベルに反転させる。したが
って、電流108つまり電流100がIREF1 を超え
ると、ラッチ112はセット入力を受取る。
EF1よりも大きいとき、その反対の結果が生じる。こ
の回路は電流116をラッチ112のセット入力へ駆動
しようとする。動作電流116は0に等しいため、ノー
ドGでの電圧は、たとえば5ボルトのハイ論理レベルに
対応する最高レベルに駆動される。図5に示されるよう
に、バッファ111はノードGのハイレベルをラッチ1
12のセット入力でのローレベルに反転させる。したが
って、電流108つまり電流100がIREF1 を超え
ると、ラッチ112はセット入力を受取る。
【0027】同様に、電流110がIREF2よりも大
きいときノードHはハイであり、電流110がIREF
2よりも小さいときローである。図5のこの発明に従う
構成において、ノードHでのハイは、反転バッファ11
8およびインバータ114の動作のために、ラッチ11
2のリセット入力でのハイに変換する。したがって、ラ
ッチ112は、電流110つまり入力電流100がIR
EF2よりも大きいとき、リセット入力を受取らない。
しかしながら、電流110がIREF2よりも小さい結
果としてノードHがローのとき、ラッチ112のリセッ
ト入力で対応するロー入力が発生する。したがって、電
流110つまり入力電流100がIREF2よりも小さ
いとき、ラッチ112はリセット入力を受取る。
きいときノードHはハイであり、電流110がIREF
2よりも小さいときローである。図5のこの発明に従う
構成において、ノードHでのハイは、反転バッファ11
8およびインバータ114の動作のために、ラッチ11
2のリセット入力でのハイに変換する。したがって、ラ
ッチ112は、電流110つまり入力電流100がIR
EF2よりも大きいとき、リセット入力を受取らない。
しかしながら、電流110がIREF2よりも小さい結
果としてノードHがローのとき、ラッチ112のリセッ
ト入力で対応するロー入力が発生する。したがって、電
流110つまり入力電流100がIREF2よりも小さ
いとき、ラッチ112はリセット入力を受取る。
【0028】入力電流100がIREF2よりも小さい
(したがってIREF1はIREF2よりも大きいため
IREF1よりも小さい)と仮定すれば、ラッチ112
のリセット入力で結果として発生するロー信号は、ラッ
チ112をリセット状態にするだろう。
(したがってIREF1はIREF2よりも大きいため
IREF1よりも小さい)と仮定すれば、ラッチ112
のリセット入力で結果として発生するロー信号は、ラッ
チ112をリセット状態にするだろう。
【0029】入力電流は増加するので、最終的にIRE
F2のレベルに達するだろう。この点で、ノードHはハ
イとなり、したがってラッチ112のリセット入力での
ハイレベルを生じさせる。ラッチ112は既にリセット
状態にあるため、ロー論理レベルからハイ論理レベルへ
の変化はラッチ112の出力に影響を与えないだろう。
したがって、当該技術において周知のように、リセット
状態の間ラッチ112のリセット入力でのレベルは重要
でない。
F2のレベルに達するだろう。この点で、ノードHはハ
イとなり、したがってラッチ112のリセット入力での
ハイレベルを生じさせる。ラッチ112は既にリセット
状態にあるため、ロー論理レベルからハイ論理レベルへ
の変化はラッチ112の出力に影響を与えないだろう。
したがって、当該技術において周知のように、リセット
状態の間ラッチ112のリセット入力でのレベルは重要
でない。
【0030】しかしながら結果的には、入力電流100
はIREF1を超える点に達するだろう。この点で、ノ
ードGはハイになる。これはラッチのセット入力での論
理状態をローにし、ラッチ112をセットさせる。
はIREF1を超える点に達するだろう。この点で、ノ
ードGはハイになる。これはラッチのセット入力での論
理状態をローにし、ラッチ112をセットさせる。
【0031】図3の電圧モードに関して先に述べられた
のと同じ態様で、入力電流100がIREF2よりも大
きなレベルにとどまる限り、ラッチ112はセットのま
まであることが理解できる。もし入力電流100がIR
EF1のレベルよりも下に降下するがIREF2のレベ
ルよりもまだ上にあれば、たとえセット入力での論理状
態が変化してもラッチ112はセット状態にとどまるだ
ろう。このようにしてヒステリシスがもたらされ、入力
電流がより高いレベル(IREF1)に達するときラッ
チはセット状態であり、入力電流がより低いレベル(I
REF2)に達するまでリセット状態にはならない。
のと同じ態様で、入力電流100がIREF2よりも大
きなレベルにとどまる限り、ラッチ112はセットのま
まであることが理解できる。もし入力電流100がIR
EF1のレベルよりも下に降下するがIREF2のレベ
ルよりもまだ上にあれば、たとえセット入力での論理状
態が変化してもラッチ112はセット状態にとどまるだ
ろう。このようにしてヒステリシスがもたらされ、入力
電流がより高いレベル(IREF1)に達するときラッ
チはセット状態であり、入力電流がより低いレベル(I
REF2)に達するまでリセット状態にはならない。
【0032】この発明の上記の実施例は、例示のための
みに与えられるものである。この発明の精神の範疇内で
代替の構成を行なうことが可能である。たとえば、RS
ラッチ以外のラッチの使用が可能である。さらに、レベ
ルトリガされるかまたはエッジトリガされるラッチが採
用できる。アナログ結果を達成する代替の論理回路もま
た組入れることができる。したがって、この発明は特定
の実施例を参照して開示され、説明されるが、その原理
は、当業者には明らかである数多くのその他の実施例に
おいて用いることができる。この発明はしたがって特許
請求の範囲により示されたものとしてのみ制限され、前
掲の特許請求の範囲と等価の意味および範囲内でのすべ
ての変更を含む。
みに与えられるものである。この発明の精神の範疇内で
代替の構成を行なうことが可能である。たとえば、RS
ラッチ以外のラッチの使用が可能である。さらに、レベ
ルトリガされるかまたはエッジトリガされるラッチが採
用できる。アナログ結果を達成する代替の論理回路もま
た組入れることができる。したがって、この発明は特定
の実施例を参照して開示され、説明されるが、その原理
は、当業者には明らかである数多くのその他の実施例に
おいて用いることができる。この発明はしたがって特許
請求の範囲により示されたものとしてのみ制限され、前
掲の特許請求の範囲と等価の意味および範囲内でのすべ
ての変更を含む。
【図1】先行技術のアナログ再生比較器を示す図であ
る。
る。
【図2】再生比較器の入力/出力特性を示す図である。
【図3】この発明の再生比較器の実施例を示す図であ
る。
る。
【図4】図3の再生比較器の入力/出力特性を示す図で
ある。
ある。
【図5】この発明の再生比較器の別の実施例を示す図で
ある。
ある。
70 比較器 72 比較器 74 RSラッチ
Claims (23)
- 【請求項1】 再生比較器であって、 第1の比較器と、 第2の比較器と、 第1および第2の比較器の各々に並列に接続された入力
電圧ラインとを含み、入力電圧ラインは第1および第2
の比較器の各々に入力電圧信号を与え、 第1の比較器に接続された第1の基準電圧ラインをさら
に含み、第1の基準電圧ラインは第1の基準電圧信号を
第1の比較器に与え、第1の基準電圧信号は第1の予め
定められた値を有し、 第2の比較器に接続された第2の基準電圧ラインをさら
に含み、第2の基準電圧ラインは第2の基準電圧信号を
第2の比較器に与え、第2の基準電圧信号は第2の予め
定められた値を有し、 出力と、第1の比較器の出力に接続された第1の入力
と、第2の比較器の出力に接続された第2の入力とを有
するラッチをさらに含み、 ラッチの出力は、入力電圧信号が第1の予め定められた
値よりも小さな大きさから第1の予め定められた値より
も大きな大きさへと増加するとき、第1の論理出力状態
から第2の論理出力状態へ遷移する、再生比較器。 - 【請求項2】 ラッチの出力はさらに、入力電圧信号が
第2の予め定められた値よりも大きな大きさから第2の
予め定められた値よりも小さな値へと減少するとき、第
2の論理出力状態から第1の論理出力状態へと遷移す
る、請求項1に記載の再生比較器。 - 【請求項3】 第1の論理出力状態はロー状態であり、
第2の論理出力状態はハイ状態である、請求項1に記載
の再生比較器。 - 【請求項4】 第1の論理出力状態はハイ状態であり、
第2の論理出力状態はロー状態である、請求項1に記載
の再生比較器。 - 【請求項5】 第1の基準電圧ラインは第1の比較器の
負の入力に接続され、入力電圧ラインは第1の比較器の
正の入力に接続される、請求項1に記載の再生比較器。 - 【請求項6】 第2の基準電圧ラインは第2の比較器の
正の入力に接続され、入力電圧ラインは第2の比較器の
負の入力に接続される、請求項1に記載の再生比較器。 - 【請求項7】 第1の比較器の出力は、入力電圧信号が
第1の予め定められた値よりも小さな大きさから第1の
予め定められた値よりも大きな大きさへと増加すると
き、ラッチをセットする、請求項6に記載の再生比較
器。 - 【請求項8】 第2の比較器の出力は、入力電圧信号が
第2の予め定められた値よりも大きな大きさから第2の
予め定められた値よりも小さな大きさへと減少すると
き、ラッチをリセットする、請求項6に記載の再生比較
器。 - 【請求項9】 ラッチはさらに反転出力を含み、反転出
力は、出力が第1の論理状態にあるとき第2の論理状態
であり、出力が第2の論理状態にあるとき第1の論理状
態である、請求項1に記載の再生比較器。 - 【請求項10】 前記第1の入力はR−Sフリップフロ
ップのセット入力であり、前記第2の入力はR−Sフリ
ップフロップのリセット入力である、請求項1に記載の
装置。 - 【請求項11】 再生比較器であって、 第1および第2の出力トランジスタに接続された入力ト
ランジスタを有するカレントミラーを含み、入力トラン
ジスタは入力電流に接続され、第1の出力トランジスタ
は第1のノードに接続され、第2の出力トランジスタは
第2のノードに接続され、 第1のノードに接続された第1の基準電流源をさらに含
み、第1の基準電流源は第1の予め定められたレベルに
セットされ、 第2のノードに接続された第2の基準電流源をさらに含
み、第2の基準電流源は第2の予め定められたレベルに
セットされ、 出力と、第1のノードに接続された第1の入力と、イン
バータの出力に接続された第2の入力とを有するラッチ
をさらに含み、インバータの入力は第2のノードに接続
され、さらに、 ラッチの出力は、入力電流が第1の予め定められたレベ
ルよりも小さな大きさから第1の予め定められたレベル
よりも大きな大きさへと増加するとき、第1の論理出力
状態から第2の論理出力状態へと遷移する、再生比較
器。 - 【請求項12】 ラッチの出力は、入力電流が第2の予
め定められたレベルよりも大きな大きさから第2の予め
定められたレベルよりも小さな大きさへと減少すると
き、第2の論理出力状態から第1の論理出力状態へと遷
移する、請求項11に記載の再生比較器。 - 【請求項13】 第1の論理出力状態はロー状態であ
り、第2の論理出力状態はハイ状態である、請求項11
に記載の再生比較器。 - 【請求項14】 第1の論理出力状態はハイ状態であ
り、第2の論理出力状態はロー状態である、請求項11
に記載の再生比較器。 - 【請求項15】 第1の入力はR−Sフリップフロップ
のセット入力であり、第2の入力はR−Sフリップフロ
ップのリセット入力である、請求項11に記載の再生比
較器。 - 【請求項16】 再生比較器であって、 第1の基準信号と入力信号とに接続された第1の比較器
を含み、第1の比較器は、入力信号が第1の基準信号よ
りも大きいとき第1の論理レベルの第1の出力信号を出
力し、 第2の基準信号と入力信号とに接続された第2の比較器
をさらに含み、第2の比較器は、入力信号が第2の基準
信号よりも小さいとき第1の論理レベルの第2の出力信
号を出力し、 第1および第2の比較器に接続された出力回路をさらに
含み、出力回路は、第1および第2の比較器からの第1
および第2の出力信号に従い、再生された信号を出力す
る、再生比較器。 - 【請求項17】 再生された信号は、入力信号が第1の
基準信号よりも小さな大きさから第1の基準信号よりも
大きな大きさへと増加するとき、第1の論理レベルおよ
び第2の論理レベルの一方から、第1の論理レベルおよ
び第2の論理レベルの他方へと遷移する、請求項16に
記載の再生比較器。 - 【請求項18】 再生された信号は、入力信号が第2の
基準信号よりも大きな大きさから第2の基準信号よりも
小さな大きさへと減少するとき、第1の論理レベルおよ
び第2の論理レベルの前記他方から、第1の論理レベル
および第2の論理レベルの前記一方へと遷移する、請求
項17に記載の再生比較器。 - 【請求項19】 第1の比較器と第2の比較器とラッチ
とを含む再生比較器において入力信号を再生する方法で
あって、 同時に、第1の比較器において第1の比較として入力信
号を第1の基準信号と比較し、第2の比較器において第
2の比較として入力信号を第2の基準信号と比較するス
テップと、 第1および第2の比較の結果をラッチの入力に与えるス
テップと、 第1および第2の比較の結果に従って再生された信号を
出力するステップとを含む、入力信号を再生する方法。 - 【請求項20】 再生された信号は、入力信号が第1の
基準信号よりも小さな大きさから第1の基準信号よりも
大きな大きさへと増加するとき、第1の論理レベルおよ
び第2の論理レベルの一方から、第1の論理レベルおよ
び第2の論理レベルの他方へと遷移する、請求項19に
記載の方法。 - 【請求項21】 再生された信号は、入力信号が第2の
基準信号よりも大きな大きさから第2の基準信号よりも
小さな大きさへと減少するとき、第1の論理レベルおよ
び第2の論理レベルの前記他方から、第1の論理レベル
および第2の論理レベルの前記一方へと遷移する、請求
項20に記載の方法。 - 【請求項22】 再生比較器であって、 第1の比較器と、 第2の比較器と、 第1および第2の比較器の各々に並列に接続された入力
電圧ラインとを含み、入力電圧ラインは入力電圧信号を
第1および第2の比較器の各々に与え、 第1の比較器に接続された第1の基準電圧ラインをさら
に含み、第1の基準電圧ラインは第1の基準電圧信号を
第1の比較器に与え、第1の基準電圧信号は第1の予め
定められた値を有し、 第2の比較器に接続された第2の基準電圧ラインをさら
に含み、第2の基準電圧ラインは第2の基準電圧信号を
第2の比較器に与え、第2の基準電圧信号は第2の予め
定められた値を有し、 出力と、第1の比較器の出力に接続されたセット入力
と、第2の比較器の出力に接続されたリセット入力とを
有するラッチをさらに含み、 ラッチの出力は、入力電圧信号が第1の予め定められた
値よりも小さな大きさから第1の予め定められた値より
も大きな大きさへと増加するとき、ローレベルからハイ
レベルへと遷移する、再生比較器。 - 【請求項23】 再生比較器であって、 第1および第2の出力トランジスタに接続された入力ト
ランジスタを有するカレントミラーを含み、入力トラン
ジスタは入力電流に接続され、第1の出力トランジスタ
は第1のノードに接続され、第2の出力トランジスタは
第2のノードに接続され、 第1のノードと接地との間に接続された第1の基準電流
源をさらに含み、第1の基準電流源は第1の予め定めら
れたレベルにセットされ、 第2のノードと接地との間に接続された第2の基準電流
源をさらに含み、第2の基準電流源は第2の予め定めら
れたレベルにセットされ、 出力と、第1のノードに接続されたセット入力と、イン
バータの出力に接続されたリセット入力とを有するラッ
チをさらに含み、インバータの入力は第2のノードに接
続され、 ラッチの出力は、入力電流が第1の予め定められたレベ
ルよりも小さな大きさから第1の予め定められたレベル
よりも大きな大きさへと増加するとき、ローレベルから
ハイレベルへと遷移する、再生比較器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15438995A JPH095363A (ja) | 1995-06-21 | 1995-06-21 | 再生比較器および再生比較器において入力信号を再生する方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15438995A JPH095363A (ja) | 1995-06-21 | 1995-06-21 | 再生比較器および再生比較器において入力信号を再生する方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH095363A true JPH095363A (ja) | 1997-01-10 |
Family
ID=15583075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15438995A Withdrawn JPH095363A (ja) | 1995-06-21 | 1995-06-21 | 再生比較器および再生比較器において入力信号を再生する方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH095363A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011203112A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | 電流検出回路 |
-
1995
- 1995-06-21 JP JP15438995A patent/JPH095363A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011203112A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | 電流検出回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI758075B (zh) | 數位類比轉換器 | |
JPH07212224A (ja) | 対称的出力を有する電圧制御発振器(vco)と同発振器に用いる論理ゲート | |
US4866261A (en) | Data limiter having current controlled response time | |
US4181862A (en) | High speed resettable dynamic counter | |
US4823028A (en) | Multilevel logic circuit with floating node voltage clamp | |
US5514987A (en) | Digital regenerative comparator | |
JPS63266924A (ja) | 半導体論理回路 | |
US5498980A (en) | Ternary/binary converter circuit | |
US3922606A (en) | Adaptive delta modulation information transmission system | |
JPH095363A (ja) | 再生比較器および再生比較器において入力信号を再生する方法 | |
JPH04216210A (ja) | 差動ドライバとともに使用するための出力回路 | |
JPS58502176A (ja) | ラツチ可能高速設定d−a変換器ビツトスイツチ | |
US5990700A (en) | Input buffer circuit and method | |
US8487661B2 (en) | Zero-crossing gain control system and associated methods | |
KR20000000632A (ko) | 히스테리시스를 갖는 비교기 | |
JP3406613B2 (ja) | 三角波発振回路 | |
JP2887785B2 (ja) | フェーズロックループ回路 | |
JP3747578B2 (ja) | 電圧制御差動遅延素子、電圧制御発振器、位相ループ、電圧制御差動遅延素子を製造する方法、製造するシステムおよび使用する方法。 | |
JPH0888558A (ja) | 半導体素子のデータ出力バッファ | |
US4779011A (en) | Latch circuit having two hold loops | |
US4583007A (en) | Failsafe decision circuit | |
JP3185229B2 (ja) | パルス信号処理回路 | |
US5498982A (en) | High speed comparator with a precise sampling instant | |
JPH05191286A (ja) | アナログ・デジタル変換器の制御回路 | |
KR20010044892A (ko) | 파워 온 리셋 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020903 |