JPH09508219A

JPH09508219A - 液晶ディスプレイを駆動する為の電子システム

Info

Publication number: JPH09508219A
Application number: JP7519728A
Authority: JP
Inventors: エフノイゲバウアー，チャールズ
Original assignee: アリスモスインク
Priority date: 1994-01-24
Filing date: 1995-01-24
Publication date: 1997-08-19
Also published as: US5739803A; WO1995020210A3; AU1689095A; WO1995020210A2; EP0722602A1

Abstract

(57)【要約】Ｘ−Ｙ軸方向に二次元的にアドレスされる受動型液晶ディスプレー（ＬＣＤ）を駆動し、改良されたディスプレー性能を持つ新しい電子装置が開示され請求されている。この装置は線形変換マトリクスのベイシス・ベクトルに対応する電圧のパターンでもって、ＬＣＤのロー・ラインを駆動するロー駆動集積回路と、以下の特長を持つコラム駆動集積回路から構成される。コラム駆動回路は映像情報を貯えるアナログＣＭＯＳピクセル・メモリを内蔵し、ピクセル・マトリクスの線形変換を計算する。このピクセル・マトリクス・コラムの線形変換に対応する電圧でもってコラム・ラインを駆動する高電圧アンプリファイヤー回路は、変換演算回路と共にモノリシック的に集積される。ＬＣＤスクリーンは生来の逆変換を行い、所望のピクセル・マトリクスを表示する。ＬＣＤの表示スピードとコントラストは改良され、受動型ＬＣＤスクリーン上にビデオ・レートの画像の表示を可能とする。

Description

【発明の詳細な説明】液晶ディスプレイを駆動する為の電子システム技術分野本発明は、Ｘ−Ｙ軸方向に二次元的にアドレスし駆動する液晶ディスプレイに関し、さらにはその駆動方式と装置の改良に関するものである。本発明の背景液晶ディスプレイ（以下「ＬＣＤ」という）はポータブルコンピュータやポータブルテレビに広く使用されている。そこで、低消費電力で小型と言った特徴は絶対に必要不可欠なものである。しかしながら陰極線管（以下「ＣＲＴ」という）は低い製造コストで高画質を提供できる為、コンピュータ・モニターやテレビの様なＡＣコンセントから電力を供給するアプリケーションの主要なディスプレイ技術として存在し続けている。既に確立されたテレビ市場は、ＣＲＴ技術に対し、更なる改良に拍車をかけ、今や大型画面サイズを低価格で供給する事を可能にした。現在では一般的な低コストのＣＲＴでも、ＬＣＤと比べると、より高いコントラストと、より早いスピードで、動画を表示する事が出来る。唯一、非常に高価格なアクティブ・マトリクスＬＣＤの画面だけが、一般的なＣＲＴの画質に匹敵する表示をする事ができると言う事実がある。この非常に高価格であると言う事実がＬＣＤ技術を、コストや画面サイズ、そして画質に比べ、重さと消費電力がより重要なアプリケーションにのみ限定させている。従って、本発明の目的の一つは、高価でないＬＣＤパネルを使用して、その性能の向上と、それに必要な消費電力を引き下げ、低コスト化を可能とする技術を提供する事である。それによって、一般的なＣＲＴ製品と価格競争できる代替新製品を市場に提供する事である。ＬＣＤの表示性能におけるコントラストと応答時間と解像度の間に基本的なトレードオフが存在する。現在、これに対する従来の解決方法としては、コンピュータのスクリーンに必要な十分なコントラストを得る為に、十分長い応答時間を備えたＬＣＤ材料を使用する事である。より早い応答を示す液晶材料は一般に存在してはいるが、現在のＬＣＤ上に映像を出す為の電気駆動方式に内在する基本的な限界の為、この材質は使用されない。ワードプロセッシングの様なコンピュータ・アプリケーションは、通常早い応答や高いコントラストを必要としない。従って、動画像表示に必要な高いレベルのディスプレイ技術を必要としない。通常のビデオレートのシグナルの表示に必要な応答時間は、標準の受動型ＬＣＤによって現在のところ達成されていない。ビデオ画像を表示するのに十分早い応答時間を持つ液晶材料は、これを使う結果として許容できない程の低いコントラストと、限られたグレイスケール制御しかできなくなってしまうので、従来の受動型ＬＣＤにおいて使う事はできない。この性能のトレードオフについてさらに詳しく説明する前に、Ｘ−Ｙ軸方向に二次元的単純アドレスにより表示される受動型ＬＣＤについて記述する。一般的なＸ−Ｙ軸方向に二次元的にアドレスされる受動型ＬＣＤは、水平に（Ｘ軸又は、ローとしても知られている）そして垂直に（Ｙ軸又は、コラムとしても知られている）二枚のガラスパネルの内部表面上に透明な電極のパターンを付ける事によって形成される。これらの電極はディスプレイ上に画像を作り出す点（ピクセル）のアレイの明るさをコントロールするのに使われる。このガラスのパネルの間には数ミクロンのギャップがあり、キャビティーを形成している。そしてこのキャビティーは液晶材料で満たされている。ガラスパネルの縁の周りの封止剤は、そのＬＣＤ材料を規定位置に保つ。小さなガラスのスペーサー用ビーズあるいはロッドも、そのキャビティー間隔を一定に保つ為、ＬＣＤ材料のなかに散在している。ロー電極とコラム電極が交わるそれぞれの位置にピクセルが形成される。一般的なコンピュータやテレビのディスプレイには、１００，０００個以上のピクセルが使われている。そのロー電極とコラム電極を電気的に制御する事により、ロー電極とコラム電極の交差する点に形成されるピクセルを、明るくも暗くもする事ができる。ロー電極とコラム電極に対し、高速で情報に対応した電圧で走査する事により、表示画像が作られる。適当なＬＣＤ材料とキャビティー間隔の寸法の選択により、ディスプレイの応答時間を選定する事ができる。入力される映像のシグナルは一般的に、ロー方向に連続するピクセルを次々と記号化したデータの連続的な流れである。ＬＣＤをアドレシングする為に最も一般的に使われている方法は、一度に一本のロー電極に単一の高い電圧のパルスを印加し、そしてそのローの表示画像、又はピクセルの情報に対応する各々の電圧をコラム電極に同時に印加する事である。そのロー上のピクセル列は、表示に対応した視覚的な出力に比例したパルス電圧を与えられ、活性化させられる。この作業は全てのローに対して繰り返される。すなわち、このローの活性化は連続的に繰り返され、パネル全体を活性化する。このアドレシング方法は「ロー・アット・ア・タイム」アドレシングと呼ばれ、又は少々の変化修正を伴った方法も含め、今日のＬＣＤのアドレシング方法の大部分を占めている。ディスプレイ上に表示したい明／暗ピクセルのパターンを保つ為、ＬＣＤパネルは連続してこのリフレッシュ作業を、一般的には一秒間に６０回かそれ以上の回数を繰り返す。高解像度のディスプレイになる程、それぞれのピクセルは、フレームリフレッシュ周期のなかのわずかな割合の期間の励起を受ける。それぞれのピクセルは、一つのフレーム周期の間に一つの高い励起パルスを受け、ロー毎に活性化される。そしてそれから、ピクセルの視覚的出力は、ＬＣＤ材料によって異なる応答時間でもって減衰する。「フレーム応答」としてこの分野で知られているこの現象の為、このアドレシング方法はＬＣＤの応答時間とコントラストに限界を生じさせる。ＬＣＤは、電解がＬＣＤ材料に対し印加された後、液晶材料が平衡状態に戻るのに必要とされる時間の長さを表わす固有のフレーム応答時間を持っている。ｎが液晶素材の平均粘着度を、ｄがキャビティーの長さを、そしてＫが液晶素材の平均弾性定数とすると、応答時間はｎｄ²／Ｋと表わす事ができる。従来の受動型ＬＣＤが持つキャビティーの長さは８〜１０ミクロンであり、応答時間はおよそ３００ミリセカンドである。従って、ＬＣＤ材料の化学的構成やそのＬＣＤキャビティーの長さを変化させる事によって、ＬＣＤピクセルの応答時間を調整する事ができる。それぞれのフレーム・リフレッシュ周期に渡ってピクセルの情報を保持する為、ＬＣＤ材料の応答時間は一般的にフレーム・リフレッシュ周期よりも長く設計されている。駆動波形のリフレッシュ周期が固有材質の応答時間より非常に短い時、これが従来の受動型ＬＣＤの場合であるが、液晶材料に対し印加された電界の二乗平均の値の大きさに実効的に比例して応答する。つまり、材質の反応はその材料に対して加えられる電圧のルート・ミーン・スクウェア（実効値；以下「ＲＭＳ」という）の関数として示される。しかしながら、通常のビデオレートで応答する事ができるＬＣＤ材料は、その応答時間がおよそフレーム・リフレッシュ周期と同じなので、この応答時間の概算は成立しない。従って、速い材質の場合、それぞれのフレーム・リフレッシュ周期中のピクセルから見た実効電圧は減衰する。この減衰は光の出力をフレーム・リフレッシュ周期中で減少させ、その結果、画面のコントラストをかなり引き下げる。これはスピード対コントラストのトレードオフとしてよく知られており、この分野では「フレーム応答」問題として知られており、コントラストを限定する様にデザインされた場合でさえ、高解像度受動型ＬＣＤのスピードをだいたい１５０ミリセカンドより大きい応答時間に制限する必要がある。これらの要因は、受動型ＬＣＤの技術を、通常のビデオレート応答（５０ミリセカンド以下）とか、高いコントラスト（２０：１より大きい）が必要とされるアプリケーションに使われる事を妨げている。受動型ＬＣＤの性能の限界を克服する為、二種類の設計技術がある。第一の技術はこの分野ではアクティブ・マトリクスとして知られており、それぞれのピクセルの位置に薄膜トランジスタ（以下「ＴＦＴ」という）のスイッチを形成する事によって、ＬＣＤの性能を改善するものである。そのピクセルの寄生及びリニアキャパシタンスを利用することにより、統てのフレームリフレッシュ周期の間、トランジスタはＬＣＤ材料に対し、一定に近い電圧を印加する様に動作させる事ができる。この技術はそれぞれのピクセルにつき、一つのトランジスタを備える様にガラスパネル上にトランジスタ・アレイを形成する事を必要とする。トランジスタのスイッチを使う事で、アドレシング操作と電圧から光へ変える操作とを分離する。つまり、アクティブ・マトリクスのディスプレイは改善されたコントラスト、グレイスケール、そしてスピードを実現する。しかしながら、大きなスクリーンサイズの基板上に一つの欠陥もなしに、約１００万（例えば６４０×４８０のカラーディスプレー）のＴＦＴを形成するコストは非常に高い。一つの内部接続の欠陥、又はトランジスタの欠陥は、ピクセルが欠けている事を一目瞭然にわからせる結果を招き、スクリーンを使用できないものにしてしまう。アクティブ・マトリクスの製造技術においては、スクリーンサイズの大型化の傾向と共に、製造性の問題が非常に大きくなる。これにより、複雑な製造ステップとその企業独特の材質の工夫、そして低い歩留まりがアクティブ・マトリクスの技術を高価なものとし、さらに大きなスクリーンサイズ化を困難なものにしている。それに加え、それぞれのピクセルにおいて、トランジスタとワイヤリングによって占められる部分は透明でないので、ＬＣＤを通して透過する光の量を減らす。上に述べた従来の受動型ＬＣＤと同程度の明るさを保つ為に、アクティブ・マトリクスＬＣＤは、より高輝度のバックライトを必要とする。従って、受動型ＬＣＤと比べるとシステム消費電力が増加する。第二の技術はエンハンスト・アドレシングとして知られており、これも又、受動型ＬＣＤパネルの駆動について述べたものである。（例として、Nehring and Kmetz，｀Ultimate limits for matrix addressing of RMS responding liquid crystal displays,｀IEEE Trans．on Electric on Devices，ED-26(5)，pp.795- 802，1979.参照。）ＲＭＳ応答する材料のアドレシング応答限界についての彼等の研究において、NehringとKmetzは、幾つかの異なったＬＣＤアドレシング方法の試みを述べる為の数学的なフレームワークを発展させた。本質的にNehringとK metzは、ローとコラムのライン電圧、つまり二つの時間に依存するベクトルを述べている。つまり、結果として生ずるＬＣＤ材料の応答は、それぞれのピクセルにおける二つの電圧ベクトルの差の二乗の時間平均に比例する。ＬＣＤパネルは、特定のＬＣＤ材料の時間定数特性に対する、フレーム・リフレッシュ周期の全体に渡る励起の実効的な総和を演算する。ロー・アット・ア・タイム・アドレッシングと同様に、他のアドレシング方法も、このフレームワークを使って、簡単に述べる事ができる。 NehringとKmetzが述べた方法の一つは、ロー・ベクトルとしてウォルシュ・ベイシス関数を用いたものである。ウォルシュ変換はバイナリー・ベイシス・ベクトルを持つ線形変換である。NehringとKmetzはウォルシュ・ベイシス・ベクトルでのシーケンシャルなロー・ラインの駆動と、所望のピクセル表示値のウォルシュ変換によるコラム・ラインの駆動について述べている。そのＬＣＤ材料はＲＭＳ応答性のおかげにより逆変換を効果的に実行し、スクリーンに所望のピクセル・パターンを表示させる。NehringとKmetzは又、単にロー・アット・ア・タイム・アドレシングである同一変換を含め、どんな線形変換も使用する事ができると記している。NehringとKmetzのこの記事に基づき、多くのアルゴリズム改良と具体化が提案された。European Patent Application No.92102353.7(EPO Publicat ion Number 0507061A2); A.R.Conner and T.J.Scheffer，｀Pulse-Height Modul ation（PHM）Gray Shading Methods for Passive Matrix LCDs,'in Proceedings of the 12th International Display Research Conference，pp.69-72，1992;T .N.Ruckmongathan，｀Addressing Techniques for RMS Responding LCDs -A Rev iew,’in Proceedings of the 12th International Display Research Conferen ce，pp.77-80，1992; S.Ihara，Y.Sugimoto，Y.Nakagawa，H.Hasebe and T.N.Ru ckmongathan，｀A Color STN-LCD with Improved Contrast，Uniformity and Re sponse Times,’in Proceedings of the Society for Information Display Con ference，Boston，1992，pp.232-235; Swiss Patentschrift 645473A5; 及びU． S．Patent No．5,262,881．ここにこれらの記事に書かれている研究をひとまとめにして、「エンハンスト・アドレシング方法」と言及する事にする。 NehringとKmetzによって初めて記述された、エンハンスト・アドレシング方法の重要な点は、それぞれのフレームリフレッシュ周期の間、多数のセレクションパルスが、それぞれのピクセルに印加されると言う事である。そのフレーム周期中にピクセル・パルスを分散する事によって、ＬＣＤの視覚的な出力は、ロー・アット・ア・タイム・アドレシングの場合程、減衰しなくなる。従って、より早い応答時間を持ったＬＣＤ材料が、受動型ＬＣＤにおいて、必要なコントラストを失う事なく、通常のビデオレート応答時間を達成する為に、使用される可能性を生ずる。さらにもし、パルス電圧を印加すべく選ばれたディスプレイ上のローの数が多く、特定の変換が適切に選ばれれば、ベイシス・ベクトルとピクセル・コラム・ベクトルが高度に相関していると言う可能性は低い。この可能性が低いと言う事の有益な統計学的意味は、変換結果が平均値の近くに集まる事である。この変換の結果、ある電圧限界を超える事は稀であろうし、ピクセル励起の程度もその範囲に同様におさまるであろうことが期待できる。よって、ピクセルは大きな一つのパルスを受ける代わりに、フレームリフレッシュ期間中に分散された多くの小さな励起を受ける。ＬＣＤ材料の瞬間的応答と関連して、その結果はロー・アット・ア・タイム・アドレシングによって得られるものよりも、よりスムーズな光出力波形になる。それに加え、コラムドライバーの電圧範囲は、変換結果が統計学的に限られた範囲を超える可能性がほとんどないので、狭い範囲に限定する事ができる。従って、低電圧回路をこのアドレシング方法の具体的回路で用いることができ、コストと消費電力を低下させる。 NehringとKmetzによって提示されていないある重要で実際的な問題は、ＬＣＤ材料が、逆変換が必要なロー／コラム電圧の外積にのみ応答すると言う事実以外にＲＭＳ電圧に応答することである。NehringとKmetzの記事と、P.M.AltとP.Ple shkoの｀Scanning Limitations of Liquid Crystal Displays，｀IEEE Transact ions on Electron Devices，Vol．ED-21，pg.146，1974の両方の記事に提示されているＬＣＤ応答の為の正確な表現式は下記である：ピクセルに印加されるＲＭＳ電圧に対するこの式は三つの項を含んでいる。第一項はベイシス・ベクトルの一定値のＲＭＳ寄与項である。それらのベイシス・ベククトルを代表する電圧がＬＣＤのロー電極を駆動する。第二項は交さ項であり、それはロー／コラムベクトルの目標とする外積であり、必要な逆変換を行う。第三項はある一つのコラム内において統てのピクセルに共通であり、そのコラムにおけるピクセル値の二乗の総和に比例する。NehringとKmetzの記事において、そしてそこでNehringとKmetzはバイナリー・ピクセル・データの可能性のみを考慮しているので、上記式の第三項は一定となる。しかし実際問題として、第三項はグレースケール（すなわち、２値ではないもの）ピクセル値に対しては変化し、ディスプレイ上の所望の情報パターンに対するエラーを表す。したがって、本発明の他の目的は、前述のエラーを訂正する補正項を追加計算する事である。アドレシング方法に基づく変換はピクセル・データの線形変換が各フレーム毎になされる事を必要とする。一般的な画面の解像度と通常のビデオ・フレーム・レートに対しては、最も効率的な“高速”変換アルゴリズムを使う場合でも、普通は一秒間に十億かそれ以上の数学的演算を行わなければならない。もしデジタル・プロセッサがこの変換を実現する為に使われるとするならば、電力、ディスプレイの価格、サイズ、そして部品数は、一般的な受動型ＬＣＤのレベルをはるかに超える事となる。デジタル変換によるアドレシング方法を実現する事はEP05 07061A2の中で論議されている。そこで述べられているＬＣＤの駆動システムは、デジタル・フレーム・バッファに加え、ピクセルデータの任意のバイナリー変換を計算する事ができ一つかそれ以上のデジタルプロセッサ集積回路（以下「ＬＳＩ」という）を必要とする。 NehringとKmetzによって述べられているアドレシング方法のデジタル的な実現方法におけるフレーム・バッファ・メモリの必要性は、部品点数と消費電力、そしてコストを非常に上げる事となる。このアドレシング方法の目的はフレーム周期全体を通して、それぞれのピクセルにデータを分散して供給する事なので、フレーム・バッファ・メモリは本質的にデジタルディスプレーにとって必要である。従って、総てのピクセル情報はフレーム周期全体に渡って利用できなければならない。デジタル・フレーム・バッファ・メモリのバンド幅と消費電力は、これだけでもポータブル製品にこの様なアルゴリズム的にアドレスする受動型ＬＣＤを、デジタル的に実現する事の妨げとなる。 EP0507061A2の中で論議された他の実現方法は、デジタル・フレーム・バッファ・メモリと演算回路がコラムドライバーＩＣ上に集積されたＬＣＤ駆動システムである。このアプローチは同一のＩＣ上にメモリと計算手段を集積する事で、メモリバンド幅問題を除去する有利な点を備えている。このシステムを実現する事は、バイナリー・ベイシス・ベクトルとバイナリー・ピクセル・マトリクス・コラム・ベクトルのドット積を計算する為の排他的論理和（ＸＯＲ）ゲートと、デジタルかアナログ加算回路を使用する方法から成っている。EP0507061A2の中で論議されたバイナリー実現方法は、メモリ・アレイと演算回路の限られた密度と、チップ上の高電圧回路の必要性と、デジタル回路の高い消費電力の為、コラムドライバー上に集積する事は非現実的である。さらに、グレースケール表示は、より大きなメモリ・アレイと、より電力を消費する演算回路を必要とすることとなる。グレースケール動作は、多くの受動型ＬＣＤのアドレッシング方法において、典型的に、フレームレート・コントロールによるか、あるいは、所望の中間調表示を達成する為に、その間に複数の電圧パルスがコラム電極線を駆動する多数の短い周期に、各スキャンアドレス周期（すなわち、４８０ライン・ディスプレイに対してはフレーム期間の１／４８０）を細分化することによって、達成されている。これらのグレースケール技術は、コラムドライバーあるいはたぶんロー・ドライバーが、それぞれの有効スキャンアドレス期間内に、何回も変化する事を必要とする。しかしながら、ローとコラム電極の抵抗と、液晶材料の静電容量の為、エンハンスト・アドレシング・グレースケール動作に必要なロー、コラム・シグナルの速い変化が、ディスプレーに対して非常に重大な画質劣化の問題を生ずる。これらの原因による波形のひずみはディスプレー画面上に悪影響を起こし、ほとんどのアプリケーションで使用に耐えられない程度のものとなってしまう。さらにローとコラム電極は、それぞれのスキャンアドレス期間中に何回も電圧が変化する為、ローとコラム電極用ドライバー回路は、一回だけ電圧をかける方法よりも、より多くの電力を必要とする。グレースケールの数がおよそ８レベル以上になると、ここに述べた問題はより重大なものになる。よって本発明の他の目的は、一回のスキャンアドレス期間中に一回の電圧変化を必要とし、同時に消費電力を減少させ、ドライバーＩＣのデザインを単純化し、そしてローとコラム電極に対する抵抗値の要求を下げ、高い数のグレースケール（すなわち、３２階調以上）のピクセルイメージの表示を可能とする、今までのものを代替えできる新しいアドレス方法を提供する事である。グレースケール表示の為に現在のＬＣＤ駆動方式に必然的に必要なコストと電力の負担増は、ポータブル用ビデオディスプレーとコンピュータ市場にとっては受け入れられないものである。そして、コストと画質が最も主な特徴である確立されたＣＲＴ市場にＬＣＤが参入する可能性を制限している。発明の要約本発明は変換アドレシング実現の為の電子システムに関するものである。このシステムは変換アドレシングの実現を少数のＩＣ上に集積化することを可能にする。従来のＬＣＤパネルは、ＬＣＤのローとコラム電極につながれている、多くのロー・ドライバーとコラムドライバーＩＣによって駆動されている。本発明はメモリ、演算回路、そして高電圧ドライバー回路を一組として組み合わせる変換コラム・ドライバーＩＣであって、従来のＬＣＤパネルにおけるコラムドライバーＩＣに置き代わるものを提供するものである。コラムドライバーＩＣの中で変換演算を実行する事により、変換アドレシングシステムに必要なＩＣの数は、従来の受動型ＬＣＤパネルと同じ数で実現することができ、従って本システムは、例えばEP0507061A2で述べられる様な、機能的に同等な変換アドレシングのデジタル的な実現方法と比較すると、優越性を持っている。なぜならその様なデジタルシステムは、計算とアドレシングの機能を行う為に、多くの追加のＩＣを必要とするからである。すなわち、変換演算ＩＣに加え、少なくとも二つの高バンド幅フレーム・バッファー・メモリが必要とされる。デジタルシステムにおける部品点数の増加はシステムサイズ、消費電力そしてコストを増加させると同時に、システムの信頼性を減少させる結果を招く。本発明は必要なＩＣの数を最小限にする事と、ＬＣＤドライバーＩＣの消費電力を下げる事で、これらの問題を発生させない。本発明では、並列にピクセルデータの変換演算ができるアナログ・ピクセル・メモリーセルのアレイにより、変換演算が行われる。そして、バイナリー又はターナリーの値でもって変換が演算される。本発明はより演算に有効な「高速」変換に対し、「離散的」変換演算を提供する。離散的変換は、変換結果が順番に得られると言う優越性を有し、その為「高速」デジタル演算方式によって必要な並列データから直列データに変換するフレーム・バッファーの必要性を除いている。本発明は、ＬＣＤ駆動と関連するＲＭＳエラーを補正するＲＭＳエラー訂正項の演算をも可能にする。本発明によりコラム波形の複数回電圧変化方式を使わずに、グレイスケール表示をする事ができる。複数回電圧変化方式はより多くの時間的分解能を持ったローとコラム波形を必要とし、そしてより多くの電力を消費するので、本発明のグレイスケール表示方式はこれに比べ非常に有利である。本発明は、一回の電圧変化操作でグレースケール表示のＲＭＳ訂正項を演算することができ、少ない電力で高性能な方式を提供する。従って消費電力を減少させ、ドライバーＩＣデザインを単純化し、ローとコラム電極の為に必要な低抵抗条件を軽減させる。ほとんど透明な導体であるローとコラム電極に要求される低抵抗条件を減少させる事により、より薄い電極を使う事ができるようになり、より多くの光を透過し、その結果バックライトの消費電力を減少させる事ができる。さらに、特に集積化されたカラーフィルターが望まれる時には、高い抵抗値（つまりより透明な）電極は低い抵抗値電極より、より簡単に製造できる。つまり、高い抵抗と透明な電極を使う事により、製造コストを減少させる事ができる。ここに述べられているＬＣＤアドレシング・システムは、他のより高い次数の変換項よりも一般的に大きいＤＣ項の変換を計算し、このシステムの電圧限界を超える可能性がある。「フレーム応答」の様な問題を避ける為に、本発明はフレーム期間全体に渡ってＤＣ項の情報を分散減衰する方法と装置を提供する。同様にＲＭＳ訂正項も、「フレーム応答」の様な問題を避ける為、フレーム期間全体に渡って分散される。また本発明は、ＬＣＤピクセル・マトリクスにＤＣ電圧を加えないローとコラムシグナルを提供する様に順序立てる事のできるアドレシング方法を提供する。ＬＣＤに加えられる連続したＤＣ電圧は液晶材料にダメージを与え、ＬＣＤを機能不全に導く。エンハンスト・アドレシング方式はピクセル・マトリクスの正味ＤＣバイアスを避ける手段として、バイナリー・ベクトルとピクセル・コラム・ベクトルが高度に相関していないと言う低い確立を一般的に当てにしているのみである。そして、これらの方式はＤＣ電圧のバイアスから起こる、回復できない長期間の機能不全を防ぐ事を保証しているわけではない。本発明はアナログＩＣ技術を使用することにより、EP0507061A2中に記述されたものの様な、機能的に同様なデジタル回路に比べ、極度に少ない消費電力と小面積化が可能であると言う有利な点を提供できる。それゆえに、本アナログシステムは、機能的に同様なデジタル的実現方法では実用的でない電池で働くシステムに対して使用する事ができる。本発明は無視しうる程度のコストと電力の上昇でもって、変換アドレシングによる表示性能（スピードとコントラスト）の改善を提供するので、ポータブルビデオ装置の新しいＬＣＤ市場を開く事になる。受動型ＬＣＤの技術規模はアクティブマトリクスＬＣＤの技術の規模と比較すると、より量産が容易であるので、現在ＣＲＴ技術によって占められている大型スクリーンビデオ製品は、変換アドレス受動型ＬＣＤパネルによって置き換えられる可能性がある。又、本発明の方式を実現するポータブルコンピュータやテレビは、ＣＲＴの画質と対抗できる程のビデオ映像を表示すると同時に、より少ない消費電力になるので、電池を使っても、より長時間使用する事ができる。本発明のアドレシング方法は、低価格のパッシブマトリクスＬＣＤパネルを駆動しても、より高価なアクティブマトリクスＬＣＤディスプレー、又はより体積のかさばったＣＲＴによって表示される映像と、質的に匹敵するビデオ映像を発生する事ができる。アクティブマトリクスＬＣＤの製造に伴う高価な製造プロセスを避ける事により、製造コストを減少することができる。さらにアクティブマトリクスＬＣＤの製造プロセスと比べ、比較的単純な受動型ＬＣＤの製造プロセスで済むので、ＬＣＤ製造設備に要するコストも下がる。本発明の変換コラムドライバーＩＣは、コラムラインを駆動する高電圧アンプリファイヤを実現しながら、世の中に共通に使用されている一般的な低電圧用ＩＣ製造プロセスの使用を可能にする。本発明は信頼性のある高電圧回路を製造する為、標準のＩＣ製造プロセスにおいて作られる寄生素子を使用する。従来のＬＣＤドライバーＩＣの製造は、本発明により使用が可能となる世の中共通のデジタルＣＭＯＳプロセスに比べ、チップ当りの製造コストがより費用のかかる、特別な高電圧ＣＭＯＳ製造プロセスを使用して行われている。より高い回路密度を提供する事ができる世の中共通のＣＭＯＳプロセスを使用する事により、本発明の変換コラムＩＣは、非常に多くの回路と演算能力を備えているにもかかわらず、従来のコラム・ドライバーＩＣとほぼ同じサイズに実装される。本発明の他の優越性は、ここに記述された変換アドレス受動型ＬＣＤパネルが、早いビデオレート応答と改善されたコントラストと言った付加的利点を備えているのに、従来の受動型ＬＣＤとほぼ同じコストで製造する事ができると言う事である。従来の受動型ＬＣＤパネルの製造装置は、ここに記述された技術を使用する事により、変換アドレスＬＣＤパネルを製造する為の装置に容易に変更する事ができる。本発明はまたインターレースもしくはノンインターレース・フォーマットのアナログ入力ビデオシグナルを直接受け入れることができる有利な特徴がある。機能的には同様なデジタル的な実現方式は、ＬＣＤ表示システムのコスト、部品数そして消費電力を増加させるデジタル・フレーム・バッファーを必要とする。本発明は、追加のフレーム・バッファーの必要性を除去し、放送されているインターレース・ビデオ入力を変換コラム・ドライバーＩＣに直接入力することを可能とし、よって、低コストのコンシューマー・テレビの実現を可能にする。本発明の演算回路は低電力で小型のバイナリー変換システムの実現を提供し、パタン認識システム、神経ネットワークシステムと、ビデオ圧縮システムの様な、変換アドレスＬＣＤシステム以外の種々のアプリケーションにおいて使用する事ができる。本発明は線形変換つまり、多様なアプリケーションにおいて使用されている多くのシグナル・プロセシング・システムの基本的な演算ユニットの実現を提供することができる。本発明の実施に必要ではないが、ここに示される高電圧出力アンプリファイヤーは、高電圧出力ドライバー回路を低電圧ＣＭＯＳ演算回路と同一の単一基板上に集積する事ができ、低価格のシステムの実現を提供する。高電圧回路は又、テレコミュニケーションＩＣ、ＥＰＲＯＭ／ＥＥＰＲＯＭメモリ装置そして、パワーコントロール回路の様な高電圧回路が必要なアプリケーションにおいて、ここに記述された変換演算回路とは別に使用することができる。アクティブマトリクスＬＣＤは又、ローとコラムラインの駆動の為、高電圧ドライバーを必要とする。ここに記述された高電圧アンプリファイヤーの構成要素は、出力電圧が半導体製造技術の一般的な電圧限界を超える様なＤＣからＤＣへのコンバータ回路、電圧安定化回路と、高−低ドライバー回路を実現する為に使用する事ができる。本発明の他の優越性と特徴は、適切な具体的表現（図と特許請求の範囲）の詳細な記述が詳しく述べられる折に明らかになるであろう。図面の簡単な説明図１はＬＣＤパネル、バイナリー・ロー・ドライバーＩＣ一組、変換アドレシング・コラム・ドライバーＩＣ一組、ビデオ・ソースそしてバイナリー変換関数を発生するＩＣを含むＬＣＤ駆動システムのブロック図を表わす。図２は変換アドレシング・コラム・ドライバーＩＣの機能的ブロック図である。特にこの図は変換アドレシング方式に必要なビデオ情報を貯え、そのビデオ情報のバイナリー変換を演算するアナログ・ピクセル・メモリ／演算マトリクスを含む。単一チップに集積されたＬＣＤコラム・ラインを直接駆動する為の高電圧アンプリファイヤーのセットも又この図に含まれている。図３はアナログ・ピクセル・マトリクス・セルのロード操作に関係する回路図と、断面図と、電子ポテンシャル図を表わしている。それぞれのセルは直列に接続されている三つのｎ−ＦＥＴから成っている。電子ポテンシャル図において、ＦＥＴのゲートに印加されるより高い正の電圧は、基板内部でＦＥＴゲートの下に、より深い電子のウェルを生成する。図４はそれぞれのセルに貯えられたチャージがコラム・センス・ライン上で加算又は減算される時の演算操作を説明するアナログ・ピクセル・セルの電子ポテンシャルの説明図である。図５はチャージ・センスとロード回路を持った２ｘ４のアナログ・ピクセル・マトリクス・セルを示している。単純化されたチャージ・センス・アンプリファイヤー（６７）はその入力ラインの下で転送されるチャージを検出し、アナログ・ピクセル・マトリクス情報のバイナリー変換に比例する電圧を出力する。図６はアナログ・ピクセル・マトリクスの一つのコラムに関連するチャージ読みとりＲＭＳエラー演算と高電圧出力回路の詳細な回路図である。図７はアナログ・ピクセル・マトリクスの二つのコラムに関連する別のチャージ・センス、ＲＭＳ補正、高電圧出力回路の詳細な回路図である。図８はパルス幅変調を使ったエンハンスト・アドレシング・コラムドライバーのブロック図である。図９はパルス高さ変調を使ったエンハンスト・アドレシング・コラムドライバーのブロック図である。図１０は図６〜９中に示されている回路で使用されている高電圧オペレーショナル・アンプリファイヤーの詳細な回路図である。高電圧オペレーショナル・アンプリファイヤーは広い範囲の出力電圧を達成する為、分離されたｎ−ウェルによってそれぞれ形成される縦続接続されたｐ−ＦＥＴ電流ミラーを使用する。図１１は図１０の高電圧オペレーショナル・アンプリファイヤーと、図１３の高電圧スイッチにおいて使用される寄生フィールド・オキサイドＦＥＴの物理断面図である。図１２は図１０の高電圧オペレーショナル・アンプリファイヤーにおいて過電圧保護として使用される寄生ツェナーダイオードの物理断面図である。図１３は高電圧フィールド・オキサイドＦＥＴと標準低電圧ＦＥＴから構成されている高電圧スイッチである。この特別なスイッチは図６の高電圧アンプリファイヤーのリセットスイッチＳ１４に使用されている。図１４は図６において、回路の動作を説明する為に使用する一連の立ち上がり波形、クロックそして出力波形を示している。図１５は図７に示されている回路と共に使用される電圧から電圧へのコンバータの回路図である。図１６は図１５において示される電圧から電圧へのコンバータと共に使用される二つのブランク（帰線）シグナルと二つの立ち上がり波形信号を示している。本発明の実施例本発明の実施例は、受動型ＬＣＤディスプレーに電気的励起を与えるシステムについてのものである。そのシステムのブロック図は図１に示されている。従来のＬＣＤパネルは、ガラス基板（１）と透明な水平電極（３）と垂直電極（４）の間に挟まれた、スペーサーを内部に分散して持っている液晶の構成材（２）から成る。図１の水平な電極が接着している上部のガラスプレートは透明なので図示されていない。ここで定義する様に、水平、つまり、Ｘ又はロー電極は何本も同じ構成の透明電極が配列される。同様に垂直、つまり、Ｙ又はコラム電極も同様に繰り返し配列される。ここでピクセルを作り出すためロー電極とコラム電極は交差すると言う事実以外、電極間の寸法はここでは規定してはいない。これらの電極は互いに垂直になる様に製造されている。この実施例において使用されているロー・ドライバー（６）は、任意の高／低パターン電圧でもって１６０ＬＣＤロー／コラム電極を駆動するテキサス・インストルメントの部品番号TMS57210Aの様な従来の高／低電圧ＬＣＤラインドライバーを使用する事ができる。本発明を実現するコラムドライバーＩＣ（７）は変換アドレシングに必要な演算を行う。Ｉ．変換アドレシングここにおいて記述された変換アドレシングシステムは、液晶材料がそれに対して印加される電圧の差の二乗に応答することを利用した、ＬＣＤアプリケーションで使用される。ローとコラム電極上に時間変化を伴う電圧を加えるディスプレー・アプリケーションでは、それぞれの電圧を、Ｖ_R（ｔ）とＶ_c（ｔ）とするとＬＣＤ材料は平均二乗電圧に応答する。この電圧の総和式（１）として表現される：ここでＮはフレームリフレッシュ波形（Ｖ_R（ｔ）とＶ_c（ｔ））に含まれる離散標本の数である。この総和の項を展開する事により、ピクセルに対して掛かる活性化は三つの項の式に分ける事ができる：一般的ＬＣＤの光学的出力は上記に示したＲＭＳ電圧式の非線形関数となる。式（２）は、液晶材料は駆動波形のリフレッシュ周期より、非常に長い応答時間を持っていると言う仮定のもとに、基本的なＬＣＤ応答式を表わす。より短い応答時間を持つ材料の場合は、追加の項が、ディスプレー出力に対して影響を及ぼす。線形変換のベイシス・ベクトルに比例する電圧でもって、ロー電極を駆動すると同時に所望のピクセル・マトリクスの線形変換により得られる電圧でもって、コラム電極を駆動することで変換アドレシングは行われる。ベクトルＰ（ｉ）により記述される所望の値を持ったピクセル列の一つのコラムを考える事により、変換アドレシングの詳細が適切に示される。以下の例において、変換アドレシングのロー信号は、ピクセル・コラム・ベクトルＰ（ｉ）に作用して変換シグナルＴ（ｔ）の組をつくるバイナリー変換マトリクスＷ（ｉ，ｔ）のコラム・ベクトルである。ここで、ロー・ドライバーとして高／低ドライバーのみを必要とし、変換演算を単純化するので、バイナリー変換が選択される。この分野の技術に熟練しているものは、Haan変換、Fourier変換、Hartley変換そしてChirp-Z変換を含めた他の線形変換等を使って本発明の他の実施例を作ることができる。他の変換の例としては、A.V.OppenheimとA.S.Wil lskyらの「シグナルとシステム」（Prentice-Hall,Englewood Cliffs,1983）の本の中に見る事ができる。この例のバイナリー変換マトリクスは、プラス又はマイナス１のみの値を持つ事に制限されている。この変換はK.G.BeauchampのWalsh Functions and Their A pplications,Academic Press,London,1975．に記述されている様に、従来の線形変換関係に従う。ピクセルデータと変換データ間の変換、逆変換そしてParseval の関係は、それぞれ次の様に定義されている：本発明のロー電極は、ｔ＝０からｔ＝Ｎ−１までのＮバイナリー変換コラム・ベクトルに比例する電圧Ｖ_R（ｉ，ｔ）でもって順番に駆動される。同時にそれぞれのコラム電極、即ちピクセルＰ（ｉ）のあるコラムはピクセル・データＴ（ｔ）の変換に比例する電圧Ｖ_c（ｔ）でもって駆動される。ここでＶ_rとＶ_cは比例定数である：従って、式（２）と（４）を組み合わせると、つまりピクセルのコラムに対する活性化電圧の二乗の平均は次の様に表わされる：注意すべき点は、Ｗ²（ｉ，ｔ）は常に１に等しく、最後の二項に式（３）の関係式を代入し、式（５）を簡単化すると次式の様になることである：もし、ピクセルが、プラス又はマイナス１の値しか持たない様に制限されていれば、式の第二項は定数であり、活性化電圧の二乗の平均は単に次の様になる：よって、Ｎ，Ｖ_rとＶ_cは定数であるから、ＬＣＤ材料に掛かる活性化は、所望のピクセル電圧Ｐ（ｉ）に比例することとなる。統計学的にバイナリーベイシス・ベクトルが、一般的なテレビやコンピュータの映像に見られるどんなピクセル・コラム・ベクトルとも高度に相関する傾向がないように選ぶことにより、ＬＣＤパネルの表示性能は変換アドレシングを使用する事で改善される。つまり言いかえれば、Ｔ（ｔ）の変換値は普通の映像に対しては、ある統計学的限界をめったに越える事はないであろう。そして、ロー・アット・ア・タイム・アドレシングの場合の様な一つの大きなパルスの代わりに、ピクセルは多くの小さい励起パルスを受ける事を意味している。従って、ＬＣＤ材料にかかる実際の励起電圧の変動は、従来のロー・アット・ア・タイム・アドレシングと比べ、変換アドレシング方式の方が非常に小さくなることを意味する。ロー・アット・ア・タイム・アドレス方式のＬＣＤの速度限界は、総てのピクセルがそれぞれのリフレッシュ周期の間で受ける単一の大きなアドレシング・パルスと関連して、その大きな活性化の後に起こる大きな減衰作用から決まる。一方本発明では、フレーム・リフレッシュ周期中それぞれのピクセルが受ける励起を分散する事で、それぞれのピクセルの視覚的出力の減衰と、その変動は極度に小さくなる。よって、より短い応答時間を持つ液晶材を使っても、「フレーム応答」問題で特有のコントラストの低下に苦しめられる事がなくなる。 II．ＲＭＳ訂正項 −１から＋１の間のどんな価値をとる事もできるグレースケール・ピクセルの場合、次の様な平均二乗活性化式（８）におけるΣＰ²（ｉ）項（なお、文中で用いる記号ΣＰ²（ｉ）は下式に示すｉ＝０からＮ−１までのＰ²（ｉ）の合計と同じものを表すものとする。以下、同様。）は一定ではないので、ＲＭＳ励起に誤差項を生じさせる事となる。 NehringとKmetz、そして同様にSchefferとCliftonによって示されたアドレシング手法は、オン／オフ又は、バイナリー・ピクセルの場合にのみ有効である。本発明はＲＭＳ訂正項を計算する事によりグレースケール・ピクセル表示を達成する為の方式と装置を提供する。ＲＭＳ訂正項は式（８）におけるΣＰ²（ｉ）項のオフセットを決定する事により計算される。この項はピクセル値が１又はそれより小さい値をとるので、最大値Ｎと最小値０の間の値をとる。本アドレシング手法は総てのロー電極を一定値で駆動する事により、コラムにおける総てのピクセルに定数を加算しようとし、一方同時に、ＲＭＳ活性化にＮ−ΣＰ²（ｉ）の式によって表わされる電圧を追加して、それぞれのコラム電極を駆動する。この電圧を正確に加える事でΣＰ² （ｉ）項の影響を相殺する。ＲＭＳ訂正項Ｖ_RmsCorrectは、ＲＭＳ活性化を生ずる追加のロー／コラム・サイクルを加え、ＲＭＳ活性化電圧は次の様な式で表わされる式（９）は次の様に展開する事ができる。ＲＭＳ訂正項はトータルのＲＭＳ活性化がΣＰ²（ｉ）項の影響を相殺する様に選ばれる。次の条件式を置くとトータルのＲＭＳ活性化はΣＰ²（ｉ）項に対して独立したものになる。式（１１）は次の式の解を備えた二次方程式である：ＲＭＳエラー項を補う為に、総てのローラインを高い電圧（＋１に対応する電圧）で駆動し、式（１３）で明記されたＶ_RmsCorrectのシグナルでもってコラム・ラインを駆動する事により、総てのピクセルに定数相殺項を加える。このＶR_m _sCorrect 項はＲＭＳエラーを正確に相殺し、平均二乗活性化電圧（次式（１４））を結果として生じさせる。訂正シグナルの大きさは一般的に変換シグナルよりも更に大きいので、ＲＭＳ訂正項Ｖ_rmscorrectは、それぞれのフレームリフレッシュ周期の終りに、単にコラム電極を駆動する様な事はできない。コラムライン上にその様に大きいシグナルを駆動する事は、重大な「フレーム応答」問題を招く事となる。ＲＭＳ訂正項をより小さい多くの項（K_max＋１項）に分け、フレームリフレッシュ周期中にその項を分散する事は、一つの解決策である。本発明は式（１３）の変形式としてK_max＋１個の部分訂正項を計算し、次の式を得る。ここでＶ^(k) _RMSCorrectが虚数ではない事を確実にする様に、S_maxは充分大きい定数が選択される。これらＲＭＳ訂正項はコラム電圧を駆動し、フレーム・リフレッシュ周期中に平均的に分散される。ＲＭＳ訂正項をフレームリフレッシュ周期中に分散する事で、一つの大きなＲＭＳ訂正パルスに関連した「フレーム応答」問題は避けられる。S_maxが虚数訂正結果となる事を避けるだけ充分大きくない時、式（１５）の平方根の項はゼロとする事ができ、そして二乗変換結果の部分合計の剰余項は、次の訂正項に繰り越される。この方式はここに「剰余項繰り越し方法」として定義する。どちらの場合にしても、ＲＭＳ訂正項の影響を式（８）に加える事により、ピクセル活性化は計算される。その式における結果は次の様になる：よって、Ｖ² _RMS（ｉ）は所望のピクセル値に定数を加えたものに比例する。式（１６）における項の相対的大きさは、ピクセルに対して掛けられる最大のＲＭＳ電圧を決定するので、最初の二つの定数項は、ピクセル情報項に対して、最小にされるべきである。オンとオフのピクセル電圧の比は一般的に「選択率」と呼ばれ、電圧の関係式としてＬＣＤの明−暗変化に必要とされる鋭さの尺度となる。もしＶ_rとＶ_cが選択率を最大にする様に選択されるならば、選択率は次の様に単純化される：選択率は、液晶材料の明るさが明から暗状態に変わるのに必要な電圧の範囲として規定され、そのアドレシング方法により決まる。鋭い明−暗変化を備えた液晶材料は製造が困難である。鋭い明−暗変化を備えていない液晶材料の使用を可能とする為、選択率はなるべく大きくする事が必要であり、S_maxを最小限にする事により、選択率は最大になる。よって剰余項繰り越し方式を使用して、S_maxを減少させる事は液晶材料のより多くのものの使用を可能とする。ＲＭＳ訂正の第二の方式は、また式（８）に見られるクロストーク項を補正する事により行われる。この第二の方式は、それぞれのピクセル値より二つの変換項を計算し駆動を二つの位相に分け、これら二つの組みでＬＣＤ電極を駆動する事により行われる。よって一つのピクセルにつき二つのシグナルがコラム電極を駆動し、その二つの信号がＲＭＳエラー項を打ち消す様に選定される。式（５）〜（７）に見られる定義を使用する。一つの算出された項はピクセル値Ｐ（ｉ）に比例し、もう一方の項は√（１−Ｐ²（ｉ））に比例する。√（１ −Ｐ²（ｉ））の関数はデジタル・ルックアップ・テーブル又は、アナログ電圧コンバータを含め多くの方法によって計算する事ができる。変換演算は二つの階段に分ける事ができる。第一の演算段階は、√（１−Ｐ² （ｉ））項をＰ（ｉ）項に加え、そして特定のバイナリー変換係数、Ｗ（ｉ，ｔ）、により掛け算される。この演算は、ピクセルコラムＰ’（ｉ）としての一つの変換となり、Ｐ’（ｉ）が次の様に定義されている：結果として生じるコラム電圧はＬＣＤのコラムラインを駆動し、シグナルはＰ ’（ｉ）の変換に比例している：演算の第二の段階において、第二の変換項Ｐ”（ｉ）を作る為に、√（１−Ｐ² （ｉ））項をＰ（ｉ）から引き、次にこの第二の変換項の電圧式は、ＬＣＤのコラムラインを駆動し、第二のシグナルは次のＰ”（ｉ）の変換に比例する。式（９）〜（１０）に従って数学的に計算すると、一つのコラムにおけるｉ番目のピクセルにかかるトータルのＲＭＳ励起は次の式により表わす事ができる。式（２１）を次の導関数と組み合わせる：そして上記式（３）で示される関係式を代入すると、ＲＭＳピクセル励起の結果の式は次の様になる：従って、式（２４）と式（８）を比べると、このアドレシング方式を用いることで、第二の項又は、それぞれの式のクロストーク項は定数となる事がわかり、よってＲＭＳエラーを消去する。ＲＭＳ電圧の二乗は、今や線形的にピクセル値Ｐ（ｉ）に比例する。この二乗関係は、アナログ入力電圧と、ＬＣＤピクセルに掛かるＲＭＳ電圧の間の非線形関係を生ずる。しかしながら、液晶材そのものはかなり非線形的なので、付加的な歪みが、入力シグナルとＲＭＳピクセル電圧の間にさらに追加され線形化される。これらの付加的な非線形性は、Ｐ’（ｉ）とＰ”（ｉ）の歪み項を計算するだけでなく、特別のＬＣＤ非線形性と、ガンマ訂正の様な他の非線形性も計算するような任意の歪み発生器がピクセル入力に対して供給される事で、現在のシステムでは補正される。パルス幅変調信号（以下「ＰＷＭ」という。）でもってコラム電極を駆動する場合を含め、本発明の意図から外れず、ＲＭＳ補正の為に他の方式が使用できる。ＰＷＭシグナルは、信号の符号が適当なタイミングで変化する事によりエンコードされる。定振幅信号であるこの方式はロー・アット・ア・タイム・アドレス・ディスプレーにおいて、コラムラインを駆動するのに一般的に使用される。しかしながら、変換結果の統計学的な相違により、ＰＷＭコラムドライバーを用いる変換アドレシングはロー・アット・ア・タイム・アドレシングよりもっと大きいコラム電圧範囲を必要とする。十分に大きいＰＷＭシグナルはさらに、ＲＭＳ電圧式に対して大きな定数項を加え、そして選択率を非常に減少させる。それに加え、ＰＷＭシグナルに要求されるタイミングの正確さは、分布定数を伴った伝送線の様に動作する抵抗付きのＬＣＤ電極に対しては非常に難しくなる。図８は本発明により構成されたパルス幅変調の改良形コラム・ドライバーのブロック図を示している。ＲＭＳエラー補正の為の他の方式としては、A.R.ConnerとTJ.SchefferがPulse -Height Modulation（PHM）Gray Shading Methods for Passive Matrix LCDs’P roceedings of the 12th International Display Research Conference，pp.69- 72で記述した様に、コラムライン上を駆動する総ての変換シグナルに一定のオフセットを加える方式がある。この方法は、映像表示以前に、一つかそれ以上の仮想のピクセル値を再計算する事を必要とする。しかしながら、この再計算の必要性は、この演算を行う為に必要なメモリバンド幅を非常に大きなものとし大きな問題となる。図９は本発明により構成されたパルス高さ変調改良型アドレシング・コラムドライバーを示している。 III．アナログ・ピクセル・マトリクスバイナリー変換とＲＭＳ訂正演算は、本発明の変換コラム・ドライバー回路（７）によって行われる。本出願の例における図１．を参照すると、ロー・ドライバーにはコミュニケーション・リンク（９）を通して、バイナリー・ベイシス・ベクトル・ジェネレーター（５）からある一つの選ばれた線形変換のバイナリー・ベイシス・ベクトルをロードする。ここで使用されるリンクかラインは、単に二つかそれ以上の部品をつなぐ手段である。変換アドレシングに適するバイナリー・ベイシスはウォルシュ関数発生の様によく知られた多くの方式を使用する事により、発生する事ができる。その様な方式はBeauchampの著書の中でのべられている。その上、実施例のバイナリー・ベイシス発生関数又は、総ての変換マトリクスは、半導体のメモリ内に保存される。これらのメモリはバイナリー・ベクトル・ジェネレーターＩＣ（５）の中に有りデータを貯え読み書きできるメモリである。変換コラム・ドライバー（７）には又、コミュニケーション・リンク（１０）を通して、同一のベクトルがロードされる。映像情報は変換コラムドライバーの総てに継がるリンク（１２）を通し、ビデオ発生源（８）から変換コラム・ドライバー（７）へとロードされる。バイナリー・ベイシス・ベクトルがピクセル・マトリクスと高度に相関している時は、違ったバイナリー・変換に変える事が望ましい。もしこの事が起きれば、変換コラム・ドライバーは異なるバイナリー・ベイシスに変える為、リンク（１１）を通し、バイナリー・ベイシス関数ジェネレーターに合図する事ができる。異なるバイナリーベイシス・ベクトルは例えばリアルタイム・ランダムに発生するか又は、常設のメモリに保存されたベイシス・ベクトルの中から選ぶ事ができる。図２で示される様に、それぞれの変換コラムドライバーには、少なくとも一つのバイナリー・ベイシス・ベクトルを保存する為のデジタル記憶機構（１３）と、アナログ・ピクセル・マトリクス保存回路を含むアナログ保存セル（１４）のアレーがある。アナログ・ピクセル・マトリクス保存回路（１４）はビデオ画像変換を演算する。そして、その変換はバイナリー・ベイシス・ベクトルとビデオ画像を表わす値、又はアナログ・ピクセル・マトリクスに保存されたピクセル情報のベクトル・マトリクスとの掛け算である。ピクセル情報は、ビデオ入力データの流れ（１２）から横一列のピクセル情報を捕える一連のサンプル・ホールド回路（１５）を通し、アナログ・ピクセル・マトリクスへとロードされる。テレビの様なアナログ映像アプリケーションの場合には、図２の様にサンプル・ホールド回路だけが必要とされる。デジタル映像の入力を備えたコンピュータ・アプリケーションの場合には、従来のデジタルメモリ、デジタルからアナログへのコンバータ（以下「ＤＡＣ」という）そして、サンプル・ホールド回路の組み合わせが、同様の捕込み機能を備える為に使用される。捕らえ込まれた横一列のピクセル情報に比例する電圧は、リンク（１７）を通してアナログ・ピクセル・マトリクスの垂直線上を通り、ピクセル情報はアレー中の適当なローにロードされる。ピクセル情報はアナログ・ピクセル・マトリクス内のチャージ・パケットにて保存される。ロードされる特定のローはロード・スキャナー（１８）によってコントロールされる。そのロード・スキャナー（１８）は入力される映像シグナルと同期して、総てのローに対して繰り返す事ができる。ロード・スキャナーはインターリーブ・ビデオ信号のロードも行う事ができる。入力されるインターリーブ・ビデオに同期し、総ての偶数線と総ての奇数線に交互にロードする事で対応する。別の方式では、ランダムアクセス・デジタル・アドレス・デコーダーはロードすべきアナログ・ピクセル・セルのローの選択に使用する事ができる。演算に先立って、バイナリー・ベイシス・ベクトルは、デジタル・ベイシス・ベクトルの記憶機構（１３）へロードされる。バイナリー・ベイシス・ベクトルの情報は、アナログ・ピクセル・マトリクスへの水平方向のワイヤー（１６）でもって伝えられ、そしてアナログ変換出力（１９）を作る為に、アナログ・ピクセル・マトリクスに保存された値と共に掛け算が実行される。本発明にとっては本質的なものではないが、付属の範囲外検出器（２０）は、そのアナログ変換出力が、前もって設定した相関限界を越えるかどうかを判定するのに使用される。もし前もって設定した相関限界を越えるならば、そのフレーム・リフレッシュ周期が完了する時に、図１のバイナリー・ベイシス・ベクトル・ジェネレーター（５）はバイナリーベクトルを変える事ができる。従来のコンパレータ回路を使用する事で、その変換信号が前もって設定した相関限界を越えたかどうかを示す信号を論理的に組み合わせて出力する様にして、範囲外検出器は作成される。アナログ変換出力は、コラム電極を直接に駆動する事のできる高電圧アンプリファイヤー（２１）の一連の回路の組に接続される。ＲＭＳ訂正項（２２）を演算する回路ブロックも、高電圧アンプリファイヤーを駆動する。アナログ・ピクセル・マトリクス・セルは、種々の半導体製造技術を利用して、製造する事ができる。その中で望ましい技術は単一ポリシリコンＣＭＯＳである。なぜならそれは最も安価なプロセスであり、広く使用が可能だと言う単純な理由による。この分野の熟練者であれば、二重のポリシリコンＣＭＯＳの様な他の製造技術も又、セルに対してわずかに修正を加えるだけで、改善されたパフォーマンスを得られるので、うまく使用できるという事に気付くであろう。具体的なアナログ・ピクセル・セルは、図３と４に示されている。これらのセルは図５に示されている構成の様に、配置する事ができる。図５を参照すると、装置の動作は二つの特定な段階に分ける事ができる。一つは映像情報をメモリ・アレイにロードする段階であり、もう一つはその変換を計算する段階である。本発明の動作を簡単に説明する為、図５はチャージ・センスとロードの回路を備えたアナログ・ピクセル・マトリクス・セルの２ｘ４のアレーを示している。ここに記述されたこの構成はもちろんこの様に小さいアレーに限られたわけではない。１９２出力の変換コラムドライバーＩＣとしては、一般的に１９２ｘ５１２アナログ・ピクセル・マトリクスを持っている。動作の第一段階の間、映像情報はアナログ・ピクセル・マトリクスにロードされる。特に映像情報は、入力される映像データ（１２）の流れから、水平なローから成るピクセルの映像情報部分、ビデオラインを捕えるサンプル・ホールド回路（１５）にチャージされる。これらのピクセル値は線（１７）の上の電圧として表わされる。この分野の熟練者は、多くの異なったサンプル・ホールド回路を種々の速さ、大きさ、電力消費そして正確さなど、デザイン上の考慮のもとに選定する事により、本発明を実施する事ができるであろう。ロード段階の間、スイッチ（６０）と（６１）は閉鎖されており、スイッチ（６３）と（６４）は開放されている。線（３２）上の電圧はバッファー（６２）によって駆動されており、チャージ・スキャナー（１８）はどのビデオラインがロードされるかを覚えている。この例において、例えばロードされるビデオラインは、図５のアナログ・ピクセル・マトリクス・セルのアレイの一番上のローである。図３の回路の表現を参照すると、単純化された物理的断面図と一組のアナログ・ピクセル・マトリクス・セルの電子ポテンシャル図が示されている。この回路は四つの外部からの接続線（３０〜３３）と、直列に接続される三つのｎ−チャンネルＦＥＴからなっている。アナログ・ピクセル・マトリクスの構造は、図３と図５を共に観察する事で、最もよく理解される。二つの水平に接続された電極（３０，３３）はアレーの両横のエッジから駆動される。一つの電極（３０）は、アナログ・ピクセル・マトリクスの特定なローへピクセルチャージをロードする為のものであり、他の電極（３３）は計算の目的で、アレー・バイナリー・ベクトル情報でもって駆動する為のものである。一つの垂直に接続された電極（３２）はロードの段階では、ピクセル・チャージ・レベルを定める為使用され、そして計算段階ではバイナリー・ベイシス・ベクトルとアナログ・ピクセル・マトリクスとの積の値をセンスする事に使用される。他の垂直に接続された電極（３１）は、一担アレーにロードされたチャージが逃げるのを妨げる。図３の物理的断面図は三つのｎ−ＦＥＴと、それぞれのＦＥＴのソース／ドレイン部分を示している。それぞれのＦＥＴはソース、ゲートそしてドレイン端子を備えている。注、シリーズの最後のＦＥＴ（３３）は一つのソース／ドレイン端子のみを備えている。ＦＥＴ（３３）はソースとドレインが共に接続されている三端子ＦＥＴと同等である。この分野の熟練者は一つのＦＥＴが、一つかそれ以上のソース／ドレイン端子を持つ事がわかるであろう。図３のアナログ・ピクセル・マトリクス・セルのゲートは基板の上に位置し、薄いゲート・オキサイド（３５）により、アナログ・ピクセル・マトリクス・セルから分離している。アナログ・ピクセル・マトリクス・セルの特定なレイアウトはここでの議論にとって重要ではないが、実際のデザインに対しては雑音、面積そして正確さに関して、大変重要な要素を含む。この分野の熟練者は、ここで記述されるアナログ・ピクセル・マトリクス・セルに対し多くの修正が可能でありそして、それらは同じ機能をもたらす事を知っている。その様な修正は二重のポリシリコン構成の使用、ＦＥＴの追加、差分アナログ・ピクセル・マトリクス・セルそして、迫加される水平と垂直に接続される電極を含む。これらの修正はアプリケーションに依存するものであり、本発明の範囲内の変化と考えられる。図３の断面図の下部の電子ポテンシャル図（３８〜４０）はアナログ・ピクセル・マトリクス・セルの動作を見る便利な方法である。これらの図において、ＦＥＴゲート（３１〜３３）上の高い正の電圧ほど、より深い電子のウェルをそれぞれのＦＥＴに対応してその下の基板内に発生する。図中（３８）にある様にセルをロードする為に、ポテンシャル・ウェルは電極（３０）、（３１）、そして（３２）に特定な固定電圧を掛ける事で、初期化される。コラムゲート電圧（３２）は映像サンプル・ホールド回路（１５）によって駆動され、ロードされるピクセル値に比例する。図中（３９）において、第一のＦＥＴ（３１）のソースは電子をセルの中に導く様に、低電圧パルスが掛かる。そして、ゲート（３１）がより高い正の電圧に戻る時、コラムゲート（３２）の下に残るチャージは図中（４０）に示された様に、ゲート電圧に比例する。ＦＥＴ（３１）に低い電圧パルスを掛け、ゲート（３２）により大きな電圧を掛けると、より深いウェルを作り、そしてそのウェルはより多くのチャージにより満たされる。一般に「ポテンシャル・平衡技術」として知られるこの動作は、データによって変化可能な大きさのチャージのパケットを作り出す為、チャージ・カップル・デバイス（以下「ＣＣＤ」という）において使用される。例、J.D.E.Beynon and D.R.Lamb,Charge-C oupled Devices and Their Applications，McGraw-Hill，London，1980．参照。よって、ゲート（３２）上の電圧を変化させる事で、そのゲートの下に大きさ可変のチャージ・パケットを作る事ができ、そのチャージ・パケットはＦＥＴ（３２）上のゲート電圧に比例する。一担チャージがロードされると、セルからソース電極（３０）へチャージが漏れるのを防ぐ為、ゲート（３１）に低い電圧のパルスを掛ける。この様にして、アナログ・ピクセル・マトリクスの統べてのローは、映像データを捕込んだピクセル情報でもって満たされる。そのピクセル情報はアナログ・ピクセル・マトリクス・セル内でチャージ・パケットとして存続する。この分野の熟練者は、この発明の意図から離れずに、上に述べたロード手順を実現するのに、種々の他の方式が可能である事がわかる。例えば、「パルス・ゲート」「ダイオード・カットオフ」技術（Beynon and Lamb，pp.186）として知られるポテンシャル平衡技術の変形として、第一のトランジスターのゲートにパルス電圧を掛け、第二のトランジスターのゲートに走査する電圧を掛け、ピクセル電圧のレベルでもって第一のＦＥＴのソース端子を駆動する様なものが考えられる。この実現方法において、アナログ・ピクセル・マトリクス・セルのソース端子は垂直に接続され、ピクセル情報でもって駆動される。それぞれのセルの第一のＦＥＴのゲート端子は、マトリクスにおけるすべてのセル間で共通である。それぞれのセルの第二のＦＥＴゲート端子は、水平にセル間で接続されており、ロー・スキャンとベイシス・ベクトル信号により駆動される。それぞれのセルの第三のＦＥＴのゲート端子は、チャージ・センス・アンプリファイヤーに垂直に接続されている。従って、図３に示されるアナログ・ピクセル・マトリクスの水平と垂直の接続関係は、実質的に修正する事ができ、それによって同じ機能をする事ができる。 Beynon and Lamb による記述において示されるポテンシャル平衡技術、ダイオード・カットオフ技術、フィードバック線形化技術、そしてダイナミック電流技術を含む、どんなロード方法も、本発明のアナログ・ピクセル・マトリクス内に貯えられるアナログデータのマトリクスを実現するのに、応用する事ができる。異なるロード技術のそれぞれは、異なる電圧、接続関係と、たぶん一つのアナログ・ピクセル・マトリクス・セルにつき、異なる数のＦＥＴを必要とする。この分野の熟練者は、アナログ・ピクセル・マトリクス・セルをデザインし、その動作に必要な電極の接続関係と駆動波形を設計する時、高度な自由度が存在する事を認識するであろう。それに加え、二重ポリシリコンＣＭＯＳ製造プロセスはアナログ・ピクセル・マトリクスを実現する為に使用する事ができる。その場合に、Beynon and Lamb において示される様に、アナログ・ピクセル・マトリクスは、表面チャンネルＣＣＤに類似したモードにおいて、動作する。さらに、アナログ・ピクセル・データは、F.J.Kub，K.K.Moon，I.A.Mack and F.M.Long，｀Programmable Analog Ve ctor-Matrix Multipliers,’IEEE Journal of Solid State Circuits，Vol.SC-2 5， No.1，pp.207-214，1990.において記述されている神経ネットワーク回路におけるＦＥＴコンダクタンスを変調するポリシリコン・キャパシター上に、チャージとして貯える事ができる。コンダクタンス変調型ＦＥＴは、ローとコラムラインを接続し、それぞれのアナログ・ピクセル・マトリクス・セルの為、より多くのＦＥＴ（差分のペアの様に）を使用できる様にし、そしてアナログ・ピクセル・マトリクス・データとローライン上データの、ベクトル・マトリクス積を計算する事ができる。従って、この分野の熟練者は、この計算の特定モードの特定電極配列は、本発明の実施にとって本質ではない事がわかるであろう。このアナログ・チャージ保存方式において、計算エラーの可能性を有する二つの原因は、トランジスタ・オフセット電圧とチャージ漏れを引き起こす製造のバラツキである。ゲート（３１）又は、ゲート（３２）上のオフセット電圧は、チャージ・パケット・オフセットを引き起こす。このチャージ・パケット・オフセットはディスプレー上に固定パターンの乱れを引き起こす。一般的な製造プロセスでは、トランジスター・オフセット電圧は、＋／−３０ｍＶの範囲以内である。ピクセル入力電圧の有効範囲はおよそ２Ｖであるから、そのオフセット値は計算の正確さを１／３０、又はだいたい５ビットのレベルに留める。テレビを含むほとんどのカラーアプリケーションでは、このレベルの計算の正確さは妥当であり、人間の目はそのエラーに気付かないであろう。より高度の正確さを実現するには、Beynon and Lamb，pp.200 に記述されているものに類似した、トランジスタ・オフセットの影響を除去できるフィードバックロード方式を使用するのが良い。保存されたチャージ・パケットは、−フレーム周期当たり一回リフレッシュされる。The National Television Standards Committee（NTSC）は、３０Ｈｚのテレビ・フレーム・レートであり、チャージ・パケットの正確さは、約３０ｍｓｅｃの周期で保つ事が必要である。温度に依存する基板漏洩電流は、保存されたチャージ・パケットの大きさを徐々に上げる。室温でのテスト回路は、一つのセルにつき３０ｍＶ以下の温度に依存するエラーを示し、そしてそのエラーは、トランジスターエラーと同じレベルであり、よって無視する事ができる。液晶材料が一般的にさらされる限られた温度範囲のおかげで、本発明の変換ドライバーＩＣは、他の一般的なＩＣが耐えなければならない程の高い温度で動作する事を要求されない。さらに、チャージの増加は、一般的にアレーに対して均等に成されている。よってチャージの増加は、一つの変換結果にのみエラーを発生させ、以下に述べるように明るさの制御により、簡単に補正する事ができる。アナログ・ピクセル・マトリクス演算の計算段階の説明に入る。バイナリー変換計算は＋１又は−１による掛け算のみ（又はターナリー・ベイシス・ベクトルの場合、０を掛ける事も含む）を必要とする。図５を参照すると、演算の計算段階は、スイッチ（６０）と（６１）は開放し、スイッチ（６３）と（６４）は閉鎖している事が必要である。容量性フィードバック（６６）を備えた単純化されたチャージ・センス・アンプリファイヤー（６７）は、スイッチ（６５）の連続的な開放と閉鎖により、リセットされる。この操作は図４の表（５０）と（５２）に示されている様に、コラム線（３２）を中間電圧にセットするのに役立つ。バイナリー・ベイシス・ベクトル・エレメントが、アンプリファイヤー・リセット段階の間、ローライン（３３）の状態を決定する。もしベイシス・ベクトル・エレメント（ＢＶＥ）が＋１であれば、それに応答するロー・ラインは正の電圧（５２）に保たれて、そしてそのチャージは、ロー・ゲート下に維持される。もしＢＶＥが−１であれば、ローラインは負の電圧（５０）に保たれ、そしてチャージはコラム・ゲート下に維持される事になる。リセットスイッチ（６５）を開放すると、ＣＣＤチャージセンサーと類似した方法により、ローラインはそれらの下で働くチャージを検出する。ＣＣＤチャージセンサー動作の分析はBeynon a nd Lamb pp.189 において論議されている。リセットスイッチ（６５）が開放され、統ての電圧がＢＶＥ線の逆極性になった時、演算が起きる。この操作は、＋１ＢＶＥロー・ラインがコラム・ゲート下でチャージを転送し（５３）、そして−ＩＢＶＥロー・ラインがコラム・ゲート下からチャージを取り去る結果を生む（５１）。この操作は＋１又は−１によりチャージ・パケットの掛け算をする結果を生む。ゼロで掛け算する事は、関連したＢＶＥロー・ラインが逆極性にならない事に対応する。チャージ・センス・アンプリファイヤー（６７）はコラム・ライン（３２）下で動く統てのチャージを検出し、線（１９）の上のそれぞれのコラム線に電圧出力を発生する。電圧出力は映像変換の結果であり、より特定すると、アナログ・ピクセル・マトリクス・チャージとバイナリー・ベイシス・ベクトルのドット積である。計算が完了した時、アンプリファイヤーはリセットされ、次の計算又は、ロード・サイクル準備の為、そのチャージは対応するゲート下に戻される。よって、アナログ・ピクセル・マトリクスのバイナリー変換の計算は並行におこなわれる。アナログ・ピクセル値はピクセル・マトリクス内の、ＣＭＯＳＦＥＴゲート下に貯えられたチャージ・パケットとして表わされる。チャージパケットは、ＣＭＯＳＦＥＴのチャージ保存特性により、情報を失う事なく、何回も掛け算をする事ができる。それぞれの三つのトランジスタ・アナログ・ピクセル・マトリクス・セルは、保存、掛け算そして加算動作を実行する。上記に述べた様に、マトリクスのロードは回路の動作とは分離された段階である。ほとんどのシステムでは、映像情報は、一定のデータの流れの形式として与えられる。ロードと計算の段階は交互に実行する事ができるので、ひとつのローは他方が計算している間、もう一方は新しいピクセル・データで更新することができる。しかし、映像のイメージは高速で変っている可能性があるので、新しいピクセル・データは古いフレームと、新しいフレームデータの混成線形変換を起こさせる事になる可能性がある。特に速い場面の変化を伴う場合は、この計算上の影響は、画質を落とす結果となる可能性がある。このオーバーラップ問題を除去するには、二組のアナログ・ピクセル・マトリクスを備える必要性がある。一方のアナログ・ピクセル・マトリクス内でデータの計算が行われている間、入力映像データは他方のアナログ・ピクセル・マトリクスに貯える事ができるようになる。第一のアナログ・ピクセル・マトリクスがピクセルデータで満たされ、第二のアナログ・ピクセル・マトリクス内で計算が終了すると、次の段階で第一のアナログ・ピクセルは、ハードウェアが次のデータの計算を行い、映像データの流れは第二のピクセルマトリクスへ向けられるようにする。一般に「ピンポン」メモリ構造と呼ばれるこの二重構造は、多くの映像プロセッシング・システムにおいて使用されている。この分野の熟練者たちは、クロックの順番とメモリの構造をうまく選択する事で、柔軟に対応できる事がわかるであろう。チャージを持っていないアナログ・ピクセル・マトリクスに対しては、ＢＶＥ線（３３）とチャージ・センス線（３２）の間の寄生キャパシタンスは、無視できない程度のチャージ転送を生ずる。このチャージ転送問題を避ける為、それぞれのベイシスベクトルにおいて、＋１ベイシスエレメントの数と実際の−１ベイシスエレメントの数とを同数にする事にして、寄生キャパシティブ・カップリングによって注入されるチャージをゼロとする事ができる。このベイシスベクトルの制限は、変換アドレシングの有益な統計学的性質を失わせるものではない。この制限を満たすバイナリー変換マトリクスを作る一つの方式は、ウォルシュ変換マトリクスのローをランダムに交換する事である。そして、ＤＣ頃の様な最低順位の周波数成分を除く統てのベイシスベクトルは同数の＋１と−１のエレメントを持つ。フレームリフレッシュ周期中に、熱メカニズムにより発生する均一なエラー・チャージは、ＤＣ頃の様な最低順位の周波数成分のみをチャージする。ＤＣ変換項は一般的に他の変換項よりかなり大きい。「フレーム応答」又は範囲外問題を避ける為、ＤＣ項は分割され、フレーム周期全体に渡ってより小さい項として分散されＬＣＤディスプレーを駆動する。このアドレシング方式は、ＲＭＳ訂正項に使用された方法と類似している。図６を参照すると、チャージ・センス・アンプリファイヤー（７１）のフィードバック・ループの中でより大きいキャパシター（Ｃ３）に切り替える事により分割が起こる。フィードバック・ループＣ２とＣ３において、二つのキャパシターの相対的な大きさはＤＣ項に対する分割量、よってＤＣ項の数も制御する。（＋１と−１ベイシス・ベクトル・エレメントは同数存在しないので）ＤＣ項に関連する寄生カップリング・チャージをオフセットする為に、つまりセンス・ライン（３２）上にチャージを注入する式は以下に等しく、スイッチＳ４とＳ５の操作によりチャージ注入キャパシターＣ１は、グランドと中間電圧、Ｖ_brightの間で切り替えられる。Ｖ_brightはディスプレー全体のＤＣオフセットを規定しているので、Ｖ_bright は見る人により調節可能な明るさ制御として使用される。本発明の変換結果は、平均ゼロの電圧を持つ事を保証する交互に極性の変わる出力シグナルを、順番に提供するようにでき、よってＬＣＤの破損を防いでいる。この特徴は、EP0507061A2に示された装置の様な先行の技術の様に、ＬＣＤのＤＣダメージを防ぐ為に、統計学的解釈に頼っているものと比較すると対照的である。従って、以前の装置においては、ＤＣ破損を完全に保証する事はできなかった。さらにフレーム周期中全体に渡って、ＤＣ項を小さくし、分散する事により、本発明は一般的にエンハンスト・アドレシング方式が遭遇するＤＣ項と関連する「フレーム応答」の様な、どんな問題をも避けることができる。この分野の熟練者は、この基本的な構造に対して差分動作を行う、多くの修正を考える事ができるであろう。差分動作は、寄生キャパシティブ・カップリング効果を打消すので、＋１ベイシス・ベクトル・エレメントの数は、−１ベイシス・ベクトル・エレメントの数と一致しなければならないと言う条件を取り除く事ができる。更に続いて、その変換のＤＣ成分は、変換の総てのベイシス・ベクトル間に統計学的に分散することができる。この様な変換を作り出す一つの方法は、そのコラムのバイナリー・ベイシス・ベクトルを持つ変換マトリクスのローの値を逆にする事によりできる。この様にバイナリーの値を逆にする操作は、その変換の正規直行特性を変えない。総ての変換中にＤＣエレメントを分散する事により、大きな単一ＤＣパルスによる「フレーム応答」問題は完全に避けられる。図５のフィードバック・チャージ・センス・アンプリファイヤー（６７）は図６に示されている様に、特化されたチャージ・センス・アンプリファイヤー（７０）により取り替える事ができるが、他のチャージ・センス・アンプリファイヤーの構成も同様に使用する事ができる。図６はＮエレメントを持つアナログ・ピクセル・マトリクス・セルの一つのコラムと、その線形変換演算結果をセンスし、ＲＭＳ訂正項を計算し、ＬＣＤコラム電極上にその結果のシグナルを駆動するのに必要な回路を示している。キャパシターＣ４は、図５の単純化されたチャージ・センス・アンプリファイヤー（６７）において示されるスイッチ（６５）により、引き起こされるスイッチチャージ注入の効果を減少させるのに使用される。図５のチャージ・センス・アンプリファイヤーのリセット動作は、スイッチがチャージ注入を引き起こす事により、変換演算エラーを生む。スイッチは、ソース／ドレイ接続間のコンダクタンスを変調する為、ゲートがハイ又はロー電圧で駆動されるｐ−ＦＥＴとｎ− ＦＥＴの両方を一般的に含む。スイッチを「オフ」にする動作は、例えば図５の回路のリセット・サイクルの終りに起こる様に、ｎ−ＦＥＴのゲート電圧をハイ電圧から、ロー電圧に駆動する事であり、そしてｐ−ＦＥＴにとっては、逆の電圧となる。ゲート電圧は容量的に結合され、スイッチＦＥＴのゲートとドレイン間のキャパシタンスを通って、スイッチ端子へ行き、そしてそのキャパシタンスは、スイッチＦＥＴの大きさに比例して決まる。このストレー・キャパシティブ結合はスイッチ端子へのチャージ注入を引き起こす。他のチャージ注入の効果は、ＦＥＴ中のチャンネル・チャージの分割により起こされる。よって、デザインするときの注意としては、高い導通に必要な大きなスイッチを使用する事と、それによって増える不要なチャージが引き起こすエラー問題をどのように決めるかにある。これらの効果は、P.E.Allen and D.R.Holb erg，CMOS Analog Circuit Design，Holt，Rinehart and Winston，New York，1 987においてさらに記述されている。図６を参照すると、チャージ・センス・オペレーショナル・アンプリファイヤー（７１）のリセット操作の間、スイッチＳ１とＳ２の両方は閉鎖されている。Ｓ１はセンスライン（３２）の大きなキャパシタンスを駆動するので、スイッチＳ１はＳ２よりかなり大きくならなければならない。その大きさによりスイッチＳ１はそれが開放されている時、センスラインに大量のチャージを注入する事ができる。Ｓ２はまだ閉鎖されているので、Ｓ１を最初に開放する事によりその出力電圧Ｖ１は、Ｓ１チャージ注入によって影響されない。Ｓ２が開放される時、少量のチャージ注入オフセットのみが出力に表わされる。チャージ・センス・アンプリファイヤーの出力Ｖ１は、少なくとも一回、従来のオフセット補正サンプル・ホールド回路（７７）を通過する。本発明に使用される適切なサンプル・ホールド回路は、R.Greforian and G.C.Temes，Analog MO S Integrated Circuits for Signal Processing，John Wiley & Sons，New York ，1986，p.416.のなかに記述されている。システム・タイミングにより、実際にはより多くのサンプル・ホールド回路が必要とされるが、図６にはこの機能、サンプル・ホールド回路のひとつだけが示されている。オフセット補正式単一ゲイン・キャパシティブ・アンプリファイヤーの様な、他の従来と同様なサンプル・ホールド回路でもって代用する事ができる。図６に示されているサンプル・ホールド回路（７７）は、次の変換結果を計算している間に、前に計算した変換結果を保存する。サンプル・ホールド・アンプリファイヤーの出力Ｖ２は、オフセット補正を備えた固定ゲイン反転アンプリファイヤーとして構成される高電圧アンプリファイヤーに接続されている。この三つのアンプリファイヤー・システムは下記に示された特定の順番で、適切にスイッチをクロックする事により、完全にオフセット補正する事ができる。それに加え、出力アンプリファイヤーのゼロ点レファレンス電圧は、下記に示されている様に、このシステムを使用してオフセットなしに、任意にセットする事ができる。スイッチＳ１，Ｓ２とＳ６をこの順序で一時的に閉鎖し、そして開放する事により、チャージ・センス・アンプリファイヤー（７０）がリセットされ、オフセット補正操作が始まる。センス・ライン（３２）上にＣ１を通して、ゼロ・レファランス・チャージを注入する為、スイッチＳ５は閉鎖され、それからチャージ・センス・アンプリファイヤー（７０）から出力電圧Ｖ１（下記に等しい）を出力する。ここでＶ_oslは演算アンプリファイヤー（７１）の固有オフセット電圧であり、Ｖ_refはＤＣレファレンス電圧であり、Ｖ_zeroは、高電圧アンプリファイヤー出力Ｖ_colのゼロ点電圧をセットする調整可能な電圧である。キャパシターＣ１はまた、上記に議論された寄生カップリング・キャパシタンスを補正する為、ＤＣ変換項の計算の間にチャージを注入するのに使用される。アンプリファイヤー（７０）からの出力電圧は、スイッチＳ７〜Ｓ９を適切にクロックする事により、サンプル・ホールド・アンプリファイヤー（７７）を通る。適切なクロックの方法はGr egorian and Temes p.416 に見つける事ができる。クロックの方法を適切にする事により、以下の式の様に何のオフセットも出力しないようにする事ができる：ここでＶ２はサンプル・ホールド回路（７７）の出力電圧である。サンプル・ホールド回路（７７）は、電圧Ｖ２をほとんどの演算時間に渡って一定にする為、チャージ・センス・アンプリファイヤー電圧Ｖ１を素早くサンプルクロックする事ができる。サンプル・ホールド回路は、Ｖ２に何の影響も与えずにＶ１を変化させる事ができる。Ｖ２は出力電圧Ｖ_colを駆動する為に、使用される。そして、スイッチＳ１０，Ｓ１２とＳ１３は、出力アンプリファイヤー（７３）をリセットする為に閉鎖される（この場合順番は重要ではない）。高電圧アンプリファイヤー（７８）のオフセット電圧はキャパシターＣ７とＣ８に保存される。スイッチＳ１１が閉鎖された後、それからスイッチＳ１３、Ｓ１０そしてＳ１２はこの順番に開放され、その結果としてオフセットなしに、出力電圧Ｖ_col はＶ_lowと等しくなる。Ｖ_lowは高電圧操作アンプリファイヤー（７３）への正の入力であり、下記に説明する理由により、グランド電圧（０Ｖ）に近い低電圧になる様に選ばれる。Gregorian and Temes において記述されている様に、良く知られているスイッチド・キャパシター・フィルターの原理に従えば、このスイッチの正確なクロック・シーケンスを同じオフセット補正結果を達成する様に、修正する事ができる。一度オフセット演算操作が終了すると、アンプリファイヤー・システムは次の演算サイクルの開始が可能となる。チャージ・センス・アンプリファイヤーは以前に記述された方法を使用してリセットされ、変換演算はバイナリー・ベイシス・ベクトルに従って、センス・ライン（３２）下のチャージの転送により変換演算が行われる。その結果、コラム・チャージ・センス・アンプリファイヤーの出力は、以下の電圧を生ずる：ここでＱ（ｉ）はマトリクス・セルの特定なコラムに実際に貯えられたチャージの量であり、Ｗ（ｉ，ｔ）はアナログ・ピクセル・マトリクスと掛算される＋／−１の値を持つベイシス・ベクトルである。Ｖ１は以前と同様にサンプル・ホールド回路（７７）を通り、その値（つまり、式（２０））から次式の量だけＶ２を変える：これらの演算操作は、以下の式で表されるコラム出力電圧Ｖ_colを作り出す：Ｖ_colはオフセット・エラーとは関係がなく、任意に設定されたゼロ・レファレンス出力電圧を持つ。そのゼロ・レファレンス点は、前段のアンプリファイヤーの電源電圧の範囲外の電圧にセットする事ができ、高電圧アンプリファイヤー（７３）のどちらの差分入力電圧よりもずっと大きくする事ができる。他のアンプリファイヤー構成であっても、チャージ・センス・アンプリファイヤー（７０）、サンプル・ホールド（７７）、そして図６に示されている高電圧アンプリファイヤー（７８）回路機能を実現する事ができる。例えばGregorian and Temes に述べられている技術と回路を使用する事である。更にはGregorian and Temes において記述されているガイドラインの範囲内で、所望のオフセット補正を保って増幅しながら、前に述べたスイッチの正確なクロッキングの順番を修正する事ができる。これらクロッキングの修正は、本発明の範囲内にあると考えられている。上に述べられた装置はピクセルデータの線形変換を計算する為、チャージ転送技術を使用する。この分野の熟練者はＣＭＯＳＦＥＴのゲートの下のチャージ・パケットを巧みに扱うことによって可能となる基本的な特徴である低電力、高密度のメモリ回路、一般的に利用可能な低電圧のＣＭＯＳ技術を使用してこれらの回路を作ることが可能であり、高メモリバンド幅及びその他の優利な点を認めるであろう。本発明によって、多数の他のロード方法と計算の手法が、アナログ・ピクセル・マトリクス・セルの中のチャージを扱い、種々の所望の計算結果を得る事が可能となる。IV．高電圧出力アンプリファイヤー本発明の映像イメージ変換信号は増幅され、従来のＬＣＤドライバーＩＣの種々のものを使ってＬＣＤ電極を駆動する事ができる。出願人は、この高電圧アンプリファイヤーの回路方式を実現するのに、低電圧ＣＭＯＳ製造プロセスを使用し、その回路をアナログ・ピクセル・マトリクスと同じ単一基板上に集積する事ができ、非常に望ましいものとしてこれを採用する。図６に示されている高電圧演算アンプリファイヤー（７３）は、速いライズ／フォールタイムを備え、コラム線の比較的大きい容量性の負荷を駆動する事ができる。本アンプリファイヤーは、標準ＣＭＯＳトランジスターの電圧特性を越えず、高電圧出力を実現する為、一般的な低電圧ＣＭＯＳ製造プロセスにある寄生素子を使用する。本発明により出力電圧の範囲は、このアンプリファイヤーを作成する製造プロセスで決まる標準トランジスターの最大規格電圧より、数倍大きい出力電圧範囲を達成する事ができる。標準ＣＭＯＳ製造プロセスは、従来のロー・アット・ア・タイム・アドレシング、又は変換アドレシングのどちらでもＬＣＤを駆動するのに必要な高電圧（＞１０Ｖ）と、大きい外部負荷（＞１００ｐＦ）を駆動するアンプリファイヤーの作成には通常使用できない。ドレインのツェナー効果、短いチャンネル部分における貫通、そしてホットエレクトロン効果によるオキサイド・インシュレーター破損の為、一般的なＣＭＯＳＦＥＴは＜１０Ｖの電圧において破壊される。J. Y.Chen，CMOS Devices and Technology for VLSI，Prentice Hall，Englewood C liffs，New Jersey，1990．受動型ＬＣＤドライバー回路を含め、多くのアプリケーションは、高電圧駆動と大きな容量性負荷を駆動できる出力ドライバーを必要とする。以前は受動型ＬＣＤのドライバーＩＣは、標準ＣＭＯＳ製造プロセスよりも高価な、特別な高電圧ＣＭＯＳ製造プロセスを必要としていた。本発明は高電圧出力アンプリファイヤーを、一般的な低電圧（例えば５Ｖ以下）ＣＭＯＳプロセスでもって製造できる事を可能にする。標準製造プロセスを使用することで、ＬＣＤドライバー・チップのコストを大幅に減少する事ができる。そして標準プロセスを使うことによってのみ、変換アドレシングを実現するのに必要な、より最新の進んだ電子工学のモノリシック集積技術が利用可能になる。出願人の好む高電圧スキャン・アンプリファイヤー回路はここで記述され、図１０に示されている。この高電圧アンプリファイヤー回路と他の変化例は、本発明と共に使用するのがふさわしく関連出願において記述されており、シリアル・ナンバーを０８／１８５，５４０として、本発明と同時に出願されている。図１０に示されている繰り返される回路のエレメントは、二つのトランジスタの高電圧電流ソースとプルダウン回路である。高電圧プルダウンは、二つのｎ− チャンネルＦＥＴトランジスターの組であり、その最初（１０１）のトランジスタは標準ポリシリコン・ゲートである。二つめのトランジスター（１０２）は寄生フィールド・オキサイド・トランジスターであり、その断面図は図１１に示されている。薄いゲート・オキサイドを使用する一連のトランジスタはＣＭＯＳプロセスを使い、製造される。たとえば、Z.Parpia，C.A.T.Salama and R.A.Hadaw ay，｀Modeling and Characterization of CMOS-Compatible High-Voltage Devi ce Structures,'IEEE Transactions on Electron Devices，Vol.ED-34(11)，pp. 2335-2343，1987．参照。トランジスター（１０２）の性能は充分ではないが、ここにおいてカスケード・トランジスターとして使用される。カスケード・トランジスターの例はAllen and Holberg，p.233 に見る事ができる。カスケード・トランジスターとして、寄生フィールド・オキサイド・トランジスター（１０２）は、第一のｎ−ＦＥＴ（１０１）の制御電流のみを通す。もしフィールド・オキサイド・トランジスター（１０２）が飽和状態に保たれれば、（例えば、そのゲート電圧は十分に高くなるので、フィールド・オキサイドＦＥＴ（１０２）の飽和状態電流はｎ−ＦＥＴ（１０１）における電流より大きい）プルダウン回路における電流は制限され、よって薄いゲート・オキサイド・トランジスター（１０１）によって制御される。標準ＣＭＯＳプロセスにおける寄生ウェルーバルク・ダイオード（well-to-bu lk diode）は、一般的には４０Ｖ以上の逆バイアス電圧を維持する事ができる。よってトランジスター（１０２）のドレインは、約４０Ｖ以下の電圧では壊れない。Chenの文献において記述される様に、突抜け効果によるトランジスター破壊はチャンネルの長さを一般的に数ミクロン増加させる事で避ける事ができる。図１１を参照すると、フィールド・オキサイド（１２１）はフィールド・オキサイド・トランジスターの実効的なゲート・オキサイドとして作用し、大きな電圧を維持する事ができる。実効的なゲート・オキサイドの厚さは減少されているので、フィールド・オキサイドＦＥＴの中間部分の下に、ポリシリコン・ゲート（１２０）を加える事により、トランジスターの性能は最大となる。図１１に示されているＦＥＴはある程度高い限界（一般的には１５Ｖ以上）を伴う高電圧装置であるが、ここにおいてはカスケード・トランジスターとしてのみ使用されているので、高い方の限界は高電圧アンプリファイヤーの性能にとって有害となるわけではない。図１０を再び参照すると、高電圧アンプリファイヤーの出力プルアップ部分は、ｐチャンネル電流ミラー（１０３）のカスケードでもって構成される。カスケードの最上部は高電圧電源Ｖ_DDhighと接続されており、その出力電源は、ＬＣＤのコラム・ラインを駆動するのに使用される。カスケードにおけるそれぞれの電流ミラーは、それ自体のｎ−ウェルにおいて製造される。それぞれのミラーは、装置破壊を引き起こすドレイン・ソース過電圧から装置を保護する寄生ツェナー・ダイオードにより、高電圧を徐々にドロップさせる。図１０の寄生ツェナー・ダイオードは、図１２に示されているｎ−ウェルにおいて、ｐ＋拡散と接触しているｎ＋拡散を配置する事で作られる。一般的なＣＭＯＳプロセスに製造された寄生ツェナー・ダイオードは３〜５Ｖの間のツェナー破壊電圧を持っており、よってそれぞれのカスケード電流ミラーステップの最大ソース・ドレイン電圧ドロップを決める。図１０における電流ミラーステップの多くをカスケード接続する事により、最大出力電圧範囲はカバーされる。電流ミラー（１０３）の電流入力は、高電圧金属ＦＥＴカスケード（１０２）により供給される。そして、直列連結された従来型ｎ−チャンネルＦＥＴ（１０１）の組は高電圧プルダウンを形成する。出力プルダウン（１０４）は、高電圧電流源によりバイアスされている同様なカスケード接続された電流ミラーの組により構成されている。カスケード接続された電流ミラー部分の数は様々で、特定の半導体製造プロセスと必要な出力電圧範囲に合う様に調整する事ができる。ツェナー・ダイオードはカスケード接続において、それぞれの電流ミラーステップ当たりドロップされるトータルの電圧を制限する。種々の条件において、これ以上、又はこれ以下の数も適切ではあるが、好ましいステップの数は３か４である。この出力ステップは又、ｎ−ウェルプロセスに制限される分けではなく、総てのｎとｐの部分を交換し、総ての電圧を逆にする事により、ｐ−ウェルプロセスで置換できる。高電圧出力部分は二つの制御電圧が必要なので、二本のラインを持っている。その１つのライン（１０５）はプルアップ側を制御し、もう１つのライン（１０６）はプルダウン側を制御する。高電圧電源、Ｖ_DDhighの静止時の電流を減少する為に電流切り換え回路を使用し、その適切な例は図１０に示されている。具体的な電流切り換え回路は、例えばＦＥＴの（１０７）と（１０８）の様な二つの付加的な電流切り換えパスを伴う差動ペアからなる。ゲート（１０７）と（１０８）上の二つの入力電圧が同じである時、大部分のバイアス電流は、中間点ＦＥＴ（１０９〜１１０）を通して流れる。入力電圧に差があると、電流がｎ−チャンネルＦＥＴ（１１０〜１１２）を通して流れるようになる。この電圧差から起こる電流の流れは、ライン（１０５）と（１０６）を通し、出力プルアップとプルダウン回路を駆動する。同じ電圧が入力端子にある時、電流ターン・オフの程度は、中間点（１０９〜１１０）のトランジスターの大きさと、外部点（１０７〜１０８）トランジスターの大きさに対する比で決められる。付加的なトランジスターの組（１１３〜１１４）は、出力Ｖ_colが駆動されない時、差動ペアーから流れる電流を切換えるためのものである。ＬＣＤシステムにおいては一般的に矩形波出力を用いるので、この電流切換方式は静止時のバイアス電流が大きな出力トランジスター（１０１〜１０４）を通して、流れるのを防ぎ、大きな電力を節約をする事ができる。この電流切換回路は、例えばAllen and Holberg において記述される様な、伝統的に用いられているアクティブ・バイアス・アンプリファイヤーに対して、優利性を持っている。そしてそこでは不安定問題は存在しなく、よく特性の合った部品を組合せ使用する必要もない。図６のアンプリファイヤー・システムのスイッチＳ１３は、低電圧ＣＭＯＳプロセスにおいて製造されるＦＥＴの電圧制限を越える可能性の有る一つの端子を持っている。よって、高電圧（５Ｖ以上）を扱う事のできるスイッチを、この回路で必要としている。それにふさわしい一つの例は、図１３に示されている。スイッチの働きは標準のｐ−ＦＥＴ（１３１）とｎ−ＦＥＴ（１３０）スイッチ・ペアによって行われる。高電圧ＦＥＴ（１３２）は、スイッチの一方の端子と高電圧との間をバファーする様に働くので、その端子を高電圧回路に接続する事ができる。注、高電圧カスケード・トランジスター（１３２）は、もしそのソース電圧が、一般的に１Ｖ以下の低電圧になければ、伝導状態になる事はできない。この理由によって、高電圧アンプリファイヤーへの正の入力は、低電圧Ｖ_lowに置かれている。アンプリファイヤー（７３）がスイッチＳ１３の閉鎖によりリセットされている時、アンプリファイヤーの反転入力はほぼＶ_lowで駆動される。そしてそれは高電圧カスケード・トランジスターの導通を可能にするほど充分低くセットされる。注、高電圧アンプリファイヤーの差分ペアーは、低入力電圧において適切に機能できるｐ−ＦＥＴから成る。Ｖ．ＲＭＳ補正回路図６の説明を続ける。ＲＭＳ訂正項は、変換の結果が生ずる時に計算される。ＲＭＳ訂正項は、それぞれのフレーム・リフレッシュ周期を通して、均衡して分散される。ＲＭＳ訂正項の数Ｋと、変換結果の数Ｎは、ＲＭＳ訂正項間の変換計算の数を特定する。システムはＮ／Ｋ_max変換項を計算し、それからＲＭＳ訂正項、そしてＤＣ変換項を計算する。この発明を実施する為に特別な順番や項の数は必要とされない。式（１５）におけるＲＭＳ訂正項は、定数をこの式に導入する事で単純化する事ができる。ここでＢ１とＢ２は定数である。変換結果の二乗の部分合計が計算され、定数（Ｂ２）から引かれ、二乗根が取られ、そしてその結果の電圧は定数オフセット（Ｂ１）を加えコラム電極に加えられる。ＲＭＳ訂正項を計算する為に図２の回路構成ブロック（２２）において、変換結果の二乗が計算され、合計される。この回路構成ブロックを実現する為、多くの異なる従来の方法を使用する事ができる。そしてそのいくつかの方法はAllen and Holberg，p.631に、又C.A.Mead，Analog VLSI and Neural Systems，Addkis on-Wesley,Reading，MA，1989，p.238.において記述されている。従来のアナログ「二乗と積分」回路を、この機能の為に使用する事ができる。従来のアナログからデジタルへの変換（ＡＤＣ）は、アナログ変換出力部において行われ、その結果はデジタル的方法で二乗され合計された。本発明では、アナログ情報の比較的遅いサンプル率の為、二乗と合計の計算を行うのに、多分割されたデジタル回路構成を使用する事ができる。多分割化する事によりチップ面積を節約し、よって製造コストを減少させる。ハイブリッド・デジタル／アナログ・システムは、図６に示されている。二つの例の電圧と波形は、関連する入力シグナルに対応して、図１４に示されている。チャージ・センス・アンプリファイヤー（７０）のアナログ変換出力は、サンプル・ホールド回路（７９）によってサンプルされ、そしてコンパレーター（７５）によりデジタル・パルスのある幅に変換される。変換シグナルは、従来の直列式ＡＤＣ（８０）として動作するコンパレーターの負の入力に入力され、立ち上りシグナルＶ_rampと加算される。コンパレーターの出力はデジタル・パルスであり、そこでアナログ変換値は、出力信号の変化点の時間位置として記号化されている。二つのシグナルの出力は、ＡＤＣ出力として図１４に示されている。この出力パルスは、排他的論理和（ＸＯＲ）ゲート（８１）の一方の入力に入力され、他方の入力には参照タイミング・シグナル、Ｚ_clkが入力される。Ｚ_clkは、変換結果がゼロになり、ＡＤＣ出力の変化を引き起こすタイミングで値が変化する。ＸＯＲ論理ゲート（８１）は、Ｚ_clkの変化点のどちら側においても、直列式ＡＤＣ（８０）からの信号をパルス信号へ変換する。図１４に示されている様にＸＯＲoutは、ゼロ点近くにおける変換結果の大きさに比例する幅を持っている。この幅のパルスはゲート（ＡＮＤゲート（８２）を通し）として作用し、シグナルがアップ・カウンター、カウンター１（８３）、に入る周波数変調シグナルＳＱＲclk を制御する。従来のＣＭＯＳカウンター回路は、本発明を実現するのに使用する事ができ、それにふさわしい例はN.H.Weste and K.Eshraghian，Prin ciples of CMOS VLSI Design，Addison-Wesley，Reading，MA，1993，p.539に記述されている。クロック信号ＳＱＲ_clkは、図１４に示されているゼロ点変化に対する相対的時間に比例する周波数を持つ。カウンター１（８３）は、変換パルス幅の大きさにより、周波数変調クロック信号の数の総和を計算する。カウンター１の増加量は、変換の大きさの二乗に比例する。よって、多くの変換計算に対するカウントの総和は変換結果の二乗の合計を表わす値となり、必要とする結果が得られる。この二乗回路の正確さは、カウンター１（８３）が確実に動作できるクロックの周波数範囲によって決まる。ＡＤＣのクロック周波数は一般的に２から４ＭＨｚである。一方単一ポリシリコン製造技術を使ったカウンターは２０ＭＨｚ以上で確実に動作する事ができる。従って、ＳＱＲ_clkに対して周波数範囲で約４から８倍の余裕でもって所望の計算に対して充分な正確さを実現する。式（２４）の定数Ｂ２は、単にカウンター１（８３）の最大カウントである。Ｂ２からＮ／Ｋ_max項の変換結果の二乗の総和を引いた値がカウンター１（８３）に残された残りのカウントである。この差の二乗根を計算するのに、二乗根クロックＳＱＲＴ_clkが使用され、カウンター１に残された値をカウントする。適切にクロックする方法は図１４に示されている。カウンター１（８３）がその最大値に達するとライン（８５）の桁上シグナルが発生する。ライン（８５）の桁上シグナルは、直線立ち上がり信号Ｖ_rampをサンプルする為に働くスイッチＳ１９〜Ｓ２１を活性化する。アンプリファイヤー（７６）は、スイッチ・パルスのタイミングをアナログ電圧に変換する直列式ＤＡＣ（８６）として働く。図６の論理ブロック（８４）は、桁上げシグナル（８５）によりＤＡＣスイッチＳ１９〜Ｓ２１を駆動する適切なパルス・シグナルを発生する。例えばＲＭＳ訂正電圧の様なＤＡＣ（８６）出力電圧は、スイッチＳ２２〜Ｓ２３を使用し、サンプル・ホールド（７７）入力に接続される。Ｖref，（例えばＳ２３は閉鎖、Ｓ２２は開放）からＤＡＣ（８６）出力電圧（例えばＳ２２は閉鎖、Ｓ２３は開放）へ切変える事により、ＲＭＳ訂正項（Ｖ_refと名付けられる）はサンプル・ホールド（７７）へ入力される。この動作により高電圧出力アンプリファイヤー（７８）の出力を適切なＲＭＳ訂正項でもって、ディスプレーのコラム電極を駆動する事が成される。ＤＡＣ（８６）の最小電圧出力Ｖ_minは、コラム出力電圧を駆動する電圧がロー電極上の電圧に等しくなる様に調節される。この場合において、特定なディスプレー・コラムにおける総てのＬＣＤピクセルに掛かる電圧は、例えばゼロＲＭＳ訂正の様に、ゼロとなる。カウンター１（８３）がその最大カウントを越え、そしてＲＭＳ訂正演算期間終了以前に桁上げシグナルを生ずる場合、付加的なカウンター、カウンター２（８７）の値が増加される。もしカウンター２（８７）がゼロでない場合、次のＲＭＳ訂正項は、ＤＡＣスイッチ・パルスのタイミングを通し、Ｖ_minにセットされる。この決定は論理ブロック（８４）によってなされる。この場合において、カウンター２（８７）はＳＱＲＴ_clkによってクロックされ減少し、カウンター１はクロックされない。従ってカウンター１はＲＭＳ訂正項の残りを保有し、ＤＡＣ（８６）は最小訂正項を発生する。カウンター２（８７）がゼロまで減少された時のみＤＡＣ（８６）出力は、Ｖ_min以外のある値になる。よってこのシステムは、上に述べたキャリー・オバー方式の残りの値の計算を実現する事ができ、このアドレシング方式の選択率を最大にする事ができる。参照タイミング・シグナルとＡＤＣ／ＤＡＣ立ち上がりシグナルは、総ての出力回路に共通な総括的なシグナルである。これらのシグナルは、コラム・ドライバーＩＣ上、又は他のコラム・ドライバーＩＣにシグナルを供給する別のＩＣ内で発生することができる。ＲＭＳ補正を行う交流ＬＣＤ駆動補正システムが、図７に示されている。このシステムにおいて、アナログ・ピクセル・マトリクスは図６に記述されているマトリクスの２倍の大きさであり、それぞれのピクセル用に二つのチャージ・パケットを貯える事ができる。図７を参照すると、二つのＬＣＤコラム電極に対するプロセッシングの回路と画像シグナルを駆動する回路とが示されている。又差動チャージ・コラムと称されるアナログ・ピクセル・セルの付加アレーが示されている。この差動チャージ・コラムは、コラム内のそれぞれのセルに等しいチャージセットをロードし、そして差動シグナルを生ずる。この差動シグナルとは、容量性カップリングによりコラム・チャージ・センス・アンプリファイヤーから引かれたものである。アナログ・ピクセル・マトリクスに貯えられたチャージ・パケットの一つは、ピクセル値Ｐ（ｉ）に比例する。その他の保存されたチャージ・パケットは√（１−Ｐ²（ｉ））に比例する。それぞれのピクセルの保存位置は二つのアナログ・ピクセル・マトリクス・セルから構成されている。二つのバイナリー・ベイシス・ベクトル電極が一つのピクセル位置に存在し、コラム・センス・ラインからＰ（ｉ）と√（１−Ｐ²（ｉ））の二つの貯えられたチャージを交互に足すか引くかする為に使用される。このシステムは、上に示した式（１８）から（２４）までにおいて記述されたアルゴリズムを実現する為に使用する事ができる。Ｐ（ｉ）項は、上に記述された同様な方法でアナログ・ピクセル・マトリクスへロードされる。図７を参照するとＰ（ｉ）項は、一つのピクセルにつき、二つある保存セルのうち一つへロードされる。√（１−Ｐ²（ｉ））項は従来のデジタル・ルック・アップ・テーブル、又は従来のアナログの電圧から電圧へのコンバーターを使用する事により計算される。一度√（１−Ｐ²（ｉ））が計算されると、上に記述された同様な方法でピクセルの第二の保存セルにロードされる。変換計算と出力シグナル駆動ステップは二つのステップによって実行される。第一のステップにおいて、Ｐ（ｉ）＋√（１−Ｐ²（ｉ））のバイナリー変換が計算され、ＬＣＤコラム電極を駆動する。この操作は、この計算ステップでそれぞれのピクセル保存場所において、二つのアナログ・ピクセル・セルに接続した二つのバイナリー・ベイシス・ベクトル電極を同じ方向にパルスする事により実行される。第二のステップにおいて、ピクセルの保存場所において、二つの貯えられたチャージの差の変換、そしてそれはＰ（ｉ）−√（１−Ｐ²（ｉ））に比例したものが計算され、ＬＣＤ電極を駆動する。この操作は、アナログ・ピクセル・マトリクスの計算ステップの間、それぞれのピクセル保存場所において、二つのアナログ・ピクセル・セルに接続した二つのバイナリー・ベイシス・ベクトル電極を逆方向にパルスする事で実行する。 √（１−Ｐ²（ｉ））項を作り出す為の電圧から電圧へのコンバータの例は、図１５に示されている。そしてその項は、図７に示される回路と伴に使用する事が適切である。第一の立ち上がりシグナルは従来から使われているスイッチド・キャパシター積分回路によって作り出される。スイッチド・キャパシター積分回路の適切な例は、Gregorian and Temes，p.278 に記述されている。この立ち上がりシグナルは図１６においてＶ_ramp1として示されており、映像サンプル・ホールド回路の出力と共に、容量結合されコンパレーター（１３２）の負の入力に接続される。この映像サンプル・ホールド回路は、映像情報の連続的な流れから映像入力シグナルＰ（ｉ）を入力している。このコンパレーター（１３２）は、映像入力シグナル電圧により決定されるタイミングだけ変化するバイナリー出力シグナルを作り出す。その変位出力は、デジタル・サンプル・シグナルとして使用される。そしてそのシグナルは第二の立ち上がりシグナルＶ_ramp2をサンプルし、そのサンプルされた電圧を第一のサンプル・ホールド回路（１３３）に保存する。Ｖ_ramp2はまた、図１６に示されている。第二のサンプル・ホールド回路（１３４）は、変換された映像ピクセル電圧を出力するのに使用される。立ち上がりシグナルを適切に選ぶ事により、入力電圧と出力電圧の間の任意マッピングを実現する事ができる。この例において図１６に示された立ち上がりシグナルを使用する事は、入力電圧はＰ２（ｉ）に比例し、図１５に示されている回路の出力電圧は√ （１−Ｐ²（ｉ））に比例することを意味する。ここにおいて記述された例と図は本発明の一つの例とするものであり、この例に限定するものではない。この分野の知識を持つ者であれば、本発明の意図するものから離れることなく、多くの変化がここに示された実施例に対しなされることを理解するであろう。

【手続補正書】特許法第１８４条の８【提出日】１９９５年８月１４日【補正内容】の結果、ある電圧限界を超える事は稀であろうし、ピクセル励起の程度もその範囲に同様におさまるであろうことが期待できる。よって、ピクセルは大きな一つのパルスを受ける代わりに、フレームリフレッシュ期間中に分散された多くの小さな励起を受ける。ＬＣＤ材料の瞬間的応答と関連して、その結果はロー・アット・ア・タイム・アドレシングによって得られるものよりも、よりスムーズな光出力波形になる。それに加え、コラムドライバーの電圧範囲は、変換結果が統計学的に限られた範囲を超える可能性がほとんどないので、狭い範囲に限定する事ができる。従って、低電圧回路をこのアドレシング方法の具体的回路で用いることができ、コストと消費電力を低下させる。 NehringとKmetzによって提示されていないある重要で実際的な問題は、ＬＣＤ材料が、逆変換が必要なロー／コラム電圧の内積にのみ応答すると言う事実以外にＲＭＳ電圧に応答することである。NehringとKmetzの記事と、P.M.AltとP.Ple shkoの｀Scanning Limitations of Liquid Crystal Displays,｀IEEE Transacti ons on Electron Devices，Vol．ED-21，pg.146，1974 の両方の記事に提示されているＬＣＤ応答の為の正確な表現式は下記である：ピクセルに印加されるＲＭＳ電圧に対するこの式は三つの項を含んでいる。第一項はベイシス・ベクトルの一定値のＲＭＳ寄与項である。それらのベイシス・ベククトルを代表する電圧がＬＣＤのロー電極を駆動する。第二項は交さ項であり、それはロー／コラムベクトルの目標とする内積であり、必要な逆変換を行う。第三項はある一つのコラム内において統てのピクセルに共通であり、そのコラムにおけるピクセル値の二乗の総和に比例する。NehringとKmetzの記事において、そしてそこでNehringとKmetzはバイナリー・ピクセル・データの可能性のみを考慮しているので、上記式の第三項は一定となる。しかし実際問題として、第三項はグレースケール（すなわち、２値ではないもの）ピクセル値に対しては変化し、ジ・センス、ＲＭＳ補正、高電圧出力回路の詳細な回路図である。図８はパルス幅変調を使ったエンハンスト・アドレシング・コラムドライバーのブロック図である。図９はパルス高さ変調を使ったエンハンスト・アドレシング・コラムドライバーのブロック図である。図１０は図６〜９中に示されている回路で使用されている高電圧オペレーショナル・アンプリファイヤーの詳細な回路図である。高電圧オペレーショナル・アンプリファイヤーは広い範囲の出力電圧を達成する為、分離されたｎ−ウェルによってそれぞれ形成される縦続接続されたｐ−ＦＥＴ電流ミラーを使用する。図１１は図１０の高電圧オペレーショナル・アンプリファイヤーと、図１３の高電圧スイッチにおいて使用される寄生フィールド・オキサイドＦＥＴの物理断面図である。図１２は図１０の高電圧オペレーショナル・アンプリファイヤーにおいて過電圧保護として使用される寄生ツェナーダイオードの物理断面図である。図１３は高電圧フィールド・オキサイドＦＥＴと標準低電圧ＦＥＴから構成されている高電圧スイッチである。この特別なスイッチは図６の高電圧アンプリファイヤーのリセットスイッチＳ１３に使用されている。図１４は図６において、回路の動作を説明する為に使用する一連の立ち上がり波形、クロックそして出力波形を示している。図１５は図７に示されている回路と共に使用される電圧から電圧へのコンバータの回路図である。図１６は図１５において示される電圧から電圧へのコンバータと共に使用される二つのブランク（帰線）シグナルと二つの立ち上がり波形信号を示している。本発明の実施例本発明の実施例は、受動型ＬＣＤディスプレーに電気的励起を与えるシステムについてのものである。そのシステムのブロック図は図１に示されている。従来のＬＣＤパネルは、ガラス基板（１）と透明な水平電極（３）と垂直電極（４）によりデジタル・パルスのある幅に変換される。変換シグナルは、従来の直列式ＡＤＣ（８０）として動作するコンパレーターの負の入力に入力され、立ち上りシグナルＶ_rampと加算される。コンパレーターの出力はデジタル・パルスであり、そこでアナログ変換値は、出力信号の変化点の時間位置として記号化されている。二つのシグナルの出力は、ＡＤＣ出力として図１４に示されている。この出力パルスは、排他的論理和（ＸＯＲ）ゲート（８１）の一方の入力に入力され、他方の入力には参照タイミング・シグナル、Ｚ_clkが入力される。Ｚ_clkは、変換結果がゼロになり、ＡＤＣ出力の変化を引き起こすタイミングで値が変化する。ＸＯＲ論理ゲート（８１）は、Ｚ_clkの変化点のどちら側においても、直列式ＡＤＣ（８０）からの信号をパルス信号へ変換する。図１４に示されている様にＸＯＲoutは、ゼロ点近くにおける変換結果の大きさに比例する幅を持っている。この幅のパルスはゲート（ＡＮＤゲート（８２）を通し）として作用し、シグナルがアップ・カウンター、カウンター１（８３）、に入る周波数変調シグナルＳＱＲ_clk を制御する。従来のＣＭＯＳカウンター回路は、本発明を実現するのに使用する事ができ、それにふさわしい例はN.H.Weste and K.Eshraghian，Prin ciples of CMOS VLSI Design，Addison-Wesley，Reading，MA，1993，p.539に記述されている。クロック信号ＳＱＲ_clkは、図１４に示されているゼロ点変化に対する相対的時間に比例する周波数を持つ。カウンター１（８３）は、変換パルス幅の大きさにより、周波数変調クロック信号の数の総和を計算する。カウンター１の増加量は、変換の大きさの二乗に比例する。よって、多くの変換計算に対するカウントの総和は変換結果の二乗の合計を表わす値となり、必要とする結果が得られる。この二乗回路の正確さは、カウンター１（８３）が確実に動作できるクロックの周波数範囲によって決まる。ＡＤＣのクロック周波数は一般的に２から４ＭＨｚである。一方単一ポリシリコン製造技術を使ったカウンターは２０ＭＨｚ以上で確実に動作する事ができる。従って、ＳＱＲ_clkに対して周波数範囲で約４から８倍の余裕でもって所望の計算に対して充分な正確さを実現する。式（３１）の定数Ｂ２は、単にカウンター１（８３）の最大カウントである。Ｂ２からＮ／Ｋ_max項の変換結果の二乗の総和を引いた値がカウンター１（８３）

Claims

【特許請求の範囲】１．（ａ）画面を構成するビデオ情報をアナログ・ピクセル・マトリクスにロードし、ビデオ情報をビデオ情報マトリクスとして貯えるステップ；（ｂ）アナログ・ピクセル・マトリクスにおいて、ベイシス・ベクトルをバイナリー又はターナリー・ベイシス・ベクトルから成るグループから選択し、ビデオ情報変換ベクトルを作る為にベイシス・ベクトルとビデオ情報のベクトル・マトリクス積を計算するステップ；（ｃ）ビデオ情報変換ベクトルに対応する電圧でもって、液晶ディスプレーの少なくとも二つのコラムを駆動するステップ；（ｄ）ベイシス・ベクトルに対応する電圧でもって、液晶ディスプレーの少なくとも二つのローを同期して駆動するステップを有することを特徴とする液晶ディスプレーを駆動する為の方法。２．請求項１記載の方法において、さらに、ＲＭＳ訂正項でもって、液晶ディスプレーの少なくとも一つのコラムを駆動する為のステップを有することを特徴とする液晶ディスプレーを駆動する為の方法。３．請求項２記載の方法において、ＲＭＳ訂正項でもって、液晶ディスプレーの少なくとも一つのコラムを駆動する為のステップが、（ａ）ビデオ画像変換ベクトルの二乗を合計するステップ；（ｂ）第一定数値からビデオ画像変換ベクトルの二乗の合計を引く事により、残りの値を計算するステップ；（ｃ）残りの値の二乗根を計算するステップ；（ｄ）残りの値の二乗根に第二定数をたす事により、ＲＭＳ訂正項を計算するステップ；（ｅ）ＲＭＳ訂正項の電圧でもって、液晶ディスプレーの少なくとも二つのコラムを駆動するステップ；そして（ｆ）これら動作と同期して、液晶ディスプレーのロー線の総てを一定の電圧レベルで駆動するステップからなることを特徴とする液晶ディスプレーを駆動する為の方法。４．請求項１記載の方法において、画面を構成するビデオ情報をアナログ・ピクセル・マトリクスへロードするステップが、（ａ）複数のビデオ・サンプル・ホールド回路にビデオ情報の一ライン分を貯えるステップ；（ｂ）貯えられたビデオ情報を表わす電圧でもって、アナログ・ピクセル・マトリクスのコラム・センス電極を駆動するステップ；（ｃ）アナログ・ピクセル・マトリクスの選択されたロード電極を一定のローレベル電圧でパルスする事。それによってコラム・センス電極上の電圧を表わすチャージ・パケットが、アナログ・ピクセル・マトリクスの選択されたローにおいて発生するステップ；そして（ｄ）選択されたロード電極を一定のハイレベル電圧で駆動するステップからなることを特徴とする液晶ディスプレーを駆動する為の方法。５．請求項１記載の方法において、アナログ・ピクセル・マトリクスにて、ビデオ情報変換ベクトルを発生する為に、ベイシス・ベクトルとビデオ情報マトリクスのベクトル・マトリクス積を計算する為のステップが、（ａ）アナログ・ピクセル・マトリクスのそれぞれのコラム・センス電極に接続されているチャージ・センス・アンプリファイヤーの中のリセット・スイッチを閉鎖するステップ；（ｂ）ベイシス・ベクトルを表わす電圧でもってアナログ・ピクセル・マトリクスのロー電極を駆動する事。それによってベイシス・ベクトルを表わすチャージ・パケットが、アナログ・ピクセル・マトリクスにおいて発生するステップ；（ｃ）チャージ・センス・アンプリファイヤーの中のリセット・スイッチを開放するステップ；（ｄ）ベイシス・ベクトルの逆の値を表わす電圧でもってアナログ・ピクセル・マトリクスのロー電極を駆動する事。それによってチャージ・パケットはローとコラム電極間を転送するステップ；そして（ｅ）ローとコラム電極間を転送する総てのチャージ・パケットをセンスするステップからなることを特徴とする液晶ディスプレーを駆動する為の方法。６．ピクセル・コラム・ベクトルに比例する光学的出力を発生する為、（ａ）アナログ・ピクセル・マトリクスにおいて線形変換ベクトルの第一非ＤＣベイシス・ベクトルとピクセル・コラム・ベクトルの積である第一ドット積を計算するステップ；（ｂ）第一ドット積を表わす電圧でもって少なくとも一つのコラム電極を駆動するステップ；（ｃ）第一非ＤＣベイシス・ベクトルを表わす電圧でもって、液晶ディスプレーのロー電極を同期して駆動し、ベイシス・ベクトル・エレメントを表わす電圧でもって、それぞれのロー電極を駆動するステップ；（ｄ）追加の非ＤＣベイシス・ベクトルに対し、（ａ）から（ｃ）までのステップを繰り返すステップを有することを特徴とする複数のローとコラム電極を持つ液晶ディスプレーのコラム電極を駆動する為の方法。７．請求項６記載の方法において、さらに、（ａ）一定の電圧でもってロー電極を駆動するステップ；そして（ｂ）ＲＭＳ訂正電圧でもってコラム電極を同時に駆動するステップを有することを特徴とする複数のローとコラム電極を持つ液晶ディスプレーのコラム電極を駆動する為の方法。８．請求項７記載の方法において、さらに、（ａ）一定の電圧でもってロー電極を駆動するステップ；そして（ｂ）線形変換ベクトルのＤＣベイシス・ベクトルとピクセル・コラム・ベクトルの第二ドット積を表わす電圧でもってコラム電極を同期して駆動するステップを有することを特徴とする複数のローとコラム電極を持つ液晶ディスプレーのコラム電極を駆動する為の方法。９．請求項８記載の方法において、コラム電極を駆動する為のステップとロー電極を同期して駆動する為のステップは、各ベイシス・ベクトルに対して期間が可変することを特徴とする複数のローとコラム電極を持つ液晶ディスプレーのコラム電極を駆動する為の方法。１０．（ａ）各アナログ・ピクセル・マトリクス・セルは第一、第二そして第三のＦＥＴで構成され、それぞれのＦＥＴはゲート、ソースそしてドレインを備えて、第一のＦＥＴのドレインは第二のＦＥＴのソースと接続され、第二のＦＥＴのドレインは第三のＦＥＴのソースと接続されているアナログ・ピクセル・マトリクス・セルのアレーと、（ｂ）それぞれのロード電極が各アナログ・ピクセル・マトリクス・セルにおける第一のＦＥＴのソースと接続されている複数のロード電極と、（ｃ）それぞれのコラム・センス電極が各アナログ・ピクセル・マトリクス・セルにおける第二のＦＥＴのゲートに接続されている複数のコラム・センス電極と、そして（ｄ）それぞれのロー電極が各アナログ・ピクセル・マトリクス・セルの第三のＦＥＴゲートと接続されている複数のロー電極とを具備することを特徴とするアナログ値のマトリクスの線形変換を計算する装置。１１．さらに複数のアンプリファイヤーを有し、それぞれのアンプリファイヤーが、それぞれの対応するコラム・センス電極に接続されていることを特徴とする請求項１０記載のアナログ値のマトリクスの線形変換を計算する装置。１２．チャージ・ソースはそれぞれのアナログ・ピクセル・マトリクス・セルの第一のＦＥＴのソースと接続されていることを特徴とする請求項１１記載のアナログ値のマトリクスの線形変換を計算する装置。。１３．アナログ値が複数のコラム・センス電極に適用されることを特徴とする請求項１０記載のアナログ値のマトリクスの線形変換を計算する装置。１４．線形変換ベイシス・ベクトルが複数のロー電極に適用されることを特徴とする請求項１３記載のアナログ値のマトリクスの線形変換を計算する装置。１５．アナログ値がビデオ映像情報に対応することを特徴とする請求項１４記載のアナログ値のマトリクスの線形変換を計算する装置１６．（ａ）ビデオ情報マトリクスを表わすチャージ・パケットがアナログ・チャージ保存回路のアレー上にロードされるアナログ・チャージ保存回路のアレー；（ｂ）アナログ・チャージ保存回路の間を水平に接続する少なくとも一つのロー電極；（ｃ）アナログ・チャージ保存回路の間を垂直に接続する少なくとも一つのコラム電極；（ｄ）ロー電極とコラム電極の間でチャージ・パケットを転送する為の手段；そして（ｅ）転送された総てのチャージがベイシス・ベクトルとビデオ映像情報の積の値を表わすように、チャージ・パッケットをそれぞれのローのコラム電極間を転送し、ベイシス・ベクトルを表わすシグナルでもってアナログ・チャージ保存回路のアレーのロー電極を駆動する為の手段とを具備することを特徴とするベイシス・ベクトルとビデオ情報のマトリクスの積を計算する為の装置。１７．ローとコラム電極間を転送される総てのチャージをセンスする複数のアンプリファイヤーをさらに具備することを特徴とする請求項１６記載のベイシス・ベクトルとビデオ情報のマトリクスの積を計算する為の装置。１８．複数のアンプリファイヤーに接続されている複数の液晶駆動電極をさらに具備することを特徴とする請求項１７記載のベイシス・ベクトルとビデオ情報のマトリクスの積を計算する為の装置。１９．ベイシス・ベクトルはバイナリーとターナリー・ベクトルから成る一つのグループから選択されることを特徴とする請求項１６記載のベイシス・ベクトルとビデオ情報のマトリクスの積を計算する為の装置。２０．（ａ）少なくとも二つのコラム電極；（ｂ）少なくとも二つのロー電極；そして（ｃ）ビデオ映像情報を保存する為及びビデオ映像変換を計算する為のアナログ・ピクセル・マトリクスであって、そこにおいてビデオ映像変換がコラム電極に対し適応され、ベイシス・ベクトルがロー電極に対し適応されるアナログ・ピクセル・マトリクスを具備することを特徴とするビデオ画像情報をディスプレーする為の装置。２１．ロー及びコラム電極に接続されている液晶ディスプレーをさらに具備することを特徴とする請求項２０記載のビデオ画像情報をディスプレーする為の装置。２２．液晶ディスプレーが受動型液晶ディスプレーであることを特徴とする請求項２１記載のビデオ画像情報をディスプレーする為の装置。２３．ベイシス・ベクトルが、バイナリー及びターナリー・ベクトルから成る一つのグループから選択されることを特徴とする請求項２０記載のビデオ画像情報をディスプレーする為の装置。２４．アナログ・ピクセル・マトリクス及びコラム電極に接続される複数の高電圧アンプリファイヤーをさらに具備することを特徴とする請求項２０記載のビデオ画像情報をディスプレーする為の装置。２５．アナログ・ピクセル・マトリクスがアナログ・ピクセル・マトリクス・セルのアレーによって成ることを特徴とする請求項２０記載のビデオ画像情報をディスプレーする為の装置。２６．アナログ・ピクセル・マトリクス・セルが、直列に接続された三つのフィールド・エフェクト・トランジスタ（ＦＥＴ）で構成されることを特徴とする請求項２５記載のビデオ画像情報をディスプレーする為の装置。２７．（ａ）アナログ・ビデオ情報マトリクスとしてビデオ情報を貯える為のアナログ・メモリ；（ｂ）ベイシス・ベクトルを貯える為のベイシス・ベクトル・メモリ；（ｃ）アナログ・ビデオ情報マトリクスでもってベイシス・ベクトルを掛け算する為のアナログ計算手段を具備することを特徴とするビデオ情報を処理する為の回路。２８．液晶ディスプレー上にビデオ情報変換マトリクスをディスプレーする為の電極手段をさらに具備することを特徴とする請求項２７記載のビデオ情報を処理する為の回路。２９．ビデオ情報とベイシス・ベクトルをアナログメモリにロードする為の手段をさらに具備することを特徴とする請求項２７記載のビデオ情報を処理する為の回路。３０．アナログ・メモリ、ベイシス・ベクトル・メモリ、アナログ計算手段及びロードする為の手段が、モノリシック的に集積されることを特徴とする請求項２９記載のビデオ情報を処理する為の回路。３１．液晶ディスプレーを駆動する為に少なくとも一つのモノリシック的に集積される高電圧アンプリファイヤーをさらに具備することを特徴とする請求項３０記載のビデオ情報を処理する為の回路。３２．ＲＭＳ訂正項を発生しディスプレーする為の手段をさらに具備することを特徴とする請求項３０記載のビデオ情報を処理する為の回路。３３．（ａ）ビデオ・ピクセル情報を表す値である第一の値を第一のアナログ・メモリに貯え、（ｂ）ビデオピクセル情報の二乗を計算し、（ｃ）定数からビデオ・ピクセル情報の二乗を引き、その二乗根を計算し、（ｄ）第二のアナログ・メモリへ、定数からビデオ・ピクセル情報の二乗を引いたものの二乗根である第二の値を貯え、（ｅ）アナログ計算手段において第一の値の線形変換を計算し、（ｆ）アナログ計算手段において第二の値の線形変換を計算し、（ｇ）第一の値の線形変換を第二の値の線形変換に加算して、加算項を発生し、（ｈ）加算項の値を表わす電圧でもって液晶ディスプレーの少なくとも二つのコラム電極を駆動し、（ｉ）第一の値の線形変換から第二の値の線形変換を減算し、それにより減算項が発生し、そして（ｊ）減算項の値を表わす電圧でもって、液晶ディスプレーの少なくとも二つのコラム電極を駆動することを特徴とする液晶ディスプレーを駆動する為の方法。３４．定数が１であることを特徴とする請求項３３記載の液晶ディスプレーを駆動する為の方法。３５．（ａ）ビデオ画像情報を表わす第一の値及びビデオ画像情報の二乗を１から引いた値の二乗根を表わす第二の値を保存するアナログメモリと、（ｂ）第一及び第二の値の線形変換を計算する為のアナログ計算手段と、（ｃ）第一の値及び第二の値の線形変換を表わす電圧でもって、液晶ディスプレーの少なくとも一つのコラム電極を駆動する為の、少なくとも一つのアンプリファイヤーとを具備することを特徴とするビデオ画像情報でもって、液晶ディスプレーを駆動する為の装置。