JPH09503111A - 単純化された画像再構成インタフェース - Google Patents

Abstract

(57)【要約】 入力インタレース・ビデオ信号を、任意の数の行および列を備えたＬＣＤフラット・パネルのための出力非インタレース・ビデオ信号に変換するビデオ・インタフェース装置。入力ビデオ信号はディジタル化され（１０１）、メモリ（１０３）に格納される。アドレス・ジェネレータ（１０５）がメモリとの間てデータを読み書きするアドレスを生成し、得られる読取りデータがディジタル信号をＬＣＤフラット・パネルで表示する画像にディジタル信号を再構成する（１０７）ために使用される。

Description

【発明の詳細な説明】 単純化された画像再構成インタフェース 発明の分野 本発明は総括的にピクチャを表示する装置に関し、詳細にいえば、インタレー ス・ビデオ信号を任意の数の行および列を備えた液晶表示装置（ＬＣＤ）のフラ ット・パネルに変換する電子インタフェースに関する。 発明の背景 フラット・パネル表示装置、特にＬＣＤパネルは従来一般に、表示表面形状と 画像ピクセル形状の間に１：１の対応があるように製造されている。これは多く のピクセルを有しており、多数の中間階調レベルを表示するＬＣＤパネルにきわ めて高いデータ転送率をもたらす。これらの表示システムの場合、画像形成、あ るいはパネル作成能力の改良は表示システム全体の再設計を必要とする。 逆に、陰極線管（ＣＲＴ）表示装置は米国電子工業会（ＥＩＡ）ＲＳ−１７０ およびＲＳ−３４３規格などの十分に規定された一連のインタフェース規格を使 用して、各種のサイズの表示をサポートしているが、さまざまな性能面でのトレ ードオフがある。これまでに開示されているフラット・パネルＬＣＤインタフェ ースは各種のサイズおよびピクセル数のＬＣＤパネル上に画像を走査するために 、高速なビデオ・データ処理を必要とする。このようなインタフェースは人間の 眼のフリッカ融合周波数（ｆｌｉｃｋｅｒ ｆｕｓｉｏｎ ｆｒｅｑｕｅｎｃｙ ）よりも十分に高いリフレッシュ・レートの非インタレース規格を使用して、ビ デオ情報をＬＣＤフラット・パネル上に走査する必要がある。 したがって、ビデオ・インタフェースが入力インタレースビデオ信号を、任意 の数の行および列を有するＬＣＤフラット・パネル用の出力非インタレースビデ オ信号に変換する必要がある。 発明の概要 本発明は入力インタレース・ビデオ信号を、任意の数の行および列を有するＬ ＣＤフラット・パネル用の非インタレース・ビデオ信号出力に変換するビデオ・ インタフェース装置を提供する。入力ビデオ信号はディジタル化され、メモリに 格納される。アドレス・ジェネレータはメモリに対してデータを読み書きするた めのアドレスを作成し、得られる読取りデータを使用して、ディジタル信号をＬ ＣＤフラット・パネル上での表示のための画像に再構成する。 図面の簡単な説明 第１図は、本発明と互換性のある電子ビデオ・インタフェースを示すブロック 図である。 第２図は、本発明と互換性のある画像再構成エンジンを示すブロック図である 。 第３図は、本発明と互換性のある画像回転を示すブロック図である。 好ましい実施の形態の詳細な説明 好ましい実施の形態の以下の詳細な説明において、好ましい実施の形態の一部 を形成し、本発明を実施することのできる特定の実施の形態を実例として示して いる添付図面を参照する。他の実施の形態を利用することができ、また本発明の 範囲を逸脱することなく、構造上の変更を行えることを理解すべきである。 この説明のため、記載する構成要素、タイミング、周波数および信号は１０２ ４×１０２４ピクセルの解像度を有するＬＣＤフラット・パネルでの表示のため の標準的なＲＳ−１７０ビデオ信号のものと矛盾のないものであると想定する。 ただし、本発明が以下で説明する好ましい実施の形態に限定されるものではなく 、カラーまたはモノクロームのいずれであってもよい他のビデオ信号、および入 力ビデオ信号よりも高くても、少なくてもよいフラット・パネル解像度に、一般 性を失うことなく簡単に適合させられることを認識されたい。 本発明によって変換される典型的なビデオ信号入力は米国電子工業会（ＥＩＡ ）ＲＳ−１７０の刊行されている文書に記載されており、この文書には商業テレ ビジョン放送業界で現在使用されているビデオ信号の規格が記載されている。Ｒ Ｓ−１７０ビデオ信号は水平走査線５２５本、インタレース２：１、フレーム・ レ ート３０Ｈｚ、ピーク輝度レベル１．０ボルトと規定されている。発行されてい るＥＩＡ規格に明確に規定されていないが、ＲＳ−１７０ビデオ信号のデータは 一般に帯域幅がほぼ４．５ＭＨｚに限定されているとみなされている。放送業界 で現在使用されているカラーＲＳ−１７０ビデオ信号は３つの信号要素、赤、複 合同期した緑、および青を有している。 本発明の譲受人、Ｈｏｎｅｙｗｅｌｌ Ｉｎｃ．が特に関心を持っているのは 、入力ビデオ信号が信号レベルがＲＳ−１７０のビデオ規格の１．０ボルトでは なく、２．４ボルトのピーク輝度レベルであり、帯域幅が８ないし９ＭＨｚの間 に限定されている変形ＲＳ−１７０ビデオ信号からなっていることである。帯域 幅の制限は妥当な忠実度で４８４×４８４ポイントの好ましいディジタル・マッ プ出力を表示するために必要である。本発明の好ましい実施の形態は、変形ＲＳ −１７０ビデオ信号の２．４ボルトという電圧レベルまたは標準ＲＳ−１７０ビ デオ信号の１．０ボルトという電圧レベルのいずれにも、抵抗パックまたはスイ ッチによって適合するように設計されている。 好ましい実施の形態のＬＣＤフラット・パネル表示モジュールはＨｏｎｅｙｗ ｅｌｌ Ｉｎｃ．が製造したものであり、ＬＣＤフラット・パネル・ドライバ信 号データを記憶するために、水平走査線当たり１０２４ディジタル・ワードのメ モリ（各ワードは８ビット幅である）を必要とし、７ビットは信号の強さを指定 し、最後のビットは駆動極性を識別する働きをする。駆動極性のこの逆転はＬＣ Ｄフラット・パネル表示装置がパネルへの損傷を防止するために必要である。行 （ソース）ドライバはビデオ・データをＬＣＤフラット・パネル表示装置の水平 走査線に対して出力し、出力電圧は０という最低入力データ値に対してマイナス 電源レールであり、２５５という最大入力データ値に対してプラス電源レールで ある。したがって、ＬＣＤフラット・パネル表示装置のドライバ信号データを、 周期的に補わなければならない。ＬＣＤフラット・パネル表示装置が非線形度が 高いコントラストを表示する入力電圧の応答を有している場合、５対８ビットの ルックアップ・テーブルを使用して、人力ＲＳ−１７０ビデオ信号を適切なＬＣ Ｄフラット・パネル・ドライバ信号に変換する。 好ましい実施の形態のＬＣＤフラット・パネルは情報が与えられる１０２４本 の水平走査線を有しており、パネルは第３図に示すようにパネルの通常の向きに 対して斜め（９０°回転されて）に取り付けられている。傾斜して取り付けられ 、かつＲＧＢトライアド・ドット構造がカラーをもたらすため、ドットの水平行 は０．５ピクセルごとにスタッガされている。ＬＣＤフラット・パネル・ドライ バ・データはパネル上での表示のために、１６チャネルの水平行６４行にフォー マットされている。データは行ドライバに印加され、列は対応する列ドライバに よって選択される。 好ましい実施の形態のＬＣＤフラット・パネル表示モジュールは５つの基本ク ロック、すなわち１）行ドライバ用のリセット・パルス、２）約１ＭＨｚで作動 する４相クロック、３）第１および第２出力信号、４）列ドライバ用のシード・ パルス（ＧＤ）、および５）列ドライバ用のシフト・クロック（ＹＳＣＬ）を使 用する。 第１図は典型的な走査変換および画像回転インタフェースを示す。緑チャネル の複合同期信号が入力ビデオ信号からはぎ取られ、水平および垂直の同期パルス が、必要なクロックを与えるために適切な位相で作動する位相同期ループを維持 するために使用される。クロックは６４ＭＨｚのデータ出力クロックから３０Ｈ Ｚの出力選択クロックまでの範囲である。フレーム当たり１つ、または表示ヘッ ドの起動時に１つでよい行ドライバ用のリセット・パルスが必要である。 同期が緑のチャネルからはずれた後、３つのＲＧＢチャネルは同じものとなり 、３つのチャネルすべてに対するデータ処理は同じ方法で扱われる。以下の説明 は単一のカラープレーンの各々に対するものである。回路の各ブロックは通常、 特にことわらない限り、インタフェースで３重となっている。 ＲＳ−１７０ビデオ入力信号はまずほぼ４．６ＭＨｚまで低域フィルタリング される。通常、フィルタリングを使用して、以降のサンプリングおよび再構成ス テップ中の偽信号効果の導入を最小限とする。入力信号は普通、水平走査線当た り４８４のデータ・ポイントからなっており、したがって、明暗明（あるいは、 その逆）の入力信号は画面幅当たり２４２サイクルの空間周波数を表す。これを 時間領域の帯域幅に変換するために、走査線当たりのサイクル数を、走査線を再 生するのに利用できる時間で分割するが、これはＲＳ−１７０ビデオ信号規格の 場合約５２．５マイクロ秒である。２４２を５２．５×１０^-6秒で除算する計算 を行うと、ビデオ入力に対して提案される限度である４．６ＭＨｚが得られる。 帯域幅で限定された信号を次いで、活動ライン時間中にだけゲートされ、約１ ８ＭＳＰＳ（１秒当たり１００万サンプル）で作動するフラッシュ・アナログ・ ディジタル（Ａ／Ｄ）変換器１０１を使用してアナログ形式からディジタル形式 に変換する。これによって、入力走査線サンプルのライン当たり４８４個のポイ ントが、このライン上のデータの１０２４個のディジタル・サンプルに変換され る。ディジタル化された各走査線サンプルはメモリ１０３に格納されるものであ り、入力データの各フィールドに対して２４０ないし２４２個の走査線サンプル がディジタル化され、格納される。 好ましい実施の形態において、入力サンプルの格納に使用されるメモリ１０３ はバレル・シフト・メモリであり、各フィールドは通常別々に格納される。第１ および第２のフィールドが格納されてしまってから、第３のフィールドが格納さ れるとともに、最初の２つのフィールドがピンポン形式で読み出される。第１の フィールドは次いで第４のフィールドと置き換えられるとともに、第２および第 ３のフィールドが読み出される。それ故、すべてのデータが１／６０秒ごとに読 み出されることになり、データの半分が読み出しごとに更新される。ＬＣＤフラ ット・パネル表示装置は６０Ｈｚの非インタレース形式で駆動されるのに対し、 入力は３０Ｈｚの２：１インタレースである。 好ましい実施の形態において、読み書きアドレス・ジェネレータ１０５によっ てメモリをアドレス指定するために、２０ビットが使用され、１０ビットは走査 線の各サンプルのメモリ・ロケーションを規定し、８ビットは走査線番号アドレ スをもたらし、残りの２ビットは書き込まれるバレル位置を規定するモジュロ３ に使用される。 好ましいアナログ設計の画像再構成エンジン１０７は、第２図に示すように単 純な概念のものである。ＬＣＤフラット・パネルを９０°回転すると、ＬＣＤフ ラット・パネル・ドライバ信号データが走査され、４８４個のサンプルごとに１ ０２４本の走査線としてバレル・シフト・メモリ外へ出される。画像を再構成し 、これをＬＣＤフラット・パネルに表示するために、データ・ストリームに高速 Ｄ ／Ａ変換１０９を行い、希望する表示性能と矛盾のないレベルへ低域フィルタ１ １１することが好ましい。 出力帯域幅の限度を決定するために、空間周波数の内容および利用可能な駆動 時間を再度検討する必要がある。９０°回転した軸において希望する空間周波数 はこの場合も、画面当たり４８４ポイント、すなわち２４２サイクルである。各 垂直列に利用できる時間は６０フレーム／秒でフレーム当たり１０２４列を駆動 するための要件から求められる。この時間値は１／（１０２４×６０）すなわち １６．３マイクロ秒で与えられる。利用可能な１６．３マイクロ秒によってスリ ット当たり２４２サイクルを駆動すると、１４．９ＭＨｚの帯域幅が得られる。 再構成された垂直サンプルを、したがって、忠実度を損なうことなく、１５ＭＨ ｚ未満にフィルタすることができる。Ｄ／Ａプロセスが帯域幅の限度のそれ自体 のセットを有しており、これが変換と外部低域フィルタを複合したもので、低域 におけるフラットな応答とほぼ１５ＭＨｚの周波数においてほぼ３ｄＢのロール オフを有していることが望ましいことにも留意されたい。 最後に、帯域幅が制限された垂直列サンプルをさらにＡ／Ｄサンプラ１１３に よって１０２４ドット・サンプルにサンプルする。本発明の発明の態様に必須の ものではないが、この時点で、データ転送率およびクロック速度を下げるパネル 設計を利用することも望ましい。ＬＣＤフラット・パネルは１０２４ドットのサ ンプルの任意のサンプル・ポイントにおいてＲＧＢの３原色のうち１つを表示で きるだけである。それ故、３相２１．３ＭＨｚのクロックを使用して、Ａ／Ｄサ ンプラ１１３を駆動し、表示すべき位置にデータの適正なサンプルを与えること ができる。サンプルは好ましい実施の形態のＬＣＤフラット・パネルによって表 示できる輝度レベルの数に対応する５ビットまで切り捨てられるが、輝度レベル およびこれらを格納するのに必要なビット数は他のパネルによって変化すること を認識されたい。５ビットの切り捨てられたサンプルをルックアップ・テーブル １１５によって、パネル・データのための７ビットに変換し、最後のビットを表 示極性を変えるために必要な相補操作によって得ることが好ましい。 データはこれで８ビットのビデオ・データの３つの直列ストリームからなるも のとなる。このデータは通常、表示モジュールへの転送のために１６の並列スト リームに多重化される。各ポイントについて、３つの入力のうち１つだけがカラ ー・デマックス（ｄｅｍｕｘ）（１対３デマルチプレクサ）１１７によって選択 され、ＦＩＦＯ遅延ライン１１９へ送られ、この遅延ラインは各々８ビット幅の １６の並列データ・パスに対する単一の直列データを準備する（１対３デマルチ プレクサ）。ＦＩＦＯ１１９の入力クロックは６４ＭＨｚで作動し、出力データ は表示装置に対して４ＭＨｚでクロックされる。 新規の原理を適用し、必要に応じ、このような特殊な構成要素を構成し、使用 するのに必要な情報を当分野の技術者に与えるために、本発明をある程度詳細に 説明してきた、しかしながら、本発明を本質的に異なる機器および装置によって 実施でき、また機器の詳細および作動手順の両方に関して各種の改変形を、本発 明自体の範囲から逸脱することなく達成できることを理解すべきである。 当分野の技術者が添付の請求の範囲の限界内の他の実施の形態を考案できるの であるから、本発明は該請求の範囲の範囲のみによって限定されるものである。

【手続補正書】特許法第１８４条の８ 【提出日】１９９５年９月２５日 【補正内容】 補正請求の範囲 １．入力インタレース・ビデオ信号を、任意の数の行および列を備えたＬＣＤフ ラット・パネルのためのノンインタレース・ビデオ信号出力に変換するビデオ・ インタフェース装置において、 （ａ）入力アナログ・ビデオ信号を対応するディジタル信号に変換するアナロ グ・ディジタル（Ａ／Ｄ）手段（１０１）と、 （ｂ）前記Ａ／Ｄ手段（１０１）に接続され、複数行のディジタル信号を格納 し、出力するメモリ手段（１０３）と、 （ｃ）前記メモリ手段（１０３）に接続され、メモリ手段との間でデータの読 み取り、書込みを行うためのアドレスを発生する読み書き（Ｒ／Ｗ）アドレス・ ジェネレータ手段（１０５）と、 （ｄ）前記メモリ手段に接続され、メモリ手段から出力されたディジタル信号 を対応するアナログ信号に変換するディジタル・アナログ変換器（ＤＡＣ）手段 、そのＤＡＣ手段に接続され、アナログ信号をフィルタして、なめらかに変化す るアナログ信号をもたらすライン・フィルタリング手段、そのライン・フィルタ リング手段に接続され、なめらかに変化するアナログ信号をＬＣＤフラット・パ ネルの表示解像度に合致した対応するＬＣＤディジタル信号に変換する第２のＡ ／Ｄ手段、その第２のＡ／Ｄ手段に接続され、ＬＣＤディジタル信号の輝度を補 正する輝度補正手段、その輝度補正手段に接続され、補正されたＬＣＤディジタ ル信号を順次読み取り、出力する順次読取り手段、ならびにその順次読取り手段 に接続され、ＬＣＤディジタル信号の行を格納し、その行をＬＣＤフラット・パ ネルに出力する出力メモリ手段を有している、前記メモリ手段（１０３）に接続 された、ディジタル信号をＬＣＤフラット・パネル上での表示のための画像に再 構成する画像再構成手段（１０７）と を備えているビデオ・インタフェース装置。 ２．メモリ手段（１０３）がバレル・シフト・メモリからなっていることを特徴 とする請求項１に記載のビデオ・インタフェース装置。 ３．（ａ）入力ビデオ信号が赤、緑および青（ＲＧＢ）成分を有するカラー・ビ デオ信号からなり、 （ｂ）Ａ／Ｄ手段（１０１）、メモリ手段（１０３）、Ｒ／Ｗアドレス・ジェ ネレータ手段（１０５）、および画像再構成手段（１０７）が三重化されていて 、入力カラー・ビデオ信号のＲＧＢ成分を処理する ことを特徴とする請求項１に記載のビデオ・インタフェース装置。 ４．ライン・フィルタリング手段（１１１）が低域フィルタ（ＬＰＦ）からなっ ていることを特徴とする請求項１に記載のビデオ・インタフェース装置。 ５．輝度補正手段（１１５）がルックアップ・テーブルからなっていることを特 徴とする請求項１に記載のビデオ・インタフェース装置。 ６．順次読取り手段（１１７）がデマルチプレクサからなっていることを特徴と する請求項１に記載のビデオ・インタフェース装置。 ７．出力メモリ手段（１１９）が先入れ先出し（ＦＩＦＯ）メモリからなってい ることを特徴とする請求項１に記載のビデオ・インタフェース手段。 ８．ＤＡＣ手段（１０９）、ライン・フィルタリング手段（１１１）、第２のＡ ／Ｄ手段（１１３）、輝度補正手段（１１５）、順次読取り手段（１１７）、お よび出力手段（１１９）が三重化されていて、入力カラー・ビデオ信号のＲＧＢ 成分を処理することを特徴とする請求項１に記載のビデオ・インタフェース装置 。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロビンダー，ロナルド・シイ アメリカ合衆国 87114―4942 ニューメ キシコ州・アルバカーキ・トレヴィノ ル ープ ノースウエスト・10312

Claims (1)

1. 【特許請求の範囲】 １．入力インタレース・ビデオ信号を、任意の数の行および列を備えたＬＣＤフ ラット・パネルのための出力非インタレース・ビデオ信号に変換するビデオ・イ ンタフェース装置において、 （ａ）入力アナログ・ビデオ信号を対応するディジタル信号に変換するアナロ グ・ディジタル（Ａ／Ｄ）手段（１０１）と、 （ｂ）Ａ／Ｄ手段（１０１）に接続された、複数行のディジタル信号を格納し 、出力するメモリ手段（１０３）と、 （ｃ）メモリ手段（１０３）に接続された、メモリ手段との間でデータの読取 り、書込みを行うためのアドレスを発生する読み書き（Ｒ／Ｗ）アドレス・ジェ ネレータ手段（１０５）と、 （ｄ）メモリ手段（１０３）に接続された、ディジタル信号をＬＣＤフラット ・パネル上での表示のための画像に再構成する画像再構成手段（１０７）と を備えているビデオ・インタフェース装置。 ２．メモリ手段（１０３）がバレル・シフト・メモリからなっていることを特徴 とする、請求項１に記載のビデオ・インタフェース装置。 ３．（ａ）入力ビデオ信号が赤、緑および青（ＲＧＢ）成分を有するカラー・ビ デオ信号からなり、 （ｂ）Ａ／Ｄ手段（１０１）、メモリ手段（１０３）、Ｒ／Ｗアドレス・ジェ ネレータ手段（１０５）、および画像再構成手段（１０７）が三重化されていて 、入力カラー・ビデオ信号のＲＧＢ成分を処理する ことを特徴とする、請求項１に記載のビデオ・インタフェース装置。 ４．画像再構成手段（１０７）が （ａ）メモリ手段（１０３）に接続された、メモリ手段から出力されたディジ タル信号を対応するアナログ信号に変換するディジタル・アナログ変換器（ＤＡ Ｃ）手段（１０９）と、 （ｂ）ＤＡＣ手段（１０９）に接続された、アナログ信号をフィルタして、な めらかに変化するアナログ信号をもたらすライン・フィルタリング手段（１１１ ） と、 （ｃ）ライン・フィルタリング手段（１１１）に接続された、なめらかに変化 するアナログ信号をＬＣＤフラット・パネルの表示解像度に合致した対応するＬ ＣＤディジタル信号に変換する第２のＡ／Ｄ手段（１１３）と、 （ｄ）第２のＡ／Ｄ手段（１１３）に接続された、ＬＣＤディジタル信号の輝 度を補正する輝度補正手段（１１５）と、 （ｅ）輝度補正手段（１１５）に接続された、補正されたＬＣＤディジタル信 号を順次読み取り、出力する順次読取り手段（１１７）と、 （ｆ）順次読取り手段（１１７）に接続された、ＬＣＤディジタル信号の行を 格納し、その行をＬＣＤフラット・パネルに出力する出力メモリ手段（１１９） と をさらに備えていることを特徴とする、請求項１に記載のビデオ・インタフェ ース装置。 ５．ライン・フィルタリング手段（１１１）が低域フィルタ（ＬＰＦ）からなっ ていることを特徴とする、請求項４に記載のビデオ・インタフェース装置。 ６．輝度補正手段（１１５）がルックアップ・テーブルからなっていることを特 徴とする、請求項４に記載のビデオ・インタフェース装置。 ７．順次読取り手段（１１７）がデマルチプレクサからなっていることを特徴と する、請求項４に記載のビデオ・インタフェース装置。 ８．出力メモリ手段（１１９）が先入れ先出し（ＦＩＦＯ）メモリからなってい ることを特徴とする、請求項４に記載のビデオ・インタフェース手段。 ９．ＤＡＣ手段（１０９）、ライン・フィルタリング手段（１１１）、第２のＡ ／Ｄ手段（１１３）、輝度補正手段（１１５）、順次読取り手段（１１７）、お よび出力手段（１１９）が三重化されていて、入力カラー・ビデオ信号のＲＧＢ 成分を処理することを特徴とする、請求項４に記載のビデオ・インタフェース装 置。 １０．入力インタレース・ビデオ信号を、任意の数の行および列を備えたＬＣＤ フラット・パネルのための出力非インタレース・ビデオ信号に変換するビデオ・ インタフェース装置において、 （ａ）入力アナログ・ビデオ信号を対応するディジタル信号に変換する第１の アナログ・ディジタル（Ａ／Ｄ）手段（１０１）と、 （ｂ）第１のＡ／Ｄ手段（１０１）に接続された、複数行のディジタル信号を 格納し、出力するメモリ手段（１０３）と、 （ｃ）メモリ手段（１０３）に接続された、メモリ手段との間でデータの読取 り、書込みを行うためのアドレスを発生するＲ／Ｗアドレス・ジェネレータ手段 （１０５）と、 （ｄ）メモリ手段（１０３）に接続された、メモリ手段から出力されたディジ タル信号を対応するアナログ信号に変換するＤＡＣ手段（１０９）と、 （ｅ）ＤＡＣ手段（１０９）に接続された、アナログ信号をフィルタして、な めらかに変化するアナログ信号をもたらすライン・フィルタリング手段（１１１ ）と、 （ｆ）ライン・フィルタリング手段（１１１）に接続された、なめらかに変化 するアナログ信号の各々をＬＣＤフラット・パネルの表示解像度に合致した対応 するＬＣＤディジタル信号に変換する第２のＡ／Ｄ手段（１１３）と、 （ｇ）第２のＡ／Ｄ手段（１１３）に接続された、ＬＣＤディジタル信号の輝 度を補正する輝度補正手段（１１５）と、 （ｈ）輝度補正手段（１１５）に接続された、補正されたＬＣＤディジタル信 号を順次読み取り、出力する順次読取り手段（１１７）と、 （ｉ）順次読取り手段（１１７）に接続された、ＬＣＤディジタル信号の行を 格納し、その行をＬＣＤフラット・パネルに出力する出力メモリ手段（１１９） と を備えているビデオ・インタフェース装置。 １１．メモリ手段（１０３）がバレル・シフト・メモリからなっていることを特 徴とする、請求項１０に記載のビデオ・インタフェース装置。 １２．ライン・フィルタリング手段（１１１）がＬＰＦからなっていることを特 徴とする、請求項１０に記載のビデオ・インタフェース装置。 １３．輝度補正手段（１１５）がルックアップ・テーブルからなっていることを 特徴とする、請求項１０に記載のビデオ・インタフェース装置。 １４．順次読取り手段（１１７）がデマルチプレクサからなっていることを特徴 とする、請求項１０に記載のビデオ・インタフェース装置。 １５．出力メモリ手段（１１９）がＦＩＦＯメモリからなっていることを特徴と する、請求項１０に記載のビデオ・インタフェース手段。 １６．（ａ）入力ビデオ信号が赤、緑および青（ＲＧＢ）成分を有するカラー・ ビデオ信号からなり、 （ｂ）第１のＡ／Ｄ手段（１０１）、メモリ手段（１０３）、Ｒ／Ｗアドレス ・ジェネレータ手段（１０５）、ＤＡＣ手段（１０９）、ライン・フィルタリン グ手段（１１１）、第２のＡ／Ｄ手段（１１３）、輝度補正手段（１１５）、順 次読取り手段（１１７）、および出力手段（１１９）が三重化されていて、入力 カラー・ビデオ信号のＲＧＢ成分を処理する ことを特徴とする、請求項１０に記載のビデオ・インタフェース装置。 １７．入力インタレース・ビデオ信号を、任意の数の行および列を備えたＬＣＤ フラット・パネルのための出力非インタレース・ビデオ信号に変換するビデオ・ インタフェース装置において、 （ａ）入力アナログ・ビデオ信号を対応するディジタル信号に変換する第１の アナログ・ディジタル（Ａ／Ｄ）手段（１０１）と、 （ｂ）第１のＡ／Ｄ手段（１０１）に接続された、複数行のディジタル信号を 格納し、出力するバレル・シフト・メモリ手段（１０３）と、 （ｃ）バレル・シフト・メモリ手段（１０３）に接続された、バレル・シフト ・メモリ手段との間でデータの読取り、書込みを行うためのアドレスを発生する Ｒ／Ｗアドレス・ジェネレータ手段（１０５）と、 （ｄ）バレル・シフト・メモリ手段（１０３）に接続された、バレル・シフト ・メモリ手段（１０３）から出力されたディジタル信号を対応するアナログ信号 に変換するＤＡＣ手段（１０９）と、 （ｅ）ＤＡＣ手段（１０９）に接続された、アナログ信号をフィルタして、な めらかに変化するアナログ信号をもたらすＬＰＦ手段（１１１）と、 （ｆ）ＬＰＦ手段（１１１）に接続された、なめらかに変化するアナログ信号 をＬＣＤフラット・パネルの表示解像度に合致した対応するＬＣＤディジタル信 号に変換する第２のＡ／Ｄ手段（１１３）と、 （ｇ）第２のＡ／Ｄ手段（１１３）に接続された、ＬＣＤディジタル信号の輝 度を補正する輝度補正手段（１１５）と、 （ｈ）輝度補正手段（１１５）に接続された、補正されたＬＣＤディジタル信 号を順次読み取るデマルチプレクサ手段（１１７）と、 （ｉ）デマルチプレクサ手段（１１７）に接続された、ＬＣＤディジタル信号 の行を格納し、その行をＬＣＤフラット・パネルに出力するＦＩＦＯメモリ手段 （１１９）と を備えているビデオ・インタフェース装置。 １８．輝度補正手段（１１５）がルックアップ・テーブルからなっていることを 特徴とする、請求項１７に記載のビデオ・インタフェース装置。 １９．（ａ）入力ビデオ信号が赤、緑および青（ＲＧＢ）成分を有するカラー・ ビデオ信号からなり、 （ｂ）第１のＡ／Ｄ手段（１０１）、バレル・シフト・メモリ手段（１０３） 、Ｒ／Ｗアドレス・ジェネレータ手段（１０５）、ＤＡＣ手段（１０９）、ＬＰ Ｆ手段（１１１）、第２のＡ／Ｄ手段（１１３）、輝度補正手段（１１５）、デ マルチプレクサ手段（１１７）、およびＦＩＦＯメモリ手段（１１９）が三重化 されていて、入力カラー・ビデオ信号のＲＧＢ成分を処理する ことを特徴とする、請求項１７に記載のビデオ・インタフェース装置。