JPH05150219A - 補助フレーム記憶メモリなしにｒｇｂおよび同期ビデオ信号を表示する方法および装置 - Google Patents

補助フレーム記憶メモリなしにｒｇｂおよび同期ビデオ信号を表示する方法および装置

Info

Publication number
JPH05150219A
JPH05150219A JP4082694A JP8269492A JPH05150219A JP H05150219 A JPH05150219 A JP H05150219A JP 4082694 A JP4082694 A JP 4082694A JP 8269492 A JP8269492 A JP 8269492A JP H05150219 A JPH05150219 A JP H05150219A
Authority
JP
Japan
Prior art keywords
video
output
input
lines
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4082694A
Other languages
English (en)
Inventor
James H Vogeley
ジエイムズ・エイチ・ヴオジエリー
Arthur W Vogeley
アーサー・ダブリユー・ヴオジエリー
Patrick H Newton
パトリツク・エイチ・ニユートン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
N View Corp
Original Assignee
N View Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by N View Corp filed Critical N View Corp
Publication of JPH05150219A publication Critical patent/JPH05150219A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G09G3/16—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source
    • G09G3/18—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0464—Positioning
    • G09G2340/0471—Vertical positioning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats

Abstract

(57)【要約】 【目的】 ＬＣＤディスプレイに各種のビデオスタンダ
ードによるビデオデータを表示する際の問題点を、補助
のフレームメモリおよびアドレスシステムを設けること
なく解消する。 【構成】 入力ビデオ信号をサンプリング・分析し、既
存のビデオフォーマットのどれに当たるかを識別する。
ビデオ信号をＬＣＤディスプレイ装置に適合するように
条件付けする。ビデオ信号におけるラインの数がＬＣＤ
で有効なディスプレイラインの数より少ない場合には、
１つおきのビデオフレームを表示し、ディスプレイフレ
ームレートを入力フレームレートの半分にする。入力信
号のラインの数が有効なディスプレイラインの数の半分
以下である場合には、入力信号はラインバッファメモリ
に供給され、そこからビデオ入力ラインレートの２倍で
ＬＣＤに読み出され、各ラインの二重の走査により、Ｌ
ＣＤディスプレイパネルの大部分をカバーするより好ま
しいビデオ画像が形成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、全体的にビデオデータ
処理技術に関し、更に詳しくは補助フレーム記憶メモリ
を使用することなく薄膜トランジスタ液晶ディスプレイ
上にビデオ情報を表示する独特の方法および装置に関す
る。
【０００２】
【従来の技術】薄膜トランジスタ（ＴＦＴ）液晶ディス
プレイ（ＬＣＤ）装置はビデオ情報を表示することがで
きるものとして周知である。ＴＦＴ技術をＬＣＤディス
プレイシステムに適用および変更する種々のものをカバ
ーする多くの特許がある。例えば、１９８９年７月２５
日にニコラス(Nicholas)に付与された米国特許第４，８
５１，８２７号、１９９０年２月６日に発行されたモロ
ズミ他(Morozumi et al)の米国特許第４，８９９，１４
１号および１９９０年６月５日に発行されたシャノン(S
hannon) の米国特許第４，９３１，７８７号などがあ
り、これらは全てここに参考のため取り入れられてい
る。
【０００３】いくつかの主要なＬＣＤ供給者（シャー
プ、日立他）は高解像度カラー薄膜トランジスタのディ
スプレイ（例えば、シャープ社のＬＣＤ形式番号ＬＱ１
０Ｐ０１１）を紹介しており、これらは１９８８年８月
１８日および１９９０年１２月１１日にボージェリ他(V
ogeley et al) にそれぞれ発行された米国特許第４，７
６３，９９３号および第４，９７６，５３６号に示され
ているように、モニタの代替品（陰極線管（ＣＲＴ）の
代替品）となるような、コンピュータディスプレイ映像
システムといったコンピュータ用途に適合できるような
価格をつけられている。上述した米国特許は参考のため
ここに取り入れられているものである。
【０００４】種々の経済的理由のために、このようなデ
ィスプレイは、現在の高級なコンピュータビデオスタン
ダード（ＶＧＡおよびＡｐｐｌｅ Ｍａｃ ＩＩ）に使
用するために設計されている。ここで、「ビデオスタン
ダード」という用語は、ビデオデータおよび水平および
垂直同期および走査信号が特定のフォーマットにあるも
のを示している。このような最も優れたコンピュータビ
デオスタンダードの公に入手可能な仕様書の結果、タイ
ミングに要求される条件はこれらのスタンダードに非常
に特殊なものであり、１つのスタンダードに適用し得る
ように設計されたシステムは異なるスタンダードに適合
することはできない。
【０００５】多くのビジネス用途において、ビデオ情報
を表示することは遠隔コンピュータビデオ製品にとって
好ましいことである（「遠隔」ビデオ製品はコンピュー
タデータパスおよびメモリマップに直接アクセスするこ
とができないが、標準のＲＧＢおよび同期フォーマット
システムのような直列バスを介してビデオデータを供給
するものである）。ビデオ情報のこのようなディスプレ
イは、ＬＣＤベースの投影システム（米国特許第４，７
６３，９９３号に開示されているような）または低スト
レスワークステーション（米国特許第４，９７６，５３
６号に開示されているような）によるものである。従っ
て、どのような遠隔システムも、ＶＧＡおよび／または
Ｍａｃ ＩＩの現在のビデオスタンダードのみならず、
ＥＧＡ、ＣＧＡ、Ａｐｐｌｅ ＩＩ、Ｍａｃ、Ｈｅｒｃ
ｕｌｅｓ等のような古いビデオスタンダードとも以前に
さかのぼって適合し得ることが望ましい。
【０００６】薄膜トランジスタ液晶ディスプレイに対す
る現在の設計は、ダイナミックランダムアクセスメモリ
（ＤＲＡＭ）に非常に類似した電気的特性を有する個々
のセルを利用している。セル、すなわち画素は、アドレ
スされ、駆動されると、データの電荷を受け入れ、この
電荷がまた近傍の液晶材料を励起する。最新のディスプ
レイでは、電荷の大きさは制御され、そしてコントラス
ト比／カラー強度が制御される。標準的な用途、すなわ
ちＶＧＡビデオディスプレイにおいては、セル、すなわ
ち画素の各々は毎秒約２５００万画素のレートで直列に
アドレスおよび駆動され、各画素は１／６０ないし１／
７０秒毎に一度アドレスされ、再駆動される。
【０００７】このような高速ディスプレイにおいて、
（データを次の行の画素に供給するために）薄膜トラン
ジスタの選択が解除されると、液晶材料の近傍のデータ
の電荷はかなりの期間滞留する。電荷は直ちに減衰し始
めるが、もし約１６ミリセコンド（約１／６０秒）のビ
デオリフレッシュレートよりもかなり長い期間再駆動信
号またはリフレッシュ信号が発生しないことがないとし
ても、このような減衰は、画素コントラストに著しい影
響を与えない。要するに、ＤＲＡＭセルのように、ＴＦ
Ｔ液晶セルは非常に迅速に（１ミリセコンド以下の期間
で）新しい電荷値を受け入れ、１００ミリセコンド以上
の長時間にわたりわずかな減衰をもってその電荷を保持
する。
【０００８】ディスプレイの均一性を達成し、必要な駆
動回路を最小にし、素材のゼロＲＭＳ電圧励起以外の供
給によって生ずる液晶セルの偏光を防止するために、現
在のＴＦＴパネルにおける駆動回路においては一般に全
パネルが規則的に「走査」されることが必要である。
【０００９】
【発明が解決しようとする課題】図２の実施例を参照す
ると、典型的な従来のシステムを示しているが、４８０
ラインのデータがあり、ＬＣＤディスプレイ装置上に４
８０ラインがある。そして、各フレームは完全にディス
プレイをカバーし、ビデオデータの終わりに導入されて
いる垂直同期ビットは次のフレームのビデオデータの表
示をトリガしている。
【００１０】従来のパネルコントローラに使用する電子
タイミング「アーキテクチャ」（一般的にＣＲＴディス
プレイと使用するように設計される）においては、パネ
ルを部分的に走査することは不可能であるとともに、ラ
インまたは画面の走査を完了することなく、ラインの初
めまたは画面の上部にすぐに引き返すことは不可能であ
る。遠隔ディスプレイ製品の設計者は、高解像度ＴＦＴ
パネル上を低解像度ビデオフォーマットで直接走査する
ための障害に直面している。
【００１１】例えば、ＥＧＡ（enhanced graphics adap
tor)のビデオデータを表示することにはかなり問題があ
る。標準のＥＧＡビデオデータは、ＣＲＴの陰極線の
「復帰」用に設けられている約１６ラインの垂直ブラン
キングがそのあとに続く３５０ラインのビデオデータを
有している。ＬＣＤパネルの上部で３５０ラインのデー
タを走査することは簡単なことである。しかしながら、
パネルの最初の３５０ラインを走査した後、設計者は次
のフレームに進む前にパネルの残りの１３０ライン（パ
ネルの全体の４８０ラインからビデオデータの３５０ラ
インを引いた値）を走査することが必要である。
【００１２】入ってくるＥＧＡデータとの同期を維持す
るために、走査をＥＧＡスタンダードによって供給され
ている１６ラインのブランキング期間内に完了しなけれ
ばならない。設計者は、最後のビットが底部で走査完了
する前に新しい走査ビットをパネルに取り入れるオプシ
ョンを有することになるが、これは結果として入ってく
るデータの一部が２つの位置においてパネル上で走査さ
れることにつながる。
【００１３】しかしながら、上記のようにビデオデータ
のラインの数がＴＦＴ ＬＣＤ上のラインの数より少な
い場合には、図３に示す状態のように、走査がＬＣＤデ
ィスプレイの底部に達する前に、垂直同期ビットが導入
される。この結果、１６ラインのブランキング期間の
後、次のフレームからのビデオデータはパネルの終わり
に達するまでに表示が開始され、その結果、入ってくる
ビデオデータの初めを表示するようにリセットされる。
この結果、入ってくるデータがＬＣＤ上の別々の位置に
走査されることになる。一般に、ディスプレイの上部が
画面の底部において繰り返されることとなり、これはユ
ーザによって無視されるかまたは機械的／光学的に見え
ないように遮断されなければならない。
【００１４】この問題を解決する従来の方法は、ビデオ
データ入力によって供給されるが、ＬＣＤディスプレイ
のクロック要求条件に従ってアドレスされ読み出される
補助フレーム記憶バッファを設けることである。不幸な
ことに、多くの典型的なディスプレイは６４０×４８０
×３カラーの画素であり、各画素は８ビットのカラーイ
ンディケータを必要としている。このようなシステムは
７メガバイトのフレーム記憶装置を必要とする。
【００１５】更に、補助フレーム記憶媒体では、ビデオ
情報をこのような大きなフレーム記憶装置に読み取り、
それを適当なタイミングで読み出してＬＣＤディスプレ
イ上に情報を表示する場合に発生する遅延およびペナル
ティがある。
【００１６】更に、表示すべき入力ビデオ信号における
ラインの数がディスプレイ装置上でディスプレイ用に有
効なビデオの全体のラインの半分以下である場合、ビデ
オ画像は実質的に歪められ、ディスプレイ装置の半分以
下を覆うのみである。
【００１７】このようなビデオ処理システムの上述した
欠点に鑑み、本発明の目的は、補助または別のフレーム
記憶およびアドレスのためのシステムを設けることな
く、ＴＦＴ ＬＣＤディスプレイ上にビデオデータを表
示するシステムを提供することにある。
【００１８】本発明の他の目的は、入力ビデオのライン
がＴＦＴ ＬＣＤディスプレイのラインの数の半分以下
であるＬＣＤディスプレイ上に「全」フレームビデオ
（できるだけ垂直方向を完全に塞ぐような）を供給する
ことである。
【００１９】
【課題を解決するための手段】上記およびその他の目的
は、ＴＦＴセルの「待ち時間（ｌａｔｅｎｃｙ）」を利
用し、第２のフレーム用の入力データを無視しつつ、２
つのフレームのビデオ情報を読み込むのに必要な期間に
わたって、表示されたビデオの１つのフレームを維持す
ることによって達成される。本質的には、１つおきのフ
レームのビデオ情報のみが表示され、ディスプレイを第
２のフレームに対しては保持する。１つおきのフレーム
の表示であるため、ビデオディスプレイレートは、標準
の毎秒６０フレームの代わりに、毎秒３０フレームであ
る。しかしながら、ビデオディスプレイ上においては著
しく高速な動作がないので、両方の表示画像の見た感じ
は、フレームバッファおよび全速（６０ヘルツ）のリフ
レッシュシステムを必要とせず、同等である。
【００２０】他の実施例においては、表示されるビデオ
データが、ＴＦＴ ＬＣＤにおけるディスプレイ用に有
効な全体のラインの半分以下である場合、ディスプレイ
用のより好ましい大きさの画像を得るためにラインバッ
ファメモリを設け、入力ビデオラインの各々を出力ディ
スプレイ上に二重走査することを可能にしている。
【００２１】
【実施例】補助フレーム記憶を必要とすることなくＲＧ
Ｂおよび同期ビデオ信号を表示する方法および装置を更
によく理解するために、添付図面を参照されたい。図１
を参照すると、従来の薄膜トランジスタ液晶ディスプレ
イシステムが概略的に図示されている。アクティブマト
リックスアドレス式液晶ディスプレイ１０はｍ行（１な
いしｍ）を有し、各行にはｎ個（１ないしｎ）のディス
プレイエレメント１２が水平方向に配列されている。簡
単化のため、小数のディスプレイエレメントのみが図示
されているが、実際には（前述したシャープのＬＣＤパ
ネルのような）適当なＬＣＤは４８０行を有し、各行に
は画素を構成する６４０個のエレメントがあり、各画素
は１つが赤、緑および青の３原色の各々に対応する３つ
の別々に駆動されるエレメントを有している。従って、
このような配列には９００，０００個以上の異なるエレ
メントがありうる。
【００２２】各ディスプレイエレメント１２は、各エレ
メントに関連する薄膜トランジスタスイッチング要素１
１を有している。共通の行における全てのディスプレイ
エレメントに関連するスイッチング要素１１は、相互接
続部２２において行導体１４に接続されている。スイッ
チング要素は、列の相互接続部２３において列導体１５
に相互接続されている。列導体１５は各列にデータ信号
電圧を供給するものである。各ＴＦＴスイッチング要素
からの出力は電極１６に供給される。
【００２３】全てのディスプレイエレメントに共通な共
通電極１７は、それぞれの画素電極１６を有している基
板に並列であって、該基板から間隔をあけて設けられて
いる隣接基板上に実際には設けられている。画素電極１
６および共通電極１７の間のスペースには液晶材料が設
けられ、ＬＣＤパネルは基板の上下に適当に設けられた
偏光子および検光子を有している。
【００２４】動作中、各行の全てのスイッチング手段を
オンにするようにスイッチング信号によって連続的に行
導体１４を走査し、１つの行の各列の列導体にデータ信
号を適当に供給することによって装置は一度に１行駆動
される。１つの行導体１４が励起されると、列導体１５
の情報が個々の電圧としてそれぞれの画素電極１６に供
給される。
【００２５】画素電極１６上の静電荷によって、電極１
６と共通電極１７の隣接部分との間に挟まれた液晶材料
は、パネルを通る光の透過を制御するように（液晶材料
の種類によって）ねじられたりまたはねじりが解除され
る。重要なことは、行導体１４がディスエーブルされて
いるとき、（行導体がエネーブルされた間に）列導体１
５上に供給された電圧は、画素電極１６に供給されたま
ま、残っていることである。画素電極１６はコンデンサ
の一方のプレートと考えることができ、供給された電圧
はある期間残っている（すなわち、電極１６と共通電極
１７によって形成されるコンデンサ上に蓄積された電荷
の形で）（この電圧は薄膜トランジスタを通ってのアー
スへの抵抗と画素電極１６および共通電極１７の間の容
量の積に比例する時定数で減衰する）。
【００２６】上述したように、画素電極１６上の電荷は
わずかに減衰しながら１００ミリセコンド以上の長期間
にわたって残る。本出願人は薄膜トランジスタディスプ
レイエレメントのこの「メモリ」または「待ち時間（ｌ
ａｔｅｎｃｙ）」の特徴を利用し、補助フレーム記憶バ
ッファの必要性を除去し得ることを発見した。補助フレ
ーム記憶バッファを除去することによって、比較的大容
量のメモリデータを記憶し、アドレスするタイミング要
求条件を簡単化し、これにより薄膜トランジスタディス
プレイシステムの価格を低減する。
【００２７】標準的なＲＧＢおよび同期フォーマットビ
デオデータを有する直列バスによって遠隔ディスプレイ
が駆動される大部分のコンピュータ用途において、毎秒
約６０フレームの標準ビデオ更新レートは不必要であ
る。実際、毎秒３０フレームのビデオ更新レートは、Ｔ
ＦＴ ＬＣＤ画素の「待ち時間」があれば、フリッカの
ない状態で見るのに充分以上である。
【００２８】本発明の好適実施例においては、ＬＣＤパ
ネルの全て（または少なくとも大部分）を走査するため
には少なすぎるライン数を有するビデオディスプレイの
到来が検知された場合には、システムは「待ち時間」デ
ィスプレイモードに戻り、１つの完全なデータフレーム
をパネル上で走査し、その後、全ての追加データを無視
し、画素電極１６には本来供給されたデータが残る。
「待ち時間」フレームによって発生する走査信号は、Ｔ
ＦＴフレーム走査を完全にするために使用される。かな
りしばしば、待ち時間フレームが完全になるより相当前
に、フレーム走査が完了する。しかしながら、垂直走査
シフトレジスタに新しい走査ビットが供給されること
は、次のフレームが開始するまで阻止される。「ブラン
キング（ｂｌａｎｋｉｎｇ）」という用語は、垂直同期
ビットの抑制、ＬＣＤクロックパルスの抑制等によっ
て、ビデオデータがクロックされず、ＬＣＤパネル上に
読み出されないことを意味するために使用される。
【００２９】ＬＣＤパネルの更新レートは、入ってくる
データの１つおきのフレームに同期し、間にあるフレー
ムは無視される。従って、ＬＣＤパネルのブランキング
を入力ビデオ同期信号に同期させ、この動作を達成する
ために適当なデータ抑圧またはブランキング信号を発生
することが必要なだけである。ビデオデータがＬＣＤデ
ィスプレイエレメントよりも少ない行またはラインを有
している従来のＬＣＤシステムにビデオデータを適用し
た結果が、図３に示されており、入ってくるビデオデー
タが表示される情報の各フレームに対してディスプレイ
の底部で部分的に繰り返されていることがわかる。これ
は実際に、３５０ラインのビデオデータの終わりの後約
１６ミリセコンドで、垂直同期ビットを導入することに
よるものであり、これにより第１のフレームの残りの部
分の上に第２のフレームビデオ信号の表示を開始させ
る。
【００３０】図４における本発明では、入ってくるビデ
オデータが１つのフレームに対して表示され、すぐ次の
フレームは垂直同期ビットが抑圧、すなわち電子的に
「ブランクにされ（ｂｌａｎｋｅｄ）」、個々の画素電
極１６が先行フレームで供給されたデータを保持できる
ようにしている。実際、フレームレートは半分に低減
し、１フレームからの画像は２倍長く保持されている。
【００３１】適当なＬＣＤ水平同期および垂直同期パル
ス、およびデータ入力の供給によって、図１のディスプ
レイは所望通り動作することがわかる。このような装置
を試験した結果、最も速いディスプレイ更新状態を除く
全ての場合において、表示された画像の品質は、フレー
ムバッファおよび完全な速度（６０ヘルツ）のリフレッ
シュを使用して得られたものと全く同じであった。スキ
ャン期間の延長およびその結果の画素の長い減衰によ
り、認識できる程度のフリッカまたはコントラスト／カ
ラー彩度の大きな低下は発生しない。
【００３２】上述したように、従来のビデオディスプレ
イシステムにおける別の問題は、ビデオ入力がＬＣＤパ
ネル上で有効なラインの数の半分以下であることであ
る。このような場合、通常ビデオ信号はＬＣＤパネルの
上半分に表示され、その結果、ビデオが極端に圧縮され
る。
【００３３】全体のＬＣＤパネルがビデオディスプレイ
用に有効であるので、ディスプレイにおけるラインの数
がビデオ入力のラインの数を超えていたとしても、全体
のＬＣＤパネルを利用することは有益なことである。こ
れは、本発明の好適実施例においてはラインバッファメ
モリを設けることによって達成され、このラインバッフ
ァメモリはファーストインファーストアウト（ＦＩＦ
Ｏ）メモリであり、これは６４０画素分の有効なメモリ
を備えている（カラーを記憶する場合には各々に対して
３個）。各ラインは二重走査され、各ラインの入ってく
るビデオ信号はＬＣＤパネルの隣接する２つのライン上
に表示される。この結果、ビデオはもっと良好に見え、
画像のアスペクト比も良好になる。
【００３４】飛び越し走査シーケンスの１つのフレーム
から次のフレームへと完全なビデオ画像を発生するため
のラインバッファメモリの使用は、近年陰極線管テレビ
工業において使用されている。飛び越し走査の問題に必
要な技術および特殊メモリは、直接ＬＣＤ走査システム
に適用できる。要するに、ラインバッファを使用して、
入ってくる１ライン用のビデオ信号をバッファし、この
信号を該ビデオ信号のクロック速度の倍のクロック速度
でＬＣＤに走査させる。ＬＣＤへとバッファされたビデ
オ信号は、ラインバッファに書き込まれた入力ビデオ信
号の各単一ライン毎に２回ラインバッファから読み出さ
れ、ＬＣＤ上に２重に走査された画像が生ずる。
【００３５】例えば、入ってくるビデオラインがＬＣＤ
パネル上の有効なラインの半分以下である場合には、図
３に示したようなＬＣＤフレームの底部に表示される別
のビデオ信号の問題が発生する。これは二重走査の方法
を利用するか否かにかかわらず起こることである。二重
走査を利用したとしても、上述した「待ち時間」ブラン
キング技術をも使用し、最良の品質の画像を発生するこ
とができる。
【００３６】上述した待ち時間ブランキング技術および
二重走査技術は、種々の方法で得られる同期化または同
期信号の発生および調整を必要とする。ビデオソースク
ロックに位相および周波数についてロックされる画素ク
ロックがあることが好ましい。もちろん、遠隔ビデオデ
ィスプレイにおいては、ＲＧＢおよび同期情報のみが得
られるので、ビデオソースまたは画素クロックを水平ま
たは垂直同期信号から再生することが必要である。
【００３７】また、ＬＣＤ水平、垂直およびデータタイ
ミング、待ち時間フレームの間のデータブランキングお
よび二重走査ビデオ出力の表示用のラインバッファタイ
ミング用に使用される種々の同期制御信号を発生できる
ことが好ましい。また、種々の異なるビデオ信号入力フ
ォーマットと即時に適合し得るようにマイクロプロセッ
サ制御で構成され得る同期発生システムを有することも
好ましい。
【００３８】動作においては、入力ビデオ信号のフォー
マットがマイクロプロセッサによって自動的に識別され
る場合には、識別されたビデオフォーマットに関連する
種々のパラメータをルックアップテーブルから検索し、
このようなビデオフォーマットをサポートするようにタ
イミングロジックを再構成することができることが有益
である。または、入ってくるビデオフォーマットが知ら
れている場合には、マイクロプロセッサは識別のために
必要でなく、このような既知のビデオフォーマットに関
連するパラメータを提供するのみであり、手動で選択す
ることができる。入力ビデオ信号の水平および垂直同期
パルスは、マイクロコントローラによって分析され、水
平ライン周波数、フレーム周波数および信号関係（反転
等）を決定することができる。このような情報により、
ルックアップテーブルにより入力ビデオ信号を識別し、
待ち時間タイミングを発生し、二重走査、直接駆動をエ
ネーブルまたはディスエーブルし、ビデオデータタイミ
ングを調整して、ビデオ入力に基づいてＬＣＤに所望の
ビデオ出力を付与する。
【００３９】上述した全てを達成する好適実施例が図５
に示されている。ＲＧＢおよび同期データを構成するア
ナログ、ディジタル、複合、ＴＴＬ等のビデオ入力がコ
ンピュータからフロントエンド３０に供給される。フロ
ントエンド３０は入ってくるビデオデータを処理し、Ａ
Ｄコンバータと適合し得る通常の回路を有している。フ
ロントエンド３０は入力ビデオ信号から赤、緑、青のア
ナログ出力および垂直同期および水平同期出力信号を提
供する。垂直同期および水平同期情報は、同期コントロ
ーラおよびデータパスマネージャ３２およびマイクロコ
ントローラ３４に供給される。ビデオ入力がカラーでな
く、白黒である場合には、アナログ出力信号が赤、緑お
よび青のアナログ出力信号の代わりに供給される。ある
ビデオフォーマットで必要であるように、フロントエン
ドは必要に応じてマルチプレクス機能および／または同
期分離機能を有する。
【００４０】好適実施例におけるマイクロコントローラ
は、インテルの８０５１マイクロプロセッサであり、こ
れは垂直同期および水平同期信号の分析においてビデオ
入力をＬＣＤとの動作上の両立性が望まれているＶＧ
Ａ、Ｍａｃ ＩＩ、ＥＧＡ、ＣＧＡ、Ａｐｐｌｅ Ｉ
Ｉ、Ｍａｃ、Ｈｅｒｃｕｌｅｓまたは他のビデオフォー
マットであること識別することができる。検出ソフトウ
ェアは、「多重同期」ＣＲＴモニタにあるような通常の
ものである。また、マイクロコントローラは、このよう
なビデオ信号を表示するための水平および垂直同期パラ
メータをルックアップテーブルに記憶し、このような入
力信号に対して「ブランキング」および／または「二重
走査」が好ましい場合には、マイクロコントローラ３４
の出力は、検知した入力ビデオと両立するように同期コ
ントローラおよびデータパスマネージャ３２を制御およ
び再構成する。
【００４１】フロントエンド３０からのアナログ形式の
ビデオデータは、アナログ−ディジタルコンバータ３６
に供給され、その結果のディジタル化されたビデオデー
タは、同期コントローラおよびデータパスマネージャ３
２およびラインバッファメモリ３８に供給される。上述
したように、好適実施例においては、ファーストイン・
ファーストアウト（ＦＩＦＯ）メモリがラインバッファ
メモリ３８用に利用され、このようなメモリシステムは
ＮＥＣのモデルチップＮＯ．４２１０１を利用すること
ができる。
【００４２】好適実施例においては、同期コントローラ
およびデータパスマネージャ３２はＸｉｌｉｎｘ社によ
って作られているフィールド・プログラマブル・ゲート
・アレイ・ロジック・チップ モデル３０２０であり、
これは４つの別々の制御機能を有するようにプログラム
することができる。ディジタル化されたビデオデータ出
力を発生するためにグレイスケーリングロジック４０が
使用され、このビデオデータ出力は、ＴＦＴ液晶ディス
プレイに適用された場合ビデオデータ入力と供給される
許容度および色合いにおける変化を正確に反映する。ま
た、グレイスケーリングロジック機能ブロック４０は、
ラインバッファメモリからのビデオデータ入力を有し、
二重走査が必要な場合には、ラインバッファメモリは次
に利用されるグレイスケーリングロジックに「第２の」
ラインのビデオデータを供給し、この結果、グレイスケ
ーリングロジックの出力は、連続した一度に１つづつ
の、２つの同一のラインの垂直データとなる。
【００４３】グレイスケーリングロジック回路４０の出
力は、待ち時間用ブランキング制御回路４２に供給され
る。この回路４２は、「グルー（接着剤）」ロジック回
路４４を介してマイクロコントローラ３４の制御の下
に、ブランキングが必要または望ましいと決定される場
合には、ビデオデータの１つおきのフレームのブランキ
ングを行う。待ち時間用ブランキング制御回路４２の出
力は、液晶ディスプレイ１０に供給されるビデオデータ
である。
【００４４】マイクロコントローラ３４は、制御信号を
「グルー」ロジック４４に供給する。グルーロジック４
４は、種々の同期信号の間に所定のタイミング関係を形
成するように作用し、ラインバッファメモリおよび／ま
たは待ち時間用ブランキング制御回路４２からのビデオ
データはクロックされて、適当な形でＬＣＤ１０用のデ
ータ入力になる。グルーロジックは、入力として元の垂
直および水平同期信号およびマイクロコントローラ３４
の出力を有するのみならず、入力として同期発生器４６
からの完全プログラマブル同期信号を有している。
【００４５】好適実施例においては、同期発生器４６は
ナショナルセミコンダクタのＬＭ１８８２であり、これ
は基本タイミング信号を発生するとともに、発振器タイ
ミング入力信号に基づく所望の出力同期信号を発生する
ようにプログラムすることができる。同期発生器４６は
マイクロコントローラ３４の制御の下に動作し、マイク
ロコントローラ３４に検知されたビデオデータ入力との
両立に必要な適当な同期信号を発生する。
【００４６】また、同期コントローラおよびデータパス
マネージャ３２の一部が、位相・周波数検出器４８とし
て利用されている。位相・周波数検出器４８は、フロン
トエンド３０からの水平同期入力を利用し、電圧制御発
振器（ＶＣＯ）５０を制御する。この電圧制御発振器５
０は再生されたソースすなわち画素クロック出力を同期
発生器４６および同期コントローラおよびデータパスマ
ネージャ３２に供給する。同期発生器における再生画素
クロック出力は、再生同期信号として位相・周波数検出
器４８に供給される。画素クロックはほとんど全ての他
のシステムによって利用されるので、多くの個々の接続
は図示されてなく、画素クロック情報を同期コントロー
ラおよびデータパスマネージャ３２に供給する矢印によ
ってのみ表されている。
【００４７】同期発生器は従来よりビデオソースにより
使用されているのに対して、本装置はビデオソースから
離れているので、ビデオレシーバと考えることができる
ことに注意されたい。再生水平同期信号を発生する位相
・周波数検出器４８および同期発生器４６を有する位相
・周波数感知制御ループおよびＶＣＯ５０の使用によっ
て、本発明は、入ってくるビデオ信号に位相および周波
数でロックされるが、マイクロコントローラ３４の制御
の下に完全に再構成可能である再生同期システムを利用
している。
【００４８】マイクロコントローラの制御と関連して、
同期コントローラおよびデータパスマネージャ３２を有
するフィールド・プログラマブル・ゲート・ロジック
は、入ってくる実質的にいかなるビデオ信号をもってし
てもＴＦＴ液晶ディスプレイシステムに重要なビデオ出
力データをサポートまたは供給するように、システムを
再構成することができる。ラインバッファ、同期発生器
チップ、フィールド・プログラマブル・ゲート・アレイ
および高応答クロック再生システムは、全てマイクロコ
ントローラ３４からのマイクロプロセッサ制御の下にあ
るが、これらを組み合わせたものはＴＦＴ ＬＣＤディ
スプレイの「待ち時間（ｌａｔｅｎｃｙ）」特性を完全
に利用することができる。
【００４９】主な利点は、マイクロコントローラ３４お
よびラインバッファメモリ３８内に含まれたプロセッサ
メモリとして設けられている唯一のシステムメモリをも
って、広いビデオ標準適合性を達成するように、ＴＦＴ
メモリ特性を利用できることである。補助フレーム記憶
システムを必要とすることなく、多重ビデオ入力を利用
できることは非常に重要なことである。カラーの数また
はカラーの階調数が増大するに従って、フィールド・プ
ログラマブル・ゲート・アレイと、フロントエンド装置
３０の解像度およびラインバッファメモリの複雑さは、
わずかに増大するのみである。補助フレームメモリを利
用したＴＦＴまたは他のＬＣＤシステム用の従来のビデ
オマネージャは、増大したカラー性能を処理するため
に、大きさが劇的に増大したフレームメモリを必要とし
ている。これは、このようなシステムを大型化するとと
もに高価なものとし、一般的に好ましくない。
【００５０】次に示すのは、ＬＣＤパネル上に３つの共
通のビデオを表示する図５の回路による独自の動作の概
要を示す例である。Ｉ．ＶＧＡ ビデオ ＶＧＡビデオはＩＢＭコンピュータに対する最も一般的
なビデオタイプである。従来定められている１６以上の
異なるＶＧＡモードがある。３つの代表的なモードを次
に示す。
【００５１】Ａ．ＶＧＡグラフィックモードパラメータ ３１ＫＨＺ水平走査レート ６０ＨＺ垂直フレームレート ６４０の表示水平画素 １６０の表示されない水平（ブランキング）画素 ４８０の表示水平ライン ４５の表示されない垂直ライン ２５ＭＨＺの画素クロック 水平同期は多くの場合正であり、小さなパルスはゼロに
なる 垂直同期も多くの場合正である。
【００５２】Ｂ．ＶＧＡテキストモードパラメータ ３１ＫＨＺ水平走査レート ７０ＨＺ垂直フレームレート ７２０の表示水平画素 １８０の表示されない水平画素 ４００の表示水平ライン ４９の表示されない垂直ライン ２８ＭＨＺの画素クロック 水平同期は多くの場合正であり、小さなパルスはゼロに
なる 垂直同期もまた多くの場合正である。
【００５３】Ｃ．ＥＧＡエミュレーションモードパラメ
ータ ３１ＫＨＺ水平走査レート ７０ＨＺ垂直フレームレート ６４０の表示水平画素 １８０の表示されない水平画素 ３５０の表示垂直ライン １００の表示されない表示ライン ２８ＭＨＺの画素クロック 水平同期は多くの場合正であり、小さなパルスはゼロに
なる 垂直同期は多くの場合負であり、正方向の同期パルスを
有する
【００５４】図５のダイアグラムに示すように、マイク
ロコントローラ３４の８０５１プロセッサは、ビデオ入
力として供給される水平および垂直同期信号の特性を常
に監視している。同期信号の周波数は８０５１のクロッ
クの水晶に基づいており、すなわち周波数はある同期間
隔で発生するクロックサイクルに基づいて計算される。
上述したビデオフォーマットは、まず３１ＫＨＺの水平
同期レートによって識別される。このレートは３つのビ
デオに対して共通であるが、装置に供給される他のビデ
オフォーマット（すなわち、約３４ＫＨＺの水平同期レ
ートを有するアップル・マッキントッシュＩＩビデオ）
に対して独自のものである。これら３つのビデオフォー
マットは、垂直フーレムレートおよび垂直同期信号の
「センス(sense)」（すなわち、同期信号が多くの場合
に正または負のどちらであるか）を続いて調べることに
よって互いに分類される。看取され得るように、これは
これらのビデオの各々を別個のものとして識別する。
【００５５】一度識別されると、これらのビデオは次の
ように処理される。 （１）ＶＧＡグラフィックス：同期発生器４６は、ＶＣ
Ｏ５０の画素クロック出力からの８００カウント毎に再
生水平同期信号を出力するようにプログラムされる。次
いで、検出器４８において、この再生水平同期信号を、
位相および周波数に関して、入ってくる水平同期信号と
連続的に比較し、画素クロックを出力する。更に、同期
発生器４６は、再生垂直同期信号を発生するようにプロ
グラムされる。画素クロックを使用し、入ってくるカラ
ー信号をディジタル化するコンバータ３６内の３つの高
速フラッシュＡ／Ｄコンバータを駆動する。マルチチャ
ンネルＤ／Ａコンバータを設けることができ、フロント
エンド３０における利得を制御するようにプログラムす
る。このコンバータは、適当なコントラストおよび輝度
のためにコンバータオフセットを調整する。また画素ク
ロックを使用し、ディジタル化されたビデオデータを周
期的に再同期する。
【００５６】ディジタル化されたビデオ信号を、グレイ
スケーリングロジック４０によって処理し、ついで再生
された水平および垂直信号を使用して、「グルー」ロジ
ックによってＬＣＤパネルにクロック入力する。入って
くるビデオ信号は、ＬＣＤパネルのように６４０×４８
０画素形式であるので、適当な表示のために特別な配慮
は必要としない。
【００５７】（２）ＶＧＡテキスト：同期発生器４６と
Ｄ／Ａコンバータおよび「グルー」ロッジクは上述した
ようにプログラムされる。しかしながら、ＶＧＡテキス
トスクリーンは、４４９ラインのみを有しており、４０
０ラインのみがアクティブディスプレイ用である。「待
ち時間」技術を適用することが必要であるかのように見
える。しかしながら、安全に二重表示することができる
ブランキングの４９ラインがある。これは、これらが黒
であることを保証されているからである。表示画像をＬ
ＣＤ上に（適当な垂直同期タイミングの調整によって）
注意深く位置決めすることによって、ブランキング期間
は、スクリーンの上部および底部に二重に形成され、４
００ラインの画像は観察者の視点から認められるほどの
データの重なりもなく表示される。
【００５８】また、ＶＧＡテキストモードは、７２０画
素の幅であることに注意されたい。好適実施例における
ＬＣＤパネルは、６４０画素の幅である。通常、ビデオ
データは、パネルの一方の側または他方の側で失われ
る。しかしながら、ＶＧＡテキストビデオは、各キャラ
クタセル（８画素幅）の間に空白列を有している。各ブ
ランク列を取ってしまうならば、８０画素の減少とな
り、ＶＧＡテキストビデオはちょうど６４０画素に減
る。
【００５９】第９番目の画素を、ＬＣＤパネルへの各９
番目の各クロックパルス毎のブランキングによってリア
ルタイムで「取って」しまうので、空白列のビデオデー
タがＬＣＤに供給されたとしても、そのデータはディス
プレイにクロック入力されない。同様な効果は、フレー
ム記憶システムにおける各９番目の列をなくすことによ
って達成されうるが、これは本発明が克服する余分なメ
モリ要求の条件をまさに必要とする。
【００６０】（３）ＥＧＡエミュレーション：全てのパ
ラメータは第９番目の画素の消失がないことを除いて、
ＶＧＡテキストと同じである。
【００６１】ＩＩ．ＥＧＡビデオ ＥＧＡビデオはＩＢＭ ＰＣにおける２番目に最も人気
のあるスタンダードであり、ＶＧＡが約１９８８年に導
入されるまでの約５年間最も優れたビデオであった。
【００６２】ＥＧＡは２１．８５ＫＨＺの独自の水平走
査レートに基づいてマイクロコントローラ３４によって
識別される。ビデオフォーマットは、１６ラインのブラ
ンキングが続く、３５０のアクティブラインのディスプ
レイから構成される。ブランキングを二重表示するとし
ても、１つの垂直フレーム期間内において４８０ライン
ＬＣＤの全てを決して走査できないことが理解されよ
う。従って、ＥＧＡビデオフォーマットを表示するため
に、「待ち時間」概念を利用し、待ち時間フレームおよ
びその抑制された垂直同期ビットを使用して、一つおき
のフレーム毎にＬＣＤパネルを走査し、パネル走査を完
了する。
【００６３】ＩＩＩ．ＣＧＡビデオ ＣＧＡビデオはＩＢＭによってもはや使用されていない
旧式のＩＢＭスタンダードであるが、まだ広く使用され
ている。ビデオは各６４０画素の２００ラインとしてフ
ォーマットされる。ＣＧＡを有効に表示するために、二
重走査技術が使用され、「グルー」ロジック４４は、６
４０×４００ラインの表示を発生する二重走査を開始す
るために、ラインバッファ（ＦＩＦＯメモリ３８）をエ
ネーブルする。二重走査は、ブランキング期間をも二重
化し、待ち時間技術を必要とすることなく、４８０ライ
ンのＬＣＤ上に６４０×２００の画像を表示できること
に注意されたい。しかしながら、たとえば１５０ライン
のデータのビデオに遭遇するような場合には、最も好ま
しく有効なディスプレイのために「二重走査」および
「待ち時間」技術の両方を使用することもできる。
【００６４】従って、上述した内容に鑑み、本発明には
多くの変更および変形があることは本技術分野に専門知
識を有する者に明らかであろう。異なる別の制御チッ
プ、マイクロコントローラ、同期発生器、ＦＩＦＯメモ
リおよび同期コントローラおよびデータパスマネージャ
を利用することができる。更に、好適実施例はＲＧＢカ
ラービデオ入力を利用しているが、白黒入力にも本処理
システムを有効に利用することができる。実際、本シス
テムはアナログビデオ、ディジタルビデオまたは複合ビ
デオ信号とともに有益に使用することができる。
【００６５】更に、本発明はビデオ出力をＴＦＴ液晶デ
ィスプレイシステムに供給する場合について説明してい
るが、同様な「待ち時間」特性を有するＭＩＭ（金属−
絶縁−金属）またはＰＩＮダイオードＬＣＤシステムの
ような他のＬＣＤディスプレイシステムにも使用するこ
とができる。本発明にとって重要なのは、このような
「待ち時間」または「メモリ」特性を利用することがで
きることである。
【００６６】従って、本明細書は一例であり、本発明の
好適実施例について記載しているが、本発明はこれらに
限定されるものでなく、特許請求の範囲によってのみ限
定されるものである。
【００６７】
【発明の効果】本発明によれば、ＬＣＤディスプレイに
各種のビデオスタンダードによるビデオデータを表示す
る際の問題点を、補助のフレームメモリおよびアドレス
システムを設けることなく解消することができる。
【図面の簡単な説明】
【図１】従来技術において知られているＴＦＴ液晶ディ
スプレイ装置を示す回路図である。
【図２】従来技術において知られている４８０ラインの
ビデオデータを４８０ラインのＬＣＤディスプレイに供
給する４つの連続したフレームを示す図である。
【図３】従来技術において知られている３５０ラインの
ビデオデータを４８０ラインのＬＣＤディスプレイに供
給する４つの連続したフレームを示す図である。
【図４】本発明の一実施例による３５０ラインのビデオ
データ入力を４８０ラインのＬＣＤ上に表示するときの
４つの連続したフレームを示す図である。
【図５】本発明の好適実施例のデータおよび同期制御経
路を示すブロック図である。
【符号の説明】
１０ 液晶ディスプレイ １１ スイッチング要素 １２ ディスプレイエレメント １６ 画素電極 １７ 共通電極 ３２ 同期コントローラおよびデータパスマネージャ ３４ マイクロコントローラ ３８ ラインバッファメモリ（ＦＩＦＯメモリ） ４０ グレースケーリングロジック ４２ 待ち時間用ブランキング制御回路 ４４ グルーロジック ４８ 位相・周波数検出器
フロントページの続き (72)発明者 アーサー・ダブリユー・ヴオジエリー アメリカ合衆国、23692 ヴアージニア、 ヨークタウン、ヨーク・ヴユー・ロード 210 (72)発明者 パトリツク・エイチ・ニユートン アメリカ合衆国、23660 ヴアージニア、 ハンプトン、パーシング・コート 3314

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 液晶ディスプレイ装置上に入力ビデオを
    遠隔表示する装置であって、前記入力ビデオが入力フレ
    ームレートで供給される多数の入力ビデオラインを有
    し、前記ディスプレイ装置が補助フレーム記憶メモリを
    必要とすることなくディスプレイフレームレートで多数
    のディスプレイビデオラインを表示することができると
    ともに待ち時間メモリ特性を有しており、 前記ビデオ入力に応答し、該入力ビデオを分析および処
    理し、該分析されたビデオフォーマット情報に基づいて
    ビデオ出力および垂直同期および水平同期出力を発生す
    るフロントエンド手段と、 前記ビデオ入力に応答し、ディジタル化されたビデオデ
    ータ出力を発生するアナログ−ディジタル変換手段と、 ラインバッファ制御信号および前記ディジタル化された
    ビデオデータ出力に応答し、前記ビデオデータ出力がデ
    ィスプレイ装置において有効なラインの数の半分以下の
    ビデオ信号を有している場合、二重走査出力を発生する
    ラインバッファメモリ手段と、 前記ディジタル化されたビデオデータ、前記ラインバッ
    ファメモリ手段、前記水平および垂直同期出力、プログ
    ラマブル同期信号、画素クロックおよび再生水平同期信
    号に応答し、データ、水平同期および垂直同期信号を前
    記ディスプレイ装置に供給する同期コントローラおよび
    データパスマネージング手段であって、 前記ディジタル化されたビデオデータおよび前記ライン
    バッファメモリ手段に応答し、グレイスケールビデオ出
    力を発生するグレイスケーリングロジック手段、 前記グレイスケールビデオ出力および前記ラインバッフ
    ァメモリ手段に応答し、ＬＣＤビデオデータを前記液晶
    ディスプレイに供給するブランキングコントロール手段
    と、 前記水平同期出力および再生水平出力に応答し、発振器
    制御出力を発生する位相・周波数検出手段、および 垂直および水平同期情報および完全にプログラマブルな
    同期信号に応答し、ＬＣＤ水平およびＬＣＤ垂直同期デ
    ータを前記ディスプレイ装置に供給するグルーロジック
    手段を有する前記同期コントローラおよびデータパスマ
    ネージング手段と、 前記発振器制御出力に応答し、画素クロック発振器出力
    を発生する電圧制御発振器と、 前記発振器出力に応答し、前記再生水平出力を前記位相
    ・周波数検出手段に供給するとともに、前記完全にプロ
    グラマブルな同期信号出力を前記グルーロジック手段に
    供給する同期発生手段と、 前記同期信号出力に応答し、制御された同期信号を前記
    グルーロジック手段に供給するマイクロコントローラ手
    段と、 を有する液晶ディスプレイ装置上に入力ビデオを遠隔表
    示する装置。
  2. 【請求項２】 液晶ディスプレイ装置上に入力ビデオを
    遠隔表示する装置であって、前記入力ビデオが入力フレ
    ームレートで供給される多数の入力ビデオラインを有
    し、前記ディスプレイ装置が補助フレーム記憶メモリを
    必要とすることなくディスプレイフレームレートで多数
    のディスプレイビデオラインを表示することができると
    ともに待ち時間メモリ特性を有し、 前記入力ビデオに応答し、前記多数の入力ビデオライン
    を有するフォーマット情報のために前記入力ビデオを処
    理および分析し、前記分析されたビデオフォーマット情
    報に基づいてディジタルビデオ出力、垂直同期および水
    平同期出力を発生し、入力ビデオラインがディスプレイ
    ビデオラインより少ないことを指示するフロントエンド
    手段と、 前記ディジタル化されたビデオ出力および入力ビデオラ
    インがディスプレイビデオラインより少ないという前記
    指示に応答し、ディジタル化されたビデオ出力の１つお
    きのフレームを前記液晶ディルプレイに供給し、前記１
    つおきのフレームのビデオ出力が抑制された垂直同期ビ
    ットによって分離されて、前記入力ビデオのフレームレ
    ートを半分に低減するブランキング制御手段と、 を有する液晶ディスプレイ装置上に入力ビデオを遠隔表
    示する装置。
  3. 【請求項３】 液晶ディスプレイ装置上に入力ビデオを
    遠隔表示する装置であって、前記入力ビデオが入力フレ
    ームレートで供給される多数の入力ビデオラインを有
    し、前記ディスプレイ装置が補助フレーム記憶メモリを
    必要とすることなくディスプレイフレームレートで多数
    のディスプレイビデオラインを表示することができると
    ともに待ち時間メモリ特性を有しており、 前記入力ビデオに応答し、前記多数のビデオ入力ライン
    を有するフォーマット情報のために前記入力ビデオを処
    理および分析し、前記多数の入力ビデオラインがビデオ
    ディスプレイラインの数の半分以下であるかを判定し、
    前記分析されたビデオフォーマット情報に基づいてディ
    ジタル化されたビデオ出力および垂直同期および水平同
    期出力を発生するフロントエンド手段と、 ラインバッファ制御信号および前記ディジタル化された
    ビデオデータ出力に応答し、前記ビデオデータ出力がデ
    ィスプレイ装置において有効なラインの数の半分以下の
    ビデオ信号を有しているとき、二重走査ビデオ出力を前
    記ＬＣＤに供給するラインバッファメモリ手段と、 前記入力ビデオラインがディスプレイビデオラインの半
    分以下であることに応答し、ラインバッファ制御信号を
    発生する同期コントローラおよびデータパスマネージン
    グ手段と、 を有する液晶ディスプレイ装置上に入力ビデオを遠隔表
    示する装置。
  4. 【請求項４】 液晶ディスプレイ装置上に入力ビデオを
    遠隔表示する方法であって、前記入力ビデオが入力フレ
    ームレートで供給される多数の入力ビデオラインを有
    し、前記ディスプレイ装置が補助フレーム記憶メモリを
    必要とすることなく、ディスプレイフレームレートで多
    数のディスプレイビデオラインを表示することができる
    とともに待ち時間メモリ特性を有しており、 前記入力ビデオを処理および分析し、該分析されたビデ
    オフォーマット情報に基づいてビデオ出力および垂直同
    期および水平同期出力を発生するステップと、 前記ビデオ出力をディジタル化されたビデオデータ出力
    に変換するステップと、 前記ディジタルビデオデータ出力およびバッファ制御信
    号に応答し、前記ビデオデータ出力が前記ディスプレイ
    装置において有効なラインの数の半分以下のラインの数
    を有するビデオ信号を有している場合、二重走査出力を
    発生するステップと、 前記ディジタルビデオデータ、前記二重走査出力、前記
    水平および垂直同期出力およびプログラマブル同期信
    号、画素クロックおよび再生水平同期信号に応答し、ビ
    デオ出力、水平同期および垂直同期信号を前記ディスプ
    レイ装置に供給するステップであって、 前記ディジタルビデオデータをグレイスケーリングし、
    該グレイスケールされたビデオ出力を発生し、 前記ビデオディスプレイラインの数が前記入力ビデオラ
    インの数より少ない場合、垂直走査ビット信号を前記グ
    レイスケールされたビデオ出力に抑圧し、ＬＣＤビデオ
    データを前記液晶ディスプレイに供給し、 前記水平同期出力に応答し、発振器制御出力を発生し、 垂直および水平同期信号および全プログラマブル同期信
    号に応答し、ＬＣＤ水平およびＬＣＤ垂直同期データを
    前記ディスプレイ装置に供給する前記ディスプレイ装置
    に供給ステップと、 前記発振器制御出力に応答し、画素クロック発振出力を
    発生するステップと、 前記発振器出力に応答し、前記再生水平出力および全プ
    ログラマブル同期信号出力を供給するステップと、 前記同期信号出力に応答し、制御同期信号を供給するス
    テップと、 を有する液晶ディスプレイ装置上に入力ビデオを遠隔表
    示する方法。
  5. 【請求項５】 液晶ディスプレイ装置に入力ビデオを遠
    隔表示する方法であって、前記入力ビデオが入力フレー
    ムレートで供給される多数の入力ビデオラインを有し、
    前記ディスプレイ装置が補助フレーム記憶メモリを必要
    とすることなくディスプレイフレームレートで多数のデ
    ィスプレイビデオラインを供給することができるととも
    に待ち時間メモリ特性を有し、 ビデオフォーマット情報のために前記入力ビデオを処理
    および分析し、ディジタルビデオ出力を発生し、入力ビ
    デオラインがディスプレイビデオラインよりも少ないこ
    とを指示するステップと、 前記指示、前記ビデオフォーマット情報および前記ディ
    ジタル化されたビデオ出力に応答し、ディジタル化され
    たビデオ出力の１つおきのフレームを前記液晶ディスプ
    レイに供給し、前記１つおきのフレームのビデオ出力が
    前記ディスプレイフレームレートを前記入力ビデオのフ
    レームレートの半分であるように抑圧された垂直同期ビ
    ットによって分離するステップと、 を有する液晶ディスプレイ装置に入力ビデオを遠隔表示
    する方法。
  6. 【請求項６】 液晶ディスプレイ装置上に入力ビデオを
    遠隔表示する手段であって、前記入力ビデオが入力フレ
    ームレートで供給される多数の入力ビデオラインを有
    し、前記ディスプレイ装置が補助フレーム記憶メモリを
    必要とすることなくディスプレイフレームレートで多数
    のディスプレイビデオラインを表示することができると
    ともに待ち時間メモリ特性を有し、 前記多数のビデオ入力ラインを有するビデオフォーマッ
    ト情報のために前記入力ビデオを分析および処理し、前
    記多数の入力ビデオラインが前記ビデオディスプレイラ
    インの数の半分以下である場合、指示出力を発生すると
    ともに、ディジタル化されたビデオ出力を発生するステ
    ップと、 前記指示出力および前記ディジタル化されたビデオ出力
    に応答し、ディジタル化されたビデオ出力の各ライン毎
    に対しての二重化された２つのラインのディスプレイデ
    ィジタルビデオからなる前記ＬＣＤへのディジタル化さ
    れたビデオ出力を提供し、前記ディスプレイが入力ビデ
    オによって供給されるラインの数の２倍以上のラインの
    入力画像を表示するステップと、 を有する前記方法。
JP4082694A 1991-03-05 1992-03-04 補助フレーム記憶メモリなしにｒｇｂおよび同期ビデオ信号を表示する方法および装置 Pending JPH05150219A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US66495091A 1991-03-05 1991-03-05
US07/664,950 1991-03-05

Publications (1)

Publication Number Publication Date
JPH05150219A true JPH05150219A (ja) 1993-06-18

Family

ID=24668114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4082694A Pending JPH05150219A (ja) 1991-03-05 1992-03-04 補助フレーム記憶メモリなしにｒｇｂおよび同期ビデオ信号を表示する方法および装置

Country Status (4)

Country Link
EP (1) EP0502600A3 (ja)
JP (1) JPH05150219A (ja)
KR (1) KR920018641A (ja)
TW (1) TW199256B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053877B2 (en) 1995-11-30 2006-05-30 Hitachi, Ltd. Liquid crystal display control device
USRE40859E1 (en) 1997-02-24 2009-07-21 Genesis Microchip (Delaware) Inc. Method and system for displaying an analog image by a digital display device
USRE41522E1 (en) 1995-10-20 2010-08-17 Seiko Epson Corporation Method and apparatus for scaling up and down a video image
US7969427B2 (en) 2004-06-30 2011-06-28 Fujitsu Limited Control device for display panel and display apparatus having same
US10249253B2 (en) 2014-08-27 2019-04-02 Samsung Electronics Co., Ltd. Display panel controller to control frame synchronization of a display panel based on a minimum refresh rate and display device including the same

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
KR100204334B1 (ko) * 1996-07-05 1999-06-15 윤종용 표시모드 변환기능을 갖는 비디오신호 변환장치 및 그 장치를 구비한 표시장치
KR100559228B1 (ko) * 2002-03-12 2006-03-15 비오이 하이디스 테크놀로지 주식회사 영상 표시 장치의 출력 데이터를 제어하는 장치
KR100487331B1 (ko) * 2002-10-22 2005-05-03 엘지전자 주식회사 디지털 티브이 및 구동방법
US8694658B2 (en) 2008-09-19 2014-04-08 Cisco Technology, Inc. System and method for enabling communication sessions in a network environment
US8659639B2 (en) 2009-05-29 2014-02-25 Cisco Technology, Inc. System and method for extending communications between participants in a conferencing environment
US9082297B2 (en) 2009-08-11 2015-07-14 Cisco Technology, Inc. System and method for verifying parameters in an audiovisual environment
US9225916B2 (en) * 2010-03-18 2015-12-29 Cisco Technology, Inc. System and method for enhancing video images in a conferencing environment
US9313452B2 (en) 2010-05-17 2016-04-12 Cisco Technology, Inc. System and method for providing retracting optics in a video conferencing environment
US8896655B2 (en) 2010-08-31 2014-11-25 Cisco Technology, Inc. System and method for providing depth adaptive video conferencing
US9338394B2 (en) 2010-11-15 2016-05-10 Cisco Technology, Inc. System and method for providing enhanced audio in a video environment
US9143725B2 (en) 2010-11-15 2015-09-22 Cisco Technology, Inc. System and method for providing enhanced graphics in a video environment
US8902244B2 (en) 2010-11-15 2014-12-02 Cisco Technology, Inc. System and method for providing enhanced graphics in a video environment
US9111138B2 (en) 2010-11-30 2015-08-18 Cisco Technology, Inc. System and method for gesture interface control
US8934026B2 (en) 2011-05-12 2015-01-13 Cisco Technology, Inc. System and method for video coding in a dynamic environment
US8947493B2 (en) 2011-11-16 2015-02-03 Cisco Technology, Inc. System and method for alerting a participant in a video conference
US9681154B2 (en) 2012-12-06 2017-06-13 Patent Capital Group System and method for depth-guided filtering in a video conference environment

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH084340B2 (ja) * 1985-08-07 1996-01-17 セイコーエプソン株式会社 インタ−フエイス装置
JPS63232772A (ja) * 1987-03-20 1988-09-28 Seiko Instr & Electronics Ltd ビデオ信号のインタフエ−ス回路
JPH0234894A (ja) * 1988-04-27 1990-02-05 Seiko Epson Corp ディスプレイコントローラ
JP2892009B2 (ja) * 1988-05-28 1999-05-17 株式会社東芝 表示制御方式
EP0368572B1 (en) * 1988-11-05 1995-08-02 SHARP Corporation Device and method for driving a liquid crystal panel

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE42656E1 (en) 1995-10-20 2011-08-30 Seiko Epson Corporation Method and apparatus for scaling up and down a video image
USRE43641E1 (en) 1995-10-20 2012-09-11 Seiko Epson Corporation Method and apparatus for scaling up and down a video image
USRE41522E1 (en) 1995-10-20 2010-08-17 Seiko Epson Corporation Method and apparatus for scaling up and down a video image
US7202848B2 (en) 1995-11-30 2007-04-10 Hitachi, Ltd. Liquid crystal display control device
US7053877B2 (en) 1995-11-30 2006-05-30 Hitachi, Ltd. Liquid crystal display control device
US7808469B2 (en) 1995-11-30 2010-10-05 Hitachi, Ltd. Liquid crystal display control device
US8184084B2 (en) 1995-11-30 2012-05-22 Hitachi, Ltd. Liquid crystal display control device
USRE41192E1 (en) 1997-02-24 2010-04-06 Genesis Microchip Inc. Method and system for displaying an analog image by a digital display device
USRE42615E1 (en) 1997-02-24 2011-08-16 Genesis Microchip (Delaware) Inc. Method and system for displaying an analog image by a digital display device
USRE43573E1 (en) 1997-02-24 2012-08-14 Genesis Microchip (Delaware) Inc. Method and system for displaying an analog image by a digital display device
USRE40859E1 (en) 1997-02-24 2009-07-21 Genesis Microchip (Delaware) Inc. Method and system for displaying an analog image by a digital display device
US7969427B2 (en) 2004-06-30 2011-06-28 Fujitsu Limited Control device for display panel and display apparatus having same
US10249253B2 (en) 2014-08-27 2019-04-02 Samsung Electronics Co., Ltd. Display panel controller to control frame synchronization of a display panel based on a minimum refresh rate and display device including the same

Also Published As

Publication number Publication date
KR920018641A (ko) 1992-10-22
EP0502600A2 (en) 1992-09-09
EP0502600A3 (en) 1993-02-03
TW199256B (ja) 1993-02-01

Similar Documents

Publication Publication Date Title
JPH05150219A (ja) 補助フレーム記憶メモリなしにｒｇｂおよび同期ビデオ信号を表示する方法および装置
US5592187A (en) Plasma display control system
US6078361A (en) Video adapter circuit for conversion of an analog video signal to a digital display image
US5608864A (en) Variable pixel depth and format for video windows
US5953074A (en) Video adapter circuit for detection of analog video scanning formats
KR100853210B1 (ko) 색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정표시 장치
US5841418A (en) Dual displays having independent resolutions and refresh rates
US5111190A (en) Plasma display control system
US7030934B2 (en) Video system for combining multiple video signals on a single display
EP0744731B1 (en) Method and apparatus for synchronizing video and graphics data in a multimedia display system including a shared frame buffer
US6195079B1 (en) On-screen user interface for a video adapter circuit
US5293474A (en) System for raster imaging with automatic centering and image compression
JPH08223498A (ja) ディジタルテレビジョン用グラフィックスサブシステム
US6014126A (en) Electronic equipment and liquid crystal display
JPH08202318A (ja) 記憶性を有する表示装置の表示制御方法及びその表示システム
JPH07175454A (ja) 表示制御装置および表示制御方法
US20020075226A1 (en) Obtaining a high refresh rate display using a low bandwidth digital interface
US6141055A (en) Method and apparatus for reducing video data memory in converting VGA signals to TV signals
KR100304899B1 (ko) 모니터의 허용범위 초과 영상 표시장치 및 방법
US5724063A (en) Computer system with dual-panel LCD display
JPH09178779A (ja) ビデオ信号入力を有するオシロスコープ
KR100259262B1 (ko) 액정표시판넬 인터페이스 장치
WO1998023094A2 (en) Adapter circuit for a flat panel display monitor
EP0721639B1 (en) Image reconstruction interface with interlaced video signal to non-interlaced video signal conversion for lcd
JPH08304774A (ja) 画像表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20071011

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20081011

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091011

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20101011

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101011

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20111011

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121011

Year of fee payment: 10