JPH09501018A - リバースフィールドプレート、接合終端構造 - Google Patents

Abstract

(57)【要約】 集積回路（ＩＣ）（２０）が半導体基板（２１）に形成される。ＩＣはＰＮ接合部（２８）と段付けられた終端部（２７）を有する。リバースフィールドプレート（３１）が接合終端部に隣接して取り付けられている。フィールドプレートの一方の端部は基板に取り付けられ、かつ基板と電気的に接続されている。フィールドプレートの残りの部分は不活性酸化層（３０）の上に延在する。この不活性酸化層は、接合終端部に隣接して基板方面（２９）を覆う。フィールドプレートは共通の電位を表面に供給し、表面は基板表面上の固定の電位を接合終端部で維持する。

Description

【発明の詳細な説明】 リバースフィールドプレート、接合終端構造 発明の背景 １．発明の技術分野 本発明は、ソリッドステート電子回路の分野、特に半導体素子の製造方法およ びこれにより製造された素子に関する。 ２．従来技術の説明 典型的な半導体製造プロセスにより、半導体基板に異なってドープされた部分 間に接合部が形成される。異なってドープされた部分の種々の構成は例えばダイ オード、トランジスタ等の半導体素子の固有の形式を形成する。図１は、半導体 素子１０の一部の断面を示す。この半導体素子はＰＮ接合部を有し、この接合部 は、Ｐ⁺ドープ材料の層がＮ^-ドープ材料の基板１２にデポジットされて形成され る。とりわけ接合部１１はＮ^-基板１２とＰ⁺層１３との間に形成される。 典型的には、素子１０の使用中に接合部１１は交互に、順方向および逆方向に バイアス電圧±Ｖによりバイアスされる。接合部１１が逆方向にバイアスされる とき、バイアス電圧は接合部を横切る比較的大きな電界を発生する。さらに逆バ イアスは比較的広い遷移領域１４を形成し、この遷移領域内に電界が発生される 。しかし遷移領域１４は接合部１１の長さに沿って均一の幅を有するものではな い。例えば、これらの半導体素子では拡散された層が平坦表面で突然終端する。 したがって、遷移領域は半導体素子基板の平坦表面の近傍では、基板内よりも明 らかに狭くなっている。このような遷移領域の狭窄化は酸化層１９での正電荷の 自然蓄積によるものである（基板１８と酸化膜１９とが素子１０の一部でない時 を仮定する）。この場合が図１に破線ＡとＢにより示されている。とくにＰ⁺層 １３が急に終端する場合には、接合部１１は破線Ａの経過をたどり、遷移領域１ ４の境界は破線Ｂをたどることとなる。電界は遷移領域１４により制限されるか ら、半導体表面近傍において接合部１１を横切る電界は半導体１２内で横切る電 界よりも格段に大きい。いくつかの素子適用では、逆バイアス電圧とその相応す る電界は、半導体基板の表面近傍では接合部ブレークダウンを引き起こすほど大 きくなる場合があるが、同程度の電圧でも半導体基板の内部では接合部に何の影 響も及ぼさない。 接合部ブレークダウンを回避するため、基板表面近傍の遷移領域は典型的には 、平坦表面の遷移領域へ段階的に広くなる。段付けられた接合部は比較的弱くド ープされた材料（Ｐ⁺材料よりも弱くドープされる）の拡散により埋め込まれる 。図１の例では、接合部１１はＮ^-基板１２と、Ｐ⁺層１３、Ｐ^-層１５およびＰ^{- -} 層１６との間に形成される。それにより遷移領域１４の境界は破線Ｃをたどる。 このようにして、遷移領域１４は、基板表面近傍の接合部１１を横切る電界を減 少させるために拡大される。このような段付けられた接合部は段付けられた終端 構造体の形式として公知である。典型的には、素子を完成させるために終端構造 体と半導体素子の表面の両方に絶縁層または不活性層１７がコーティングされる 。 終端技術は、早すぎる接合部ブレークダウンを低減する。これは、表面の電圧 を広い遷移領域にわたって徐々に低減することによる。これにより、基板表面で の急激な電位変化が回避される。重要なことは、段付けられた接合終端部が次の ように構成されることである。すなわち、表面における電界が広い遷移領域にわ たって分散されるように構成されることである。しかし段付けられた終端部は、 不活性層を形成する不活性材料または絶縁材料の上と中との両方で表面電荷を引 き起こしやすい。このような表面電荷は、処理中に基板に降下するほこり、水蒸 気、表面不純物等によって生じるものであり、基板表面の所望の電界分布を変化 させゆがめる。電界のひずみは基板表面での急激な電位変化を引き起こすことが あり、段付けられた接合終端部の作用を制限する。このような急激な電位変化に より電流（場合により有害な量の）が終端部表面を通って流れることがある。そ の結果、段付けられた終端 部近傍での表面電荷が早すぎる接合部ブレークダウンに関与することがある。 段付けられた接合終端部が表面電荷にあまり影響しないようにするため、いわ ゆるフィールドプレートが不活性層の上に取り付けられており、終端構造体に隣 接している。図１は、従来のフィールドプレート１８を示す。このフィールドプ レートは導電要素であり、一方の端部はＰ⁺層１３に短絡しており、他方の端部 は不活性層１７を介して段付けられた終端構造体の上に延在している。この終端 構造体はＰ⁺層１３、Ｐ^-層１５およびＰ^--層１６により形成される。このように して、フィールドプレート１８はＰ⁺層１３と同じ電位を有する。したがって、 導電フイールドプレート１８は均一の電位を提供し、この均一の電位は段付けら れた接合終端部の上に載せられる。この均一電位の存在は接合終端部を“安定” させる。これは基板表面の電位固定によるものである。表面電荷は不活性層１９ に蓄積し、この不活性層はフィールドプレート１８の上に形成される。この表面 電荷はフィールドプレートを貫通することはできない。その結果、フィールドプ レート１８によって、接合終端部は表面電荷による早すぎるブレークダウンを起 こしにくくなる。 フィールドプレートはこの目的のために使用されるが、このことは必ずしも常 に、接合部ブレークダウンを引き起こす表面電荷の解決手段として受け入れられ るわけではない。これには２つの理由がある。第１は、フィールドプレートを取 り付けるために拡散層（例えばＰ⁺層１３）に接近することが必ずしも実際的で ない、または回路レイアウトまたは素子の複雑性のため可能でないことがあるか らである。第２は、フィールドプレートが表面（拡散層）に個別に短絡するため である。この表面はそれぞれ相互に異なる比較的高い電圧を帯び、フィールドプ レートは適切に相互に間隔を置かなければならない。これは隣接するプレート間 で十分な電気絶縁性を得るためである。この要求は多数のフィールドプレートを 相互に接近して共通の基板に設けなければならない場合には大きな欠点である。 発明の要約 このような欠陥をなくすために、本発明はただ１つの反転フィールドプレート 、すなわち接合終端構造体の使用と、このようなフィールドプレートの製造方法 を開示する。本発明は、前記説明した従来技術で使用されるフィールドプレート と比較して、フィールドプレートの配置を終端構造体に対し反転する（以下、“ リバース”フィールドプレートと称する）。 とりわけ、リバースフィールドプレートは、従来技術のように拡散層と接続（ 短絡）されるのではなく、半導体基板と接続される。このようにして、リバース フィールドプレートは拡散層の上の表面エリアを占有しない。その結果、拡散上 の表面エリアを他のさらに 複雑な半導体構造の配置に使用することができる。また複数の近接して配置され たリバースフィールドプレートを基板と接続することにより、リバースフィール ドプレートをすべて実質的に同じ電位レベルに維持することができる。これによ り、プレートの電気絶縁が従来技術よりもクリティカルでなくなる。 本発明の適用で得られる形態により、半導体基板で達成すべき大きな素子実装 密度が得られる。これにより、集積回路構成で直面する最も大きな問題の１つ、 すなわち集積回路の大きさの低減が可能になる。 本発明の実施例では、半導体素子が不純物のドープされた層（拡散層）を備え た半導体基板を有する。この層は表面から基板内へ所定の深さまで延在し、半導 体接合部と接合終端部を形成する。絶縁層は基板の表面に形成され、接合終端部 を覆う。導電プレートは、第１の部分と第２の部分からなる。第１の部分は、電 気的に基板と接続され、不純物ドープされた層から横方向に間隔を置いて配置さ れている。第２の部分は、絶縁層上に延在し、接合終端部と隣接している。導電 プレートの電位は実質的に基板の電位と等しく、接合終端部には表面電位が安定 化のため重畳されている。 本発明の第２の実施例では、集積回路が半導体基板上に形成される。この集積 回路はＰＮ接合部と段付けられた接合終端部を有する。リバースフィールドプレ ートは接合終端部に隣接して取り付けられる。フィー ルドプレートの一部は電気的に基板と接続されている。フィールドプレートのそ の他の部分は不活性酸化層の上に延在する。この不活性酸化層は、接合終端部に 隣接する基板表面を覆う。フィールドプレートは表面に電位を供給し、これによ り接合終端部の基板表面の固定電位が維持される。 両方の実施例とも、導電フィールドプレートの電位は実質的に基板の電位と等 しいから、共通基板上の多重プレートの電気絶縁を、プレート間の比較的狭い間 隔で行うことができる。 さらに本発明は、段付けられた終端構造を有するＰＮ接合部を半導体基板に拡 散する半導体製造方法に関する。不活性層は終端構造体に隣接する基板の表面に 形成される。導電フィールドプレートは、導電フィールドプレートの第１の部分 が基板にデポジットされ、第２の部分が不活性層の上にデポジットされる。 図面の簡単な説明 本発明を、図面に関連して以下詳細に説明する。 図１は、従来の半導体素子の一部断面図である。 図２は、本発明の方法により製造された半導体集積回路２０の、図３のライン ２^-２に沿った断面図である。 図３は、図２に示された集積回路２０の一部平面図である。 有利な実施例の説明 本発明を理解するため、以下の説明では図２と図３を同時に参照されたい。 典型的には単純な半導体素子は、一方の形式の半導体材料の基板と、その中に 拡散されて形成された他方の形式の拡散層とを有する。さらに段付けられた接合 終端部は典型的には基板の表面の近傍に形成され、基板と拡散層との間の接合部 に沿って延在する。不活性層は少なくとも段付けられた接合終端部の上に形成さ れる。一般的に本発明の方法は、フィールドプレートを形成する。このフィール ドプレートは電気的に一方の端部で基板と接続されており、他方の端部は不活性 層の上に延在する。不活性層は電気的にフィールドプレートを接合終端部から絶 縁する。他方の（第２の）不活性層はフィールドプレート上に形成される。動作 時にフィールドプレートは、不活性層に蓄積する表面電荷を絶縁する。これは接 合終端部の電気特性のひずみを回避するためである。 図２は集積回路２０の一部の断面図を示す。この集積回路２０は半導体基板２ １を有し、この基板にはＮ形不純物が弱くドープされている。図３は、図２に示 された集積回路２０の一部平面図である。 図示したように、Ｐ⁺層２２はＰＮ接合部を形成するため 基板２１の表面に強くドープすることによって形成される。ｐ⁺層２２の終端部 ４０には、段付けられた接合 終端部２７がＰ形不純物を徐々に減少することによって形成されている。ドーピ ングを徐々に減少することにより、２つの段付けられた領域、すなわちＰ^-領域 ２３とＰ^--領域２４が形成される。特にＰ^-領域２３は、層２２の端部４０に隣 接する表面２９の比較的小さな領域をＰ形不純物により、ドーピング濃度と層の 厚さが層２２のそれよりも小さくなるように中程度にドープすることにより形成 される。同じようにＰ^--領域２４は、Ｐ^-領域２３に隣接する表面２９の別の比 較的小さな領域をＰ形不純物により、ドーピング濃度と層の厚さがＰ^-領域２３ のそれよりも小さくなるようにドープすることによって形成される。不活性酸化 層３０は表面２９の一部に少なくとも接合終端部２７を覆うように形成される。 ＰＮ接合部２８は、集積回路２０で簡単な均質接合ダイオードとして、または 他の半導体素子（図示しない）と関連して使用することができる。また比較的複 雑な素子、例えばシリコン制御整流器、バイポーラトランジスタ、電界効果トラ ンジスタ等の一部として使用することができる。この観点からは、このような他 の集積素子は従来型のものであり、図２の構造の両側または前面と裏面に配置さ れることとなる。このような他の素子の配置は当業者には容易に想到される。 さらに、層２２、領域２３と２４を製造するのに使用されるドーピング法は、 拡散を含む従来のドーピン グプロセスであってもよい。このような拡散は以下の３つのステップで実行する ことができる。まず最初に、Ｐ形不純物を浅く弱く拡散して層２２と領域２３、 ２４を形成する。次に領域２４をマスクし、Ｐ形不純物を比較的に深くかつ比較 的に濃くドープする。最後に、領域２３と２４をマスクし、Ｐ⁺層２２にＰ形不 純物をさらに深くかつさらに強く拡散して形成する。もちろん、当業者ならば他 の拡散および/またはドーピング法を、本発明の層２２と領域２、２４の製造法 に基づいて適用することができる。また終端部２７は、前に説明したステップで の段付けと異なり、連続的に段付けすることもできる。 ＰＮ接合部２８は逆バイアスされ、比較的高い電位拡散が表面２９に発生し、 接合終端部２７を横切る。とりわけこの電位拡散は終端部２７を横切り、Ｐ⁺層 ２２から基板２１に伸長する。終端部２７の段付けた構成はいわゆる高電圧、逆 バイアスブロックを達成する。これは、高電位差を比較的広い遷移領域４１にわ たって徐々に低減することによって行われる。しかし集積回路の不活性材料に蓄 積する表面電荷が広く認められ、このことにより表面電位が徐々に低減すること が妨害される。とりわけ、このような表面電荷は、基板の表面の遷移領域を横切 る電界の均質性を妨害する。そのため、表面電荷は遷移領域を横切る電位の原因 となり、電位を上昇させたり減少させたりする。このよ うな電位の変動は素子動作に有害であり、素子の故障を引き起こすことがある。 とりわけ電位の上昇により、接合部を流れる過剰電流が発生する傾向があり、こ のことは接合部ブレークダウンの原因となる。このようなブレークダウンを引き 起こす表面電荷を防止するため、集積回路２０は導電フィールドプレート３１を 有し、このフィールドプレートは均一な表面電位を終端部２７に重畳する。 フィールドプレート３１は第１の部分３４を含み、この部分はＮ^-基板２１の 表面２９に接合している。またフィールドプレートの第２の部分３６は酸化層３ ０にデポジットされる。フィールドプレート３１はポリシリコンのような導電性 材料から形成される。このフィールドプレートは終端部２７の上に延在する。と りわけ、フィールドプレート３１の部分３６は接合終端部２７の全長にわたって 延在する。フィールドプレート３１は酸化層３３の被覆により不活性化され、こ の酸化層は外側表面３８を有する。図３には酸化層３３は、下にあるフィールド プレート３１を明瞭にするため示されていない。フィールドプレート３１の部分 ３４はＮ^-基板２１とＮ⁺層３５を介して接合されている。公知のように、Ｎ⁺層 ３５のＮ形不純物を表面２９に従来の拡散プロセスで拡散することができる。ま た導電フィールドプレート３１を基板２１に適用することにより簡単に形成する ことができる。 フィールドプレート３１の配置は従来の技術とは反対である。すなわちこのプ レートは基板２１に設けられ、これに電気的に接続されており、従来のように拡 散層２２には設けられていない。フィールドプレート３１は終端部２７の領域で 表面２９の固定電位を維持するように動作する。また、酸化層３３の外側表面に 蓄積する表面電荷に関連するいずれの電界もフィールドプレート３１を貫通する ことはできない。すなわち、フィールドプレート３１は表面電位を安定化する構 造体である。なぜなら、フィールドは実質的に終端部２７を表面電荷の作用から シールドするからである。 本発明のリバースフィールドプレートの使用および製造法により、集積回路設 計者は、付加的なフィールドプレートをオプションで取り付けることができる。 本発明は、拡散層、例えばＰ⁺層２２に接近しなければならないようなプレート 構成に使用することは実際的でない。なぜなら、付加的層を拡散層の上に形成し なければならないからである。また集積回路（ＩＣ）にあるこのようなフィール ドプレート３１はすべて実質的に共通の電位、すなわち基板２１の電位にあるか ら、プレート３１の電気絶縁は簡単に達成できる。複数のプレート３１を集積回 路に取り付けなければならないような状況では、本発明を使用すれば、各プレー トが異なる高電位表面、例えば拡散層に接続されている通常の場合よりもプレー トを相互にさらに近接して配 置することができる。所要のプレート間隔が低減することは、素子の大きさおよ び／またはコストを低減するのに重要な利点である。 本発明には種々多様な改善および変形が上記技術に枠内で可能である。したが って、従属請求項に記載された観点から本発明を理解すべきである。

Claims (1)

1. 【特許請求の範囲】 １． 半導体素子（２０）であって、 表面（２９）を有する半導体基板（２１）と； 前記表面から前記基板へ所定の深さに延在して、半導体接合部（２８）と接合 終端部（２７）とを形成する、不純物のドープされた層（２２、２３、２４）と ； 前記表面（３０）に形成され、前記接合終端部を覆う絶縁層と； プレート電位を有する導電プレートとを有し、 前記プレートは第１の部分（３４）と第２の部分（３６）とを有し、 前記第１の部分（３４）は、前記基板に設けられ、かつ基板と電気的に接続し ており、さらに前記不純物のドープされた層から間隔をおいて配置されており、 前記第２の部分（３６）は、前記絶縁層上に延在し、前記接合終端部に隣接し 、 前記プレート電位は前記接合終端部に重畳されている、ことを特徴とする半導 体素子。 ２． 前記接合終端部は段付けられた終端部である、請求項１記載の半導体素 子。 ３． 前記段付けられた終端部は、不純物のドープされた第１および第２の領 域（２３、２４）を有し、 当該領域はそれぞれそれぞれ異なる不純物濃度と深 さを有する、請求項２記載の半導体素子。 ４． 半導体素子（２０）であって、 表面（２９）を有するＮ^-基板（２１）と； 前記表面から前記基板へ所定の深さに延在し、ＰＮ接合部（２８）と接合終端 部（２７）を形成する、Ｐ形不純物の層（２２、２３、２４）と； 前記表面に形成され、前記接合終端部を覆う絶縁層（３０）と； プレート電位を有する導電プレート（３１）とを有し、 前記導電プレートは第１の部分（３４）と第２の部分（３６）とを有し、 前記第１の部分（３４）は基板に設けられており、かつ該基板と電気的に接続 しており、さらに前記Ｐ形不純物の層から間隔をおいて配置されており、 前記第２の部分（３６）は前記絶縁層の上に延在し、前記接合終端部に隣接し 、 前記プレート電位は前記接合終端部に重畳される、ことを特徴とする半導体素 子。 ５． 前記接合終端部は段付けられた終端部である、請求項４記載の半導体素 子。 ６． 前記段付けられた終端部は、少なくとも２つの、Ｐ形不純物の領域（２ ４、２３）を有し、 前記領域はそれぞれ異なる所定の不純物濃度と相互に異なる所定の深さを有す る、請求項５記載の半導体 素子。 ７． Ｐ形不純物の層は少なくとも１つの強くドープされたＰ⁺領域（２２） を有し、 該Ｐ⁺領域は前記ＰＮ接合部と、少なくとも１つの弱くドープされたＰ^--領域 （２４）とを形成し、 該Ｐ^--領域は前記接合終端部を形成する、請求項６記載の半導体素子。 ８． 前記接合終端部はさらに、弱くドープされたＰ^-領域（２３）を有し、 該Ｐ^-領域は前記Ｐ⁺領域と前記Ｐ^--領域との間に配置されている、請求項７記 載の半導体素子。 ９． 前記所定の深さは、前記Ｐ^-領域が前記Ｐ^--領域よりも深く、前記Ｐ⁺領 域よりも浅い深さである請求項８記載の半導体素子。 １０． 前記導電プレートはポリシリコンである、請求項９記載の半導体素子 。 １１． 半導体素子の製造方法であって、 半導体基板上に終端構造体を有するＰＮ接合部を形成するステップと、 前記終端構造体に隣接する不活性層を形成するステップと、 導電フィールドプレートの第１の部分を前記基板にデポジットし、前記導電フ ィールドプレートの第２の部分を前記不活性層に前記終端構造体と関連して重ね 合わせるステップとを有することを特徴とする製造方 法。 １２． 前記終端構造体は段付けられた構造体である、請求項１１記載の方法 。 １３． 半導体素子の製造方法であって、 不純物のドープされた層を半導体基板の表面へ所定の深さで拡散し、半導体接 合部と接合終端部とを形成するステップと、 絶縁層を前記表面に形成し、前記接合終端部を覆うステップと、 フィールド電位を有するフィールドプレートを形成するステップとを有し、 前記フィールドプレートを形成するステップは、導電プレートの第１の部分を 前記基板にデポジットするステップと、第２の部分を前記絶縁層にデポジットす るステップとを含み、 前記第１の部分のデポジットは、不純物のドープされた前記層から間隔をおい て行い、 前記第２の部分のデポジットは前記接合終端部に隣接して行い、 前記プレート電位を前記接合終端部に重畳する、ことを特徴とする半導体素子 の製造方法。 １４． 前記接合終端部は段付けられた接合終端部である、請求項１３記載の 製造方法。 １５． 半導体素子の製造方法であって、 Ｐ形不純物の層をＮ^-基板の表面に所定の深さで拡 散し、ＰＮ接合部および接合終端部を形成するステップと、 絶縁層を前記表面に形成し、前記接合終端部を覆うステップと、 プレート電位を有するリバースフィールドプレートを次のようにして形成する 、すなわち、導電プレートの第１の部分を前記基板に、前記Ｐ形不純物の層から 間隔をおいてデポジットし、前記導電プレートの第２の部分を前記絶縁層に、前 記接合終端部に隣接してデポジットすることにより形成し、 前記プレート電位を前記接合終端部に重畳する、ことを特徴とする半導体素子 の製造方法。 １６． 前記接合主端部は段付けられた終端部である、請求項１５記載の製造 方法。