JPH09500499A - 電圧をバッファリングするための低差動出力インピーダンス方法および装置 - Google Patents

Abstract

(57)【要約】 差動バッファリング方法、及び差動バッファが、正帰還を利用して、その出力トランジスタを介して、大電流量を引く必要なしに、低差動出力インピーダンスを生み出す。差動バッファの第１の実施例は、バイポーラトランジスタを利用し、一方、第２の実施例は、ＭＯＳ電界効果トランジスタを利用する。

Description

【発明の詳細な説明】 電圧をバッファリングするための低差動出力インピーダンス方法および装置 発明の背景 １．発明の分野 本発明は、バッファに関し、特に、電圧を高帯域幅バッファリングし、同時に 低差動出力インピーダンスを与えるための方法、及び装置に関する。 ２．従来技術の説明 バッファは、低インピーダンス負荷と、高インピーダンス信号処理、又はサン プル・ホールド回路をインターフェースするために使用されることがよくある。 典型的な従来技術の差動バッファ１０を図１に示す。 バッファ１０において、トランジスタ１２とトランジスタ１４が、それぞれエ ミッタフォロワとして動作する。トランジスタ１２のバイアス点は、トランジス タ１６、及び電流源１８により設定される。トランジスタ１４のバイアス点は、 トランジスタ２０、及び電流源２２により設定される。組合せＤＣ電流源／反転 入力信号ＡＣ電流源２６と直列の抵抗２４が、トランジスタ１６のバイアス点を 設定する。バイアス電流源２８が、トランジスタ１２のエミッタを介して流れる 電流量を設定する。同様に、組合せＤＣ電流源／非反転入力信号ＡＣ電流源３２ と直列の抵抗３０が、トランジスタ２０のバイアス点を設定する。バイアス電流 源３４が、トランジスタ１４の エミッタを介して流れる電流量を設定する。 動作時に、電流値が、非反転出力ノード３６、及び反転出力ノード３８につい て対称的であると想定すると、非反転出力ノード３６、及び反転出力ノード３８ を横切る、小信号出力インピーダンスは、 ２×（ｒｅ₁₂＋ｒｅ₁₆／β＋Ｒ／β²） に等しく、ここで、 ｒｅ₁₂＝トランジスタ１２のエミッタ抵抗 ｒｅ₁₆＝トランジスタ１６のエミッタ抵抗 Ｒ＝抵抗２４の値 β＝トランジスタ１２、１４、１６、及び２０の順方向電流利得である。 バッファ１０の差動出力インピーダンスは、幾つかの用途に対しては受容可能 であるが、一方、ディスク駆動フィルタのような他の用途では、より低い差動出 力インピーダンスを必要とする。 バッファ１０における差動出力インピーダンスを低くするための１つの方法は 、電流源２８及び３４により引かれる電流量を増大させることである。この方法 は、消費電力を増大させ、トランジスタ１２及び１４により生成される熱の量を 増大させるので、多数の用途に対して望ましくない。 従って、出力トランジスタを介する電流量を増大する必要のない、低差動出力 インピーダンスを有する、高帯域幅の差動バッファを提供することが望ましい。 発明の摘要 本発明は、出力トランジスタを介して大電流量を引く必要がなく、低差動出力 インピーダンスを与える、差動バッファ、及び差動バッファリング方法に向けら れる。 本発明の差動バッファは、２つの電流源の代わりに、１つの電流源を利用して 、差動バッファ内で正帰還を使用することにより、この低差動出力インピーダン スを達成する。本発明の上記の特徴、及び利点は、添付図面と関連してなされる 、以下の説明及び請求の範囲から明らかとなろう。 図面の簡単な説明 図１は、従来技術の差動バッファを示す概略図である。 図２は、本発明による、低差動出力インピーダンスバッファの第１の実施例を 示す概略図である。 図３は、本発明による、低差動出力インピーダンスバッファの第２の実施例を 示す概略図である。 発明の詳細な説明 ここで図２を参照すると、本発明による、低差動出力インピーダンスバッファ １００の第１の実施例の概略図が示されている。この第１の実施例は、バイポー ラトランジスタを利用する。 低差動出力インピーダンスバッファ１００は、エミッタフォロワトランジスタ １０２を含む。抵抗１０６が、電位Ｖ_ccを有する電圧源１０８と、トランジスタ １０４と組合せＤＣ電流源／反転入力信号ＡＣ電流源１１０の接合部との間に接 続される。 トランジスタ１０４のコレクタ、及び抵抗１０６は両方とも、電 圧源１０８に接続される。トランジスタ１０４のエミッタは、抵抗１１２とトラ ンジスタ１１４のコレクタの接合部に接続される。 トランジスタ１０２は、抵抗１１２と安定化電流発生器１１６の接合部に接続 される、そのベースを介して駆動される。トランジスタ１０２のコレクタは、抵 抗１１８とトランジスタ１２０のエミッタの接合部に接続される。トランジスタ １２０のベースは、抵抗１２２と、組合せＤＣ電流源／非反転入力信号ＡＣ電流 源１２４の接合部に接続される。トランジスタ１２０のコレクタ、及び抵抗１２ ２は、電圧源１０８に共通に接続される。 安定化電流源１２６は、トランジスタ１１４のベースと抵抗１１８の接合部に 接続される。 非反転電圧出力ノード１２８は、トランジスタ１０２のエミッタと、バイアス 電流発生器１３０の接合部に接続される。反転電圧出力ノード１３２は、トラン ジスタ１１４と、バイアス電流発生器１３４の接合部に接続される。 バッファ１０の電流源１８及び２８は、単一の電流源１３０内に組み込まれて いるので、動作時に、バッファ１００は、図１のバッファ１０よりも低い差動出 力インピーダンスを達成する。同様に、バッファ１０の電流源２２及び３４は、 単一の電流源１３４内に組み込まれている。更に、バッファ１００は、正帰還を 利用して、差動出力インピーダンスを低くする。 更に詳細に、例示の目的のために、安定化電流源１１６及び１２６の各々を介 して流れる電流は、ゼロに等しいと想定して、抵抗性 負荷が、出力ノード１２８及び１３２を横切り接続された場合、入力信号電流源 １１０及び１２６がオフセットされると、電流が、抵抗性負荷を介して流れるこ とになる。トランジスタ１１４のベース電流が無視される場合、反転出力ノード １３２を介して流れる電流は又、トランジスタ１１４のコレクタを介して流れ、 それにより、トランジスタ１０４のエミッタにおいて、電圧が発生される。 トランジスタ１０４のエミッタにおける小信号電圧Ｖ_104emitterは、 −（Ｉ₁₃₂）×（ｒｅ₁₀₄＋Ｒ₁₀₆／β₁₀₄） に等しく、ここで、 Ｉ₁₃₂は、反転出力ノード１３２を介して流れる電流量、 ｒｅ₁₀₄は、トランジスタ１０４のエミッタ抵抗、 Ｒ₁₀₄は、抵抗１０６の抵抗値、 β₁₀₄は、トランジスタ１０４の利得、 である。 したがって、トランジスタ１０２のエミッタにおける小信号電圧Ｖ_102emitter は、 −（Ｉ₁₂₈）×（ｒｅ₁₀₂＋Ｒ₁₁₂／β₁₀₂）＋Ｖ_104emitter に等しく、ここで、 Ｉ₁₂₈は、非反転出力ノード１２８を介して流れる電流量、 ｒｅ₁₀₂は、トランジスタ１０２のエミッタ抵抗、 Ｒ₁₁₂は、抵抗１１２の抵抗値、 β₁₀₂は、トランジスタ１０２の利得、 Ｖ_104emitterは、トランジスタ１０４のエミッタの小信号電圧である。 差動負荷に対して、 Ｉ₁₂₈＝−Ｉ₁₃₂ である。 また、その交差接続されたコレクタのために、安定化電流源１１６及び１２６ の各々を介して流れる電流は、ゼロに等しいと想定されるので、トランジスタ１ ０２及び１０４は、同一のＤＣバイアス電流を有している。このように、ｒｅ_{10 4} ＝ｒｅ₁₀₂である。従って、 Ｖ_102emitter＝（Ｉ₁₃₂）×（ｒｅ₁₀₂＋Ｒ₁₁₂／β₁₀₂） ＋Ｖ_104emitter である。 値β₁₀₂＝β₁₀₄、及びＲ₁₁₂＝Ｒ₁₀₆と想定すると、 Ｖ_102emitter＝（Ｉ₁₃₂）×（ｒｅ₁₀₄＋Ｒ₁₀₆／β₁₀₄） ＋Ｖ_104emitter ＝０ となる。 更に詳細には、電流が、非反転出力ノード１２８を介して、従ってトランジス タ１０２を介して流れる場合、電流のこの流れは、トランジスタ１２０のエミッ タにおいて、同じ効果を生み出し、それによりトランジスタ１１４のエミッタの 電圧が、一定に保持される。このように、負荷を介して流れる電流が存在する場 合でさえも、出力は入力信号に追従する。従って、出力インピーダンスは、 Ｒ_out＝Ｖ／Ｉ＝０／（Ｉ₁₂₈−１132）＝０ となる。 ループ利得が１よりも大きくなる場合に、差動バッファ１００がラッチするの を防止するために、２つの方法が利用される。第１の方法は、トランジスタ１０ ２及び１１４におけるベース電流が考慮される場合、ループ利得が僅かに低減さ れることにおいて、バッファ１００に本質的なものである。 第２の方法は、トランジスタ１１４及び１２０の各々のエミッタ抵抗値を低減 することにより、更にループ利得を低減するために、安定化電流源１１６及び１ ２６を含むことから構成される。従って、電流が、電圧出力ノード１２８及び１ ３２を介して流れる場合、トランジスタ１０２及び１１４のエミッタにおける電 圧は、それぞれのコレクタにおいて発生される電圧よりも大きい。 これらのループ利得は、結果としてゼロでない出力インピーダンスを生じる。 しかし、所与のバイアス電流量に対して、差動バッファは尚も、図１のバッファ よりずっと低い出力インピーダンスを生み出す。 バッファ１００は又、ＮＰＮトランジスタ１０２、１０４、１１４、及び１２ ０の代わりに、ＰＮＰトランジスタを使用して、電流源１１０、１１６、１２４ 、１２６、１３０、及び１３４の極性、及び電圧源の極性を反転することによっ ても実施可能である。 ここで、図３を参照すると、本発明による、差動バッファ２００の第２の実施 例が示されている。差動バッファ２００は、図２の実 施例のバイポーラトランジスタ１０４、１０２、１２０、及び１１４を、それぞ れＭＯＳＦＥＴ２０２、２０４、２０６、及び２０８で置き換えている。 バイポーラトランジスタとは対照的に、ＭＯＳＦＥＴの特性のために、差動バ ッファ２００において、バッファ１００の抵抗１１２及び１１８が削除、及び短 絡されて、トランジスタ２０２及び２０６の絶縁ゲートが、電圧入力により直接 駆動される。更に詳細には、非反転入カノード２１０が、ＭＯＳＦＥＴ２Ｏ２の ゲートに接続される。反転入力ノード２１２が、ＭＯＳＦＥＴ２０６のゲートに 接続される。ＭＯＳＦＥＴ２０２のソースは、ＭＯＳＦＥＴ２０８のドレイン、 ＭＯＳＦＥＴ２０４のゲート、及び安定化電流源２１４の接合部に接続される。 ＭＯＳＦＥＴ２０６のソースは、ＭＯＳＦＥＴ２０４のドレイン、トランジスタ ２０８のゲート、及び安定化電流源２１６の接合部に接続される。 非反転出力ノード２１８が、ＭＯＳＦＥＴ２０４のソース、及びバイアス電流 源２２０の接合部に接続される。反転出力ノード２２２が、ＭＯＳＦＥＴ２０８ のソース、及びバイアス電流源２２４の接合部に接続される。Ｖ_ccの電位を有す る、電圧源２２６が、ＭＯＳＦＥＴ２０２及び２０６の各々のドレインに接続さ れる。 バッファ１０の電流源１８及び２８が、単一の電流源２２０内に組み込まれて いるので、動作時に、図２のバッファ１００と同じようにして、バッファ２００ は、図１のバッファ１０のＭＯＳＦＥＴ版よりも低い差動出力インピーダンスを 達成する。同様に、バッフ ァ１０の電流源２２及び３４は、単一の電流源２２４内に組み込まれている。 更に、バッファ２００は、差動出力インピーダンスを低くするために、正帰還 を利用する。更に詳細には、電流が、非反転出力ノード２１８を介して、従って ＭＯＳＦＥＴ２０４を介して流れる場合、電流のこの流れは、ＭＯＳＦＥＴ２０ ８のソースにおいて、同じ効果を生み出し、それによりＭＯＳＦＥＴ２０８のソ ース電圧が、一定に保持される。このように、出力ノード２１８及び２２２を横 切る負荷を介して流れる電流が存在する場合でさえも、出力電流は入力信号に追 従する。従って、出力インピーダンスは、 Ｒ_out＝Ｖ／Ｉ＝０／（Ｉ₂₁₈−Ｉ₂₂₂）＝０ となり、ここで、Ｉ₂₁₈は、非反転出力ノード２１８を介して流れる電流量、及 びＩ₂₂₂は、反転出力ノード２２２を介して流れる電流量である。 バッファ２００は又、ＮチャンネルＭＯＳＦＥＴ２０２、２０４、２０６、及 び２０８の代わりに、ＰチャンネルＭＯＳＦＥＴを使用して、電流源２１４、２ １６、２２０、及び２２４の極性、及び電圧源２２６の極性を反転することによ っても実施可能である。 ある好適な実施例のみを詳細に説明したが、当業者には明らかなように、請求 の範囲により規定される、本発明の範囲から逸脱することなく、幾つかの変更、 及び／又は修正をなすことが可能である。

Claims (1)

1. 【特許請求の範囲】 １．低差動出力インピーダンスを有する電圧バッファ回路において、 出力トランジスタの各々が、コレクタ、ベース、及びエミッタを含み、第１ の出力トランジスタのエミッタが、非反転出力ノードに接続され、第２の出力ト ランジスタのエミッタが、反転出力ノードに接続される、一対のバイポーラ出力 トランジスタと、 入力トランジスタの各々が、コレクタ、ベース、及びエミッタを含み、第１ の入力トランジスタのベースが、反転入力信号を受信するために結合され、第１ の入力トランジスタのエミッタが、第２の出力トランジスタのコレクタに接続さ れ、且つ第１の出力トランジスタのベースに結合され、第２の入力トランジスタ のベースが、非反転入力信号を受信するために結合され、第２の入力トランジス タエミッタが、第１の出力トランジスタのコレクタに接続され、且つ第２の出力 トランジスタのベースに結合される、一対のバイポーラ入力トランジスタと、 からなる電圧バッファ回路。 ２．接地と、第１の出力トランジスタのエミッタとの間に接続される、第１の電 流源と、 接地と、第２の出力トランジスタのエミッタとの間に接続される、第２の電 流源と、 から更になる、請求項１に記載の電圧バッファ回路。 ３．第１の出力トランジスタのベースに接続される、第１の安定化電流源と、 第２の出力トランジスタのベースに接続される、第２の安定化電流源と、 から更になる、請求項１に記載の電圧バッファ回路。 ４．第１の入力トランジスタのベースに結合される、第１のバイアス手段と、 第２の入力トランジスタのベースに結合される、第２のバイアス手段と、 から更になる、請求項１に記載の電圧バッファ回路。 ５．低差動出力インピーダンスを有する電圧バッファ回路において、 出力トランジスタの各々が、コレクタ、ベース、及びエミッタを含み、第１ の出力トランジスタのエミッタが、非反転出力ノードに接続され、第２の出力ト ランジスタのエミッタが、反転出力ノードに接続される、一対のバイポーラ出力 トランジスタと、 入力トランジスタの各々が、コレクタ、ベース、及びエミッタを含み、第１ の入力トランジスタのベースが、反転入力信号を受信するために結合され、第１ の入力トランジスタのエミッタが、第２の出力トランジスタのコレクタに接続さ れ、且つ第１の出力トランジスタのベースに抵抗性結合され、第２の入力トラン ジスタのベースが、非反転入力信号を受信するために結 合され、第２の入力トランジスタエミッタが、第１の出力トランジスタのコレク タに接続され、且つ第２の出力トランジスタのベースに抵抗性結合される、一対 のバイポーラ入力トランジスタと、 接地と、第１の出力トランジスタのエミッタとの間に接続される、第１の電 流源と、 接地と、第２の出力トランジスタのエミッタとの間に接続される、第２の電 流源と、 第１の出力トランジスタのベースに接続される、第１の安定化電流源と、 第２の出力トランジスタのベースに接続される、第２の安定化電流源と、 第１の入力トランジスタのベースに結合される、第１のバイアス手段と、 第２の入力トランジスタのベースに結合される、第２のバイアス手段と、 からなる電圧バッファ回路。 ６．低差動出力インピーダンスを有する電圧バッファ回路において、 出力トランジスタの各々が、ドレイン、ゲート、及びソースを含み、第１の 出力トランジスタのソースが、非反転出力ノードに接続され、第２の出力トラン ジスタのソースが、反転出力ノードに接続される、一対のＭＯＳＦＥＴ出力トラ ンジスタと、 入力トランジスタの各々が、ドレイン、ゲート、及びソースを含み、第１の 入力トランジスタのゲートが、反転入力信号を受信するために結合され、第１の 入力トランジスタのソースが、第１の出力トランジスタのドレインに接続され、 且つ第２の出力トランジスタのゲートに結合され、第２の入力トランジスタのゲ ートが、非反転入力信号を受信するために結合され、第２の入力トランジスタソ ースが、第２の出力トランジスタのドレインに接続され、且つ第１の出力トラン ジスタのゲートに結合される、一対のＭＯＳＦＥＴ入力トランジスタと、 からなる電圧バッファ回路。 ７．接地と、第１の出力トランジスタのソースとの間に接続される、第１の電流 源と、 接地と、第２の出力トランジスタのソースとの間に接続される、第２の電流 源と、 から更になる、請求項６に記載の電圧バッファ回路。 ８．第１の出力トランジスタのゲートに接続される、第１の安定化電流源と、 第２の出力トランジスタのゲートに接続される、第２の安定化電流源と、 から更になる、請求項６に記載の電圧バッファ回路。 ９．低差動出力インピーダンスを有する電圧バッファ回路において、 出力トランジスタの各々が、ドレイン、ゲート、及びソース を含み、第１の出力トランジスタのソースが、非反転出力ノードに接続され、第 ２の出力トランジスタのソースが、反転出力ノードに接続される、一対のＭＯＳ ＦＥＴ出力トランジスタと、 入力トランジスタの各々が、ドレイン、ゲート、及びソースを含み、第１の 入力トランジスタのゲートが、反転入力信号を受信するために結合され、第１の 入力トランジスタのソースが、第１の出力トランジスタのドレインに接続され、 且つ第２の出力トランジスタのゲートに結合され、第２の入力トランジスタのゲ ートが、非反転入力信号を受信するために結合され、第２の入力トランジスタソ ースが、第２の出力トランジスタのドレインに接続され、且つ第１の出力トラン ジスタのゲートに抵抗性結合される、一対のＭＯＳＦＥＴ入力トランジスタと、 接地と、第１の出力トランジスタのソースとの間に接続される、第１の電流 源と、 接地と、第２の出力トランジスタのソースとの間に接続される、第２の電流 源と、 第１の出力トランジスタのゲートに接続される、第１の安定化電流源と、 第２の出力トランジスタのゲートに接続される、第２の安定化電流源と、 からなる電圧バッファ回路。 10．電圧入力をバッファリングして、低差動出力インピーダンスを与える方法に おいて、 出力トランジスタの各々が、コレクタ、ベース、及びエミッタを含み、第１ の出力トランジスタのエミッタが、非反転出力ノードに接続され、第２の出力ト ランジスタのエミッタが、反転出力ノードに接続される、一対のバイポーラ出力 トランジスタを設けるステップと、 各出力トランジスタのエミッタにおいて、一定電圧を維持するために、他の トランジスタのコレクタから、各出力トランジスタのベースにおける電圧を発生 するステップと、 を含む方法。 11．電圧入力をバッファリングして、低差動出力インピーダンスを与える方法に おいて、 出力トランジスタの各々が、ドレイン、ゲート、及びソースを含み、第１の 出力トランジスタのソースが、非反転出力ノードに接続され、第２の出力トラン ジスタのソースが、反転出力ノードに接続される、一対のＭＯＳＦＥＴ出力トラ ンジスタを設けるステップと、 各出力トランジスタのソースにおいて、一定電圧を維持するために、他のト ランジスタのドレインから、各出力トランジスタのゲートにおける電圧を発生す るステップと、 を含む方法。