JPH09500205A - テスト下にある装置の光学走査およびアライメント - Google Patents

テスト下にある装置の光学走査およびアライメント

Info

Publication number
JPH09500205A
JPH09500205A JP7502782A JP50278294A JPH09500205A JP H09500205 A JPH09500205 A JP H09500205A JP 7502782 A JP7502782 A JP 7502782A JP 50278294 A JP50278294 A JP 50278294A JP H09500205 A JPH09500205 A JP H09500205A
Authority
JP
Japan
Prior art keywords
dut
leads
test
probe card
holder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7502782A
Other languages
English (en)
Inventor
フライ,ロナルド・イー・ジュニア
Original Assignee
ブイ・エル・エス・アイ・テクノロジー・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブイ・エル・エス・アイ・テクノロジー・インコーポレイテッド filed Critical ブイ・エル・エス・アイ・テクノロジー・インコーポレイテッド
Publication of JPH09500205A publication Critical patent/JPH09500205A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 集積回路チップ(12)またはその他のテスト中の装置(DUT)を欠陥に関して走査するため、およびチップ回路をテストするためにチップの電気的リード(24)を電気的テスターのリード(30)と視覚的に整列させるための装置。この装置は像形成システム(18)を提供し、チップの走査およびチップリードのアライメントに対し、視覚的に知覚できるチップの像をもたらす。この装置はまた、チップを含む面(X,Y)においてチップを並進運動させ、その面に垂直な軸(Z)の周りでチップを回転させてチップリードと対応する電気的テスターのリードとのアライメントを促進するメカニズム(32、34、44)を提供する。コンピュータ(22)またはオペレータは像形成システムを通してチップを見て、走査のためおよび後続のチップテストに対するリードのアライメントのために、チップの並進運動および回転を制御する。

Description

【発明の詳細な説明】 テスト下にある装置の光学走査およびアライメント 詳細な説明 技術分野 この発明は半導体装置製造に関し、より特定的には集積回路のテストに関する 。背景技術 集積回路(IC)チップの最終製造工程はしばしば、(1)ICチップのリー ドとテスト装置のリードとのアライメントおよび装着、ならびに(2)ミスアラ イメントといった欠陥に対して行なわれる、ICチップリードの視覚走査を含む 。 従来のチップアライメント装置をたとえばテスト装置において使用してチップ のリードを電気的にテストする。チップのリード位置および/またはチップのテ スターの電気的接触位置の機械的調整を行なってチップリードとテストリードと を正確に整列させる。こういった調整は、チップが最初にテスト領域に配置され るとき、またはリード形態の異なる別のタイプのチップが同じテスト領域でテス トされる場合には、必要かもしれない。 アライメントは典型的に、精密な機械加工構成部品を用い、こうした構成部品 に機械的調整を行なってICチップを正確な整列した位置に配置することにより 達成される。この方法に伴う問題は、チップリードをテストリードと整列させる には定期的に調整が必要とされるため、機械加工 された部品はすぐに摩耗するということである。機械加工された部品の寸法は非 常に正確でなければならないため、摩耗した部品を交換するコストが高くなる可 能性がある。 先行技術におけるさらなる問題は、ICチップリードは現在非常に小さなリー ドピッチで製造されていることである。こうしたピッチはしばしば機械加工され た部品の公差よりも小さく、チップリードの整列およびテストにおけるエラーが 生じる。 先行技術によるアライメント装置のさらなる問題は、チップはしばしばテスト 工程の前にまたはテスト工程の間に滑ったり、位置が僅かに変わったりすること である。先行技術ではチップの滑りの問題または一旦滑りが生じた場合にいかに してチップリードとテストリードとのアライメントを修正するかという問題には 対処していない。 ICチップリードの視覚検査は、リードの整列および電気的テストの前または 後に行なわれることがよくある。典型的に走査は、独立型装置においてオペレー タまたはコンピュータがチップのリードにおける欠陥を視覚的に検査して、光学 的に行なわれる。この先行技術による方法に伴う問題は、走査ステップおよびア ライメント/テストステップを行なうには別の機械が必要なことである。アライ メントおよび走査に対して別にテストを行なうと、適切なテスト装置を配置し適 用するのにさらに時間が必要となり、したがってICのテストのコストが増大す ることになる。さ らに、ICリードは検査装置からテスト装置へと動かされる際に、方向が変わっ て整列状態から外れる可能性がある。 そこで複数目的に対し使用可能な1つの装置を用いてICリードのアライメン トおよび走査が可能となる方策が必要となる。両方のタスクに対し1つの装置を 用いることにより、より多くのICをテストすることができ、過剰な扱いのため に生じるICへの損傷を減ずることができる。 さらに必要なものは、テストプラットホームでICの滑りが発生した後に、I Cまたはその他のテスト中の装置を整列させるアライメント装置である。この装 置はさらに、定期的な調整により摩耗する、高価で精密な機械加工部品を使用せ ずに、ICリードとテストリードとの正確なアライメントを提供しなければなら ない。発明の開示 上記の必要性はこの発明により満たされ、この発明は、テスト中の装置(DU T)のリードと電気的テスト装置のテストリードとを整列させ、欠陥に対してD UTのリードを走査する装置を提供する。この装置はこれら両方の機能を1つの 装置に組入れることにより、テスト時間および製造費用を節減する。 この装置は、集積回路(IC)チップといったDUTを支えるためのDUTネ ストを備える円筒形のテスト台を含む。電気的テストリードを備えるプローブカ ードを含むテストヘッドが、DUTの上方に位置決めされる。視覚シス テムがプロープカードリードおよびDUTリードを見るために、テストヘッドの 上方に位置決めされる。視覚システムを用いて、オペレータまたはコンピュータ は欠陥を探してDUTのリードを走査することができる。 この装置はまた、DUTのリードとプローブカードのリードとをを整列させる ために使用される。視覚システムによりプローブカードおよびDUTのリードを 見ることができるため、これらのリードのアライメントを視覚的にモニタするこ とができる。リードを整列させるために、ステッパモータがテスト台をDUTの 面で垂直軸に沿い並進運動させ、この台はまたDUTの面に垂直な軸の周りを回 転することができる。一旦プローブカードのリードとDUTリードとが整列する と、別のステッパモータがこの台を持ち上げてDUTリードをプローブカードの リードと接触させる。テストヘッドにおけるテスト機械を使用したDUTの電気 的テストをこのようにして開始できる。 代替実施例では、視覚システムをDUTの台の下方に位置決めし、しかもなお DUTリードおよびプローブカードリードの外観、ならびにアライメントを目的 とした空間的な関係をもたらすことができる。別の実施例では、テスト台はDU T並進運動メカニズムを含み、これはDUTネストを通して一続きのDUTを移 動させ、その一続きにおいて各DUTをテストおよび走査するように動作する。 この発明の利点は、テスト台のネスト内でのDUTの滑 りに対する補償を行なうことができる、DUTのためのアライメントシステムを 提供することである。DUTを整列させるために、ステッパモータを用いた簡単 な調整が容易にかつ迅速に行なわれる。 この発明のさらなる利点は、製造コストが大きくなく、容易には摩耗しないた めに、製造およびメンテナンスコストを節約する、アライメントシステムを提供 することである。 この発明のさらなる利点は、1つの装置においてアライメント/テストおよび 走査機能を提供することである。こうすることにより、どちらの動作もICチッ プに対し一度行なわれ、時間と費用とを節約することができる。 この発明の上記およびその他の利点は、後述のこの発明の明細書を読み、添付 の図面を参照することにより、当業者には明らかになるであろう。図面の簡単な説明 図1はこの発明の装置の斜視図である。 図2aは、テスト台がローディング位置にあるこの発明の立面側面図である。 図2bは、テスト台がテスト位置にある、この発明の立面側面図である。 図3は、この発明において使用できるテスト中の装置(DUT)の上面図であ る。 図4aは、図2aに示される装置およびDUTの断面の 上面図である。 図4bは、プローブカードおよびDUTを示す、図2aに示される装置の断面 の上面図である。 図4cは、視覚システムを通したプローブカードのリードおよびDUTの眺め の詳細な図である。 図5aは、この発明の代替実施例の側面立面図である。 図5bは、図5aに示される実施例の上面図である。 図6は、この発明の実行の方法を図示するフローチャートである。この発明を実行するためのベストモード 図1は、この発明に従って構成されるテストシステム10の斜視図である。テ ストシステム10は、テスト中の装置(DUT)12、テスト台14、テスト・ ヘッド16、視覚システム18、サポート20、およびディジタルコンピュータ 22を含む。DUT12は典型的に、リード24を含むリードフレームに取付け られる半導体集積回路(IC)チップである。DUT12の例については図3を 参照されたい。 好ましい実施例においてテスト台14は、アライメント、走査、およびテスト 目的のためにDUT12を保持する円筒形の構成部品である。台14は、DUT を台14の上で保持する、DUTの形状に特定的に合わせられたDUTネスト2 6を含む。ネスト26はまた好ましくは、ペッグまたは類似する構造(図4a参 照)を備えてDUTの孔に嵌 められるようにし、DUTを台14にしっかりと装着する助けとなる。 テストヘッド16はDUTネスト26の真っ直ぐ上方に装着され、DUT12 のリードと接触するテストリードを提供する。この実施例においては、テストヘ ッドはDUT12の上方の位置に静的に装着される。テストヘッド16は、台1 4の上のネスト26およびDUT12とほぼ整列するプローブカード28を含む 。プローブカード28は、各々がDUT12の対応するリード24に接触するよ うに形成されたテストリード30を含む。プローブカードの各リード30は、テ ストヘッド16の内側に位置するか、または外部に位置決めされ、ケーブルなど を通してリード30に結合されるテストシステム(図示せず)の端子またはその 他のタイプの接続に結合される。テストシステムは好ましくは、テスト信号を提 供し、出力を読出すなどしてDUT上の回路が正しく機能しているかどうかを判 断することにより、DUT12の端子を電気的にテストするように機能する。 視覚システム18は光学系を含み、テストヘッド16およびDUT12の真っ 直ぐ上方に装着される。視覚システムは好ましくは、走査および整列の目的のた めの、下にある物体の像を見て拡大するためのレンズを含む。好ましくは、視覚 システムはディジタルコンピュータ22(以下で説明する)からの信号により導 かれて、DUTの像を自動 的に走査することができる。 その代わりとして、視覚システム18は、オペレータが視覚システムのレンズ を通して見ることができるように、上部にアイピースを備える。システムを通し 上から下を見下ろすオペレータに対し、視覚システムは上からの視野を提供し、 プローブカード28とそのテストリード30との空間的関係、およびDUT12 とそのリード24との空間的な関係を与える(図4c参照)。オペレータはまた 、視覚システムを通して見る像の焦点および倍率を調整できる。 視覚システム18を用い、製造プロセスにおいて生じたかもしれない欠陥に対 しDUT12のリード24を最初に走査する。次にコンピュータ22またはオペ レータがこの視覚システムを利用して、リード24がプローブカード28のテス トリードと整列しているかどうかを検査する。このリードが整列していなければ 、コンピュータまたはオペレータは、サポート20におけるモータを制御するこ とにより(以下で説明する)、DUT16の位置を調整する。 視覚システム18は、図1に示すように、DUTの上面を真っ直ぐ見下ろすよ うにDUT12およびテストヘッド16の上方に装着されることができ、または その代わりとして、視覚システムをDUTの下部で真っ直ぐに見上げるように、 DUTの下に装着されることが可能である。この場合、視覚システムはコンピュ ータまたはオペレータに、プローブカードのテストリード30とDUTリード2 4と の同じ空間的な関係を提供するであろうが、前述の実施例の逆の配置と異なり、 DUTリードはテストリードよりも視覚システムに近くなるであろう。 視覚システムは任意的にプローブカードおよびDUTを照明するための光源( 図示せず)を自身で含む。このような光源は光学系の内部で含むことが可能であ り、または外部で使用して外側の領域からDUTおよびプローブカードを照明す ることができる。光源はまた、ダイオードレーザ、その他のレーザ、水銀ランプ 、または可視波長域が0.4mm≦L≦0.7mmであるその他の光源を含む、 いくつかの実施例に対応できる。 台14を保持するための円筒形の窪みを備えたサポート20が、テストヘッド 16の下方に位置決めされる。サポート20および台14は、コンピュータ22 またはオペレータによって制御されて並進運動できる。サポート20は、ブラケ ット55を通るシャフト36aおよび36bによりサポート20に結合されそれ ぞれxおよびy軸38および39で規定される面で互いにほぼ垂直に位置決めさ れる2つの並進ステッパモータ32および34により移動させられ、位置決めさ れることができる。この実施例では、シャフト36aおよび36bはサポート2 0の機械加工されたエッジ面に接し、シャフトの端部とサポート20との間に滑 り軸受を設ける。モータ32によりサポート20および台14がx軸38に沿い 動き、モータ34によりサポート および台はy軸39に沿い動く。この台の運動は、DUT12が2つの方向に並 進運動してDUTのリード24をプローブカード28のテストリード30と整列 させるように提供される。ステッパモータ32および34をまた使用して、DU Tをネスト26に積載したり降ろしたりできるように、サポート20および台1 4を移動させてテストヘッド16の下から出すことができる。 台14にはまた好ましくは回転運動が与えられて、リード24とテストリード 30との整列をさらに助ける。回転モータ40がサポート20に結合されて、矢 印41で示す回転運動Rを、台14に対して与える。回転モータ40は台14を 接線の箇所で駆動輪42と係合させ、輪と台との間の摩擦で台を回転させる。好 ましくは輪42には、台の正確な制御が維持されるように、台14のエッジに対 する優れた牽引力をもたらすエッジが設けられている。台14および輪42のエ ッジはまたインターロックと連動して正確な回転をもたらすことができる。 モータ32、34および40を用いて、コンピュータはDUTのリードをプロ ーブカードのリードと整列させることができる。DUTが台に積載されるたびに ネスト26がDUTを十分に正確に保持することはないかもしれないので、この ような整列が好ましい。DUTが台に設置された後にはまた、DUTの滑りが生 じる可能性があり、再調整が必要となる。この装置10は、こうした状況に対し 、正 確かつ好都合なDUT位置の再調整を提供する。 サポート20はまた、z軸46に沿う並進運動を台14にもたらす並進モータ 44を含む。シャフト36cがモータ44を台14と結合する。好ましくは、シ ャフト36cは台14に設けられたボアに通され、そのボアと係合する。視覚シ ステム18を用いて一旦DUTリード24の位置が、テストリード30の位置と の関係で眺められると、台14はモータ44によりプローブカード28の高さま で持ち上げられる(図2b参照)。 ディジタルコンピュータ22は好ましくは、いくつかの入力/出力(I/O) ポートで装置10の動作を制御する、マイクロプロセッサにより制御されるディ ジタル装置である。好ましい実施例では、コンピュータ22はバス46を通し、 視覚システム18との間で情報の送受信を行なう。コンピュータ22は視覚シス テムからのビデオ入力を受取り、DUTおよびプローブカードのリードの整列に 関し検査を行なう。コンピュータは周知のアルゴリズムを用いて損傷したまたは 欠陥のあるリードに関し、DUTを検査する。たとえば、エッジ検出アルゴリズ ムは、リードのエッジを検出することができ、リードを線形方程式で表わすこと が可能である。このリードの式を次に平衡性、垂直性、および空間設定に対し調 整することができる。コンピュータは、仕様に合わないリードに相当するリード の数をストアすることができ、またはそのICのためのリードが仕様 に合わないことを単に表示することができる。 リードが整列していなければ、コンピュータ22はバス48で出力信号を送り 、装置のいくつかのモータを機械的に制御する。コンピュータは適切な制御信号 をステッパモータ32、34、および40に送り、台14を並進運動させ、DU Tのリード24をテストヘッドのリード30と整列させる。これが達成されると 、コンピュータ22は出力信号をモータ44に送り、台を持ち上げてリード24 とリード30とを接触させる。テストヘッド16を通して結合されたテスト装置 を用いてDUT12の電気的テストがこうして開始され得る。 オペレータが視覚システム18を通して像を見る代替実施例においては、コン ピュータ22は視覚システムに結合される必要はない。オペレータはコンピュー タ22を直接制御してモータ32、34、40および44を調整できる。オペレ ータはまた、当該技術では周知である手動による制御を行なってモータを制御す ることができる。 図2aは、この発明の装置の立面側面図である。台14は低くされた位置にあ り、DUT12はネスト26に積載されている。代替実施例では、視覚システム 18の調整ノブ50を用いて、視覚システムの中心の垂直の開きを通して見るオ ペレータが観察する像に焦点を合わせる。テストヘッド16は、垂直のサポート 54に取付けられたサポート52により、静止位置で保持される。視覚システム 18 はまた、中央ベースサポート55に結合された垂直のサポート54に結合される 。中央ベースサポート55はモータ32、34、40および44を保持し、サポ ート20(図示せず)を装置10にしっかりと装着する。 図2bは持ち上げられた位置にある台14を示す。台14の上の場所にあるD UT12は、先に行なった調整でテストヘッド16内のプローブカード28と整 列している。DUT12のリード24は、ステッパモータ44を用いて台14を 持ち上げることにより、プローブカード28のリード30と接触する。台は、一 旦リード24(図1)がテストリード30(図1)としっかりと接触すると、上 向きに移動するのを停止する。電気的テスト装置(図示せず)がテストヘッド1 6およびサポート52を通してリード30に結合され、台が引き上げられた後に DUTの電気的テストを行なう。 図3は、この発明に対して用いることができるDUT12の例を示す。集積回 路(IC)ダイ57が中央位置にあり、導電性リード24が集積回路における電 気回路に結合される。リード24は一般にはダイ57から放射状に突出し、そう することによりリード24の端部が集積回路パッケージのリードとなるように形 成され、ICに対し入力および出力を与える。リードフレームのリード24は多 数の異なる形態で編成することができるが、一般には空間を密にして設けられ、 小さな領域内で多数のリードが与えられ るようにし、したがって非常に小さなピッチを有することになる。図3に示した ようなDUTのリードピッチは典型的に約2千万である。 ホルダ56は典型的に、プラスチックといった絶縁材料からなり、DUT12 が装置10のネスト26の上に配置され得るように適切な位置でDUT12を保 持するためのしっかりとした機構を提供する。ホルダの大きさおよび形状は、3 5mmスライドに対するホルダと同様である。ホルダ56にはアライメントの目 的のために孔57が設けられている。 図4aは、図2aの線4a−4aに沿う断面図である。図3に示されるDUT 12が台14の上で示される。DUT12はガイドピン(図示せず)をDUTの 孔57と係合させることにより台14と整列する。エッジガイド58がまたDU T12とネスト26との整列を助ける。 図4bは、図2aの線4b−4bに沿う断面図であり、プローブカードのリー ド30およびDUTリード24を示す。プローブカード28のリード30はDU T12のリード24と整列した状態で示される。一旦これらのリードが整列する と、台14を引き上げてDUTのリードがプローブカードの対応するリードと接 触するようにし、DUTをテスト装置でテストすることができる。 図4cは視覚システム18から見た詳細な図であり、プローブカードのリード 30はDUTのリード24と整列し ている。テストされるDUT次第でリードの形態が異なるため、もし形態の異な るDUTをテストするならばプローブカード28を変えねばならない。通常的に テストされるDUTに対して特定的なプローブカードを製造することが可能であ る。 図5aはこの発明の代替実施例を示し、いくつかのDUTが長い連続テープ6 0で結合される。テープ60は1方向に移動し、各DUTは一度に1つずつ走査 され、整列させられ、テストされる。この型のDUTに対応するためには、駆動 輪62が台14の一方の側で含まれる。駆動輪の歯はDUTテープ60のエッジ に沿うスプロケットホールに嵌まる。コンピュータ22は駆動輪を制御してテー プ上の1つのDUTの幅wと等しい増分でストランドを移動させる。コンピュー タ22はバス64を通して駆動輪62に制御信号を送る。 図5bは図5aの線5b−5bに沿う上面図である。この図ではDUTテープ 60のスプロケットホール66が示される。ガイド68がまた、DUTテープ6 0が台14の上の中心に置かれ正確に位置決めされる助けをする。テープ60の 各DUTは前述の実施例のように整列して、台14が引き上げられたときにプロ ーブカード28のリード30がDUTのリード24と接触するようにしなければ ならない。 図6は図1で説明したこの発明を実行するための方法を 示すフローチャート70である。ステップ72では、DUT12がネスト26に 設置され、DUTはもし必要であれば1つまたはそれ以上のステッパモータ32 および34を用いて視覚システム18の視界に移動させられる。ステップ74で は、コンピュータまたはオペレータが視覚システム18により提供される像を用 いて、欠陥に関してDUT12を視覚的に走査する。ステップ76で、DUTリ ード24およびプローブカードリード30を走査してその相対的な空間関係を判 断し、アライメントが必要かどうかを決定する。ステップ78で、DUT12は もし必要であれば回転ステッパモータ44によりDUTの面で回転し、DUTリ ード24を対応するプローブカードリード30と整列させる。ステップ80で、 DUT12はもし必要であれば並進ステッパモータ32および34によりDUT の面で並進運動させられてDUTリード24を対応するプローブカードコンタク ト30の真っ直ぐ下またはその反対に位置決めする。ステップ82で、DUTリ ード28および対応するプローブカードリード30は互いに接触するようにされ 、ステップ84で、プローブカードリード30に結合されたテスト装置を用いて 、DUT12の電気的テストが開始される。 機械的チップアライメント装置およびチップ光学スキャナを1つの装置に組入 れる結果として、コンピュータ制御される1つのメカニズムをすべてのタスクに 対して用いて、 DUTの動きを最も小さくし、1つの統合された動作で走査およびリード整列を DUT全体において行ない得る。この方策によりDUTリードの相応な滑りまた は関連するその他の大きさの変化に対する補償を行なうことが可能になる。

Claims (1)

  1. 【特許請求の範囲】 1.テスト中の装置(DUT)をテストするための装置であって、 複数の電気的リード(30)を備えるプローブカード(28)を有する集積回 路テストヘッド(16)と、 複数のリード(24)を備えるDUT(12)を受取り保持するためのDUT ホルダと、 前記DUTを含む面(X,Y)で、前記DUTを含む前記面に垂直な軸(Z) に沿って、前記ホルダを制御して移動させるための、前記ホルダに結合された変 位制御手段と、 前記DUTおよび前記プローブカードの視覚的に知覚可能な像を形成するため の、前記プローブカードと整列する像形成器(18)とを含み、 前記DUTは各DUTの電気的リードが前記プローブカードの対応する電気的 リードと接触するように移動し得る、テスト中の装置をテストするための装置。 2.前記DUTホルダはDUTネスト(26)を備える円筒形のテスト台(1 4)を含む、請求項1に記載の装置。 3.前記変位制御手段は前記テスト台を、前記DUTを含む前記面に実質的に 垂直な前記軸の周りで回転させるように動作する回転器を含む、請求項2に記載 の装置。 4.前記回転器はステッパモータ(44)を含む、請求項3に記載の装置。 5.前記変位制御手段は、前記テスト台を、前記DUT を含む前記面における2つの互いに垂直な軸(X,Y)に沿い並進運動させるこ とができる並進運動装置を含む、請求項1に記載の装置。 6.前記並進運動装置は複数のステッパモータ(32、34)を含む、請求項 5に記載の装置。 7.前記変位制御手段はディジタルコンピュータ(22)を含む、請求項1に 記載の装置。 8.前記変位制御手段は、前記DUTの並進運動および回転のための、手動で 動作する変位制御メカニズムを含む、請求項1に記載の装置。 9.前記像形成器は前記テストヘッドの上方で位置決めされる、請求項1に記 載の装置。 10.前記像形成器はビデオカメラアセンブリを含む、請求項1に記載の装置 。 11.前記視覚的に知覚可能な前記DUTの像は、前記DUTを含む前記面に ほぼ垂直に形成される、請求項10に記載の装置。 12.前記像形成器は、0.4mm≦L≦0.7mmの範囲の少なくとも1つ の波長Lを有する光を用いて前記DUTを照明するように位置決めされた光源を 含む、請求項11に記載の装置。 13.前記DUTホルダは、結合された複数のDUTを移動させるように動作 し、前記DUTホルダにおいてDUTを順次的に位置決めする並進運動装置を含 む、請求項1 に記載の装置。 14.前記DUTは集積回路チップである、請求項1に記載の装置。 15.テスト中の装置(DUT)をテストするための方法であって、 電気的リード(24)を有するDUT(12)および電気的リード(30)を 有するプローブカード(28)を同時に見るステップと、 前記DUTの前記電気的リードが前記プローブカードの前記電気的リードと整 列するように前記DUTを移動させるステップと、 前記DUTの前記電気的リードが前記プローブカードの前記電気的リードと接 触するように前記DUTを移動させるステップと、 前記DUTの動作をテストするステップとを含む、テスト中の装置をテストす るための方法。 16.前記DUTを見る前記ステップの後欠陥に関して前記DUTを走査する ステップをさらに含む、請求項15に記載の方法。 17.前記DUTを見る前記ステップは、ディジタルコンピュータ(22)に 結合されたビデオカメラ(18)を用いて前記DUTを見るステップを含む、請 求項16に記載の方法。 18.前記DUTを移動させる前記ステップは、前記D UTを前記DUTの面で回転させるステップを含む、請求項15に記載の方法。 19.前記DUTを移動させる前記ステップは、前記DUTの面における少な くとも1つの線形的な移動を含む、請求項18に記載の方法。 20.前記DUTの動作のテストの後前記DUTを移動させ、移動させられた 前記DUTの位置に第2のDUTを移動させるステップをさらに含む、請求項1 5に記載の方法。 21.テスト中の装置(DUT)をテストするための装置であって、 複数のテストリード(30)が設けられたプローブカード(28)と、 複数のDUTリードを有するDUTを受取り保持するためのDUTホルダ(1 4)と、 前記テストリードおよび前記DUTリードを同時に見るためのビューアと、 前記ビューアに応答して前記プローブカードと前記DUTとの間の相対的な運 動を提供し、前記テストリードを前記DUTリードと整列させるための調整メカ ニズムとを含む、テスト中の装置をテストするための装置。 22.前記見ることに応答して前記DUTリードが位置に関する仕様内にある かどうかを判断するための分析器をさらに含む、請求項21に記載の装置。 23.前記ビューアはビデオカメラ(18)を含む、請求項21に記載の装置 。 24.前記ビューアは前記ビデオカメラに結合されたディジタルコンピュータ をさらに含む、請求項21に記載の装置。 25.前記調整メカニズムは前記ディジタル計算により制御される、請求項2 4に記載の装置。 26.前記調整メカニズムは前記DUTホルダを移動させる、請求項21に記 載の装置。 27.前記調整メカニズムは前記DUTホルダを回転させることができる、請 求項26に記載の装置。 28.前記調整メカニズムは前記DUTホルダをx−y面で並進運動させるこ とができる、請求項26に記載の装置。
JP7502782A 1993-06-17 1994-04-25 テスト下にある装置の光学走査およびアライメント Pending JPH09500205A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/079,180 US5481202A (en) 1993-06-17 1993-06-17 Optical scan and alignment of devices under test
US08/079,180 1993-06-17
PCT/US1994/004536 WO1995000857A1 (en) 1993-06-17 1994-04-25 Optical scan and alignment of devices under test

Publications (1)

Publication Number Publication Date
JPH09500205A true JPH09500205A (ja) 1997-01-07

Family

ID=22148932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7502782A Pending JPH09500205A (ja) 1993-06-17 1994-04-25 テスト下にある装置の光学走査およびアライメント

Country Status (3)

Country Link
US (1) US5481202A (ja)
JP (1) JPH09500205A (ja)
WO (1) WO1995000857A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009001486A (ja) * 2001-04-06 2009-01-08 California Inst Of Technol 物質の結晶化の高スループットスクリーニング
CN106959410A (zh) * 2013-11-11 2017-07-18 伊斯梅卡半导体控股公司 用于处理构件的组件和方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644393A (en) * 1995-10-19 1997-07-01 Hitachi Electronics Engineering Co., Ltd. Extraneous substance inspection method and apparatus
US5872458A (en) * 1996-07-08 1999-02-16 Motorola, Inc. Method for electrically contacting semiconductor devices in trays and test contactor useful therefor
US6064517A (en) 1996-07-22 2000-05-16 Kla-Tencor Corporation High NA system for multiple mode imaging
US5880828A (en) * 1996-07-26 1999-03-09 Hitachi Electronics Engineering Co., Ltd. Surface defect inspection device and shading correction method therefor
US6112905A (en) * 1996-07-31 2000-09-05 Aseco Corporation Automatic semiconductor part handler
US6172757B1 (en) 1996-09-25 2001-01-09 Vanguard International Semiconductor Corporation Lever sensor for stepper field-by-field focus and leveling system
US6177955B1 (en) 1997-10-09 2001-01-23 Westar Corporation Visual display inspection system
US6241459B1 (en) 1998-12-21 2001-06-05 Micron Electronics, Inc. Shuttle assembly for tray handling
US6417484B1 (en) 1998-12-21 2002-07-09 Micron Electronics, Inc. Laser marking system for dice carried in trays and method of operation
US6287068B1 (en) 1998-12-21 2001-09-11 Micron Technology, Inc. Self-aligning tray carrier apparatus with tilt feature
US6904671B1 (en) * 1999-05-07 2005-06-14 Micron Technology, Inc. Integrated circuit chip handling apparatus and method
US6414752B1 (en) 1999-06-18 2002-07-02 Kla-Tencor Technologies Corporation Method and apparatus for scanning, stitching, and damping measurements of a double-sided metrology inspection tool
US6528760B1 (en) 2000-07-14 2003-03-04 Micron Technology, Inc. Apparatus and method using rotational indexing for laser marking IC packages carried in trays
US6524881B1 (en) * 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US20030189424A1 (en) * 2002-04-09 2003-10-09 Urstadt Robert E. Method and apparatus for prevention of probe card damage, when used with a manual wafer prober
WO2004008158A2 (en) 2002-07-17 2004-01-22 Delta Design, Inc. Nestless plunge mechanism for semiconductor testing
US7342402B2 (en) * 2003-04-10 2008-03-11 Formfactor, Inc. Method of probing a device using captured image of probe structure in which probe tips comprise alignment features
AU2003241977A1 (en) * 2003-05-30 2005-01-21 Advantest Corporation Electronic component test instrument
US8459120B2 (en) * 2010-11-05 2013-06-11 Sonix, Inc. Method and apparatus for automated ultrasonic inspection
US10910786B2 (en) 2018-07-23 2021-02-02 University Of Maryland, College Park Laser cavity optical alignment
US11152756B2 (en) 2018-07-23 2021-10-19 University Of Maryland, College Park Laser cavity repetition rate tuning and high-bandwidth stabilization

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3996517A (en) * 1975-12-29 1976-12-07 Monsanto Company Apparatus for wafer probing having surface level sensing
GB8700754D0 (en) * 1987-01-14 1987-02-18 Int Computers Ltd Test apparatus for printed circuit boards
US4929893A (en) * 1987-10-06 1990-05-29 Canon Kabushiki Kaisha Wafer prober
US5172053A (en) * 1989-02-24 1992-12-15 Tokyo Electron Limited Prober apparatus
US5030907A (en) * 1989-05-19 1991-07-09 Knights Technology, Inc. CAD driven microprobe integrated circuit tester
JP2751435B2 (ja) * 1989-07-17 1998-05-18 松下電器産業株式会社 電子部品の半田付状態の検査方法
US5160883A (en) * 1989-11-03 1992-11-03 John H. Blanz Company, Inc. Test station having vibrationally stabilized X, Y and Z movable integrated circuit receiving support
JPH03209737A (ja) * 1990-01-11 1991-09-12 Tokyo Electron Ltd プローブ装置
JPH0422150A (ja) * 1990-05-17 1992-01-27 Tokyo Electron Ltd プローブ方法
JPH07123133B2 (ja) * 1990-08-13 1995-12-25 株式会社東芝 フィルムキャリア構造
US5189363A (en) * 1990-09-14 1993-02-23 Ibm Corporation Integrated circuit testing system having a cantilevered contact lead probe pattern mounted on a flexible tape for interconnecting an integrated circuit to a tester
US5150041A (en) * 1991-06-21 1992-09-22 Compaq Computer Corporation Optically alignable printed circuit board test fixture apparatus and associated methods
JP2714277B2 (ja) * 1991-07-25 1998-02-16 株式会社東芝 リード形状計測装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009001486A (ja) * 2001-04-06 2009-01-08 California Inst Of Technol 物質の結晶化の高スループットスクリーニング
JP4565026B2 (ja) * 2001-04-06 2010-10-20 カリフォルニア インスティテュート オブ テクノロジー エラストマーミクロ流体デバイスに圧力を適用するための構造物
CN106959410A (zh) * 2013-11-11 2017-07-18 伊斯梅卡半导体控股公司 用于处理构件的组件和方法

Also Published As

Publication number Publication date
WO1995000857A1 (en) 1995-01-05
US5481202A (en) 1996-01-02

Similar Documents

Publication Publication Date Title
JPH09500205A (ja) テスト下にある装置の光学走査およびアライメント
US5959461A (en) Probe station adapter for backside emission inspection
KR100260116B1 (ko) 프로우브 장치
KR100248569B1 (ko) 프로우브장치
US4556317A (en) X-Y Stage for a patterned wafer automatic inspection system
US4618938A (en) Method and apparatus for automatic wafer inspection
US5574801A (en) Method of inspecting an array of solder ball connections of an integrated circuit module
KR100297359B1 (ko) 검사장치
US6515494B1 (en) Silicon wafer probe station using back-side imaging
JPS60202949A (ja) パターン化されたウエハーの自動的な検査装置
US5416592A (en) Probe apparatus for measuring electrical characteristics of objects
KR20040063131A (ko) 기판 검사 장치
KR20150018122A (ko) 플렉서블 인쇄회로기판의 자동광학검사장치
US4647764A (en) Rotational and focusing apparatus for turret mounted lenses
JP3173676B2 (ja) プローブ装置
KR100769691B1 (ko) 탭 검사장치 및 이를 이용한 탭 검사방법
JPH0682801A (ja) 欠陥検査修正装置
JPH0194631A (ja) ウエハプローバ
KR100726995B1 (ko) Lcd 패널의 자동 압흔검사장치
JPH08327658A (ja) 基板検査装置
JPH08105937A (ja) デバイス・テスタ用オートハンドラ及びその装置のデバイス測定方法
JP2008070202A (ja) 撮像素子検査装置の芯出し方法
JPH08115954A (ja) 検査装置
JP3902747B2 (ja) プローブ装置
JPH01119036A (ja) ウエハプローバ