JPH0947014A - 電界効果型トランジスタの保護回路および保護方法 - Google Patents
電界効果型トランジスタの保護回路および保護方法Info
- Publication number
- JPH0947014A JPH0947014A JP15511496A JP15511496A JPH0947014A JP H0947014 A JPH0947014 A JP H0947014A JP 15511496 A JP15511496 A JP 15511496A JP 15511496 A JP15511496 A JP 15511496A JP H0947014 A JPH0947014 A JP H0947014A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- circuit
- voltage
- drive signal
- protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
Landscapes
- Protection Of Static Devices (AREA)
- Emergency Protection Circuit Devices (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 通過電流と動作温度の相互依存性を考慮に入
れた、簡略で統合された、過電流と過熱に対する電界効
果型トランジスタ（ＦＥＴ）の保護回路を提供すること
である。 【解決手段】 本発明は、ＦＥＴに供給される駆動信号
を変調するためのＦＥＴ保護回路と、ＦＥＴを保護する
方法と、そのＦＥＴ保護回路をもちいた電力変換器を提
供するものである。本発明による保護回路は、（１）Ｆ
ＥＴの端子間で発生する動作電圧であって、前記ＦＥＴ
を通過して流れる電流の大きさと、前記ＦＥＴの動作温
度の両方の関数である、動作電圧を測定するために前記
ＦＥＴに接続された電圧検出回路と（２）前記電圧検出
回路に接続され、前記動作電圧が所定の限界電圧を超え
た時に、駆動信号を変調することにより、前記保護回路
が過電流と過熱に対して前記ＦＥＴのために統合された
保護を与えることが出来るようにした、駆動信号変調回
路、とを備える。
れた、簡略で統合された、過電流と過熱に対する電界効
果型トランジスタ（ＦＥＴ）の保護回路を提供すること
である。 【解決手段】 本発明は、ＦＥＴに供給される駆動信号
を変調するためのＦＥＴ保護回路と、ＦＥＴを保護する
方法と、そのＦＥＴ保護回路をもちいた電力変換器を提
供するものである。本発明による保護回路は、（１）Ｆ
ＥＴの端子間で発生する動作電圧であって、前記ＦＥＴ
を通過して流れる電流の大きさと、前記ＦＥＴの動作温
度の両方の関数である、動作電圧を測定するために前記
ＦＥＴに接続された電圧検出回路と（２）前記電圧検出
回路に接続され、前記動作電圧が所定の限界電圧を超え
た時に、駆動信号を変調することにより、前記保護回路
が過電流と過熱に対して前記ＦＥＴのために統合された
保護を与えることが出来るようにした、駆動信号変調回
路、とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、概略的には、トラ
ンジスタのための保護回路に関し、さらに詳しくは、電
界効果型トランジスタ（ＦＥＴ）に印加される全電圧を
検出する、電界効果型トランジスタのための保護回路に
関する。ここで、その全電圧は、ＦＥＴを流れる電流
と、ＦＥＴの動作温度の関数であり、また、その保護回
路は、全電圧が所定の限度を越えた時にＦＥＴの動作を
変調するものである。
ンジスタのための保護回路に関し、さらに詳しくは、電
界効果型トランジスタ（ＦＥＴ）に印加される全電圧を
検出する、電界効果型トランジスタのための保護回路に
関する。ここで、その全電圧は、ＦＥＴを流れる電流
と、ＦＥＴの動作温度の関数であり、また、その保護回
路は、全電圧が所定の限度を越えた時にＦＥＴの動作を
変調するものである。
【０００２】
【従来の技術】従来から、トランジスタ、特にＦＥＴが
動作中に、所定の動作温度または電流条件を越えた場合
には、そのＦＥＴに損失または損傷が生ずる可能性が高
いことが、よく知られている。そのような事態を避ける
ために、ＦＥＴメーカは、そのＦＥＴの最大許容動作接
合温度またはチップ（ｄｉｅ）温度と、最大許容電流を
明示した仕様書を発行している。すなわち、最大許容接
合温度を超えた時、または、許容値以上の電流がそのＦ
ＥＴチップを流れた時に、損傷が生じ得ることとなる。
動作中に、所定の動作温度または電流条件を越えた場合
には、そのＦＥＴに損失または損傷が生ずる可能性が高
いことが、よく知られている。そのような事態を避ける
ために、ＦＥＴメーカは、そのＦＥＴの最大許容動作接
合温度またはチップ（ｄｉｅ）温度と、最大許容電流を
明示した仕様書を発行している。すなわち、最大許容接
合温度を超えた時、または、許容値以上の電流がそのＦ
ＥＴチップを流れた時に、損傷が生じ得ることとなる。
【０００３】従来技術によるいくつかのシステムは、Ｆ
ＥＴの温度を検出するためにＦＥＴＦパッケージの近傍
にダイオードまたはサーミスタからなる付加的な温度検
出素子を設けることにより、トランジスタを過熱から保
護する。検出温度がある最大限度を超えた時には、ＦＥ
Ｔは動作を停止される。このような従来技術によるシス
テムでは、温度検出素子とＦＥＴチップの熱接触が十分
でないことが多く、その結果として検出された温度が実
際のＦＥＴの温度を正確に示さない。このような誤差を
補償するために、真の最大ＦＥＴ温度に到達していない
にも拘わらず、安全度のマージンを確保するために最大
限度が下げられることもあった。このような付加的な安
全度のマージンはＦＥＴ保護するが、回路条件の正常な
範囲を狭め、結果として、動作性能を低下させる。さら
に、ＦＥＴの近傍に付加的な温度検出用素子を設けるこ
とは、結果として回路を複雑化し、コストを上げること
になる。
ＥＴの温度を検出するためにＦＥＴＦパッケージの近傍
にダイオードまたはサーミスタからなる付加的な温度検
出素子を設けることにより、トランジスタを過熱から保
護する。検出温度がある最大限度を超えた時には、ＦＥ
Ｔは動作を停止される。このような従来技術によるシス
テムでは、温度検出素子とＦＥＴチップの熱接触が十分
でないことが多く、その結果として検出された温度が実
際のＦＥＴの温度を正確に示さない。このような誤差を
補償するために、真の最大ＦＥＴ温度に到達していない
にも拘わらず、安全度のマージンを確保するために最大
限度が下げられることもあった。このような付加的な安
全度のマージンはＦＥＴ保護するが、回路条件の正常な
範囲を狭め、結果として、動作性能を低下させる。さら
に、ＦＥＴの近傍に付加的な温度検出用素子を設けるこ
とは、結果として回路を複雑化し、コストを上げること
になる。
【０００４】従来技術によるいくつかのシステムは、過
電流保護回路と過熱保護回路の両方を備えることによ
り、より合理的なＦＥＴの保護を達成せんとしている。
「ＦＥＴ過熱保護回路」という名称で、Ｑｕａｌｉｃｈ
に付与され、１９９０年１月２３日に発行された米国特
許第４，８９６，２４５号は、より改良されたトランジ
スタ過熱保護回路を提供せんとするものであり、その内
容は、付加的な温度検出用素子を用いずにチップの温度
をモニタするものである。より詳細には、ＦＥＴのドレ
イン、ソース間電圧に関連した第１の信号を、ＦＥＴの
ソース電流に関連した第２の信号と比較するものであ
る。そして、第１の信号が第２の信号を所定量以上超え
た場合に、ＦＥＴは停止される。これは、ＦＥＴのドレ
イン、ソース間のオン抵抗値（ｏｎ−ｒｅｓｉｓｔａｎ
ｃｅ）が、最大許容ＦＥＴチップ温度でのオン抵抗値を
超えた時に、そのＦＥＴを遮断することに対応してい
る。このようにして、ＦＥＴは損傷を防ぐために、過剰
なチップ温度に対して動作が停止される。また、Ｑｕａ
ｌｉｃｈは、ＦＥＴのソース電流の短絡回路の保護のた
めに、第２のＦＥＴソース電流信号を利用している。
電流保護回路と過熱保護回路の両方を備えることによ
り、より合理的なＦＥＴの保護を達成せんとしている。
「ＦＥＴ過熱保護回路」という名称で、Ｑｕａｌｉｃｈ
に付与され、１９９０年１月２３日に発行された米国特
許第４，８９６，２４５号は、より改良されたトランジ
スタ過熱保護回路を提供せんとするものであり、その内
容は、付加的な温度検出用素子を用いずにチップの温度
をモニタするものである。より詳細には、ＦＥＴのドレ
イン、ソース間電圧に関連した第１の信号を、ＦＥＴの
ソース電流に関連した第２の信号と比較するものであ
る。そして、第１の信号が第２の信号を所定量以上超え
た場合に、ＦＥＴは停止される。これは、ＦＥＴのドレ
イン、ソース間のオン抵抗値（ｏｎ−ｒｅｓｉｓｔａｎ
ｃｅ）が、最大許容ＦＥＴチップ温度でのオン抵抗値を
超えた時に、そのＦＥＴを遮断することに対応してい
る。このようにして、ＦＥＴは損傷を防ぐために、過剰
なチップ温度に対して動作が停止される。また、Ｑｕａ
ｌｉｃｈは、ＦＥＴのソース電流の短絡回路の保護のた
めに、第２のＦＥＴソース電流信号を利用している。
【０００５】
【発明が解決しようとする課題】Ｑｕａｌｉｃｈは、Ｆ
ＥＴのために２水準の保護を提供しているが、そのよう
な保護を達成するために２つの別々の保護回路を用いて
いる。残念なことに、Ｑｕａｌｉｃｈは、ＦＥＴの動作
温度（周囲温度の条件も含む）と通過電流の間の相互依
存性を利用することに気がつかなかった。一般的な法則
として、ＦＥＴの最大許容動作温度と通過電流とは、互
いに逆の相関関係にある。換言するとＦＥＴの通過電流
値が相対的に低い場合は、最大許容動作温度を上げるこ
とが出来る。また、その逆に、ＦＥＴの動作温度が比較
的低い場合は、最大許容通過電流値を増加することが出
来る。
ＥＴのために２水準の保護を提供しているが、そのよう
な保護を達成するために２つの別々の保護回路を用いて
いる。残念なことに、Ｑｕａｌｉｃｈは、ＦＥＴの動作
温度（周囲温度の条件も含む）と通過電流の間の相互依
存性を利用することに気がつかなかった。一般的な法則
として、ＦＥＴの最大許容動作温度と通過電流とは、互
いに逆の相関関係にある。換言するとＦＥＴの通過電流
値が相対的に低い場合は、最大許容動作温度を上げるこ
とが出来る。また、その逆に、ＦＥＴの動作温度が比較
的低い場合は、最大許容通過電流値を増加することが出
来る。
【０００６】それ故に、Ｑｕａｌｉｃｈの、電流と温度
に対する独立した保護回路は、以下に掲げる顕著な２つ
の制限を有することとなる。第１に、Ｑｕａｌｉｃｈ
は、動作温度と通過電流の相互依存関係を、ＦＥＴの保
護回路に利用していない。すなわち、Ｑｕａｌｉｃｈ
は、例えば冷却用空気の流速と温度のような、素子と回
路パッケージと周囲雰囲気の条件の変化を、設計に際し
て考慮していない。Ｑｕａｌｉｃｈが開示しているよう
な独立した保護回路では、不要な遮断動作（ｎｕｉｓａ
ｎｃｅ ｔｒｉｐｓ）の生ずる可能性が高い。何故なら
ば、独立した回路は、独立した通過電流値のリミットと
温度のリミットについて設定されているからである。
に対する独立した保護回路は、以下に掲げる顕著な２つ
の制限を有することとなる。第１に、Ｑｕａｌｉｃｈ
は、動作温度と通過電流の相互依存関係を、ＦＥＴの保
護回路に利用していない。すなわち、Ｑｕａｌｉｃｈ
は、例えば冷却用空気の流速と温度のような、素子と回
路パッケージと周囲雰囲気の条件の変化を、設計に際し
て考慮していない。Ｑｕａｌｉｃｈが開示しているよう
な独立した保護回路では、不要な遮断動作（ｎｕｉｓａ
ｎｃｅ ｔｒｉｐｓ）の生ずる可能性が高い。何故なら
ば、独立した回路は、独立した通過電流値のリミットと
温度のリミットについて設定されているからである。
【０００７】第２に、Ｑｕａｌｉｃｈの開示している複
数の回路は、本来必要とされるよりも、より高価で、複
雑、且つ、物理的に大きなものとなる。例えば、Ｑｕａ
ｌｉｃｈは、ＦＥＴのドレイン、ソース間電圧をＦＥＴ
のソース通過電流の電圧変換値と比較するために、コン
パレータを利用することを述べている。そのコンパレー
タは、ＦＥＴのドレイン、ソース間電圧が、ソース通過
電流の電圧変換値を、所定の限界値以上、超えた時に、
遮断動作（ｔｒｉｐ）する。以上に説明したような事情
から、通過電流と動作温度の相互依存性を考慮に入れ
た、簡略で統合された、過電流と過熱に対するＦＥＴの
保護回路が必要とされている。
数の回路は、本来必要とされるよりも、より高価で、複
雑、且つ、物理的に大きなものとなる。例えば、Ｑｕａ
ｌｉｃｈは、ＦＥＴのドレイン、ソース間電圧をＦＥＴ
のソース通過電流の電圧変換値と比較するために、コン
パレータを利用することを述べている。そのコンパレー
タは、ＦＥＴのドレイン、ソース間電圧が、ソース通過
電流の電圧変換値を、所定の限界値以上、超えた時に、
遮断動作（ｔｒｉｐ）する。以上に説明したような事情
から、通過電流と動作温度の相互依存性を考慮に入れ
た、簡略で統合された、過電流と過熱に対するＦＥＴの
保護回路が必要とされている。
【０００８】
【課題を解決するための手段】前述したような従来技術
の問題点を解消するために、本発明は、ＦＥＴに供給さ
れる駆動信号を変調するためのＦＥＴ保護回路と、ＦＥ
Ｔを保護する方法を提供するものである。本発明による
保護回路は、（１）ＦＥＴの端子間で発生する動作電圧
であって、前記ＦＥＴを通過して流れる電流の大きさ
と、前記ＦＥＴの動作温度の両方の関数である、動作電
圧を測定するために前記ＦＥＴに接続された電圧検出回
路と（２）前記電圧検出回路に接続され、前記動作電圧
が所定の限界電圧を超えた時に、駆動信号を変調するこ
とにより、前記保護回路が過電流と過熱に対して前記Ｆ
ＥＴのために統合された保護を与えることが出来るよう
にした、駆動信号変調回路、とを備える。このようにし
て、従来技術とは対照的に、本発明は、ＦＥＴの動作時
の通過電流と動作温度の相互依存性を考慮に入れること
によって、過電流と加熱に対する保護回路を統合するも
のである。
の問題点を解消するために、本発明は、ＦＥＴに供給さ
れる駆動信号を変調するためのＦＥＴ保護回路と、ＦＥ
Ｔを保護する方法を提供するものである。本発明による
保護回路は、（１）ＦＥＴの端子間で発生する動作電圧
であって、前記ＦＥＴを通過して流れる電流の大きさ
と、前記ＦＥＴの動作温度の両方の関数である、動作電
圧を測定するために前記ＦＥＴに接続された電圧検出回
路と（２）前記電圧検出回路に接続され、前記動作電圧
が所定の限界電圧を超えた時に、駆動信号を変調するこ
とにより、前記保護回路が過電流と過熱に対して前記Ｆ
ＥＴのために統合された保護を与えることが出来るよう
にした、駆動信号変調回路、とを備える。このようにし
て、従来技術とは対照的に、本発明は、ＦＥＴの動作時
の通過電流と動作温度の相互依存性を考慮に入れること
によって、過電流と加熱に対する保護回路を統合するも
のである。
【０００９】また、本発明の別の態様としては、前記電
圧検出回路は、前記ＦＥＴに並列に接続された電圧ミラ
ー回路を備え、前記電圧ミラー回路は、前記ＦＥＴの前
記動作電圧と等しい電圧を発生するものである。当業者
であれば、電圧ミラー回路のほかに電圧検出回路が本発
明の範囲に属するものであることを理解するであろう。
例えば、ＦＥＴの通過電流や抵抗値を測定することによ
り、ＦＥＴ端子間の電圧を導出することができる。
圧検出回路は、前記ＦＥＴに並列に接続された電圧ミラ
ー回路を備え、前記電圧ミラー回路は、前記ＦＥＴの前
記動作電圧と等しい電圧を発生するものである。当業者
であれば、電圧ミラー回路のほかに電圧検出回路が本発
明の範囲に属するものであることを理解するであろう。
例えば、ＦＥＴの通過電流や抵抗値を測定することによ
り、ＦＥＴ端子間の電圧を導出することができる。
【００１０】また、本発明の別の態様としては、前記Ｆ
ＥＴは、金属酸化膜半導体ＦＥＴ（ＭＯＳＦＥＴ）であ
るものである。しかしながら、ＭＯＳＦＥＴ以外の素子
も、本発明の範囲に属するものである。また、本発明の
別の態様としては、前記保護回路は、前記駆動信号変調
回路に接続され、前記ＦＥＴが「オフ」状態にある時
に、前記駆動信号変調回路を不能にする、電圧検出コン
トローラ回路をさらに備えるものである。ＦＥＴが「オ
ン」状態の時のみに保護回路を動作させることは、しい
て挙げれば望ましいが、必ずしも必要ではない。また、
本発明の別の態様としては、ＦＥＴ駆動回路が、前記駆
動信号を前記ＦＥＴに供給するものである。保護回路
は、ＦＥＴへの駆動信号を停止しまたは遮断する変調を
行うことによって、ＦＥＴが連続動作の結果、損傷する
ことを防ぐ。
ＥＴは、金属酸化膜半導体ＦＥＴ（ＭＯＳＦＥＴ）であ
るものである。しかしながら、ＭＯＳＦＥＴ以外の素子
も、本発明の範囲に属するものである。また、本発明の
別の態様としては、前記保護回路は、前記駆動信号変調
回路に接続され、前記ＦＥＴが「オフ」状態にある時
に、前記駆動信号変調回路を不能にする、電圧検出コン
トローラ回路をさらに備えるものである。ＦＥＴが「オ
ン」状態の時のみに保護回路を動作させることは、しい
て挙げれば望ましいが、必ずしも必要ではない。また、
本発明の別の態様としては、ＦＥＴ駆動回路が、前記駆
動信号を前記ＦＥＴに供給するものである。保護回路
は、ＦＥＴへの駆動信号を停止しまたは遮断する変調を
行うことによって、ＦＥＴが連続動作の結果、損傷する
ことを防ぐ。
【００１１】また、本発明の別の態様としては、前記電
圧検出回路は、それぞれの制御端子を介して一緒に接続
された第１と第２のトランジスタと、前記ＦＥＴと前記
第２のトランジスタに接続された第１の抵抗要素を有す
るものである。後述するように、このような回路配置は
ミラー回路を構成し、ＦＥＴの端子間の電圧が第１の抵
抗要素の端子間にミラー（ｍｉｒｒｏｒ）される。第１
の抵抗要素は、通常、第２の抵抗要素と直列に接続され
て、はしご型回路（ｌａｄｄｅｒ ｃｉｒｃｕｉｔ）を
構成し、その中間点の電圧は、ＦＥＴの電圧の関数とし
て変化する。その中間点は、通常、トランジスタのベー
スに接続され、そのトランジスタは、駆動信号を停止す
るための信号を供給する。前記電圧検出回路は、所定の
抵抗値を有する第２の抵抗要素を備え、前記第２の抵抗
要素は、それを流れる電流の関数として前記駆動信号変
調回路の両端に電圧を発生させる。
圧検出回路は、それぞれの制御端子を介して一緒に接続
された第１と第２のトランジスタと、前記ＦＥＴと前記
第２のトランジスタに接続された第１の抵抗要素を有す
るものである。後述するように、このような回路配置は
ミラー回路を構成し、ＦＥＴの端子間の電圧が第１の抵
抗要素の端子間にミラー（ｍｉｒｒｏｒ）される。第１
の抵抗要素は、通常、第２の抵抗要素と直列に接続され
て、はしご型回路（ｌａｄｄｅｒ ｃｉｒｃｕｉｔ）を
構成し、その中間点の電圧は、ＦＥＴの電圧の関数とし
て変化する。その中間点は、通常、トランジスタのベー
スに接続され、そのトランジスタは、駆動信号を停止す
るための信号を供給する。前記電圧検出回路は、所定の
抵抗値を有する第２の抵抗要素を備え、前記第２の抵抗
要素は、それを流れる電流の関数として前記駆動信号変
調回路の両端に電圧を発生させる。
【００１２】また、本発明の別の態様は、電力源に接続
可能な入力と、電気的負荷に接続可能な出力と、前記入
力を前記出力に接続する電力変換回路を有する電力伝達
系列（ｐｏｗｅｒ ｔｒａｉｎ）であって、前記電力変
換回路は、電界効果型トランジスタ（ＦＥＴ）と、ＦＥ
Ｔ駆動回路と、前記ＦＥＴ駆動回路から前記ＦＥＴに供
給される駆動信号を変調するためのＦＥＴ保護回路とを
有することを特徴とする、電力伝達系列（ｐｏｗｅｒ
ｔｒａｉｎ）を有する電力変換器である。上述した広義
に定義された本発明によって、ＦＥＴ保護回路を組み立
てることができる。
可能な入力と、電気的負荷に接続可能な出力と、前記入
力を前記出力に接続する電力変換回路を有する電力伝達
系列（ｐｏｗｅｒ ｔｒａｉｎ）であって、前記電力変
換回路は、電界効果型トランジスタ（ＦＥＴ）と、ＦＥ
Ｔ駆動回路と、前記ＦＥＴ駆動回路から前記ＦＥＴに供
給される駆動信号を変調するためのＦＥＴ保護回路とを
有することを特徴とする、電力伝達系列（ｐｏｗｅｒ
ｔｒａｉｎ）を有する電力変換器である。上述した広義
に定義された本発明によって、ＦＥＴ保護回路を組み立
てることができる。
【００１３】以上の説明は、当業者が以下の詳細な説明
をより理解できるように、やや概略的に、本発明の優先
的なまたは択一的な特徴を示すものである。本発明の請
求項の実体を構成するような本発明のさらなる特徴は、
以下に示される。当業者であれば、容易に本発明と同様
の目的を達成するための他の構成を設計しまたは改良す
るための基礎として、本願に開示された着想または、実
施の態様を利用することができることが分かるであろ
う。また、当業者であれば、そのような等価な構成が本
発明の最も広義の範囲から外れるものではないことも、
理解できるはずである。
をより理解できるように、やや概略的に、本発明の優先
的なまたは択一的な特徴を示すものである。本発明の請
求項の実体を構成するような本発明のさらなる特徴は、
以下に示される。当業者であれば、容易に本発明と同様
の目的を達成するための他の構成を設計しまたは改良す
るための基礎として、本願に開示された着想または、実
施の態様を利用することができることが分かるであろ
う。また、当業者であれば、そのような等価な構成が本
発明の最も広義の範囲から外れるものではないことも、
理解できるはずである。
【００１４】
【発明の実施の形態】図面を参照しながら、以下に、本
発明の実施の形態について説明する。まず、図１には、
従来技術による温度検出回路１４０を用いた、電力変換
回路１００のブロック図が示されている。温度検出回路
１４０は、それに接続された温度検出用素子（図示せ
ず）も含むものである。電力変換回路１００は、コント
ローラ１１０と、ＦＥＴドライブ１２０と、ＦＥＴ１３
０からなる。温度検出保護回路１４０は、電力変換回路
１００に接続されている。通常の電力変換用途に用いら
れている時は、コントローラ１１０は、出力側からの、
何らかの形態のフィードバック（図示せず）を受けなが
ら、特定の周波数で動作する。ＦＥＴドライブ１２０
は、ＦＥＴを比較的短い遷移時間で、２つの状態（すな
わち、「オン」または「オフ」）のうちのひとつに駆動
する。ＦＥＴ１３０が「オン」状態にある時は、電流Ｉ
ＩＮ１５０がＦＥＴ１３０に流れ込み、電流Ｉ ＯＵ
Ｔ１６０がＦＥＴ１３０から出る。「オン」状態の間
は、ＦＥＴ１３０は、その素子の特性抵抗に、素子の接
合またはチップの温度についてのオフセット値を付加し
た、抵抗値を示す。
発明の実施の形態について説明する。まず、図１には、
従来技術による温度検出回路１４０を用いた、電力変換
回路１００のブロック図が示されている。温度検出回路
１４０は、それに接続された温度検出用素子（図示せ
ず）も含むものである。電力変換回路１００は、コント
ローラ１１０と、ＦＥＴドライブ１２０と、ＦＥＴ１３
０からなる。温度検出保護回路１４０は、電力変換回路
１００に接続されている。通常の電力変換用途に用いら
れている時は、コントローラ１１０は、出力側からの、
何らかの形態のフィードバック（図示せず）を受けなが
ら、特定の周波数で動作する。ＦＥＴドライブ１２０
は、ＦＥＴを比較的短い遷移時間で、２つの状態（すな
わち、「オン」または「オフ」）のうちのひとつに駆動
する。ＦＥＴ１３０が「オン」状態にある時は、電流Ｉ
ＩＮ１５０がＦＥＴ１３０に流れ込み、電流Ｉ ＯＵ
Ｔ１６０がＦＥＴ１３０から出る。「オン」状態の間
は、ＦＥＴ１３０は、その素子の特性抵抗に、素子の接
合またはチップの温度についてのオフセット値を付加し
た、抵抗値を示す。
【００１５】温度検出保護回路１４０は、通常は、ＦＥ
Ｔ１３０の近傍に配置され、もしくは、ＦＥＴ１３０の
基板上に集積化されることもある。いずれの場合でも、
温度検出保護回路１４０はＦＥＴ１３０のチップ温度を
測定する。温度検出保護回路１４０の出力は、調節され
て、コントローラ１１０にフィードバックされ、所定の
ＦＥＴチップ温度を超えた時は、ＦＥＴドライブ１２０
を介してＦＥＴ１３０の動作を停止（ｄｉｓａｂｌｅ）
する。
Ｔ１３０の近傍に配置され、もしくは、ＦＥＴ１３０の
基板上に集積化されることもある。いずれの場合でも、
温度検出保護回路１４０はＦＥＴ１３０のチップ温度を
測定する。温度検出保護回路１４０の出力は、調節され
て、コントローラ１１０にフィードバックされ、所定の
ＦＥＴチップ温度を超えた時は、ＦＥＴドライブ１２０
を介してＦＥＴ１３０の動作を停止（ｄｉｓａｂｌｅ）
する。
【００１６】前述したように、温度検出保護回路１４０
を利用した電力変換回路１００は、いくつかの異なる理
由から、本来的な欠陥を有する。第１に、温度検出保護
回路１４０とＦＥＴ１３０のチップとの間の熱接触が、
通常は、不十分である。従って、多くの場合に、検出さ
れたチップ温度は、ＦＥＴ１３０の真の温度を正確に表
していない。これは、外付けの温度検出保護回路１４０
の場合に、特に、顕著である。さらに、付加的な温度検
出保護回路１４０をＦＥＴ１３０の近傍に設けること
は、結果として得られる回路を複雑にし、コストを上げ
ることとなる。
を利用した電力変換回路１００は、いくつかの異なる理
由から、本来的な欠陥を有する。第１に、温度検出保護
回路１４０とＦＥＴ１３０のチップとの間の熱接触が、
通常は、不十分である。従って、多くの場合に、検出さ
れたチップ温度は、ＦＥＴ１３０の真の温度を正確に表
していない。これは、外付けの温度検出保護回路１４０
の場合に、特に、顕著である。さらに、付加的な温度検
出保護回路１４０をＦＥＴ１３０の近傍に設けること
は、結果として得られる回路を複雑にし、コストを上げ
ることとなる。
【００１７】次に、図２は、図１に示した電力変換回路
１００に、従来技術による電流検出保護回路２００を用
いた回路の、ブロック図を示す。電力変換回路１００
は、コントローラ１１０と、ＦＥＴドライブ１２０と、
ＦＥＴ１３０からなる。電流検出保護回路２００は、電
力変換回路１００に接続されている。再び、前述の説明
を繰り返すと、通常の電力変換用途に用いられている時
は、コントローラ１１０は、出力側からの、何らかの形
態のフィードバック（図示せず）を受けながら、特定の
周波数で動作する。図示された電力変換回路１００で
は、ＦＥＴ１３０を通って流れるすべての通過電流は、
電流検出保護回路２００も通って流れるはずである。Ｆ
ＥＴドライブ１２０は、ＦＥＴを比較的短い遷移時間
で、２つの状態（すなわち、「オン」または「オフ」）
のうちのひとつに駆動する。ＦＥＴ１３０が「オン」状
態にある時は、電流Ｉ ＩＮ２１０がＦＥＴ１３０に流
れ込み、電流検出保護回路２００を通過し、電流Ｉ Ｏ
ＵＴ２２０が電流検出保護回路２００から流出する。
１００に、従来技術による電流検出保護回路２００を用
いた回路の、ブロック図を示す。電力変換回路１００
は、コントローラ１１０と、ＦＥＴドライブ１２０と、
ＦＥＴ１３０からなる。電流検出保護回路２００は、電
力変換回路１００に接続されている。再び、前述の説明
を繰り返すと、通常の電力変換用途に用いられている時
は、コントローラ１１０は、出力側からの、何らかの形
態のフィードバック（図示せず）を受けながら、特定の
周波数で動作する。図示された電力変換回路１００で
は、ＦＥＴ１３０を通って流れるすべての通過電流は、
電流検出保護回路２００も通って流れるはずである。Ｆ
ＥＴドライブ１２０は、ＦＥＴを比較的短い遷移時間
で、２つの状態（すなわち、「オン」または「オフ」）
のうちのひとつに駆動する。ＦＥＴ１３０が「オン」状
態にある時は、電流Ｉ ＩＮ２１０がＦＥＴ１３０に流
れ込み、電流検出保護回路２００を通過し、電流Ｉ Ｏ
ＵＴ２２０が電流検出保護回路２００から流出する。
【００１８】電流検出保護回路２００は、通常は、ＦＥ
Ｔ１３０の近傍に配置され、もしくは、ＦＥＴ１３０の
基板上に集積化されることもある。いずれの場合でも、
電流検出保護回路２００の両端で生じた電圧は、コント
ローラ１１０に直接フィードバックされるか、または、
調整されてからフィードバックされる。その電圧は、Ｆ
ＥＴ１３０の温度とは無関係で、ＦＥＴ素子を流れる電
流値を示すものである。前述したように、電流検出保護
回路２００を用いた電力変換回路１００は、以下に述べ
る理由によって、本来的に欠陥を有する。すなわち、こ
のシステムは、真のチップ温度に従って正確にＦＥＴ１
３０を停止しない。従って、電流検出保護回路２００は
真の温度を実質的にモニタせず、ＦＥＴ１３０の最大許
容温度に到達する前に、ＦＥＴ１３０の正常な動作を早
めに遮断することがあり得る。
Ｔ１３０の近傍に配置され、もしくは、ＦＥＴ１３０の
基板上に集積化されることもある。いずれの場合でも、
電流検出保護回路２００の両端で生じた電圧は、コント
ローラ１１０に直接フィードバックされるか、または、
調整されてからフィードバックされる。その電圧は、Ｆ
ＥＴ１３０の温度とは無関係で、ＦＥＴ素子を流れる電
流値を示すものである。前述したように、電流検出保護
回路２００を用いた電力変換回路１００は、以下に述べ
る理由によって、本来的に欠陥を有する。すなわち、こ
のシステムは、真のチップ温度に従って正確にＦＥＴ１
３０を停止しない。従って、電流検出保護回路２００は
真の温度を実質的にモニタせず、ＦＥＴ１３０の最大許
容温度に到達する前に、ＦＥＴ１３０の正常な動作を早
めに遮断することがあり得る。
【００１９】次に、図３は、図１に示した電力変換回路
１００に、本発明による統合されたＦＥＴ保護回路３０
０を用いた回路のブロック図を示す。電力変換回路１０
０は、コントローラ１１０と、ＦＥＴドライブ１２０
と、ＦＥＴ１３０からなる。統合されたＦＥＴ保護回路
３００は、電力変換回路１００に接続されている。統合
されたＦＥＴ保護回路３００は、ＦＥＴ電圧検出回路３
１０と、駆動信号変調回路３２０と、電圧検出コントロ
ーラ３３０を備える。再び、前述の繰り返しになるが、
通常の電力変換用途に用いられている時は、コントロー
ラ１１０は、出力側からの、何らかの形態のフィードバ
ック（図示せず）を受けながら、特定の周波数で動作す
る。ＦＥＴドライブ１２０は、ＦＥＴを比較的短い遷移
時間で、２つの状態（すなわち、「オン」または「オ
フ」）のうちのひとつに駆動する。ＦＥＴ１３０が「オ
ン」状態にある時は、電流Ｉ ＩＮ３４０がＦＥＴ１３
０に流れ込み、電流Ｉ ＯＵＴ３５０がＦＥＴ１３０か
ら出る。「オン」状態の間は、ＦＥＴ１３０は、その素
子の特性抵抗に、素子の接合またはチップの温度につい
てのオフセット値を付加した、抵抗値を示す。
１００に、本発明による統合されたＦＥＴ保護回路３０
０を用いた回路のブロック図を示す。電力変換回路１０
０は、コントローラ１１０と、ＦＥＴドライブ１２０
と、ＦＥＴ１３０からなる。統合されたＦＥＴ保護回路
３００は、電力変換回路１００に接続されている。統合
されたＦＥＴ保護回路３００は、ＦＥＴ電圧検出回路３
１０と、駆動信号変調回路３２０と、電圧検出コントロ
ーラ３３０を備える。再び、前述の繰り返しになるが、
通常の電力変換用途に用いられている時は、コントロー
ラ１１０は、出力側からの、何らかの形態のフィードバ
ック（図示せず）を受けながら、特定の周波数で動作す
る。ＦＥＴドライブ１２０は、ＦＥＴを比較的短い遷移
時間で、２つの状態（すなわち、「オン」または「オ
フ」）のうちのひとつに駆動する。ＦＥＴ１３０が「オ
ン」状態にある時は、電流Ｉ ＩＮ３４０がＦＥＴ１３
０に流れ込み、電流Ｉ ＯＵＴ３５０がＦＥＴ１３０か
ら出る。「オン」状態の間は、ＦＥＴ１３０は、その素
子の特性抵抗に、素子の接合またはチップの温度につい
てのオフセット値を付加した、抵抗値を示す。
【００２０】電流がＦＥＴ１３０を通って流れると、Ｆ
ＥＴ１３０の端子間で電圧が生ずる。すると、ＦＥＴ１
３０の近傍に配置されているＦＥＴ電圧検出回路３１０
が、その電圧を調整する。次に、電圧検出回路３１０に
接続されている駆動信号変調回路３２０が、コントロー
ラ１１０に信号をフィードバックし、駆動条件が所定値
を超えた時に、ＦＥＴドライブ１２０を介してＦＥＴ１
３０の動作を停止するように、コントローラ１１０に命
令をする。電圧検出コントローラ３３０は、ＦＥＴ１３
０が「オン」状態の時にのみ、電圧検出回路３１０と駆
動信号変調回路３２０を作動させる。
ＥＴ１３０の端子間で電圧が生ずる。すると、ＦＥＴ１
３０の近傍に配置されているＦＥＴ電圧検出回路３１０
が、その電圧を調整する。次に、電圧検出回路３１０に
接続されている駆動信号変調回路３２０が、コントロー
ラ１１０に信号をフィードバックし、駆動条件が所定値
を超えた時に、ＦＥＴドライブ１２０を介してＦＥＴ１
３０の動作を停止するように、コントローラ１１０に命
令をする。電圧検出コントローラ３３０は、ＦＥＴ１３
０が「オン」状態の時にのみ、電圧検出回路３１０と駆
動信号変調回路３２０を作動させる。
【００２１】本発明による統合されたＦＥＴ保護回路３
００の基本動作の理論的な基礎は、次式により与えられ
る。 ＲDS（Ｔ）＝Ｒ0＋αＴ （１） Ｔ（Ｉ，β）＝Ｔ0＋βＩ （２） ＲDS＝Ｒ0＋αＴ0＋αβＩ （３） ＶDS＝ＩＲDS＝ＩＲ0＋αＩＴ0＋αβＩ2 （４） 式１は、ＦＥＴ１３０のドレイン、ソース間のオン抵抗
（ＲDS）と、チップ温度の間の関係を表す。式１におい
て、Ｒ0は、通常は０℃で代表されるようなある基準温
度におけるＦＥＴ１３０のオン抵抗であり、ＴはＦＥＴ
１３０のチップ温度を℃で表したものであり、αは、荷
電キャリアの移動度（ｍｏｂｉｌｉｔｙ）の逆数に関連
したパラメータである。式２は、ＦＥＴ１３０のチップ
温度と通過電流の間の関数関係を表すものである。式２
において、Ｔ0は周囲温度であり、βはＦＥＴ１３０の
パッケージと空気流れ条件を表す、実験的に導出された
パラメータであり、ＩはＦＥＴ１３０の通過電流値であ
る。
００の基本動作の理論的な基礎は、次式により与えられ
る。 ＲDS（Ｔ）＝Ｒ0＋αＴ （１） Ｔ（Ｉ，β）＝Ｔ0＋βＩ （２） ＲDS＝Ｒ0＋αＴ0＋αβＩ （３） ＶDS＝ＩＲDS＝ＩＲ0＋αＩＴ0＋αβＩ2 （４） 式１は、ＦＥＴ１３０のドレイン、ソース間のオン抵抗
（ＲDS）と、チップ温度の間の関係を表す。式１におい
て、Ｒ0は、通常は０℃で代表されるようなある基準温
度におけるＦＥＴ１３０のオン抵抗であり、ＴはＦＥＴ
１３０のチップ温度を℃で表したものであり、αは、荷
電キャリアの移動度（ｍｏｂｉｌｉｔｙ）の逆数に関連
したパラメータである。式２は、ＦＥＴ１３０のチップ
温度と通過電流の間の関数関係を表すものである。式２
において、Ｔ0は周囲温度であり、βはＦＥＴ１３０の
パッケージと空気流れ条件を表す、実験的に導出された
パラメータであり、ＩはＦＥＴ１３０の通過電流値であ
る。
【００２２】ここで、ＦＥＴ１３０のチップ温度と通過
電流が関連していることと、さらに、通過電流の関数と
してのチップ温度の上昇分は、回路パッケージと空気流
れ条件の組み合わせにも依存することには、注意しなけ
ればならない。従って、ＦＥＴ１３０は、その回路環境
により決定される雰囲気温度から実質的な昇温を開始し
て、所定の動作温度に到達する。すなわち、「オン」状
態において、ＦＥＴ１３０の温度上昇がいかに激しいか
は、その回路パッケージと空気流れ条件という外来性の
要因に依存しているのである。
電流が関連していることと、さらに、通過電流の関数と
してのチップ温度の上昇分は、回路パッケージと空気流
れ条件の組み合わせにも依存することには、注意しなけ
ればならない。従って、ＦＥＴ１３０は、その回路環境
により決定される雰囲気温度から実質的な昇温を開始し
て、所定の動作温度に到達する。すなわち、「オン」状
態において、ＦＥＴ１３０の温度上昇がいかに激しいか
は、その回路パッケージと空気流れ条件という外来性の
要因に依存しているのである。
【００２３】式３は、式２を式１に代入して得られるも
のであり、ＲDSは、ＦＥＴ１３０のチップ温度だけでな
く、通過電流の関数でもあることを示している。さら
に、βを介することにより、この関係式は、雰囲気温度
と、回路パッケージと空気流れ条件の関数を考慮に入れ
ている。そして、式４は、統合されたＦＥＴ保護回路３
００がモニタする電圧パラメータを表す。簡単に説明す
ると、ドレイン、ソース間電圧（ＶDS）は、実際の通過
電流値にＲDSを乗じたものに等しい。すなわち、式３に
実際の通過電流値を乗じることにより、式４のＶDSが得
られる。
のであり、ＲDSは、ＦＥＴ１３０のチップ温度だけでな
く、通過電流の関数でもあることを示している。さら
に、βを介することにより、この関係式は、雰囲気温度
と、回路パッケージと空気流れ条件の関数を考慮に入れ
ている。そして、式４は、統合されたＦＥＴ保護回路３
００がモニタする電圧パラメータを表す。簡単に説明す
ると、ドレイン、ソース間電圧（ＶDS）は、実際の通過
電流値にＲDSを乗じたものに等しい。すなわち、式３に
実際の通過電流値を乗じることにより、式４のＶDSが得
られる。
【００２４】本発明による、統合されたＦＥＴ保護回路
３００の理論と動作は、極めてシンプルである。ここ
で、ＦＥＴ１３０の最大許容動作温度を１５０℃である
と仮定する。すると、まず、与えられたパッケージと空
気流れと雰囲気条件のもとで、ＦＥＴ１３０のドレイ
ン、ソース間の最大許容電圧が、１５０℃以下の動作温
度の対応するように、電圧検出回路３１０が設定され
る。電圧検出回路３１０がそれより高い動作温度に対応
する電圧を検出した場合は、駆動信号変調回路３２０が
ＦＥＴ１３０の動作を停止するための信号をコントロー
ラ１１０に送る。このようにして、従来技術とは対照的
に、本発明は、ＦＥＴ１３０の動作における電流と温度
の相互依存性を考慮することにより、過電流と過熱に対
する保護回路を統合している。
３００の理論と動作は、極めてシンプルである。ここ
で、ＦＥＴ１３０の最大許容動作温度を１５０℃である
と仮定する。すると、まず、与えられたパッケージと空
気流れと雰囲気条件のもとで、ＦＥＴ１３０のドレイ
ン、ソース間の最大許容電圧が、１５０℃以下の動作温
度の対応するように、電圧検出回路３１０が設定され
る。電圧検出回路３１０がそれより高い動作温度に対応
する電圧を検出した場合は、駆動信号変調回路３２０が
ＦＥＴ１３０の動作を停止するための信号をコントロー
ラ１１０に送る。このようにして、従来技術とは対照的
に、本発明は、ＦＥＴ１３０の動作における電流と温度
の相互依存性を考慮することにより、過電流と過熱に対
する保護回路を統合している。
【００２５】次に、図４では、本発明による統合された
ＦＥＴ保護回路３００（同図中で２点鎖線４００により
囲まれている）の実施の形態を表す概念図が示されてい
る。統合されたＦＥＴ保護回路３００は、過剰な過熱と
過電流から、ＦＥＴ４１０を保護するために用いられ
る。統合されたＦＥＴ保護回路３００は、ＦＥＴ４１０
にかかる全電圧を検出する。繰り返すが、その全電圧
は、ＦＥＴ４１０を通過する電流とＦＥＴ４１０の動作
温度の両方の関数である。その全電圧が所定の限界値を
超えた時に、統合されたＦＥＴ保護回路３００は、ＦＥ
Ｔ４１０の動作を修正する。
ＦＥＴ保護回路３００（同図中で２点鎖線４００により
囲まれている）の実施の形態を表す概念図が示されてい
る。統合されたＦＥＴ保護回路３００は、過剰な過熱と
過電流から、ＦＥＴ４１０を保護するために用いられ
る。統合されたＦＥＴ保護回路３００は、ＦＥＴ４１０
にかかる全電圧を検出する。繰り返すが、その全電圧
は、ＦＥＴ４１０を通過する電流とＦＥＴ４１０の動作
温度の両方の関数である。その全電圧が所定の限界値を
超えた時に、統合されたＦＥＴ保護回路３００は、ＦＥ
Ｔ４１０の動作を修正する。
【００２６】図示された実施の態様での電圧検出回路
は、ＦＥＥＴ４１０に並列に接続された電圧ミラー回路
を備える。その電圧ミラー回路は、一対のトランジスタ
４２０と４３０、および一対の抵抗４４０と４５０より
なる。電圧ミラー回路は、ＦＥＴ４１０の動作電圧に比
例する電圧をその回路内に生ずる。図示された回路は、
以下に説明するように動作する。まず、ＦＥＴドライバ
（図示せず）がＦＥＴ４１０のゲートに信号を供給し、
「オン」状態にする。ソース電流を反映する電流と電圧
が、Ａ点でトランジスタ４２０のエミッタに流れ込む。
トランジスタ４２０の端子間では電圧降下が生じ、例え
ば、Ａ点からＢ点にかけて０．６Ｖの電圧降下が発生す
る。その後、それに対応する電圧降下がトランジスタ４
３０の端子間で生じ、Ｂ点からＣ点にかけて同量の電圧
降下が発生する。
は、ＦＥＥＴ４１０に並列に接続された電圧ミラー回路
を備える。その電圧ミラー回路は、一対のトランジスタ
４２０と４３０、および一対の抵抗４４０と４５０より
なる。電圧ミラー回路は、ＦＥＴ４１０の動作電圧に比
例する電圧をその回路内に生ずる。図示された回路は、
以下に説明するように動作する。まず、ＦＥＴドライバ
（図示せず）がＦＥＴ４１０のゲートに信号を供給し、
「オン」状態にする。ソース電流を反映する電流と電圧
が、Ａ点でトランジスタ４２０のエミッタに流れ込む。
トランジスタ４２０の端子間では電圧降下が生じ、例え
ば、Ａ点からＢ点にかけて０．６Ｖの電圧降下が発生す
る。その後、それに対応する電圧降下がトランジスタ４
３０の端子間で生じ、Ｂ点からＣ点にかけて同量の電圧
降下が発生する。
【００２７】トランジスタ４２０と４３０の配列は、そ
れぞれのエミッタの間での電圧ミラーとして作用する。
従って、その電圧検出回路の抵抗４４０（「第１の抵抗
要素」）の端子間のミラー電圧は、ＦＥＴ４１０の端子
間に生ずる全電圧である。ここでトランジスタ４２０と
４３０は、個別の部品として描かれているが、これらの
部品を一つのパッケージに集積化してもよい。さらに、
ＦＥＴ４１０とトランジスタ４２０および４３０を一つ
のパッケージに集積化してもよい。前記した第１の抵抗
要素４４０は、抵抗４５０（「第２の抵抗要素」）と直
列に接続されて、梯子（ｌａｄｄｅｒ）を形成し、その
中間点での電圧は、ＦＥＴ４１０の電圧の関数として変
化する。第１の抵抗要素４４０の端子間で生ずる所定の
電圧降下に対応して、その電圧検出回路の第２の抵抗要
素４５０を電流が通過する。ここで、抵抗４４０と４５
０は抵抗値は、その回路の動作条件に基づいて設定され
ており、このようにして、ＦＥＴ４１０を保護するため
の所定の電圧リミットが、抵抗４４０と４５０によって
定められる点は、重要である。
れぞれのエミッタの間での電圧ミラーとして作用する。
従って、その電圧検出回路の抵抗４４０（「第１の抵抗
要素」）の端子間のミラー電圧は、ＦＥＴ４１０の端子
間に生ずる全電圧である。ここでトランジスタ４２０と
４３０は、個別の部品として描かれているが、これらの
部品を一つのパッケージに集積化してもよい。さらに、
ＦＥＴ４１０とトランジスタ４２０および４３０を一つ
のパッケージに集積化してもよい。前記した第１の抵抗
要素４４０は、抵抗４５０（「第２の抵抗要素」）と直
列に接続されて、梯子（ｌａｄｄｅｒ）を形成し、その
中間点での電圧は、ＦＥＴ４１０の電圧の関数として変
化する。第１の抵抗要素４４０の端子間で生ずる所定の
電圧降下に対応して、その電圧検出回路の第２の抵抗要
素４５０を電流が通過する。ここで、抵抗４４０と４５
０は抵抗値は、その回路の動作条件に基づいて設定され
ており、このようにして、ＦＥＴ４１０を保護するため
の所定の電圧リミットが、抵抗４４０と４５０によって
定められる点は、重要である。
【００２８】第２の抵抗要素４５０の抵抗値と、その通
過電流に基づき、トランジスタ４６０のベースのＤ点に
おいて、最大電圧がモニタされる。Ｄ点における電圧が
所定の限界値を超えた場合は、その電圧によりトランジ
スタ４６０が作動し、ＦＥＴ４１０の動作を停止するた
めに、コントローラ（図示せず）に信号が送られる。従
って、トランジスタ４６０は、本発明における駆動信号
変調回路に相当するものである。また、ＦＥＴ４１０を
保護するために、その駆動信号変調回路から、アラーム
回路に信号を送るようにしてもよいし、コンパレータに
基準電圧とともに信号を送るようにすることも出来る。
過電流に基づき、トランジスタ４６０のベースのＤ点に
おいて、最大電圧がモニタされる。Ｄ点における電圧が
所定の限界値を超えた場合は、その電圧によりトランジ
スタ４６０が作動し、ＦＥＴ４１０の動作を停止するた
めに、コントローラ（図示せず）に信号が送られる。従
って、トランジスタ４６０は、本発明における駆動信号
変調回路に相当するものである。また、ＦＥＴ４１０を
保護するために、その駆動信号変調回路から、アラーム
回路に信号を送るようにしてもよいし、コンパレータに
基準電圧とともに信号を送るようにすることも出来る。
【００２９】統合されたＦＥＴ保護回路３００は、ま
た、電圧検出コントローラも備える。その電圧検出コン
トローラ回路は、ＦＥＴ４７０と抵抗４７５を有し、そ
の抵抗４７５は、トランジスタ４２０のコレクタとトラ
ンジスタ４３０のベースに接続されている。ＦＥＴ４７
０は、ＦＥＴ４１０がオフの時に、トランジスタ４２０
と４３０の電圧を遮断するために用いられている。これ
は、ＦＥＴ４１０がオフの時に、ＦＥＴ４７０をオフに
することにより達成出来る。その結果として、トランジ
スタ４２０と４３０の端子間の電圧が上昇すると、トラ
ンジスタ４２０と４３０は、動作を停止される。このよ
うにして、その電圧検出コントローラ回路は、主ＦＥＴ
がオフ状態の間は、電圧検出回路を遮断する。
た、電圧検出コントローラも備える。その電圧検出コン
トローラ回路は、ＦＥＴ４７０と抵抗４７５を有し、そ
の抵抗４７５は、トランジスタ４２０のコレクタとトラ
ンジスタ４３０のベースに接続されている。ＦＥＴ４７
０は、ＦＥＴ４１０がオフの時に、トランジスタ４２０
と４３０の電圧を遮断するために用いられている。これ
は、ＦＥＴ４１０がオフの時に、ＦＥＴ４７０をオフに
することにより達成出来る。その結果として、トランジ
スタ４２０と４３０の端子間の電圧が上昇すると、トラ
ンジスタ４２０と４３０は、動作を停止される。このよ
うにして、その電圧検出コントローラ回路は、主ＦＥＴ
がオフ状態の間は、電圧検出回路を遮断する。
【００３０】電圧検出コントローラ回路は、主としてい
くつかの異なる理由によって、必要とされている。すな
わち、第１に、ＦＥＴ４１０がオフの時には、ＦＥＴ４
１０の端子間の電圧が最大となり、抵抗４４０の端子間
に比較的高い電圧が生ずることとなる。このようにして
生じた高電圧は、電圧検出回路に損傷を与えることがあ
る。さらに、この高電圧が、駆動信号変調回路を形成し
ているトランジスタ４６０に作用して、ＦＥＴ４１０へ
の駆動信号が歪むこともあり得る。それ故に、電圧検出
コントローラ回路が、トランジスタ４２０と４３０を停
止して、その回路を保護している。ＦＥＴ４１０は、統
合されたＦＥＴ保護回路３００を介して、その電力回路
の残りの部分に接続されている。ＦＥＴ４１０は、イン
ダクタ４８０とコンデンサ４８５とダイオード４９０と
組み合わされて、バックタイプ（ｂｕｃｋ−ｔｙｐｅ）
のレギュレータを形成している。そのバックタイプレギ
ュレータは、スィッチングパワーサプライであり、入力
電圧をチョップして、そのパルスをアベレージングＬＣ
フィルタに供給する。インダクタ４８０とコンデンサ４
８５を有する、そのＬＣフィルタは、ダイオード４９０
と組み合わされて、入力電圧を、負荷に適した出力電圧
レベルまで抑制する。
くつかの異なる理由によって、必要とされている。すな
わち、第１に、ＦＥＴ４１０がオフの時には、ＦＥＴ４
１０の端子間の電圧が最大となり、抵抗４４０の端子間
に比較的高い電圧が生ずることとなる。このようにして
生じた高電圧は、電圧検出回路に損傷を与えることがあ
る。さらに、この高電圧が、駆動信号変調回路を形成し
ているトランジスタ４６０に作用して、ＦＥＴ４１０へ
の駆動信号が歪むこともあり得る。それ故に、電圧検出
コントローラ回路が、トランジスタ４２０と４３０を停
止して、その回路を保護している。ＦＥＴ４１０は、統
合されたＦＥＴ保護回路３００を介して、その電力回路
の残りの部分に接続されている。ＦＥＴ４１０は、イン
ダクタ４８０とコンデンサ４８５とダイオード４９０と
組み合わされて、バックタイプ（ｂｕｃｋ−ｔｙｐｅ）
のレギュレータを形成している。そのバックタイプレギ
ュレータは、スィッチングパワーサプライであり、入力
電圧をチョップして、そのパルスをアベレージングＬＣ
フィルタに供給する。インダクタ４８０とコンデンサ４
８５を有する、そのＬＣフィルタは、ダイオード４９０
と組み合わされて、入力電圧を、負荷に適した出力電圧
レベルまで抑制する。
【００３１】次に、図５では、本発明による統合された
ＦＥＴ保護回路３００（同図中で、２点鎖線５００によ
り囲まれている）の、別の実施の形態を表す概念図が示
されている。統合されたＦＥＴ保護回路３００は、過剰
な過熱と過電流条件からＦＥＴ５１０を保護するために
用いられている。統合されたＦＥＴ保護回路３００は、
ＦＥＴ５１０の端子間に生ずる全電圧を検出する。繰り
返すが、その全電圧は、ＦＥＴ５１０を通過する電流と
ＦＥＴ５１０の動作温度の両方の関数である。その全電
圧が所定の限界値を超えた時に、統合されたＦＥＴ保護
回路３００は、ＦＥＴ５１０の動作を修正する。
ＦＥＴ保護回路３００（同図中で、２点鎖線５００によ
り囲まれている）の、別の実施の形態を表す概念図が示
されている。統合されたＦＥＴ保護回路３００は、過剰
な過熱と過電流条件からＦＥＴ５１０を保護するために
用いられている。統合されたＦＥＴ保護回路３００は、
ＦＥＴ５１０の端子間に生ずる全電圧を検出する。繰り
返すが、その全電圧は、ＦＥＴ５１０を通過する電流と
ＦＥＴ５１０の動作温度の両方の関数である。その全電
圧が所定の限界値を超えた時に、統合されたＦＥＴ保護
回路３００は、ＦＥＴ５１０の動作を修正する。
【００３２】図４の回路と同様に、図５に示された実施
の態様での電圧検出回路は、ＦＥＥＴ５１０に並列に接
続された電圧ミラー回路を備える。その電圧ミラー回路
は、一対のトランジスタ５２０と５３０、および一対の
抵抗５４０と５５０を備える。電圧ミラー回路は、ＦＥ
Ｔ５１０の動作電圧に比例する電圧をその回路内に生ず
る。ここで、前述の場合と同様に、ＦＥＴ５１０とトラ
ンジスタ５２０と５３０は、個別の部品として描かれて
いるが、これらの部品を一つのパッケージに集積化して
もよい。
の態様での電圧検出回路は、ＦＥＥＴ５１０に並列に接
続された電圧ミラー回路を備える。その電圧ミラー回路
は、一対のトランジスタ５２０と５３０、および一対の
抵抗５４０と５５０を備える。電圧ミラー回路は、ＦＥ
Ｔ５１０の動作電圧に比例する電圧をその回路内に生ず
る。ここで、前述の場合と同様に、ＦＥＴ５１０とトラ
ンジスタ５２０と５３０は、個別の部品として描かれて
いるが、これらの部品を一つのパッケージに集積化して
もよい。
【００３３】図５に示されている実施の態様は、図４の
回路の説明と同様である。抵抗５４０（「第１の抵抗要
素」）の端子間で生ずる所定の電圧降下に対応して、抵
抗５５０（「第２の抵抗要素」）を所定の電流が通過す
る。第２の抵抗要素５５０の抵抗値と、そこを流れる所
定の電流に基づいて、トランジスタ５６０のベース部分
で最大電圧がモニタされる。その電圧が所定の電圧限界
値を超えた場合は、その電圧がトランジスタ５６０を動
作させてコントローラ（図示せず）に信号を送り、ＦＥ
Ｔ５１０の動作を停止する。それ故に、トランジスタ５
６０は、本発明における駆動信号変調回路を構成するも
のである。
回路の説明と同様である。抵抗５４０（「第１の抵抗要
素」）の端子間で生ずる所定の電圧降下に対応して、抵
抗５５０（「第２の抵抗要素」）を所定の電流が通過す
る。第２の抵抗要素５５０の抵抗値と、そこを流れる所
定の電流に基づいて、トランジスタ５６０のベース部分
で最大電圧がモニタされる。その電圧が所定の電圧限界
値を超えた場合は、その電圧がトランジスタ５６０を動
作させてコントローラ（図示せず）に信号を送り、ＦＥ
Ｔ５１０の動作を停止する。それ故に、トランジスタ５
６０は、本発明における駆動信号変調回路を構成するも
のである。
【００３４】統合されたＦＥＴ保護回路３００は、ま
た、電圧検出コントローラも備える。その電圧検出コン
トローラ回路は、ＦＥＴ５７０と抵抗５７５を有し、そ
の抵抗５７５は、トランジスタ５２０のコレクタとトラ
ンジスタ５３０のベースに接続されている。ＦＥＴ５７
０は、ＦＥＴ５１０がオフの時に、トランジスタ５２０
と５３０の電圧を遮断するために用いられている。電圧
検出コントローラ回路の目的と利点については、図４に
関連して説明されている。そして、ＦＥＴ５１０は、統
合されたＦＥＴ保護回路３００を介して、インダクタ負
荷５８０に接続されていることが図示されている。
た、電圧検出コントローラも備える。その電圧検出コン
トローラ回路は、ＦＥＴ５７０と抵抗５７５を有し、そ
の抵抗５７５は、トランジスタ５２０のコレクタとトラ
ンジスタ５３０のベースに接続されている。ＦＥＴ５７
０は、ＦＥＴ５１０がオフの時に、トランジスタ５２０
と５３０の電圧を遮断するために用いられている。電圧
検出コントローラ回路の目的と利点については、図４に
関連して説明されている。そして、ＦＥＴ５１０は、統
合されたＦＥＴ保護回路３００を介して、インダクタ負
荷５８０に接続されていることが図示されている。
【００３５】次に、図６では、図４に示されている統合
されたＦＥＴ保護回路を用いた、バックタイプのＤＣ−
ＤＣコンバータ６００（以下に、「変換回路」と略す）
の概略図が示されている。バックタイプのＤＣ−ＤＣコ
ンバータ６００では、ＤＣ出力電圧（”ＶOT”）６１０
は、ＤＣ入力電圧（”ＶIN”）６０５より常に低い。例
えば、図示した回路では、入力電圧６０５は、＋５Ｖ
（図示されていない電源により供給される）であり、対
応する出力電圧６１０は、電流値が３アンペアの時に＋
３．３Ｖ（図示されていない電気的負荷に対して供給さ
れる）である。その変換回路６００の動作周波数は、お
おむね５５０ｋＨｚである。
されたＦＥＴ保護回路を用いた、バックタイプのＤＣ−
ＤＣコンバータ６００（以下に、「変換回路」と略す）
の概略図が示されている。バックタイプのＤＣ−ＤＣコ
ンバータ６００では、ＤＣ出力電圧（”ＶOT”）６１０
は、ＤＣ入力電圧（”ＶIN”）６０５より常に低い。例
えば、図示した回路では、入力電圧６０５は、＋５Ｖ
（図示されていない電源により供給される）であり、対
応する出力電圧６１０は、電流値が３アンペアの時に＋
３．３Ｖ（図示されていない電気的負荷に対して供給さ
れる）である。その変換回路６００の動作周波数は、お
おむね５５０ｋＨｚである。
【００３６】変換回路６００は、以下の部品を備える。
すなわち、まず、パワーＭＯＳＦＥＴ６１５（図示した
例では、カリフォルニア州サンタクララにあるＳｉｌｉ
ｃｏｎｉｘ Ｃｏｒｐｏｒａｔｉｏｎにより製造された
商標名Ｓｉｌｉｃｏｎｉｘ９９４２ＤＹが用いられた）
が入力電圧６０５に対して、直列に接続されている。そ
のパワーＭＯＳＦＥＴ６１５は、変換回路６００のＦＥ
Ｔドライブとして作用する。そして、パワーＭＯＳＦＥ
Ｔ６１５の出力は、ダイオード６２０のカソードとイン
ダクタ６２５に接続されている。インダクタ６２５の出
力側は、コンデンサ６３０に接続され、出力電圧６１０
を得られるポイントとなっている。
すなわち、まず、パワーＭＯＳＦＥＴ６１５（図示した
例では、カリフォルニア州サンタクララにあるＳｉｌｉ
ｃｏｎｉｘ Ｃｏｒｐｏｒａｔｉｏｎにより製造された
商標名Ｓｉｌｉｃｏｎｉｘ９９４２ＤＹが用いられた）
が入力電圧６０５に対して、直列に接続されている。そ
のパワーＭＯＳＦＥＴ６１５は、変換回路６００のＦＥ
Ｔドライブとして作用する。そして、パワーＭＯＳＦＥ
Ｔ６１５の出力は、ダイオード６２０のカソードとイン
ダクタ６２５に接続されている。インダクタ６２５の出
力側は、コンデンサ６３０に接続され、出力電圧６１０
を得られるポイントとなっている。
【００３７】ダイオード６２０のアノードは、出力リタ
ーン（ｏｕｔｐｕｔ ｒｅｔｕｒｎ）とコンデンサ６３
０の負極側に接続されている。出力電圧６１０は、パワ
ーＭＯＳＦＥＴ６１５のデューティサイクルを変化させ
ることにより調節される。インダクタ６２５は、コンデ
ンサ６３０と組み合わされて、パワーＭＯＳＦＥＴ６１
５のオン／オフサイクルによって発生する矩形波を平均
化するフィルタを構成している。ダイオード６２０は、
パワーＭＯＳＦＥＴ６１５がオフ状態の時に、電流の流
れを継続させる経路を供給している。入力に対する出力
の関係は、以下に説明する通りである： ＶOT＝（ｔon／ＴS）＊ＶIN （５） ここで、ｔonは、一周期ＴSのうちで、パワーＭＯＳＦ
ＥＴ６１５がオン状態にある時間を表す。
ーン（ｏｕｔｐｕｔ ｒｅｔｕｒｎ）とコンデンサ６３
０の負極側に接続されている。出力電圧６１０は、パワ
ーＭＯＳＦＥＴ６１５のデューティサイクルを変化させ
ることにより調節される。インダクタ６２５は、コンデ
ンサ６３０と組み合わされて、パワーＭＯＳＦＥＴ６１
５のオン／オフサイクルによって発生する矩形波を平均
化するフィルタを構成している。ダイオード６２０は、
パワーＭＯＳＦＥＴ６１５がオフ状態の時に、電流の流
れを継続させる経路を供給している。入力に対する出力
の関係は、以下に説明する通りである： ＶOT＝（ｔon／ＴS）＊ＶIN （５） ここで、ｔonは、一周期ＴSのうちで、パワーＭＯＳＦ
ＥＴ６１５がオン状態にある時間を表す。
【００３８】電力変換の制御は、概ね、マサチューセッ
ツ州のレキシントンにあるＵｎｉｔｒｏｄｅ Ｃｏｒｐ
ｏｒａｔｉｏｎ製の商標名Ｕｎｉｔｒｏｄｅ ３８０３
コントロールチップ６３５を用いることにより、達成出
来る。抵抗６３８は、一対のコンデンサ６４１と６４４
と組み合わされて、コントロールチップ６３５の発信器
のためのＲＣ（ｒｅｓｉｓｔａｎｃｅ−ｃａｐａｃｉｔ
ａｎｃｅ）タイミングを供給する。変換回路６００のバ
イパスフィルタリングは、それぞれ、一対のコンデンサ
６５０と６５６に直列に接続された一対の抵抗６４７と
６５３を介して達成される。全体のループ補償（ｏｖｅ
ｒａｌｌ ｌｏｏｐ ｃｏｍｐｅｎｓａｔｉｏｎ）は、
一対のコンデンサ６６０と６６４に直列に接続された一
対の抵抗６５９と６６２によりそれぞれ達成される。さ
らに、電圧の設定は、一対の抵抗６６６と６６８の比率
によって、得ることが出来る。コントロールチップ６３
５とそれに関連した部品は、変換回路６００のコントロ
ーラとして作用する。また、コントロールチップ６３５
は、パワー段（ｐｏｗｅｒ ｓｔａｇｅ）での位相の補
正と、ゲインを得る役割も有する。そして、出力段につ
いては、抵抗６７０がクロスコンダクション（ｃｒｏｓ
ｓ ｃｏｎｄｕｃｔｉｏｎ）を制限する。
ツ州のレキシントンにあるＵｎｉｔｒｏｄｅ Ｃｏｒｐ
ｏｒａｔｉｏｎ製の商標名Ｕｎｉｔｒｏｄｅ ３８０３
コントロールチップ６３５を用いることにより、達成出
来る。抵抗６３８は、一対のコンデンサ６４１と６４４
と組み合わされて、コントロールチップ６３５の発信器
のためのＲＣ（ｒｅｓｉｓｔａｎｃｅ−ｃａｐａｃｉｔ
ａｎｃｅ）タイミングを供給する。変換回路６００のバ
イパスフィルタリングは、それぞれ、一対のコンデンサ
６５０と６５６に直列に接続された一対の抵抗６４７と
６５３を介して達成される。全体のループ補償（ｏｖｅ
ｒａｌｌ ｌｏｏｐ ｃｏｍｐｅｎｓａｔｉｏｎ）は、
一対のコンデンサ６６０と６６４に直列に接続された一
対の抵抗６５９と６６２によりそれぞれ達成される。さ
らに、電圧の設定は、一対の抵抗６６６と６６８の比率
によって、得ることが出来る。コントロールチップ６３
５とそれに関連した部品は、変換回路６００のコントロ
ーラとして作用する。また、コントロールチップ６３５
は、パワー段（ｐｏｗｅｒ ｓｔａｇｅ）での位相の補
正と、ゲインを得る役割も有する。そして、出力段につ
いては、抵抗６７０がクロスコンダクション（ｃｒｏｓ
ｓ ｃｏｎｄｕｃｔｉｏｎ）を制限する。
【００３９】ＦＥＴ６７３はこの回路の中心となるパワ
ーＦＥＴであり、結果として、本発明によるＦＥＴ保護
回路が保護せんとするのは、ＦＥＴ６７３である。ＦＥ
Ｔ６７３は、カリフォルニア州サンタクララにあるＳｉ
ｌｉｃｏｎｉｘ Ｃｏｒｐｏｒａｔｉｏｎにより製造さ
れた商標名Ｓｉｌｉｃｏｎｉｘ ９４３３であることが
望ましい。ＦＥＴ６７５は、同期整流の役割を果たし、
ＦＥＴ６７３のオフ状態の時に、負荷に電流を流すこと
が出来る。ＦＥＴ６７５は、これも、カリフォルニア州
サンタクララにあるＳｉｌｉｃｏｎｉｘ Ｃｏｒｐｏｒ
ａｔｉｏｎにより製造された商標名Ｓｉｌｉｃｏｎｉｘ
９４１０であることが望ましい。その同期型整流器
は、回路の効率を向上するために用いられるものであ
る。そして、コンデンサ６７７は、出力電圧６１０のフ
ィルタの役割を果たす。
ーＦＥＴであり、結果として、本発明によるＦＥＴ保護
回路が保護せんとするのは、ＦＥＴ６７３である。ＦＥ
Ｔ６７３は、カリフォルニア州サンタクララにあるＳｉ
ｌｉｃｏｎｉｘ Ｃｏｒｐｏｒａｔｉｏｎにより製造さ
れた商標名Ｓｉｌｉｃｏｎｉｘ ９４３３であることが
望ましい。ＦＥＴ６７５は、同期整流の役割を果たし、
ＦＥＴ６７３のオフ状態の時に、負荷に電流を流すこと
が出来る。ＦＥＴ６７５は、これも、カリフォルニア州
サンタクララにあるＳｉｌｉｃｏｎｉｘ Ｃｏｒｐｏｒ
ａｔｉｏｎにより製造された商標名Ｓｉｌｉｃｏｎｉｘ
９４１０であることが望ましい。その同期型整流器
は、回路の効率を向上するために用いられるものであ
る。そして、コンデンサ６７７は、出力電圧６１０のフ
ィルタの役割を果たす。
【００４０】図示された実施の態様では、ＦＥＴ保護回
路は、一対のトランジスタ６８０と６８２、および抵抗
６８４（「第１の抵抗要素」）、抵抗６８６（「第２の
抵抗要素」）、抵抗６８８、そして、一対のコンデンサ
６９０と６９２を有する。ここで、トランジスタ６８０
と６８２は、２９０７型である（例えば、カリフォルニ
ア州サンタクララにあるＮａｔｉｏｎａｌ Ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒ Ｃｏｒｐｏｒａｔｉｏｎなど、市場
に広く供給者がある）。図４および図５に示された回路
と同様に、電流検出回路は、ＦＥＴ６７３と主パワーＦ
ＥＴに並列に接続された電圧ミラー回路を備える。その
電圧ミラー回路は、トランジスタ６８０と６８２および
抵抗６８４と６８６、コンデンサ６９０を有する。電圧
ミラー回路は、ＦＥＥＴ６７３の動作電圧と同等な電圧
を抵抗６８４の端子間に発生させる。ＦＥＴ保護回路
は、また、以下に述べるように、駆動信号変調回路と電
圧検出コントローラを備える。
路は、一対のトランジスタ６８０と６８２、および抵抗
６８４（「第１の抵抗要素」）、抵抗６８６（「第２の
抵抗要素」）、抵抗６８８、そして、一対のコンデンサ
６９０と６９２を有する。ここで、トランジスタ６８０
と６８２は、２９０７型である（例えば、カリフォルニ
ア州サンタクララにあるＮａｔｉｏｎａｌ Ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒ Ｃｏｒｐｏｒａｔｉｏｎなど、市場
に広く供給者がある）。図４および図５に示された回路
と同様に、電流検出回路は、ＦＥＴ６７３と主パワーＦ
ＥＴに並列に接続された電圧ミラー回路を備える。その
電圧ミラー回路は、トランジスタ６８０と６８２および
抵抗６８４と６８６、コンデンサ６９０を有する。電圧
ミラー回路は、ＦＥＥＴ６７３の動作電圧と同等な電圧
を抵抗６８４の端子間に発生させる。ＦＥＴ保護回路
は、また、以下に述べるように、駆動信号変調回路と電
圧検出コントローラを備える。
【００４１】その回路は、概ね、次のように動作する。
すなわち、まず、抵抗６８４の端子間に発生するある所
定の電圧降下に対して、抵抗６８６をある電流が通過す
る。第２の抵抗要素６８６の抵抗値と、それを流れる電
流値に基づいて、コントロールチップ６３５への抵抗６
９６を介して、Ｘ点で最大電圧がモニタされる。その電
圧が所定の限界値を超えた場合は、コントロールチップ
６３５を有する駆動変調回路は、パワーＭＯＳＦＥＴ６
１５に駆動信号を送り、ＦＥＴ６７３の動作を停止す
る。抵抗６８８とコンデンサ６９２を有する電圧検出コ
ントロール回路は、ＦＥＴ６７３がオフ状態の時は、Ｆ
ＥＴ保護回路を遮断する。電圧検出コントローラ回路の
特徴と利点は、図４に関連して説明されている。
すなわち、まず、抵抗６８４の端子間に発生するある所
定の電圧降下に対して、抵抗６８６をある電流が通過す
る。第２の抵抗要素６８６の抵抗値と、それを流れる電
流値に基づいて、コントロールチップ６３５への抵抗６
９６を介して、Ｘ点で最大電圧がモニタされる。その電
圧が所定の限界値を超えた場合は、コントロールチップ
６３５を有する駆動変調回路は、パワーＭＯＳＦＥＴ６
１５に駆動信号を送り、ＦＥＴ６７３の動作を停止す
る。抵抗６８８とコンデンサ６９２を有する電圧検出コ
ントロール回路は、ＦＥＴ６７３がオフ状態の時は、Ｆ
ＥＴ保護回路を遮断する。電圧検出コントローラ回路の
特徴と利点は、図４に関連して説明されている。
【００４２】
【発明の効果】以上述べたごとく、本発明によれば、通
過電流と動作温度の相互依存性を考慮に入れた、簡略で
統合された、過電流と過熱に対するＦＥＴの保護回路を
提供することが出来る。本発明によるＦＥＴの保護回路
は、従来のものよりも、より安価で、簡素、且つ物理的
にコンパクトである。しかも、ＦＥＴの通過電流と動作
温度の相互依存性を考慮に入れているために、従来の保
護回路と比較して、不要な遮断動作（ｎｕｉｓａｎｃｅ
ｔｒｉｐｓ）の生ずる可能性が低い。
過電流と動作温度の相互依存性を考慮に入れた、簡略で
統合された、過電流と過熱に対するＦＥＴの保護回路を
提供することが出来る。本発明によるＦＥＴの保護回路
は、従来のものよりも、より安価で、簡素、且つ物理的
にコンパクトである。しかも、ＦＥＴの通過電流と動作
温度の相互依存性を考慮に入れているために、従来の保
護回路と比較して、不要な遮断動作（ｎｕｉｓａｎｃｅ
ｔｒｉｐｓ）の生ずる可能性が低い。
【図１】従来技術による温度検出保護回路を用いた、電
力変換回路のブロック図である。
力変換回路のブロック図である。
【図２】従来技術による電流検出保護回路を用いた、図
１に示した電力変換回路のブロック図である。
１に示した電力変換回路のブロック図である。
【図３】本発明による統合されたＦＥＴ保護回路を用い
た、図１に示した電力変換回路のブロック図である。
た、図１に示した電力変換回路のブロック図である。
【図４】本発明による統合されたＦＥＴ保護回路の実施
の態様を表す、ブロック図である。
の態様を表す、ブロック図である。
【図５】本発明による統合されたＦＥＴ保護回路の別の
実施の態様を表す、ブロック図である。
実施の態様を表す、ブロック図である。
【図６】図４に示される、統合されたＦＥＴ保護回路の
実施の態様を用いた、バックタイプのＤＣ−ＤＣ変換器
のブロック図である。
実施の態様を用いた、バックタイプのＤＣ−ＤＣ変換器
のブロック図である。
【符号の説明】 １００ 電力変換回路 １４０ 温度検出回路 １１０ コントローラ １２０ ＦＥＴドライブ １３０ ＦＥＴ １４０ 温度検出保護回路 ２００ 電流検出保護回路 ３００ 統合されたＦＥＴ保護回路 ３１０ ＦＥＴ電圧検出回路 ３２０ 駆動信号変調回路 ３３０ 電圧検出コントローラ
Claims (20)
- 【請求項１】 電界効果型トランジスタ（ＦＥＴ）に
供給される駆動信号を変調する、ＦＥＴの保護回路であ
って、 前記ＦＥＴの端子間で発生する動作電圧であって、前記
ＦＥＴを通過して流れる電流の大きさと、前記ＦＥＴの
動作温度の両方の関数である、動作電圧を測定するため
に前記ＦＥＴに接続された電圧検出回路と、 前記電圧検出回路に接続され、前記動作電圧が所定の限
界電圧を超えた時に、駆動信号を変調することにより、
前記保護回路が、過電流と過熱に対して前記ＦＥＴのた
めに統合された保護を与えることが出来るようにした、
駆動信号変調回路と、を備えることを特徴とする、電界
効果型トランジスタの保護回路。 - 【請求項２】 前記電圧検出回路は、前記ＦＥＴに並
列に接続された電圧ミラー回路を備え、前記電圧ミラー
回路は、前記ＦＥＴの前記動作電圧と等しい電圧を発生
する、ことを特徴とする、請求項１記載の保護回路。 - 【請求項３】 前記ＦＥＴは、金属酸化膜半導体ＦＥ
Ｔ（ＭＯＳＦＥＴ）であることを特徴とする、請求項１
記載の保護回路。 - 【請求項４】 前記駆動信号変調回路に接続され、前
記ＦＥＴが「オフ」状態にある時に、前記駆動信号変調
回路を不能にする、電圧検出コントローラ回路をさらに
備えることを特徴とする、請求項１記載の保護回路。 - 【請求項５】 ＦＥＴ駆動回路が、前記駆動信号を前
記ＦＥＴに供給するものである、請求項１記載の保護回
路。 - 【請求項６】 前記電圧検出回路は、それぞれの制御
端子を介して一緒に接続された第１と第２のトランジス
タと、前記ＦＥＴと前記第２のトランジスタに接続され
た第１の抵抗要素とを有することを特徴とする、請求項
１記載の保護回路。 - 【請求項７】 前記電圧検出回路は、所定の抵抗値を
有する第２の抵抗要素を備え、前記第２の抵抗要素は、
それを流れる電流の関数として前記駆動信号変調回路の
両端に電圧を発生させるものである、請求項６記載の保
護回路。 - 【請求項８】 前記ＦＥＴの端子間で発生する動作電
圧であって、前記ＦＥＴを通過して流れる電流の大きさ
と、前記ＦＥＴの動作温度の両方の関数である、動作電
圧を測定するステップと、 前記動作電圧が所定の限界電圧を超えた時に、駆動信号
を変調することにより、前記保護回路が過電流と過熱に
対して前記ＦＥＴのために統合された保護を与えること
が出来るようにしたステップとを含むことを特徴とする
電界効果型トランジスタの保護方法。 - 【請求項９】 前記測定するステップは、前記ＦＥＴ
に並列に電圧ミラー回路を接続するステップを備え、前
記電圧ミラー回路は、前記ＦＥＴの前記動作電圧に等し
い電圧を発生させるものである、請求項８記載の方法。 - 【請求項１０】 前記ＦＥＴは、金属酸化膜半導体ＦＥ
Ｔ（ＭＯＳＦＥＴ）であることを特徴とする、請求項８
記載の方法。 - 【請求項１１】 前記駆動信号変調回路に接続された電
圧検出コントローラ回路により、前記ＦＥＴが「オフ」
状態にある時に、前記駆動信号変調回路を不能にするス
テップをさらに備えることを特徴とする、請求項８記載
の方法。 - 【請求項１２】 ＦＥＴ駆動回路により、前記駆動信号
を前記ＦＥＴに供給するステップをさらに備えることを
特徴とする、請求項８記載の方法。 - 【請求項１３】 前記測定するステップは、 第１と第２のトランジスタとを、それぞれの制御端子を
介して一緒に接続するステップと、 第１の抵抗要素を、前記ＦＥＴと前記第２トランジスタ
の間に接続するステップと、を備えることを特徴とす
る、請求項８記載の方法。 - 【請求項１４】 前記電圧検出回路は、所定の抵抗値を
有する第２の抵抗要素を備え、前記第２の抵抗要素は、
それを流れる電流の関数として前記駆動信号変調回路の
両端に電圧を発生させるものである、請求項１３記載の
方法。 - 【請求項１５】 電力源に接続可能な入力と、電気的負
荷に接続可能な出力と、前記入力を前記出力に接続する
電力変換回路とを有する電力伝達系列（ｐｏｗｅｒ ｔ
ｒａｉｎ）であって、前記電力変換回路は、電界効果型
トランジスタ（ＦＥＴ）と、ＦＥＴ駆動回路と、前記Ｆ
ＥＴ駆動回路から前記ＦＥＴに供給される駆動信号を変
調するためのＦＥＴ保護回路とを有することを特徴とす
る、電力伝達系列を有する電力変換器において、前記Ｆ
ＥＴ保護回路は、 前記ＦＥＴの端子間の動作電圧を測定するために前記Ｆ
ＥＴに接続された電圧検出回路であって、前記動作電圧
は、前記ＦＥＴを通過する電流の大きさと前記ＦＥＴの
動作温度の両方の関数であることを特徴とする、電圧検
出回路と、 前記電圧検出回路に接続された駆動信号変調回路であっ
て、前記動作電圧が所定の限界値を超えた時に、前記駆
動信号変調回路が、前記駆動信号を変調することによっ
て、前記保護回路が前記ＦＥＴのために統合された過電
流保護と加熱保護を与えるようにした、駆動信号変調回
路とを有することを特徴とする、電力変換器。 - 【請求項１６】 前記電圧検出回路は、前記ＦＥＴに並
列に接続された電圧ミラー回路を備え、前記電圧ミラー
回路は、前記ＦＥＴの前記動作電圧と等しい電圧を発生
することを特徴とする、請求項１５記載の電力変換器。 - 【請求項１７】 前記ＦＥＴは、金属酸化膜半導体ＦＥ
Ｔ（ＭＯＳＦＥＴ）であることを特徴とする、請求項１
５記載の電力変換器。 - 【請求項１８】 前記駆動信号変調回路に接続され、前
記ＦＥＴが「オフ」状態にある時に、前記駆動信号変調
回路を不能にする、電圧検出コントローラ回路をさらに
備えることを特徴とする、請求項１５載の電力変換器。 - 【請求項１９】 前記電圧検出回路は、それぞれの制御
端子を介して一緒に接続された第１と第２のトランジス
タと、前記ＦＥＴと前記第２のトランジスタに接続され
た第１の抵抗要素を有することを特徴とする、請求項１
５載の電力変換器。 - 【請求項２０】 前記電圧検出回路は、所定の抵抗値を
有する第２の抵抗要素を備え、前記第２の抵抗要素は、
それを流れる電流の関数として前記駆動信号変調回路の
両端に電圧を発生させるものである、請求項１５記載の
保護回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US49068895A | 1995-06-15 | 1995-06-15 | |
| US490688 | 1995-06-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0947014A true JPH0947014A (ja) | 1997-02-14 |
Family
ID=23949077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15511496A Pending JPH0947014A (ja) | 1995-06-15 | 1996-06-17 | 電界効果型トランジスタの保護回路および保護方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0749208A2 (ja) |
| JP (1) | JPH0947014A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008206238A (ja) * | 2007-02-17 | 2008-09-04 | Seiko Instruments Inc | カレント検出回路及び電流モード型スイッチングレギュレータ |
| JP2017090303A (ja) * | 2015-11-12 | 2017-05-25 | 株式会社デンソー | 過電流検出装置 |
| JP2022002456A (ja) * | 2020-06-22 | 2022-01-06 | キヤノンメディカルシステムズ株式会社 | 医用画像診断装置用電源装置および電源装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19745040C2 (de) * | 1997-02-10 | 2003-03-27 | Daimler Chrysler Ag | Anordnung und Verfahren zum Messen einer Temperatur |
| DE19704861A1 (de) * | 1997-02-10 | 1998-08-27 | Daimler Benz Ag | Steuerbare Schalteinrichtung, Anordnung und Verfahren zum Betreiben einer Schalteinrichtung, insbesondere für Leistungshalbleiter |
| DE10209021A1 (de) * | 2002-03-01 | 2003-10-23 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Ermittlung des Laststromes durch ein Halbleiterbauelement |
| JP4044861B2 (ja) * | 2003-04-03 | 2008-02-06 | 三菱電機株式会社 | 電力変換装置およびその電力変換装置を備える電力変換システム装置 |
| JP2006352931A (ja) * | 2003-09-10 | 2006-12-28 | Sanken Electric Co Ltd | スイッチング素子保護回路 |
| US8489357B2 (en) * | 2008-07-25 | 2013-07-16 | Delphi Technologies, Inc. | Current and temperature sensing of standard field-effect transistors |
| CN105098730A (zh) * | 2014-04-18 | 2015-11-25 | 南京南瑞继保电气有限公司 | 一种igbt过流检测装置及方法 |
-
1996
- 1996-06-04 EP EP19960304040 patent/EP0749208A2/en not_active Withdrawn
- 1996-06-17 JP JP15511496A patent/JPH0947014A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008206238A (ja) * | 2007-02-17 | 2008-09-04 | Seiko Instruments Inc | カレント検出回路及び電流モード型スイッチングレギュレータ |
| JP2017090303A (ja) * | 2015-11-12 | 2017-05-25 | 株式会社デンソー | 過電流検出装置 |
| JP2022002456A (ja) * | 2020-06-22 | 2022-01-06 | キヤノンメディカルシステムズ株式会社 | 医用画像診断装置用電源装置および電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0749208A2 (en) | 1996-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW432789B (en) | Synchronous switching regulator which employs switch voltage-drop for current sensing | |
| US5018041A (en) | Circuit for internal current limiting in a fast high side power switch | |
| JP5638199B2 (ja) | 可変速駆動装置の過電流保護装置 | |
| US7566845B2 (en) | Overheat protection circuit for power supply devices and direct-current power supply device | |
| US20070133236A1 (en) | DC-DC Converter for overvoltage protection | |
| US6300818B1 (en) | Temperature compensation circuit for semiconductor switch and method of operation thereof | |
| JP2009201349A (ja) | 過電流および過電圧の保護装置を含む可変速駆動装置 | |
| JPH04150767A (ja) | スイッチング電源回路 | |
| JP2003009385A (ja) | 能動制御される回路素子を含むコンポーネント | |
| US20020021539A1 (en) | Protective circuit against overheating of a semiconductor switching device | |
| JP3265849B2 (ja) | 過熱保護装置付き自己消弧素子 | |
| JPH0947014A (ja) | 電界効果型トランジスタの保護回路および保護方法 | |
| US6839254B2 (en) | Power supply with low loss making current limitation | |
| JP4983177B2 (ja) | 電源装置の過熱検出回路 | |
| JPH04285465A (ja) | 保護回路付スイッチング電源 | |
| JP3099763B2 (ja) | 直流電源装置 | |
| WO2005027326A1 (ja) | スイッチング素子保護回路 | |
| CN112054683B (zh) | 功率转换装置 | |
| JP2004208407A (ja) | 同期整流用ｍｏｓｆｅｔの制御回路 | |
| JP3474775B2 (ja) | インバータ制御用半導体装置 | |
| JP2004312955A (ja) | 過電流検出回路およびモータ駆動装置 | |
| JP3391201B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2003188697A (ja) | 過熱保護機能半導体スイッチ | |
| JPH0726999B2 (ja) | サーモモジュールの異常検出装置 | |
| KR100354128B1 (ko) | 발열체의과열방지회로 |