JPH0946706A

JPH0946706A - クロック再生装置

Info

Publication number: JPH0946706A
Application number: JP21272995A
Authority: JP
Inventors: Masataka Uchida; 正孝内田; Shinichi Miyashita; 真一宮下; Sachiko Takatoku; 幸子高徳; Katsuya Nakazawa; 克也中沢; Kenji Tsunekawa; 賢二恒川
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1995-07-28
Filing date: 1995-07-28
Publication date: 1997-02-14
Anticipated expiration: 2015-07-28
Also published as: JP3524644B2

Abstract

(57)【要約】【目的】デジタルデータの送信方式において、ソフト
及びハードウエアを簡素に構成できるクロック再生装置
を提供する。【構成】トランスポート・パケットにて伝送されてき
たビット列の中から同期ビットを同期検出回路１１が検
出すると、この同期ビットとビット列をＰＣＲ検出回路
１２に供給する。ＰＣＲ検出回路１２は再生すべき番組
のＰＣＲを含むパケットである場合、ＣＰＵ１４からＰ
ＣＲ検出の指令を受け、ＰＣＲのデータを比較回路２３
に供給する。また、同期検出回路１１からカウンタ２４
に同期信号が供給されると、その時点でＶＣＯ２８から
の計数値をラッチし、この計数値を比較回路２３に入力
するが、ＰＣＲを含んだパケットの計数値の時のみ比較
するようにＣＰＵ１４から指令されるようにする。

Description

【発明の詳細な説明】

【０００１】

【０００２】

【産業上の利用分野】本発明は、デジタルデータの送信
方式において、送信側から送られる時刻基準値に基づい
て受信側で再生用基準クロックを再生するためのクロッ
ク再生装置に関するものである。

【０００３】

【０００２】

【０００４】

【従来の技術】従来のテレビジョン放送ではテレビカメ
ラや記録媒体再生装置から出力されるリアルタイムの映
像信号が伝送・送信され、受信機においては受信された
リアルタイムの映像信号を処理して表示している。ま
た、上記の記録媒体の記録フォーマットも基本的にはＶ
ＴＲやＶＤ（ビデオディスク）に代表されるようにリア
ルタイムでの再生に適するものであった。

【０００５】近年、上記のような映像信号のリアルタイ
ムの記録・再生、伝送・送信には大量の記録媒体を必要
とすると共に、広帯域の周波数帯域を必要とすることか
ら、これをデジタル技術を使って効率よく行う方法が研
究されてきた。しかし、テレビジョン等の画像データ、
特に動画の画像データは一般にデータ量が膨大であり、
これをそのまま伝送すると高いビットレートのため広帯
域が要求され、またこれをそのまま蓄積すると膨大な記
録容量が必要となる。

【０００６】

【０００３】これらの問題を解決する方法としてデジタ
ル画像符号化技術を応用した動画圧縮がある。動画圧縮
の規格の一例として、高品質のデジタルビデオ／オーデ
ィオ信号を高能率で圧縮する符号化方式の一つとしてＭ
ＰＥＧ（Moving Picture Expert Group ）により提唱
されたＭＰＥＧ２（国際規格ＩＳＯ／ＩＥＣ１３８１８
−１）がある。このＭＰＥＧ２においては、画像の空間
的な方向の情報量削減のためのＤＣＴ（Discrete Cosin
e Transfom：離散コサイン変換）による入力画像自身の
符号化（フレーム内符号化）、入力画像と以前の再生画
像との差分を符号化するフレーム間予測符号化、前後の
画像から中間の画像を予測する双方向予測符号化、及び
これらの時間方向の予測誤差パワーを減少させるために
有効な動き補償（ＭＣ：Motion Conpensation ）等の技
術が使用されて動画圧縮が行われる。

【０００７】

【０００４】一方、このようにデータ圧縮されたデジタ
ルデータはパケット形式で伝送することが可能であり、
これにより非同期伝送が可能となる。また、ビットレー
トを上げることで複数チャンネルの時分割多重化ができ
る。いずれの場合も、送信側と受信側でデータの過不足
が生じず、即ち、送信されるデータ処理のスピードに対
して受信側での復調のスピードが長期的にならして見た
とき遅滞がなく、且つ所定周期のクロックに基づいて映
像信号が出力されることが要求される。このような場
合、受信側では再生の基準とすべき基準クロックを発生
するための内部クロックを持ち、送信側から定期的に送
信されるクロック基準データと内部クロックのカウント
値を比較し、逐次誤差を補正するように内部クロックの
周波数を補正する方法が取られる。

【０００８】

【０００５】図４はＭＰＥＧ２による画像データを送信
するトランスポート・パケットを模式的に示したもので
あり、紙面の左から右の順に送信されるものとする。こ
のトランスポート・パケット１、２は、いずれも或る１
つの番組についての画像データを担っているものとす
る。各トランスポート・パケット１、２には４バイトか
らなる固定長のヘッダ３が設けられていて、このヘッダ
３の先頭にはトランスポート・パケットの先頭を検出す
るための同期信号である８ビット（０ｘ４７のデータ）
の同期ビット４が配置され、また、ヘッダ３の所定位置
には１３ビットからなるＰＩＤ（パケットアイデンティ
ファイア）５が設けられ、当該トランスポート・パケッ
トの個別ストリームの属性、即ちどの番組か、画像か音
声か等、パケットの内容が示されている。

【０００９】

【０００６】更に、ヘッダ３にはアダプテーション・フ
ィールド制御６が設けてあり、このアダプテーション・
フィールド制御６に後続するオプショナル・フィールド
７を含むか否かを２ビットで記述している。このオプシ
ョナル・フィールド７には画像と音声の復調器を含むＭ
ＰＥＧ２システム復調器において、時刻基準となるＳＴ
Ｃ（基準となる同期情報）の値を送信側で意図した値に
セット・校正するための情報としてＰＣＲ（プログラム
時刻基準参照値）８が設けられている。

【００１０】アダプテーション・フィールド制御６の上
位ビットがオプショナル・フィールド７の有無を示し、
下位ビットが後述するペイロード９（実行データ）の有
無を示している。

【００１１】ペイロード９は実際の画像又は音声データ
が収納されている部分である。トランスポート・パケッ
トにオプショナル・フィールド７が含まれない場合は拡
張予備等の可変長のデータを設けることによってトラン
スポート・パケットを常に１８８バイトの固定長として
いる。また、ＰＣＲのデータ長は有効データ部分が３３
ビットで無効ビットも含めて６バイトと規定されてお
り、ヘッダ３の先頭からＰＣＲの先頭ビットまでの距離
は一定（ＰＣＲの先頭ビットが４９ビット目）に規定さ
れている。このＰＣＲは実際には各番組毎に例えば０．
１秒毎に挿入される。また、ＭＰＥＧ２では、ＰＣＲの
標準化位置をその有効データ部分（以下、ＰＣＲフィー
ルドという）の最終ビットと規定しているため、復号器
側ではＰＣＲフィールドの最終ビットの到着の時点にそ
のＰＣＲの示す値に従ってクロックを修正することが求
められる。

【００１２】

【０００７】次に、トランスポート・パケットの復調方
法について図５を用いて説明する。尚、簡略化のため１
番組分のパケット受信装置のブロック図の説明にとどめ
る。図５において符号１０は入力端子で、トランスポー
トパケットを含むデジタル信号は入力端子１０から同期
検出回路１１に入力される。同期検出回路１１の出力は
バッファー回路１３を経てＣＰＵ１４に供給される。Ｃ
ＰＵ１４はＰＣＲ検出回路１２に指令を送出するために
接続されている。また、同期検出回路１１の出力はＰＣ
Ｒ検出回路１２に接続され、ＰＣＲ検出回路１２の出力
はＣＰＵ１４に設けられた比較回路２３の一方の入力に
接続されている。また、ＰＣＲ検出回路１２の出力はカ
ウンタ２４に後述のラッチ信号を送出するために接続さ
れている。このカウンタ２４の出力は比較回路２３の他
方の入力に接続されている。比較回路２３の出力はＰＷ
Ｍ（パルス幅変調）波発生回路２６に供給され、このＰ
ＷＭ波発生回路２６の出力をＬＰＦ（ローパスフィル
タ）２７で平滑し、得られた直流電圧でＶＣＯ（電圧制
御発振器）２８を制御するように接続されている。

【００１３】上記のカウンタ２４、比較回路２３、ＰＷ
Ｍ波発生回路２６、ＬＰＦ２７及びＶＣＯ２８により内
部クロック回路が構成されており、ＶＣＯ２８の出力は
カウンタ２４、ＣＰＵ１４、映像信号デコーダ１７に夫
々接続されている。

【００１４】

【０００８】また、ＣＰＵ１４からの映像信号出力はバ
ッファー回路１５を経て映像信号デコーダ１７に供給さ
れ、ここでＶＣＯ２８からの２７ＭＨｚの信号をクロッ
ク信号に用い、ＭＰＥＧ２方式に従って映像信号を復調
する。復調出力はＮＴＳＣエンコーダ１８によって標準
テレビジョン信号とされ、出力端子１９に出力される。
一方、ＣＰＵ１４からの音声信号出力はバッファー回路
１６を経て音声信号デコーダ２０に供給され、ここでＶ
ＣＯ２８からの信号から新たに設けたＰＬＬ回路２９及
びＶＣＯ２８を用いて得られた２４．５ＭＨｚの信号を
クロック信号に用い、ＭＰＥＧ方式に従って音声信号を
復調する。復調出力はＤＡＣ（デジタル／アナログ変換
回路）２１を介してアナログ信号とされ、出力端子２２
に出力される。

【００１５】

【０００９】かかる構成において、例えば１番組が４．
７１３８７８Ｍｂｐｓのプログラムストリーム４本が多
重された２１Ｍｂｐｓのトランスポート・ストリームが
伝送され、入力端子１０に入力される。同期検出回路１
１は、到来するビット列の中からパケット同期信号であ
る同期ビット４のデータ（０ｘ４７）を検出し、この同
期ビット４をビット列と共にＰＣＲ検出回路１２に供給
する。また、同期検出回路１１によって区切りが識別で
きた各パケットは一旦バッファー回路１３に取り込まれ
た後、適宜ＣＰＵ１４に取り込まれる。同期検出回路１
１においては、実行データ等の他のデータ中にも偶然、
同期ビット４と同一のデータ（０ｘ４７）が出現する可
能性があることから、略所定の間隔で到来する同期ビッ
ト４のデ−タ（０ｘ４７）を多数回連続検出することに
よって、真のパケットの区切りを識別するようにしてい
る。

【００１６】

【００１０】また、ＣＰＵ１４は取り込んだパケット中
のＰＩＤ５及びアダプテーション・フィールド制御６を
検出する。検出したＰＩＤ５及びアダプテーション・フ
ィールド制御６の内容により、再生すべき番組の画像デ
ータ又は音声データを含むパケットであると判別したら
それらのデータを抽出し、画像データは一旦バッファ−
回路１５に蓄えた後、映像信号デコーダ１７で復調し、
ＮＴＳＣエンコーダ１８を経て出力端子１９に送出す
る。また、音声データは一旦バッファー回路１６に蓄え
た後、音声信号デコーダ２０で復調し、ＤＡＣ２１を経
て出力端子２２に送出する。

【００１７】また、パケットが当該番組のＰＣＲ８を含
むものである場合は、ＣＰＵ１４はＰＣＲ検出回路１２
にＰＣＲ８が記述されているＰＣＲフィールドを検出す
るように指令する。ＰＣＲ検出回路１２は同期ビット４
から所定の位置にあるＰＣＲフィールドを検出し、ＰＣ
Ｒ８のデータを抽出して解読し、その結果としてＰＣＲ
８が示す数値（基準値）を比較回路２３の一方の入力端
に送出する。これと平行してＰＣＲ検出回路１２はＰＣ
Ｒフィールドの最終ビットの到来を検出し、この最終ビ
ットが到来した時点でラッチ信号をカウンタ２４に供給
する。

【００１８】

【００１１】ＶＣＯ２８の出力は再生された基準クロッ
クとしてＣＰＵ１４及び映像復調回路１７に出力される
一方、カウンタ２４に供給され波数が計数される。計数
は常時継続して行われており、供給された上記ラッチ信
号のタイミングでカウンタ２４の計数値がラッチされ
（計数自体は停止せず、その時の途中経過値が別に保持
される）、比較回路２３の他の入力端に入力される。比
較回路２３ではＰＣＲ検出回路１２の出力とカウンタ２
４に出力の計数値を比較し、内部クロックの進み遅れを
示す差分（誤差）を求め、これに応じた信号をＰＷＭ波
発生回路２６に送出する。ＰＷＭ波発生回路２６は、こ
の信号により差分をパルス幅に反映させたＰＷＭ波を出
力する。ＬＰＦ２７は、このＰＷＭ波の基本周波数成分
やその高調波成分の他に、逐次得られる差分の比較的速
い変動成分を除去し、直流電圧としてＶＣＯ２８に出力
し、ＶＣＯ２８の発振周波数をこの差分が縮まる方向に
修正する。

【００１９】前述のＭＰＥＧ２の規格に沿うために、上
記の比較及びＰＷＭ波の生成はＶＣＯ２８の制御がＰＣ
Ｒフィールドの最終ビット時点で行われるようにする。
以上により、原画像データを過不足なく復調して再生す
るための基準クロックが再生される。

【００２０】

【００１２】

【００２１】

【発明が解決しようとする課題】上述したようにＭＰＥ
Ｇ２の規定通りにクロックを再生するための構成にはＰ
ＣＲフィールドの最終ビット時点を検出する検出手段が
必要であり、且つ、それまでにＰＣＲの解読を完了しな
ければならないので、構成が複雑になる。即ち、ＰＣＲ
が到来した時点で、そのＰＣＲに基づいてクロックを修
正することは、その時点までにそのＰＣＲの解読が終了
し、且つ比較が終了していなければならないということ
であり、技術的に困難がある。つまり、ハードウエアで
実現するには高速の回路が必要となり、ソフトウエアで
実現するためには極めて高速のＣＰＵが必要になる。

【００２２】本発明は上述した問題点に着目してなされ
たもので、ソフトウエアやハードウエアを簡素に構成で
きるクロック再生装置を提供することにある。

【００２３】

【００１３】

【００２４】

【課題を解決するための手段】本発明は上述の課題を解
決するためになされたものであり、送信側からパケット
で順次送信され基準クロックに基づいて再生すべきデー
タを受信側において再生するための基準クロックを受信
側で再生するためのクロック再生装置であって、パケッ
トは所定の同期ビットを有し、少なくとも一部のパケッ
トにはそのパケットの所定ビット数目を標本化位置とし
た基準クロックの計数基準値に関する情報を記述するフ
ィールドが有るものであり、クロック再生装置は、パケ
ットの同期ビットを検出する同期検出手段と、フィール
ドを検出しこのフィールドに記述された情報に基づいて
計数基準値を求める計数基準検出手段と、制御信号によ
り発振周波数が制御されこの発振出力を再生基準クロッ
クとする可変周波発振手段と、再生基準クロックを計数
する計数手段と、同期ビットの検出時点の再生基準クロ
ックの計数値を記憶する記憶手段と、フィールドが検出
されたときのみ、そのフィールドに記述された計数基準
値とフィールドが検出された少なくとも今回のパケット
における計数値とに基づいて制御信号を出力する比較手
段とを備えて構成する。

【００２５】また、標本化位置がフィールドの最終ビッ
トである場合、制御信号の出力時点がこのフィールドの
最終ビットより後の所定時間内であることを特徴とす
る。

【００２６】

【００１４】

【００２７】

【作用】本発明のクロック再生装置においては、可変周
波数発振手段の発振出力を再生基準クロックとして用
い、計数手段はこのクロックを計数する。同期検出手段
がパケットの同期信号を検出すると記憶手段はこの時点
の計数値を記憶する。一方、計数基準検出手段はパケッ
ト中の基準クロックに関する計数基準値を記述したフィ
ールドを検出すると共に、そこに記述された計数基準値
を求める。比較手段はこのフィールドが検出されたとき
のみ、計数基準値とクロックの計数値とに基づいて可変
周波数発振手段の発振周波数を制御する制御信号を出力
する。

【００２８】これにより、可変周波数発振手段の発振周
波数は、クロック波数の累計値が計数基準値に基づいた
値にある一定の距離（時間差）分の偏倚をもって追従す
るようにフィードバック制御されるので、送信側に対し
て、長時間で見れば進み遅れのない基準クロックを再生
することができる。

【００２９】また、本発明においては、クロックの計数
値記憶タイミングが計数基準値の標本化位置と一致して
いなくてよいことを利用しているから、可変周波数発信
手段の制御タイミングもこれと一致させなくても良いこ
とになり、所定時間内に制御するようにした。

【００３０】これにより、かかる処理を行うハードウエ
アやソフトウエアの処理速度を遅くすることができる。

【００３１】

【００１５】

【００３２】

【実施例】本発明の実施例を図１を用いて説明する。
尚、図１において図５に示した従来例のブロックに相当
する部分には同一の符号を付し、重複する説明を省略す
る。ブロック図上異なる点は、従来例ではＰＣＲ検出回
路１２の出力がラッチ信号としてカウンタ２４に接続さ
れていたのに対し、本発明の実施例では同期検出回路１
１の出力がラッチ信号として直接カウンタ２４に接続さ
れている点である。

【００３３】動作の詳細については以下に説明する。

【００３４】先ず、トランスポート・パケットにて伝送
されてきたビット列が入力端子１０を経て同期検出手段
としての同期検出回路１１に入力される。同期検出回路
１１は到来するビット列の中からパケット同期信号であ
る同期ビット４のデータ（０ｘ４７）を検出すると、こ
の同期ビット４をビット列と共に計数基準検出手段とし
てのＰＣＲ検出回路１２に供給する。

【００３５】

【００１６】また、同期検出回路１１によって区切りが
識別できた各パケットはバッファー回路１３を介し、Ｃ
ＰＵ１４に取り込まれる。ＣＰＵ１４は取り込んだパケ
ット中のＰＩＤ５及びアダプテーション・フィールド制
御６を検出し、再生すべき番組の画像データ又は音声デ
ータを含むパケットであることを判別した場合はそれら
のデータを抽出して夫々バッファー回路１５、１６に送
出する。これと同時にＣＰＵ１４は当該番組のＰＣＲ８
を含むパケットであるか判断し、パケットが当該番組の
ＰＣＲ８を含むものである場合はＰＣＲ検出回路１２に
ＰＣＲ８が記述されているＰＣＲフィールドを検出する
ように指令する。ＰＣＲ検出回路１２はＣＰＵ１４から
この指令を受けるとＰＣＲフィールドを検出し、そこに
記述されているＰＣＲ８に関するデータを抽出して比較
手段としての比較回路２３に一方の入力として供給す
る。また、同期検出回路１１は計数手段としてのカウン
タ２４に上記検出された同期ビット４をラッチ信号とし
て供給する。カウンタ２４は同期ビット４が入力された
時点で、可変周波発振手段としてＶＣＯ２８出力の計数
値をラッチする。つまり、当該番組と関係のないパケッ
トの時でも全てラッチし、その時の計数値（途中経過
値）を比較回路２３に他方の入力として供給する。しか
し、ＣＰＵ１４によって当該番組のＰＣＲ８を含んだパ
ケットの時の計数値の時のみ比較が行われるようにされ
ている。

【００３６】

【００１７】（１）ＰＣＲ値が増加値の場合ここで、カウンタ２４の計数値とＰＣＲ値の比較処理の
方法を図２のフローチャートを用いて説明する。ここで
用いられるＰＣＲ値は前回のＰＣＲ標準化位置からのク
ロックの進み（増加値）を示すものとする。また、パケ
ット受信装置の電源が入るとカウンタ２４はリセットさ
れ、すぐに計数を開始し、所定の最大値（上記予測され
る増加値より十分大きければよい）まで達すると０に戻
って再び計数を繰り返すようになされている。尚、フロ
ーチャート中に用いられる符号の意味は以下に示すもの
とする。

【００３７】ＣＣ：カウンタ２４の現在の計数値ＣＭ：カウンタ２４の途中経過値ＣＭＬ：１回前の途中経過値先ずステップＳ１において同期検出回路１１は、同期信
号（同期ビット４）の到来を監視し、同期信号が検出さ
れない場合はステップＳ１に戻る。同期信号が検出され
るとカウンタ２４の現在の計数値ＣＣを途中経過値ＣＭ
として記憶するためのラッチ信号をカウンタ２４に出力
する。即ち、ステップＳ２に移行して、カウンタ２４は
現在の計数値ＣＣをラッチし、ＣＰＵ１４はこの値を途
中経過値ＣＭとして記憶する。次にＣＰＵ１４はステッ
プＳ３で取り込んだパケット中のＰＩＤを検出する。そ
してステップＳ４に移行し、検出したＰＩＤにより、そ
のパケットが当該番組のＰＣＲを含むかが判定される。

【００３８】

【００１８】ＰＣＲを含まない場合は、ステップＳ１に
戻り、次の同期信号の到来を監視する。また、ＰＣＲを
含んでいる場合は、次のステップＳ５に移行する。ステ
ップＳ５でＣＰＵ１４はステップＳ２で記憶したカウン
タ２４の途中経過値ＣＭを次にＰＣＲが到来したときの
途中経過値ＣＭに対する１回前の途中経過値ＣＭＬとし
て記憶する。尚、ここまでは電源投入以降、最初の当該
番組のＰＣＲを検出するまでの予備的な動作である。そ
の後、ステップＳ６に移行し、同期信号の到来を監視す
る。検出されない場合はステップＳ６に戻る。同期信号
が検出されるとカウンタ２４の現在の計数値ＣＣを途中
経過値ＣＭとして記憶するためのラッチ信号をカウンタ
２４に出力する。即ち、ステップＳ７に移行し、カウン
タ２４の現在の計数値ＣＣをラッチし、ＣＰＵ１４はこ
の値を途中経過値ＣＭとして記憶する。次にＣＰＵ１４
はステップＳ８で、取り込んだパケット中のＰＩＤを検
出する。そして、ステップＳ９に移行し、検出したＰＩ
Ｄにより、そのパケットが当該番組のＰＣＲを含むかを
判定する。

【００３９】

【００１９】ＰＣＲを含まない場合は、ステップＳ６に
戻り、次の同期信号の到来を監視する。ＰＣＲを含んで
いる場合は、ＣＰＵ１４はＰＣＲ検出回路１２にその値
を読み取らせて比較回路２３に入力させ、次のステップ
Ｓ１０に移行する。ステップＳ１０でＣＰＵ１４はステ
ップＳ７で記憶したカウンタ２４の今回の途中経過値Ｃ
Ｍから１回前の途中経過値ＣＭＬを引き、増加値△ＣＣ
として比較回路２３に入力する。

【００４０】尚、この差が負となった場合は、計数中に
最大値を越えたということであるから、この最大値を加
算することで補正する。次に、ステップＳ１１に移行し
て、ＣＰＵ１４は今回の途中経過値ＣＭを次にＰＣＲが
到来したときの途中経過値ＣＭに対する１回前の途中経
過値ＣＭＬとして記憶する。その後、ステップＳ１２に
移行して、比較回路２３は増加値△ＣＣとステップＳ９
で記憶したＰＣＲ値とを比較する。そして、ステップＳ
１３に移行して、比較回路２３はステップＳ１２の比較
の結果に応じてクロック周波数修正のための制御信号を
生成し、ＰＷＭ波発生回路２６に供給する。その後、ス
テップＳ６に戻り、次の同期信号の到来を監視する。

【００４１】

【００２０】（２）ＰＣＲ値が累積値の場合ＰＣＲが累積値であり、或る最大値を持って循環するよ
うな場合、例えば最大値を１００００とし、ＰＣＲ毎に
１０００、２０００、・・・、１００００（＝０）、１
０００、・・・というように計数する方式の場合、カウ
ンタ２４もこの最大値を周期に循環的に計数するように
設定する。この場合のフローチャートを図３に示した。

【００４２】この場合においても、カウンタ２４はパケ
ット受信装置の電源が入るとリセットされ、すぐに計数
を開始する。しかし、ＰＣＲ値とは最大値を同一として
同期して循環するとしても、数値自体が一致していると
は限らない。ステップＳ１からステップＳ５までは、電
源投入後、初めて到来するＰＣＲにより、この両者のず
れＣＡを求めるためのものである。

【００４３】先ず、ステップＳ１において同期検出回路
１１は同期信号の到来を監視し、同期信号が検出されな
い場合はステップＳ１に戻る。同期信号が検出されると
カウンタ２４の現在の計数値ＣＣを途中経過値ＣＭとし
て記憶するためのラッチ信号をカウンタ２４に出力す
る。即ち、ステップＳ２に移行して、カウンタ２４は現
在の計数値ＣＣをラッチし、ＣＰＵ１４はこの値を途中
経過値ＣＭとして記憶する。次にＣＰＵ１４はステップ
Ｓ３で取り込んだパケット中のＰＩＤを検出する。そし
てステップＳ４に移行し、検出したＰＩＤにより、その
パケットが当該番組のＰＣＲを含むかを判定する。

【００４４】ＰＣＲを含まない場合は、ステップＳ１に
戻り、次の同期信号の到来を監視する。また、ＰＣＲを
含んでいる場合は、ＣＰＵ１４はＰＣＲ検出回路１２を
してその値を読み取らせて記憶し、ステップＳ５に移行
する。ステップＳ５でＣＰＵ１４は、ステップＳ４で記
憶したＰＣＲ値からステップＳ２で記憶した途中経過値
ＣＭを減算し、ずれＣＡとして記憶する。

【００４５】その後、ステップＳ６に移行し、同期信号
の到来を監視する。検出されない場合はステップＳ６に
戻る。同期信号が検出されるとカウンタ２４の現在の計
数値ＣＣを途中経過値ＣＭとして記憶するためのラッチ
信号をカウンタ２４に出力する。

【００４６】

【００２１】即ち、ステップＳ７に移行し、カウンタ２
４の現在の計数値ＣＣをラッチし、ＣＰＵ１４はこの値
を途中経過値ＣＭとして記憶する。次にＣＰＵ１４はス
テップＳ８で、取り込んだパケット中のＰＩＤを検出す
る。そして、ステップＳ９に移行し、検出したＰＩＤに
より、そのパケットが当該番組のＰＣＲを含むかを判定
する。ＰＣＲを含まない場合は、ステップＳ６に戻り、
次の同期信号の到来を監視する。ＰＣＲを含んでいる場
合は、ＣＰＵ１４はＰＣＲ検出回路１２にその値を読み
取らせて比較回路２３に入力させ、次のステップＳ１０
に移行する。ステップＳ１０において、ＣＰＵ１４はス
テップＳ７で記憶した途中経過値ＣＭと、ステップＳ５
で記憶したずれＣＡとを加算し、比較回路２３に入力す
る。比較回路２３はこの加算値とステップＳ９で入力さ
れたＰＣＲ値とを比較する。そして、ステップＳ１１に
移行して、比較回路２３はステップＳ１０の比較の結果
に応じてクロック周波数修正のための制御信号を生成
し、ＰＷＭ波発生回路２６に供給する。その後、ステッ
プＳ６に戻り、次の同期信号の到来を監視する。

【００４７】尚、この方法では数値が最大値を持って循
環しているので、常に同様な計算を行うと比較の結果が
最大値分だけずれることが生じる。このような場合は、
適宜最大値を加減することで比較結果を正しい範囲内に
収めるように修正する。

【００４８】

【００２２】上記（１）、（２）のいずれにおいても、
クロック波数累積値のＰＣＲに基づく値に対する誤差が
収束するようにＶＣＯ２８の発振周波数がフィードバッ
ク制御される。

【００４９】ここで、最終的にＶＣＯ２８を制御するタ
イミングは、ＰＣＲ標準化位置（ＭＰＥＧ２においては
ＰＣＲフィールドの最終ビット）である必要はなく、こ
れより後であっても、タイミングのばらつきが無視でき
る程度であれば所定時間後でよいとすることができる。
即ち、本発明においてはそもそも現在のクロックの計数
値を読み込むタイミングを同期信号の時点とし、ＰＣＲ
標準化位置からずれた時点としても上記フィードバック
制御が可能であることに着目してなされたものであるか
ら、もはやＶＣＯ２８の制御タイミングがＰＣＲ標準化
位置である必要はないのである。

【００５０】よって、上記のようなステップを実行する
ハードウエア若しくはソフトウエアの処理速度は格別に
高速である必要がなく、汎用のものが使用でき、従って
装置の構成を簡素化することができる。

【００５１】

【００２３】尚、本発明における実施例の説明では、デ
ジタルデータの伝送方式をパケットとして説明してきた
が、これに限定されず、またパケット形式であったとし
ても固定長である必要はない。即ち、少なくともクロッ
ク基準信号に関して何らかの識別情報や同期信号が存在
し、これら識別情報や同期信号から一定距離（時間）の
関係でクロック基準信号が送信される形式のものであれ
ば良い。

【００５２】また、送信すべきデジタルデータはＭＰＥ
Ｇ等による圧縮画像データに限らず、例えば音声デー
タ、ＭＩＤＩデータ、ゲームソフト、コンピュータソフ
ト等でも良い。即ち、送信されるクロック基準に基づい
て受信側で所定の基準クロックを再生し、これに基づい
てデータを再生するようにしたデータ通信全般に適用す
ることができる。

【００５３】

【００２４】

【００５４】

【発明の効果】以上述べたように、本発明においては再
生基準クロックの計数時点をパケット同期信号の検出時
点としたので、計数基準値の標本化位置を検出する手段
が不要になり、装置を簡素化することができる。また、
可変周波数発振手段の発振周波数制御タイミングを計数
基準値の標本化位値より所定時間後としたので、ハード
ウエアやソフトウエアの処理速度を遅くすることがで
き、装置を更に簡素化することができる。

【図面の簡単な説明】

【図１】本発明の実施例におけるパケット受信装置のブ
ロック図。

【図２】本発明におけるクロック再生装置のフローチャ
ート図（実施例１）。

【図３】本発明におけるクロック再生装置のフローチャ
ート図（実施例２）。

【図４】ＭＰＥＧ２による画像データを送信するトラン
スポート・パケットの模式図。

【図５】従来例のパケット受信装置のブロック図。

【符号の説明】

１０・・・入力端子１１・・・同期検出回路１２・・・ＰＣＲ検出回路１３・・・バッファー回路１４・・・ＣＰＵ２３・・・比較回路２４・・・カウンタ２６・・・ＰＷＭ波発生回路２７・・・ＬＰＦ２８・・・ＶＣＯ

───────────────────────────────────────────────────── フロントページの続き (72)発明者中沢克也東京都大田区大森西４丁目15番５号パイオニア株式会社大森工場内 (72)発明者恒川賢二東京都大田区大森西４丁目15番５号パイオニア株式会社大森工場内

Claims

【特許請求の範囲】

【請求項１】送信側からパケットで順次送信され基準
クロックに基づいて再生すべきデータを受信側において
再生するための前記基準クロックを前記受信側で再生す
るためのクロック再生装置であって、前記パケットは所定の同期ビットを有し、少なくとも一
部の前記パケットにはそのパケットの所定ビット数目を
標本化位置とした前記基準クロックの計数基準値に関す
る情報を記述するフィールドが有るものであり、前記クロック再生装置は、前記パケットの同期ビットを検出する同期検出手段と、前記フィールドを検出しこのフィールドに記述された前
記情報に基づいて前記計数基準値を求める計数基準検出
手段と、制御信号により発振周波数が制御されこの発振出力を前
記再生基準クロックとする可変周波発振手段と、前記再生基準クロックを計数する計数手段と、前記同期ビットの検出時点の前記再生基準クロックの計
数値を記憶する記憶手段と、前記フィールドが検出されたときのみ、そのフィールド
に記述された前記計数基準値と前記フィールドが検出さ
れた少なくとも今回のパケットにおける前記計数値とに
基づいて前記制御信号を出力する比較手段とを備えたこ
とを特徴とするクロック再生装置。
【請求項２】前記標本化位置は前記フィールドの最終
ビットであり、前記制御信号の出力時点が前記フィールドの最終ビット
より後の所定時間内であることを特徴とする請求項１記
載のクロック再生装置。