JPH0945694A - 半導体装置の接合方法 - Google Patents

半導体装置の接合方法

Info

Publication number
JPH0945694A
JPH0945694A JP7209312A JP20931295A JPH0945694A JP H0945694 A JPH0945694 A JP H0945694A JP 7209312 A JP7209312 A JP 7209312A JP 20931295 A JP20931295 A JP 20931295A JP H0945694 A JPH0945694 A JP H0945694A
Authority
JP
Japan
Prior art keywords
chip forming
forming portion
chip
wafer
defective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7209312A
Other languages
English (en)
Inventor
Michihiko Yamamoto
充彦 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP7209312A priority Critical patent/JPH0945694A/ja
Publication of JPH0945694A publication Critical patent/JPH0945694A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)

Abstract

(57)【要約】 【課題】 突起電極を有する半導体チップにおいて、メ
ッキ処理によらず突起電極を形成することができ、また
良品と不良品の区別を容易に行うことができるようにす
る。 【解決手段】 ウェハ11の状態での電気検査により良
否を判定された複数のチップ形成部15のうち、良品と
判定されたチップ形成部15の表面にのみはんだシート
21を付着し、このはんだシート21をリフロー処理し
て固化させることにより突起電極を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は半導体装置の接合
方法に関する。
【0002】
【従来の技術】例えばCOG(Chip On Glass)方式や
フリップチップ方式と呼ばれる半導体チップ(半導体装
置)の実装技術では、半導体チップの接続パッド上に形
成されたはんだからなる突起電極を回路基板(他の電子
部品)上に形成された接続パッド上に載置し、熱処理を
行うことによりはんだからなる突起電極をリフロー(Re
flow)し、これにより半導体チップを回路基板に接合し
ている。したがって、このような半導体装置の接合方法
では、半導体チップ上にはんだからなる突起電極を予め
形成しておく必要がある。
【0003】ところで、半導体チップ上に突起電極を形
成する場合、一般に、ウェハの状態で形成している。次
に、この突起電極の形成方法の一例について説明する
に、まず、図7および図8(a)に示すように、ウェハ1
上に接続パッド2が形成され、その上面の接続パッド2
の中央部を除く部分に保護膜3が被覆され、接続パッド
2の中央部が保護膜3に設けられた開口部3aを介して
露出されたものを用意する。この場合、図7に示すウェ
ハ1上の格子状の線はウェハ1をダイシングして個々の
チップに分割するときのダイシングストリート4を示し
ている。接続パッド2は、ダイシングストリート4によ
っておのおの囲まれた部分からなる各チップ形成部5の
上面外周部に配列して設けられている。次に、図8(b)
に示すように、上面全体に下地金属層形成用層6を形成
する。次に、下地金属層形成用層6の上面の接続パッド
2に対応する部分を除く部分にメッキレジスト層7を形
成する。したがって、この状態では、接続パッド2に対
応する部分におけるメッキレジスト層7には開口部7a
が形成されている。次に、図8(c)に示すように、下地
金属層形成用層6をメッキ電流路としてはんだの電解メ
ッキを行うことにより、メッキレジスト層7の開口部7
a内の下地金属層形成用層6の上面にはんだからなるき
のこ形状の突起電極8を形成する。次に、メッキレジス
ト層7を剥離する。次に、図8(d)に示すように、突起
電極8をマスクとして下地金属層形成用層6の不要な部
分をエッチングして除去すると、突起電極8下に下地金
属層6aが形成される。次に、熱処理を行うと、きのこ
形状の突起電極8が溶融した後表面張力により丸まって
ほぼ球状となり、この状態で固化することにより、図8
(e)に示すように、ほぼ球状の突起電極9が形成され
る。
【0004】この後、ウェハ1をダイシングストリート
4に沿ってダイシングして個々のチップに分割すると、
チップ形成部5からなる半導体チップが得られる。とこ
ろで、図7および図8(a)に示す状態において、露出し
ている接続パッド2にプローブピンを接触させて電気検
査を行うことがある。図9において、×印で示すチップ
形成部5は、この電気検査の結果、不良品と判定された
ものを示す。そして、電解メッキを用いているため、チ
ップ形成部5の良品不良品を問わず突起電極9を形成す
ることとなり、この後個々のチップに分割し、良品のチ
ップ形成部5からなる半導体チップのみを回路基板に接
合している。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
このような半導体装置の接合方法では、突起電極9の元
となるきのこ形状の突起電極8を電解メッキによって形
成しているので、複雑で高価なメッキ装置を必要とする
ばかりでなく、メッキ液の管理等の熟練したメッキ技術
を必要とする問題があった。また、ウェハ1の状態にお
けるチップ形成部5が良品か否かを問わず、すべてのチ
ップ形成部5に突起電極9を形成しているので、個々の
チップに分割した後においては良品と不良品の外観がま
ったく同じであり、このため不注意等の何らかの理由に
より良品と不良品が混ざり合った場合には、それを区別
することができず、電気検査を行った意味がなくなって
しまうという問題があった。この発明の課題は、メッキ
処理によらず突起電極を形成することができ、また良品
と不良品の区別を容易に行うことができるようにするこ
とである。
【0006】
【課題を解決するための手段】請求項1記載の発明は、
それぞれ表面に接続パッドが形成された複数のチップ形
成部を備えたウェハの前記チップ形成部を電気検査して
良否を判定し、良品と判定された良品チップ形成部の接
続パッド上にのみ突起電極を形成し、次いで前記ウェハ
をダイシングして個々のチップに分割し、これにより得
られた前記良品チップ形成部からなる半導体チップをそ
の突起電極を介して他の電子部品に接合するようにした
ものである。請求項2記載の発明は、それぞれ表面に接
続パッドが形成された複数のチップ形成部を備えたウェ
ハの前記チップ形成部を電気検査して良否を判定し、良
品と判定された良品チップ形成部の表面にのみ突起電極
形成用の導電シートを付着し、該導電シートによって前
記良品チップ形成部の接続パッド上に突起電極を形成
し、次いで前記ウェハをダイシングして個々のチップに
分割し、これにより得られた前記良品チップ形成部から
なる半導体チップをその突起電極を介して他の電子部品
に接合するようにしたものである。
【0007】そして、請求項1または2記載の発明のよ
うに、良品チップ形成部の接続パッド上にのみ突起電極
を形成すると、個々のチップに分割した後において、良
品と不良品の区別を容易に行うことができる。また、請
求項2記載の発明のように、良品チップ形成部の表面に
付着した導電シート(例えばはんだシート)によって突
起電極を形成すると、メッキ処理によらず突起電極を形
成することができる。
【0008】
【発明の実施の形態】以下、この発明の一実施形態の半
導体装置の接合方法について説明するに、まず、図1お
よび図2(a)に示すように、ウェハ11上にアルミニウ
ム等からなる所定数の接続パッド12が形成され、その
上面の接続パッド12の中央部を除く部分に保護膜13
が被覆され、接続パッド12の中央部が保護膜13に設
けられた開口部13aを介して露出されたものを用意す
る。この場合、図1に示すウェハ11上の格子状の線
は、ウェハ11をダイシングして個々のチップに分割す
るときのダイシングストリート14を示している。接続
パッド12は、ダイシングストリート12によっておの
おの囲まれた部分からなる各チップ形成部15の上面外
周部に配列して設けられている。
【0009】次に、図2(b)に示すように、接続パッド
12と保護膜13の上面全体に下地金属層形成用層16
を形成する。次に、下地金属層形成用層16の表面にレ
ジストをスピンコート法等の被膜方法で1〜2μm程度
の厚さに塗布した後、所定のマスクを用いて露光し、次
いで現像することにより、接続パッド12に対応する部
分における下地金属層形成用層16の表面にのみレジス
ト17を形成する。
【0010】次に、図2(c)に示すように、レジスト1
7をマスクとして下地金属層形成用層16をエッチング
して除去する。このように下地金属層形成用層16の不
要な部分をエッチングして除去すると、レジスト17下
につまり接続パッド12上に下地金属層16aが形成さ
れる。次に、レジスト17を剥離すると、図2(d)に示
すようになる。
【0011】次に、図2(d)に示す状態において、つま
りウェハ11の状態において、各チップ形成部15の接
続パッド12にこの上の下地金属層16aにプローブピ
ンを接触させて電気検査を行い、各チップ形成部15が
良品であるか、あるいは不良品であるかの判定を行う。
図3において、×印で示すチップ形成部15は、この電
気検査の結果、不良品と判定されたものを示す。この場
合、この×印はけがきばり等によって不良品と判定され
たチップ形成部15の保護膜13に直接描くようにして
もよい。また、良品または不良品と判定されたチップ形
成部15の位置をウェハ11上に設定したXY座標軸に
基づいた良品または不良品位置データとして制御回路の
記憶部に記憶させる。
【0012】次に、図4に示すように、突起電極形成用
のはんだシート21と、このはんだシート21を良品と
判定されたチップ形成部15の表面に供給するための吸
着ヘッド31とを用意する。はんだシート21は、粉
末、粒状あるいはボール状のはんだと、フラックスと、
樹脂とを混合してなるはんだペーストを離型フィルム2
2の一面に所定の厚さに塗布し、乾燥させたものからな
っている。この場合、フラックスは金属材料の表面に形
成されている酸化膜を除去したり、金属材料の酸化を防
止したりするためのものである。樹脂ははんだシート2
1を所定の形状に保持するためのものである。はんだペ
ーストの具体的な一例について説明すると、ハロゲン等
のフラックスと融点100℃以下のエチレン酢酸ビニル、
アクリル樹脂、高密度ポリエチレン等の樹脂とを例えば
1:1.5の比率で混合してなるものと、粒径20〜100μm
程度の粉末はんだとを例えば1:10の比率で混合してな
るものからなっている。また、離型フィルム22および
これに付着されたはんだシート21は大面積のものをチ
ップ形成部15の表面形状よりも若干小さめに切断した
ものからなり、はんだシート21のはんだ量は一のチッ
プ形成部15の複数の接続パッド12上に形成すべき突
起電極の合計はんだ量に応じた量となっている。
【0013】吸着ヘッド31は、ヘッド本体32の下面
中央部に1枚の離型フィルム22およびはんだシート2
1に対応する大きさの、多数の吸着孔を有する吸着部3
3が設けられ、この吸着部33がヘッド本体32の中心
部に設けられた配管34等を介して図示しない真空ポン
プに接続された構造となっている。
【0014】次に、はんだシート21を良品と判定され
たチップ形成部15の表面に付着させる場合について説
明する。まず、吸着ヘッド31の吸着部33に離型フィ
ルム22およびこれに付着されたはんだシート21を吸
着させ、この状態で吸着ヘッド31を良品と判定された
チップ形成部15上に移動させた後下降させると、はん
だシート21が良品と判定されたチップ形成部15の表
面に供給されて付着される。この後、吸着ヘッド31を
上昇させると、この上昇する吸着ヘッド31の吸着部3
3に吸着されている離型フィルム22が、良品のチップ
形成部15の表面に付着されたはんだシート21から剥
離される。次に、吸着ヘッド31を別の所定の位置に移
動させ、吸着状態を解除すると、吸着部33に吸着され
ている離型フィルム22が排除される。この場合、吸着
ヘッド31を40〜50℃程度に加熱してはんだシート
21の融点が100℃以下の樹脂をやや軟化させ、あるい
は加熱しないで、吸着ヘッド31によって離型フィルム
22およびはんだシート21を押圧すると、図2(e)に
示すように、はんだシート21が良品と判定されたチッ
プ形成部15の下地金属層16aおよび保護膜13の表
面に付着される。はんだシート21の付着は良品と判定
されたチップ形成部15に対して1つずつ行うが、その
制御は前述した良品または不良品位置データに基づい
て、例えば図5において一点鎖線の矢印で示すような順
序で、良品と判定されたチップ形成部15に対してのみ
順次行う。
【0015】次に、図2(e)に示す状態でリフロー処理
を行うと、はんだシート21が溶融し、この溶融したは
んだ材と下地金属層16aとの濡れ性およびはんだ材自
身の表面張力により、溶融したはんだ材が一つのチップ
形成部15の各接続パッド12上の下地金属層16aご
とに分離した後、図2(f)に示すように、各下地金属層
16a上においてそれぞれ丸まってほぼ半球形状とな
り、この後固化させると突起電極24が完成する。な
お、この後、洗浄することにより残渣を除去する。
【0016】次に、ウェハ11をダイシングストリート
14に沿ってダイシングして複数のチップに分割する
と、チップ形成部15からなる半導体チップが得られ
る。この場合、良品のチップ形成部15からなる半導体
チップには突起電極24が形成され、不良品のチップ形
成部15からなる半導体チップには突起電極24が形成
されていないので、個々のチップに分割した後において
良品と不良品の区別を容易に行うことができる。そし
て、良否選別を誤ることなく良品の半導体チップのみを
その突起電極24を介して回路基板等の他の電子部品に
接合することができる。また、突起電極24を良品のチ
ップ形成部15の表面に付着させたはんだシート21に
よって形成しているので、メッキ処理によらず突起電極
24を形成することができる。
【0017】なお、上記実施形態では、図2(b)に示す
ように、接合パッド12と保護膜13の上面全体に下地
金属層形成用層16を形成した後、図2(c)に示すよう
に、レジスト17をマスクとしてエッチングすることに
より接続パッド12上にのみ下地金属層16aを形成す
る場合について説明したが、これに限定されず、図6に
示すように、保護膜13の開口部13aから露出した接
続パッド12の表面にのみ、無電解メッキにより下地金
属層16aを形成してもよい。この場合、図2に示す場
合と比較してレジスト17をパターン形成する工程や下
地金属層形成用層16をエッチングする工程が不要とな
り、工程数を削減することができる。
【0018】
【発明の効果】以上説明したように、請求項1または2
記載の発明によれば、ウェハ状態において良品と判定さ
れた良品チップ形成部の接続パッド上にのみ突起電極を
形成しているので、個々のチップに分割した後におい
て、良品と不良品の区別を容易に行うことができる。ま
た、請求項2記載の発明のように、良品チップ形成部の
表面に付着した導電シート(例えばはんだシート)によ
って突起電極を形成しているので、メッキ処理によらず
突起電極を形成することができる。
【図面の簡単な説明】
【図1】この発明の一実施形態の半導体装置の接合方法
において、最初に用意したウェハの平面図。
【図2】(a)〜(f)はそれぞれ同接合方法においてウェ
ハの状態における各チップ形成部の接続パッド上に突起
電極を形成する各工程を示す断面図。
【図3】同接合方法においてウェハの状態での電気検査
後の良品チップ形成部と不良品チップ形成部を示す平面
図。
【図4】同接合方法において良品チップ形成部の表面に
はんだシートを吸着ヘッドを用いて付着する状態を示す
断面図。
【図5】同接合方法においてウェハの良品チップ形成部
の表面にはんだシートを付着した状態を示す平面図
【図6】この発明の他の実施形態を説明するために示す
ものであって、図2(d)に対応する断面図。
【図7】従来の半導体装置の接合方法において、最初に
用意したウェハの平面図。
【図8】(a)〜(e)はそれぞれ同従来の接合方法におい
てウェハの状態で各チップ形成部の接続パッド上に突起
電極を形成する各工程を示す断面図。
【図9】同従来の接合方法においてウェハの状態での電
気検査後の良品チップ形成部と不良品チップ形成部を示
す平面図。
【符号の説明】
11 ウェハ 12 接続パッド 16 チップ形成部 16a 下地金属層 21 はんだシート(導電シート) 24 突起電極 31 吸着ヘッド

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 それぞれ表面に接続パッドが形成された
    複数のチップ形成部を備えたウェハの前記チップ形成部
    を電気検査して良否を判定し、良品と判定された良品チ
    ップ形成部の接続パッド上にのみ突起電極を形成し、次
    いで前記ウェハをダイシングして個々のチップに分割
    し、これにより得られた前記良品チップ形成部からなる
    半導体チップをその突起電極を介して他の電子部品に接
    合することを特徴とする半導体装置の接合方法。
  2. 【請求項2】 それぞれ表面に接続パッドが形成された
    複数のチップ形成部を備えたウェハの前記チップ形成部
    を電気検査して良否を判定し、良品と判定された良品チ
    ップ形成部の表面にのみ突起電極形成用の導電シートを
    付着し、該導電シートによって前記良品チップ形成部の
    接続パッド上に突起電極を形成し、次いで前記ウェハを
    ダイシングして個々のチップに分割し、これにより得ら
    れた前記良品チップ形成部からなる半導体チップをその
    突起電極を介して他の電子部品に接合することを特徴と
    する半導体装置の接合方法。
  3. 【請求項3】 前記導電シートを吸着ヘッドによって前
    記良品チップ形成部の表面に順次供給して付着すること
    を特徴とする請求項2記載の半導体装置の接合方法。
  4. 【請求項4】 前記導電シートははんだシートであるこ
    とを特徴とする請求項2または3記載の半導体装置の接
    合方法。
  5. 【請求項5】 前記はんだシートを溶融させ、この溶融
    したはんだが前記接続パッド上において表面張力により
    丸まってほぼ半球形状となった後固化することにより、
    前記突起電極を形成することを特徴とする請求項4記載
    の半導体装置の接合方法。
JP7209312A 1995-07-26 1995-07-26 半導体装置の接合方法 Pending JPH0945694A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7209312A JPH0945694A (ja) 1995-07-26 1995-07-26 半導体装置の接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7209312A JPH0945694A (ja) 1995-07-26 1995-07-26 半導体装置の接合方法

Publications (1)

Publication Number Publication Date
JPH0945694A true JPH0945694A (ja) 1997-02-14

Family

ID=16570877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7209312A Pending JPH0945694A (ja) 1995-07-26 1995-07-26 半導体装置の接合方法

Country Status (1)

Country Link
JP (1) JPH0945694A (ja)

Similar Documents

Publication Publication Date Title
JP4403631B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
JP3285796B2 (ja) 導電性接触パツド接続方法
US10037966B2 (en) Semiconductor device and manufacturing method therefor
US5574386A (en) Apparatus and method for creating detachable solder connections
JPH0273648A (ja) 電子回路及びその製造方法
JP2008108908A (ja) はんだボール搭載方法及びはんだボール搭載基板の製造方法
US5646068A (en) Solder bump transfer for microelectronics packaging and assembly
JPH09199506A (ja) 半導体素子のバンプ形成方法
JP2003508898A (ja) マイクロビームアセンブリおよび集積回路と基板との内部連結方法
JP5551396B2 (ja) 検査用プローブおよび検査用プローブの製造方法
JP2715793B2 (ja) 半導体装置及びその製造方法
JP4117603B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
JPH09148333A (ja) 半導体装置とその製造方法
JPH0945694A (ja) 半導体装置の接合方法
JPH08340029A (ja) フリップチップic及びその製造方法
JPH06168982A (ja) フリップチップ実装構造
JP2004079816A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造
JP4182611B2 (ja) 半導体装置の製造方法
JP2001118994A (ja) 半導体装置
JPH07159485A (ja) 半導体装置のテストボード
JPH0758173A (ja) 半導体装置のバーンイン方法及び半導体装置
JP2000195890A (ja) 半導体装置の製造方法
TW516142B (en) Forming method for solder bump by self-alignment
JPH10123176A (ja) ベアチップ検査用プローブ基板及びベアチップ検査システム
JPH06275628A (ja) Ccbバンプ形成用部品及びこれを用いた半導体装置の製造方法