JPH0936720A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0936720A JPH0936720A JP7185258A JP18525895A JPH0936720A JP H0936720 A JPH0936720 A JP H0936720A JP 7185258 A JP7185258 A JP 7185258A JP 18525895 A JP18525895 A JP 18525895A JP H0936720 A JPH0936720 A JP H0936720A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- power supply
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Logic Circuits (AREA)
- Thin Film Transistor (AREA)
- Electronic Switches (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
る。 【解決手段】この出力バッファ回路では、直列に接続さ
れたPチャネルトランジスタ11、12のそれぞれのソ
ース側が電源端子V0、V1に各々接続され、同様に直
列に接続されたNチャネルトランジスタ13、14のそ
れぞれのソース側が電源端子V4、V5に各々接続され
ている。また、Pチャネルトランジスタ11、12の共
通接続されたドレイン側は抵抗15の一端に、Nチャネ
ルトランジスタ13、14の共通接続されたドレイン側
は抵抗16の一端に接続される。そして、抵抗15、1
6それぞれの他端は出力端子10に共通に接続されてい
る。
Description
に用いられる半導体集積回路に係り、特にコモンドライ
バ用の出力回路に関するものである。
作について、[図2]〜[図4]を用いて説明する。L
CDドライバ、特にコモンドライバ用の出力回路は、従
来、[図4]に示されるように、液晶駆動用電源端子V
0、V1、V4、V5、出力端子40、Pチャネルトラ
ンジスタ41、42、Nチャネルトランジスタ43、4
4及び抵抗45、46からなる回路で構成されている。
まず、直列に接続されたPチャネルトランジスタ41、
42それぞれのソース側が電源端子V0、V1に各々接
続され、同様に直列に接続されたNチャネルトランジス
タ43、44それぞれのソース側が電源端子V4、V5
に各々接続されている。また、Pチャネルトランジスタ
41、42の共通接続されたドレイン側は抵抗45の一
端に、Nチャネルトランジスタ43、44の共通接続さ
れたドレイン側は抵抗45の他端に接続されている。そ
して、抵抗45の他端側(Nチャネルトランジスタ4
3、44のドレイン側)は抵抗46の一端に接続され、
抵抗46の他端は出力端子40に接続されている。
する。[図2]は、[図4]の出力回路におけるコモン
ドライバ及びセグメントドライバの動作波形を示すマル
チプレクス方式を用いたドライバ用LSIの駆動波形を
示している。[図3](a)はコモンバイアス電極CO
M1の出力波形を、[図2](b)はコモンバイアス電
極COM2の出力波形を、[図2](c)はコモンバイ
アス電極COMnの出力波形を、[図2](d)はセグ
メントバイアス電極(非点灯信号電極:以下SEGとす
る)の出力波形を、[図2](e)は点灯SEGの出力
波形を、[図2](f)は点灯画素の電位差をそれぞれ
示している。また[図2](f)中にあるaはバイアス
比(ただし正の定数)を示している。
=1のとき、走査電極(以下COMとする)には選択電
位V0及び非選択電位V4が与えられる。またFR=0
のとき、COMには選択電位V5及び非選択電位V1が
与えられる。
示電位V5及び非点灯電位V3が与えられ、FR=1の
とき表示電位V0及び非点灯電位V2が与えられる。以
上により、液晶に点灯電圧及び非点灯電圧が引加され、
表示を実現している。
り時に瞬時に流れる貫通電流を抑制する働きをする。抵
抗46は、出力端子側から過大サージ等が入ってきた場
合の内部保護抵抗として働く。
路について、[図2]を用いて説明する。コモン動作の
出力波形での電流経路としては、(1)V0−V1、
(2)V0−V4、(3)V1−V4、(4)V1−V
5、(5)V4−V5の5つの経路がある。以上の5つ
の経路のうち(1)V0−V1及び(5)V4−V5に
ついては、電位差が数ボルト程度しかないのであるが、
[図2]中に矢印(2)〜(4)で示した残りの3つの
経路については数十ボルトの電圧がかかってしまうの
で、スイッチング時の貫通電流も大きくなってしまうと
いう問題がある。
は高耐圧構造のNチャネルトランジスタの静特性を示す
図である。ここに示されるようにNチャネルトランジス
タにおいて、ゲートバイアスとVDSが大きくなるとそ
れに従ってある値以上でブレークダウンを起こり過大電
流IDSが流れてしまう。そして、この過大電流によっ
て電流経路であるソースまたはソレイン間のアルミが溶
断されてしまうという問題がある。
て電圧を分圧することでアルミ溶断破壊を防止するとい
う方法がある。通常は、抵抗値として各電源から出力端
子までの合成抵抗(出力抵抗:Ron)は400オーム
程度に設定されているが、この値からトランジスタのO
N抵抗と抵抗46の抵抗値を差し引いたものが抵抗45
の抵抗値となる。しかしながら、抵抗45の抵抗値を大
きくすると、各電源の電源レベルを十分に出力すること
が不可能となり、液晶駆動が困難になってしまうので、
表示品位が低下してしまうという問題があった。
た従来技術では過大電流を抑制しようとすると各電源の
出力が不十分になってしまいアルミが溶断されるという
問題があり、抵抗値を上げられずバッファ部分の貫通電
流の抑制が出来なかった。
で、その目的とするところは、回路面積を従来に比較し
て増加させることなく、貫通電流を抑制すると同時に過
大電流を抑制し、アルミの溶断の発生を防止した半導体
集積回路を提供することにある。
に、本発明の半導体集積回路は、直列に接続されたPチ
ャネルトランジスタ11、12のそれぞれのソース側が
電源端子V0、V1に各々接続され、同様に直列に接続
されたNチャネルトランジスタ13、14のそれぞれの
ソース側が電源端子V4、V5に各々接続されている。
また、Pチャネルトランジスタ11、12の共通接続さ
れたドレイン側は抵抗15の一端に、Nチャネルトラン
ジスタ13、14の共通接続されたドレイン側は抵抗1
6の一端に接続される。そして、抵抗15、16それぞ
れの他端は出力端子10に共通に接続されていることを
特徴とする。
の実施の形態について説明する。[図1]は本発明の実
施の形態に係る半導体集積回路の構成を示す図である。
尚、従来と同じ構成の部分については同一符号を付す。
バ用の出力回路においては、直列に接続されたPチャネ
ルトランジスタ11、12のそれぞれのソース側が電源
端子V0、V1に各々接続され、同様に直列に接続され
たNチャネルトランジスタ13、14のそれぞれのソー
ス側が電源端子V4、V5に各々接続されている。ま
た、Pチャネルトランジスタ11、12の共通接続され
たドレイン側は抵抗15の一端に、Nチャネルトランジ
スタ13、14の共通接続されたドレイン側は抵抗16
の一端に接続される。そして、抵抗15、16それぞれ
の他端は出力端子10に共通に接続されている。
モン動作の出力波形での電流経路としては従来の場合と
同じように(1)V0−V1、(2)V0−V4、
(3)V1−V4、(4)V1−V5、(5)V4−V
5の5つの経路が考えられる。そのうち、従来貫通電流
がより大きかった3つの経路について、[図1]中に矢
印(2)〜(4)で示す。
ネルトランジスタのドレイン側と出力端子10との間、
及び、Nチャネルトランジスタのドレイン側と出力端子
10との間に、抵抗15、16が挿入されており、この
抵抗15、16により貫通電流を抑制している。
成の違いを、バッファ回路のON抵抗及び抵抗値を例に
とって[図1]、[図3]及び[図4]を参照しながら
説明する。
(2)において、Pチャネルトランジスタ42、Nチャ
ネルトランジスタ43のON抵抗を200オームとし、
抵抗46の値を50オーム、電源端子V0−出力端子1
0間の出力抵抗Ronを400オームに設定する場合、
抵抗45は150オームとなる。
ルトランジスタの静特性に負荷直線をプロットしたもの
であるが、ここに示される通り、[図4]中のNチャネ
ルトランジスタ42にかかる負荷を示す負荷直線350
オーム(Pチャネルトランジスタ42のON抵抗200
オーム+抵抗45の150オーム)はVG曲線と破壊領
域([図3]中の曲線が急峻に立ち上がっている部分)
で交差しており、破壊が起こり易い。
(2)の間に抵抗15及び抵抗16が挿入されており、
各々の抵抗の抵抗値はPチャネルトランジスタ12、N
チャネルトランジスタ13のON抵抗を前記と同様に2
00オームと設定した場合には、抵抗15及び抵抗16
は共に200オームの抵抗値を付加することが出来るの
で、従来の構造に比較して大幅な貫通電流抑制が可能に
なる。
あった上述の電流経路(2)以外の経路(3)及び
(4)についても同様に、従来に比較してより効果的に
抵抗を付加することが出来る。このとき、Nチャネルト
ランジスタ14にかかる負荷を示す負荷直線として、
[図3]中に示すように負荷直線600オーム(抵抗1
5の200オーム+抵抗16の200オーム+Pチャネ
ルトランジスタ12のON抵抗200オーム)とする
と、破壊が起こることはない。
ける抵抗46の内部保護抵抗としての役割も担う。上述
したように、本発明の構成によれば、抵抗値をあげて出
力抵抗を大きくすることなく貫通電流経路に対して従来
より大きい抵抗を挿入することが出来るので、アルミの
溶断が起こることなく貫通電流を抑制することができ
る。また、従来の構成に比較して回路面積を増加させる
ことなく、従来と同じ若しくはそれ以下の出力抵抗で、
且つ、表示品位を低下させることなく過大電流を抑制で
きる。
ことなく貫通電流経路に対して従来より大きい抵抗を挿
入することが出来るので、アルミの溶断が起こることな
く貫通電流を抑制することができる。
す図。
におけるドライバ用LSIの動作波形を示す図。
を示す図。
Claims (1)
- 【請求項1】 第一の電源端子に一端が接続された第一
導電型の第一のトランジスタと、 前記第一導電型の第一のトランジスタの他端に一端が接
続され、他端が第二の電源端子に接続されている第一導
電型の第二のトランジスタと、 前記第一導電型の第一のトランジスタと前記第一導電型
の第二のトランジスタとの接続部分に一端が接続され、
他端が出力端子に接続された第一の抵抗と、 第三の電源端子に一端が接続された第二導電型の第一の
トランジスタと、 前記第二導電型の第一のトランジスタの他端に一端が接
続され、他端が第四の電源端子に接続されている第二導
電型の第二のトランジスタと、 前記第二導電型の第一のトランジスタと前記第二導電型
の第二のトランジスタとの接続部分に一端が接続され、
他端が前記出力端子に接続された第二の抵抗とを有して
いることを特徴とする半導体集積回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18525895A JP3262481B2 (ja) | 1995-07-21 | 1995-07-21 | 半導体集積回路 |
US08/684,588 US5825207A (en) | 1995-07-21 | 1996-07-19 | Output buffer circuit |
KR1019960029439A KR100236204B1 (ko) | 1995-07-21 | 1996-07-20 | 반도체 집적회로 |
TW085109175A TW333636B (en) | 1995-07-21 | 1996-07-27 | The semiconductor IC |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18525895A JP3262481B2 (ja) | 1995-07-21 | 1995-07-21 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0936720A true JPH0936720A (ja) | 1997-02-07 |
JP3262481B2 JP3262481B2 (ja) | 2002-03-04 |
Family
ID=16167679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18525895A Expired - Fee Related JP3262481B2 (ja) | 1995-07-21 | 1995-07-21 | 半導体集積回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5825207A (ja) |
JP (1) | JP3262481B2 (ja) |
KR (1) | KR100236204B1 (ja) |
TW (1) | TW333636B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6154058A (en) * | 1998-04-06 | 2000-11-28 | Nec Corporation | Output buffer |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5959490A (en) * | 1997-12-10 | 1999-09-28 | Pmc-Sierra Ltd. | High speed low voltage swing receiver for mixed supply voltage interfaces |
JP3415508B2 (ja) * | 1999-09-27 | 2003-06-09 | エヌイーシーマイクロシステム株式会社 | ドライバ回路及びその出力安定化方法 |
US6920187B2 (en) * | 2002-10-02 | 2005-07-19 | Micron Technology, Inc. | Constant delay zero standby differential logic receiver and method |
DE102005029110A1 (de) * | 2005-06-23 | 2006-12-28 | Infineon Technologies Ag | Digitale Schaltungseinheit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52128100A (en) * | 1976-04-21 | 1977-10-27 | Toshiba Corp | Driver circuit |
JPS5865481A (ja) * | 1981-10-15 | 1983-04-19 | 株式会社東芝 | 液晶駆動用電圧分割回路 |
US4952818A (en) * | 1989-05-17 | 1990-08-28 | International Business Machines Corporation | Transmission line driver circuits |
US5198747A (en) * | 1990-05-02 | 1993-03-30 | Texas Instruments Incorporated | Liquid crystal display driver and driver method |
-
1995
- 1995-07-21 JP JP18525895A patent/JP3262481B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-19 US US08/684,588 patent/US5825207A/en not_active Expired - Fee Related
- 1996-07-20 KR KR1019960029439A patent/KR100236204B1/ko not_active IP Right Cessation
- 1996-07-27 TW TW085109175A patent/TW333636B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6154058A (en) * | 1998-04-06 | 2000-11-28 | Nec Corporation | Output buffer |
Also Published As
Publication number | Publication date |
---|---|
US5825207A (en) | 1998-10-20 |
JP3262481B2 (ja) | 2002-03-04 |
KR970008566A (ko) | 1997-02-24 |
KR100236204B1 (ko) | 1999-12-15 |
TW333636B (en) | 1998-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100443238B1 (ko) | 전류구동회로 및 영상표시장치 | |
US7006064B2 (en) | Liquid crystal display | |
US5973660A (en) | Matrix liquid crystal display | |
US8390557B2 (en) | Display panel driver for reducing heat generation within a data line driver circuit which drives the display panel driver by dot inversion | |
US20030071771A1 (en) | Current driving type emissive display apparatus, method for driving the same and method for producing the same | |
US20020030528A1 (en) | Level shifter for use in active matrix display apparatus | |
US6970152B1 (en) | Stacked amplifier arrangement for graphics displays | |
US6373479B1 (en) | Power supply apparatus of an LCD and voltage sequence control method | |
KR0173075B1 (ko) | 레벨 변환 회로 | |
US6873378B2 (en) | Liquid crystal display panel | |
US7505019B2 (en) | Drive circuit | |
US6556182B1 (en) | Liquid crystal display device having an improved video line driver circuit | |
JP3262481B2 (ja) | 半導体集積回路 | |
JP3664573B2 (ja) | 液晶表示装置 | |
CN100369103C (zh) | 包括用于灰度等级显示的解码电路的显示装置 | |
JP2002099224A (ja) | 表示装置用電極基板及びその検査方法 | |
JP2003050570A (ja) | 平面表示装置 | |
JP4128045B2 (ja) | 有機elパネル | |
JP3300023B2 (ja) | 信号入力回路およびアクティブマトリクスパネル | |
JP4463014B2 (ja) | 駆動回路 | |
JPS61228491A (ja) | 表示装置 | |
JPH0882784A (ja) | 液晶表示装置 | |
JP2000315797A (ja) | 薄膜半導体装置及び液晶表示装置 | |
JPH05150748A (ja) | 液晶表示装置及びその駆動回路のための基準電圧供給回路 | |
JP3105074B2 (ja) | 電圧切換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071221 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081221 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091221 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091221 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |