JPH09331096A

JPH09331096A - 駆動回路

Info

Publication number: JPH09331096A
Application number: JP14929296A
Authority: JP
Inventors: Hisaki Nakayama; 寿樹仲山; Kosei Sakuragi; 孝正桜木
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-06-11
Filing date: 1996-06-11
Publication date: 1997-12-22

Abstract

(57)【要約】【課題】入力制御信号に忠実に対応した駆動対象素子
の駆動パルスを得ること。【解決手段】入力制御信号に対してディレイ時間が可
変なディレイ信号を発生し、前記入力制御信号との論理
演算を行ない、駆動回路に制御信号を提供する駆動パル
ス発生回路と、駆動回路の出力をモニターし、所望のパ
ルス幅が得られているかを判定する判定回路と、判定回
路の出力をもとに前記駆動パルス発生回路内のディレイ
時間を調整するディレイ時間制御回路を具備してなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は光磁気ディスクやレ
ーザービームプリンタなどに使用されるレーザー駆動回
路のような高速スイッチング用の駆動回路に関するもの
である。

【０００２】

【従来の技術】この種の駆動回路として本願人により特
開平５−２４３６５４が出願されている。図１２に特開
平５−２４３６５４に示されたカソードコモンタイプの
レーザーの駆動回路を示す。図１３にレーザーダイオー
ドの電流と光出力の関係を示す。

【０００３】１００１は、レーザー半導体の駆動電流を
決定するための基準電流源であり、通常レーザー発光素
子の発光量をホトダイオード（図示せず）でモニターし
てその出力電圧（すなわち発光量）が一定となるように
制御される。１００２と１００３は、ＰＭＯＳトランジ
スタと抵抗で構成したカレントミラー回路であり、その
入力は基準電流源１００１が接続され、この電流値が出
力にミラーされる。トランジスタ１００３のドレイン出
力はＮＰＮトランジスタ１００４のコレクタ−ベースシ
ョート端に入力される。ＮＰＮトランジスタ１００５の
ベースはＮＰＮトランジスタ１００４のコレクタ−ベー
スショート端に接続され、両トランジスタ１００４，１
００５はカレントミラーを構成している。ここで両トラ
ンジスタのエミッタ面積の比を１：Ｎにしておくことに
より両トランジスタ１００４，１００５の共通エミッタ
端からはＰＭＯＳトランジスタ１００３のドレイン出力
電流の（１＋Ｎ）倍の電流を出力できる。１００７はレ
ーザーダイオードであり、そのカソードはＧＮＤ（接
地）電位点１００９に接続され、アノードはＮＰＮトラ
ンジスタ１００４と１００５の共通エミッタに接続され
ている。ＮチャンネルのＭＯＳトランジスタ１００６
は、スイッチング用トランジスタであり、制御信号入力
端子１０１０がハイレベルの時オンし、ＰＭＯＳトラン
ジスタ１００３の電流出力を吸い込む。

【０００４】これによりＮＰＮトランジスタ１００４の
コレクタベースショート端には電流は流れず、ＮＰＮト
ランジスタ１００４と１００５によって形成されるカレ
ントミラー回路はオフする。よってレーザーダイオード
１００７の駆動電流は抵抗１０１１で決まるアイドリン
グ電流だけとなり、レーザーは点灯しない。ここでアイ
ドリング電流とは、レーザーダイオード１００７に発光
しない程度の微小な電流（図１３のＩ_th以下）を流すこ
とによりレーザーダイオード１００７のアノードの電位
を予め高めておき、スイッチングをより高速に行なおう
とするものである。

【０００５】また制御信号入力端子１０１０がローレベ
ルのときＮＭＯＳトランジスタ１００６はオフするため
ＰＭＯＳトランジスタ１００３の電流出力はＮＰＮトラ
ンジスタ１００４と１００５からなるカレントミラー回
路を駆動してレーザーダイオード１００７を駆動する。
そしてこのＮＭＯＳトランジスタ１００６が高速にオン
−オフすることによりレーザーダイオード１００７の光
出力が高速スイッチングされる。

【０００６】

【発明が解決しようとする課題】しかしながら上記従来
例では、図１４に示すようにトランジスタ１００４と１
００５からなるカレントミラー回路のオンとオフのスピ
ードが異なったり、レーザーダイオードに固有なしきい
値電流（図１３のＩ_th）に達するまで発光しないという
理由により、入力制御パルス幅Ｗ₁とレーザーダイオー
ドの光のパルス幅Ｗ₂が異なってしまうという問題があ
る。

【０００７】このためこの駆動回路を用いてレーザービ
ームプリンター等のレーザーダイオードを駆動した場
合、レーザーの発光するパルス幅が制御信号と異なるた
め、プリントされた出力が所望の線幅と違ってくる（例
えば細くなったりする）という問題が発生する。これは
特に高速でスイッチングする場合や、基準電流源１００
１の電流値が小さいときに顕著になる。

【０００８】そこで本発明の目的は、入力制御信号に忠
実に対応したレーザーダイオード等の駆動パルス、さら
には発光信号を得られるような駆動回路を提供すること
にある。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は入力制御信号にディレイを付加し
た信号と入力制御信号との論理演算に基づいて制御信号
を発生する駆動パルス発生手段と、該駆動パルス発生手
段からの制御信号に基づいて駆動対象素子の駆動を行な
う駆動手段と、該駆動手段からの前記駆動対象素子を駆
動する信号のパルス幅を評価する評価手段と、該評価手
段の評価結果に基づいて前記駆動パルス発生手段におけ
る前記ディレイ時間を制御するディレイ時間制御手段と
を具えたことを特徴とする。

【００１０】また、請求項２の発明は請求項１におい
て、前記駆動パルス発生手段は、１段以上のゲートを有
し、前記ディレイ時間の制御を前記ゲートの段数または
前記ゲート１段あたりの遅延時間または、両者の組み合
わせで行なうことを特徴とする。

【００１１】さらに、請求項３の発明は請求項１におい
て、前記評価手段は、パルス幅の評価を積分回路とコン
パレータとを用いて行なうことを特徴とする。

【００１２】さらに、請求項４の発明は請求項１におい
て、前記評価手段は、パルス幅の評価を前記入力制御信
号に対する前記駆動対象素子を駆動する信号の立ち上り
遅れ時間または立ち下り遅れ時間または両者の差を検出
することによって行なうことを特徴とする。

【００１３】さらに、請求項５の発明は請求項４におい
て、前記評価手段は、立ち上り遅れ時間または立ち下り
遅れ時間または両者の差を積分回路とコンパレータを用
いて検出することを特徴とする。

【００１４】さらに、請求項６の発明は入力制御信号に
ディレイを付加した信号と入力制御信号との論理演算に
基づいて制御信号を発生する駆動パルス発生手段と、該
駆動パルス発生手段からの制御信号に基づいて駆動対象
素子の駆動を行なう駆動手段と、前記入力制御信号にデ
ィレイを付加した信号と入力制御信号との論理演算を施
した信号のパルス幅を評価する評価手段と、該評価手段
の評価結果に基づいて前記パルス発生手段における前記
ディレイ時間を制御するディレイ時間制御手段とを具え
たことを特徴とする。

【００１５】さらに、請求項７の発明は請求項６におい
て、前記駆動パルス発生手段は、１段以上のゲートを有
し、前記ディレイ時間の制御を前記ゲートの段数または
前記ゲート１段あたりの遅延時間または両者の組み合わ
せで行なうことを特徴とする。

【００１６】さらに、請求項８の発明は請求項６におい
て、前記評価手段は、パルス幅の評価を積分回路とコン
パレータとを用いて行なうことを特徴とする。

【００１７】さらに、請求項９の発明は請求項６におい
て、前記評価手段は、パルス幅の評価を前記入力制御信
号に対する、前記入力制御信号にディレイを付加した信
号と入力制御信号との論理演算を施した信号の立ち上り
の遅れ時間または立ち下りの遅れ時間または両者の差を
検出することによって行なうことを特徴とする。

【００１８】さらに、請求項１０の発明は請求項９にお
いて、前記評価手段は、立ち上り遅れ時間または立ち下
り遅れ時間または両者の差を積分回路とコンパレータを
用いて検出することを特徴とする。

【００１９】さらに、請求項１１の発明は入力制御信号
にディレイを付加した信号と入力制御信号との論理演算
に基づいて制御信号を発生する駆動パルス発生手段と、
該駆動パルス発生手段からの制御信号に基づいて駆動対
象素子の駆動を行なう駆動手段と、前記駆動対象素子の
出力をモニターするモニター手段と、前記入力制御信号
のパルス幅と前記モニター手段の出力のパルス幅とを比
較する比較手段と、該比較手段の比較結果に基づいて前
記駆動パルス発生手段における前記ディレイ時間を制御
するディレイ時間制御手段とを具えたことを特徴とす
る。

【００２０】さらに、請求項１２の発明は請求項１１に
おいて、前記駆動パルス発生手段は、１段以上のゲート
を有し、前記ディレイ時間の制御を前記ゲートの段数ま
たはゲート１段あたりの遅延時間または両者の組み合わ
せで行なうことを特徴とする。

【００２１】さらに、請求項１３の発明は請求項１１に
おいて、前記駆動対象素子は発光素子であり、前記モニ
ター手段はフォトダイオードを含むことを特徴とする。

【００２２】さらに、請求項１４の発明は請求項１１に
おいて、前記比較手段は、パルス幅の比較を積分回路と
コンパレータとを用いて行なうことを特徴とする。

【００２３】さらに、請求項１５の発明は請求項１１に
おいて、前記比較手段は、パルス幅の比較を前記入力制
御信号に対する前記モニター手段の出力の立ち上り遅れ
時間または立ち下り遅れ時間または両者の差を検出する
ことによって行なうことを特徴とする。

【００２４】さらに、請求項１６の発明は請求項１５に
おいて、前記比較手段は、立ち上り遅れ時間または立ち
下り遅れ時間または両者の差を積分回路とコンパレータ
を用いて検出することを特徴とする。

【００２５】

【発明の実施の形態】本発明は、従来の駆動回路に加え
て入力制御信号に対してディレイ時間が可変なディレイ
信号を発生し、前記入力制御信号との論理演算を行な
い、駆動回路に制御信号を提供する駆動パルス発生回路
と、駆動回路の出力をモニターし、所望のパルス幅が得
られているかを判定する判定回路と、判定回路の出力を
もとに前記駆動パルス発生回路内のディレイ時間を調整
するディレイ時間制御回路を具備してなることを特徴と
する。

【００２６】上記構成において、駆動パルス発生回路
は、ディレイ時間制御回路の出力に基づき駆動回路の出
力が所望なパルス幅となるように入力制御信号のパルス
幅を増減させた駆動回路の制御信号を生成する。判定回
路は駆動回路の出力のパルス幅が所望の値に対して長い
のか短かいのか、又はどの程度長いのか短かいのかの判
定を行なう。ディレイ時間制御回路は、判定回路の出力
に基づいて駆動パルス発生回路のディレイ時間を調整す
る。

【００２７】

【実施例】

（第１の実施例）図１は本発明の特徴を最もよく表わす
図面である。図１において１は駆動対象素子の駆動を行
なうための基本となる入力制御信号である。２は駆動パ
ルス発生回路であって、入力制御信号に対してディレイ
を付加した信号を生成し、入力制御信号と論理演算を行
ない、実際に駆動対象素子の駆動を行なう駆動回路３の
入力信号を生成するブロックであり、上記ディレイの値
を変更できるように構成しているところに特徴がある。
４は駆動回路３が駆動対象素子を実際に駆動している信
号７のパルス幅が所望の値となっているか否かを判定す
るパルス幅判定回路であり、パルス幅の所望の値との差
に対応する信号を２の駆動パルス発生回路内のディレイ
値を制御するディレイ時間制御回路５に出力する。

【００２８】図２に図１に示した実施例のより具体的な
例を示す。図３には、図２の回路を動作させる際のタイ
ミングチャートを示す。図２，図３を用いて詳細な説明
を行なう。

【００２９】図２において、ＶＩＮは入力制御信号１で
あり、駆動パルス発生回路２は、一定のディレイを作る
ためのインバータ３１〜３４と、可変ディレイを作るた
めのインバータ３５，３６，４０，４１，４５，４６
と、アナログスイッチ３７，３８，４２，４３，４７，
４８と、アナログスイッチを逆相で動かすためのインバ
ータ３９，４４，４９と、入力制御信号１（ＶＩＮ）と
ディレイを付加された信号１０（ＶＤＥＬＡＹ）との論
理演算を行なうＡＮＤゲート５０とから構成されてい
る。

【００３０】ここで一定のディレイ値を作るインバータ
３１〜３４は無くても良いし、段数も必要とされるディ
レイの値に応じて増減してもよい。またこの例では可変
ディレイとして３段（インバータ６個）分までのディレ
イを変えられるような例を示したが、必要に応じて段数
は増減して良い。またディレイを発生させるためのゲー
トはインバータに限らずＮＡＮＤやＮＯＲといったゲー
トを用いても良い。

【００３１】ディレイの変更の仕方について説明する。
後述するディレイ時間制御回路５の出力１８〜２０のう
ち１８が“Ｌ”のとき、アナログスイッチ３８がオンし
アナログスイッチ３７はオフする。従ってインバータ３
４の出力はインバータ３５，３６を通り越してインバー
タ４０とアナログスイッチ４３に入力され、インバータ
３５，３６はディレイに寄与しなくなる。

【００３２】これに対して１８が“Ｈ”のとき、アナロ
グスイッチ３８はオフし、アナログスイッチ３７はオン
する。従ってインバータ３４の出力はインバータ３５，
３６を経由してインバータ４０とアナログスイッチ４３
に入力する。このためインバータ２段分のディレイが入
力信号に対して加わることになる。インバータ４０，４
１、及び４５，４６で形成される残りの２段についても
ディレイ時間制御回路５の出力１９，２０の“Ｈ”，
“Ｌ”によりディレイが付加されるか否かが決まる。図
２の例の回路ではインバータ３１〜３４によるインバー
タ４個によるディレイの他に制御信号１８，１９，２０
によりインバータ６個，８個，１０個のディレイを入力
信号に付加するよう調整が可能となっている。

【００３３】なお、インバータ１段あたりのディレイ時
間は現在の半導体の製造プロセスを用いるとおおむね
０．５〜１ｎｓｅｃのオーダーとなるが、この値よりも
細かいステップでディレイの調整を行ないたい場合には
図２中の３５〜３９で構成される１段のディレイ生成回
路の全部または一部を図４，図６のようなユニットに置
換えて、１段あたりの遅延時間を変化させれば良い。

【００３４】図４はインバータの出力に容量を付けるか
否かを切替てインバータの立ち上り立ち下り時間を変化
させディレイ時間を変更する手段である。ディレイ時間
制御回路５の出力はＣＯＮＴ端子７０に入力する。ＣＯ
ＮＴが“Ｌ”のとき、アナログスイッチ７３がオフし、
インバータ７１の出力に容量７４は接続されない。一方
ＣＯＮＴが“Ｈ”のときアナログスイッチ７３がオン
し、容量７４が接続されるため、インバータ７１の出力
７６はなまり（図５の７６の波形参照）、立ち上り立ち
下り時間が増加し、出力７７で観測されるディレイ時間
も増大する。従ってＣＯＮＴ端子の“Ｈ”，“Ｌ”でデ
ィレイの大小を変更できる。

【００３５】図６はインバータの実効的なゲート長を変
えることによりディレイを可変とする構成である。ディ
レイ時間変更回路５の出力がＣＯＮＴ端子８０に入力す
る。ＣＯＮＴが“Ｌ”のときアナログスイッチ８５，８
６がオンするため、インバータを構成するＰＭＯＳのゲ
ート長はＰＭＯＳ８１のゲート長になり、ＮＭＯＳのゲ
ート長はＮＭＯＳ８４のゲート長になる。これに対し
て、ＣＯＮＴ端子８０が“Ｈ”のときアナログスイッチ
８５，８６がオフするためインバータを構成するＰＭＯ
Ｓのゲート長は、ＰＭＯＳ８１と８２のゲート長の和に
なり、ＮＭＯＳのゲート長はＮＭＯＳ８３と８４のゲー
ト長の和になる。従って出力８８の寄生容量や次段のゲ
ート容量を充電する際の時定数はＣＯＮＴ端子８０が
“Ｈ”のときの方が、ＭＯＳの実効ゲート長が長くなり
抵抗成分が大きくなるため長くなる。このため図４で容
量が増加したケースと同様、出力８８がなまりディレイ
は増加する。

【００３６】以上のようにインバータを構成するＭＯＳ
の実効的なゲート長を変化させることにより、ディレイ
時間の変更が可能である。ここではＰＭＯＳとＮＭＯＳ
の両方のゲート長を変化させたが一方のみでも良い。ま
た同様にゲート幅を変化させても同等の効果が得られ
る。

【００３７】図２に戻って、３の駆動回路自体は従来例
と同一なので構成要素に同一番号を付け説明を省略す
る。６の駆動対象素子としてはレーザーダイオードの例
を示す。４のパルス幅判定回路は駆動回路３の出力信号
７の“Ｈ”，“Ｌ”をモニターするためのコンパレータ
５２、後述する積分回路の入力をコンパレータ５２の出
力に基づいて異なる２つの基準電圧Ｖ_ref1＋Ｖ１，Ｖ
_ref1−Ｖ１いずれかを選択するためのアナログスイッチ
５５と５６及びインバータ５３，５４、前記２つの基準
電圧の一方を入力とし、積分動作を行なうためのオペア
ンプ５８、抵抗５７、容量５９及び積分回路のリセット
をリセット信号１５（ＲＥＳＥＴ２）により行なうスイ
ッチ６０、積分回路の出力と基準電圧Ｖ０を比較するコ
ンパレータ６１から構成される。

【００３８】ここでコンパレータ５２のリファレンス電
位Ｖ２は駆動回路３が駆動対象素子６を駆動する信号７
の振幅の中間に設定する。この例では信号７は、Ｌｏｗ
レベルがレーザーダイオードのアイドリング時の順方向
電圧Ｖ_F（ＯＦＦ）、Ｈｉｇｈレベルがレーザーが発光
しているときの順方向電圧Ｖ_F（ＯＮ）となるので、こ
の間の電圧に設定する。Ｖ_Fは電流値によって変化する
が、この例ではレーザーダイオードの発光しているパル
ス幅をモニターしたいわけであるから、レーザーダイオ
ードの発光を始める電流Ｉ_thに対応したＶ_F（Ｉ＝
Ｉ_th）にＶ２を設定すれば良い。このときコンパレータ
５２はレーザーダイオードが発光しているとき“Ｈ”、
していないとき“Ｌ”を出力する。

【００３９】積分回路の入力はコンパレータ５２の出力
が“Ｈ”のとき（レーザーダイオードがオンのとき）、
Ｖ_ref＋Ｖ１となり、アンプ５８の正転入力端子の入力
がＶ_refであるから積分回路の出力は単位時間あたりＶ
１／ＣＲの割合で減少する。他方、コンパレータ５２の
出力が“Ｌ”のとき（レーザーダイオードがオフのと
き）、積分回路の入力はＶ_ref−Ｖ１となり、積分回路
の出力は単位時間あたりＶ１／ＣＲの割合で増加する。

【００４０】このため、リセット信号１５を“Ｈ”とし
積分回路の出力をＶ_refにリセットした後、周期Ｔでｎ
回入力制御信号を入力したときの積分回路の出力は、

【００４１】

【数１】

【００４２】となる。ここで、ｔ₁は一周期の中でコン
パレータ５２の出力が“Ｈ”の時間である。つまり、

【００４３】

【数２】

【００４４】がコンパレータ５２の出力が“Ｈ”、即ち
ほぼレーザーダイオードがＯＮしている時間のデューテ
ィーとなる。式又はの中で、Ｃ，Ｒ，Ｖ_ref，Ｖ
１，Ｔ，ｎは設定できるので、積分回路の出力をモニタ
ーすることによって、駆動対象素子の駆動状態（ここで
はレーザーダイオードの発光パルス幅）がわかる。

【００４５】例えば入力制御信号のデューティを５０％
として、式の

【００４６】

【数３】Ｖ_OUT＝Ｖ_ref − のとき、レーザーダイオードはほぼデューティ５０％で
発光しており、入力制御信号を忠実に反映していること
がわかる。また

【００４７】

【数４】

【００４８】のとき、ｘ＝０．４５となり、デューティ
４５％で発光していて、パルス幅が入力制御信号に対し
て１０％短かくなっていることがわかる。

【００４９】本実施例では積分回路の出力１４
（Ｖ_OUT）と基準電圧Ｖ０の比較をコンパレータ６１に
て行ない、その結果に基づいて２の駆動パルス発生回路
内のディレイ時間を調整し所望のパルス幅を得るように
している。

【００５０】Ｖ０は、式又は式を用いて必要な精度
を考慮して決める。上記例を参考にすると、１０ＭＨｚ
で入力制御信号と発光パルスの幅の差を±５ｎｓｅｃ以
上に調整したい場合が、レーザーダイオードの発光パル
ス幅をデューティ４５〜５５％に抑える場合に相当する
ので、式を用いてデューティ４５％に相当する

【００５１】

【数５】

【００５２】と設定しておけばよい。ただし２の駆動パ
ルス発生回路内のディレイの調整が５ｎｓｅｃ×２＝１
０ｎｓｅｃ以下のステップで可能となるようにしておく
必要がある。

【００５３】４のパルス幅判定回路の出力をもとにして
ディレイ時間を調整するのがディレイ時間制御回路５で
あり、本実施例では３つのフリップフロップを用いたシ
フトレジスタより構成されている。パルス幅判定回路４
の出力ＣＯＭＰ２はＣＬＫ１７に同期してフリップフロ
ップに取り込まれる。フリップフロップ６２〜６４の正
転出力１８〜２０のＨ，Ｌにより前述のように２の駆動
パルス発生回路内のディレイが変化する。

【００５４】レーザーダイオードのパルス幅が短かいと
き、リセット後、１サイクルの積分動作を行なった後の
積分回路の出力Ｖ_OUTは、Ｖ_refより大きくなる。Ｖ
_OUTが式のＶ０より大きくなるとコンパレータ６１の
出力ＣＯＭＰ２は“Ｈ”となり、この信号がＣＬＫ１７
によりフリップフロップ６２に取り込まれ、出力１８は
Ｈとなる。したがってアナログスイッチ３７がオン、３
８がオフし、インバータ３５，３６によるディレイが付
加されパルス幅は延びる。これを繰りかえしてＶ_OUTが
式のＶ０より小さくなるまで続ければ、レーザーダイ
オードのパルス幅の誤差は式で代表される所定の誤差
以内に収束するよう調整ができる。

【００５５】図３を用いてパルス幅の調整の様子を詳し
く説明する。

【００５６】（１）まず積分回路とフリップフロップの
リセットがＲＥＳＥＴ２（１５），ＲＥＳＥＴ１（１
６）のパルスにより実行される。これで積分回路の出力
はＶ_refに、フリップフロップの出力は全て“Ｌ”にな
り、ディレイはインバータ３１〜３４だけに依存し、最
も短かくなる。なお式に応じてＶ０を設定しておく。

【００５７】（２）ＲＥＳＥＴ１，ＲＥＳＥＴ２の立ち
下りに略同期して、入力制御信号ＶＩＮをデューティ５
０％で入力する。ディレイ回路の出力ＶＤＥＬＡＹはＶ
ＩＮより遅れて変化する。

【００５８】ＶＩＮとＶＤＥＬＡＹの論理積をとったＶ
ＤＲＩＶＥはディレイ回路の分、“Ｌ”レベルの幅が伸
びる。駆動回路の出力ＶＭＯＮはＶＤＲＩＶＥが“Ｈ”
のときＮＭＯＳ１００６がＯＮしているため“Ｌ”レベ
ルにある。

【００５９】（３）ＶＤＲＩＶＥが“Ｌ”となると、Ｐ
ＭＯＳ１００３のドレイン電流によってＮＰＮトランジ
スタ１００５のコレクタ−ベース容量、ＮＰＮトランジ
スタ１００４のコレクタサブ容量等のＶＭＯＮのノード
に付く寄生容量がチャージされ、電位は上昇し電流は指
数関数的に増加し、レーザーダイオードの発光するレベ
ルＩ_thまで達すると発光を始め、さらにコンパレータ５
２の出力ＣＯＭＰ１が反転する。

【００６０】（４）ＰＭＯＳ１００３の定電流によるチ
ャージはＮＭＯＳ１００６のドレイン電流によるディス
チャージに比較して遅いため、レーザー光のパルス幅、
さらにＣＯＭＰ１の“Ｈ”レベルの幅はＶＤＲＩＶＥの
“Ｈ”レベルに比較して短かくなる。

【００６１】（５）積分回路の出力Ｖ_OUTはＣＯＭＰ１
が“Ｌ”のときＶ_ref−Ｖ１が入力されるため増加し、
“Ｈ”のときＶ_ref＋Ｖ１が入力されるため減少する
が、はじめはディレイ時間が最小となっているため、レ
ーザー光のパルスの細りが顕著でＣＯＭＰ１が“Ｌ”の
期間が長い（実際にはインバータ３１〜３４による最小
のディレイはレーザー光のパルス幅が入力制御信号より
長くならないように設定しておく）。従って、Ｖ_OUTは
ＶＩＮのパルスの立ち下りに同期したタイミングでみれ
ば必ずＶ_refより大きくなっている。

【００６２】（６）本実施例ではＶＩＮを２サイクル入
力した後、ＶＩＮの立ち下りに略同期してＶ_OUTのレベ
ルとＶ０の比較を行ない、コンパレータ６１の出力ＣＯ
ＭＰ２をフリップフロップ６２にＣＬＫ１７により取り
込んでいる。ＣＯＭＰ２の出力のサイクルは必ずしも２
回である必要はなく、Ｖ_OUTが飽和しない範囲で増減し
て良い。当然その場合Ｖ０も式を用いて変更する必要
がある。

【００６３】（７）ここでＶ_OUTがＶ０より小さけれ
ば、レーザー光のパルス幅の誤差が許容値（本例ではＶ
ＩＮを１０ＭＨｚで入力したとき５ｎｓｅｃ）以内とい
うことで、フリップフロップ６２には“Ｌ”レベルが取
り込まれディレイ値は変化しない。

【００６４】図３の例ではＶ_OUT＞Ｖ０となっており、
パルス幅が許容値に入っていないため、フリップフロッ
プには“Ｈ”レベルが取り込まれ、インバータ３５，３
６によるディレイがディレイ回路に付加されディレイが
増加するよう調整される。

【００６５】（８）次にＲＥＳＥＴ２の信号により積分
回路がリセットされたあと、（２）〜（７）が繰り返え
され、フリップフロップの出力６２と６３を決めてい
く。

【００６６】このとき（７）によりディレイ回路のディ
レイはインバータ２段分増加しているため、１回目より
はレーザー光のパルス幅は増加しており、これに対応し
てＣＯＭＰ１の“Ｈ”レベルの期間も増加する。このた
め、積分回路の出力の増加は抑えられる。

【００６７】（９）本実施例ではＶ_OUT＜Ｖ０となり、
これ以上ディレイの増加をしなくてもレーザー光のパル
ス幅は許容値に入るという例を示した。２回目でＶ_OUT
＜Ｖ０とならなければ、さらにディレイを増やして３回
目以降の調整に入ればよい。

【００６８】本実施例では簡単のためディレイの変更は
３段階までとなる回路構成を示したが、必要に応じて段
数を増やしておけばさらに広い範囲でディレイの調整が
可能である。

【００６９】なお本実施例では入力制御信号と駆動対象
素子の出力が許容範囲内で一致するような例を示した
が、式と式を用いてＶ０の値を調整することによっ
て入力制御信号に対して所定のパルス幅だけずれた駆動
対象素子の出力を得ることも可能である。例えば、前記
の１０ＭＨｚ動作でデューティ５０％の入力信号に対し
て、６５ｎｓｅｃ±５ｎｓｅｃの光出力を得るために
は、積分の周期ｎ＝１のとき許容範囲の最小である６０
ｎｓｅｃのパルス幅に対応する

【００７０】

【数６】

【００７１】式にＶ０を設定すればよい。

【００７２】また、駆動回路の出力としてノード（出
力）７の電圧をコンパレータ５２に入力したが、ＮＰＮ
トランジスタ１００４のコレクタ−ベースショートのノ
ードの電圧を入力しても、Ｖ２をＮＰＮトランジスタの
Ｖ_BE分高くしておけば同等の結果が得られる。

【００７３】（第２の実施例）図７に第２の実施例を示
す。本実施例は図１の第１の実施例と構成要素は同じで
あるが、駆動パルス発生回路２の出力９１がパルス幅判
定回路の入力となっている点が異なる。

【００７４】図１及び図２の第１の実施例ではＰＭＯＳ
１００３の定電流でチャージを行なうＮＰＮトランジス
タ１００４のコレクタ−ベースショートのノードか又は
１００４のエミッタのノードに、コンパレータ５２の入
力が接続される。このためコンパレータ５２の入力容量
分の余分な寄生容量をチャージしなければならないこと
となり、基準電流源１００１の電流が小さいときや高速
にスイッチングを行なう際に誤差を発生させる原因にな
る。これを避けるため、駆動パルス発生回路２の出力９
１が入力制御信号１に対して図１４のＷ₁−Ｗ₂の分長
くなっているか否かをパルス幅判定回路４で判定し、そ
の結果をもとに駆動パルス発生回路２内のディレイを調
整し出力９１が所定の幅に入るように自動調整しようと
するものである。

【００７５】図８に具体的な回路の例を示す。図２と同
じ部分には同一の番号を付け説明を省略する。違いはＡ
ＮＤ５０の出力がＮＭＯＳ１００６のゲートだけでなく
コンパレータ９２の反転入力端子に入っている点と、基
準電圧Ｖ２がコンパレータ９２の非反転入力端子に接続
されている点と、Ｖ２がＡＮＤ５０の論理振幅の“Ｈ”
レベルと“Ｌ”レベルの中間、望しくはＮＭＯＳ１００
６のＶ_TH近傍に設定されている点である。

【００７６】ＮＰＮトランジスタ１００４のエミッタと
ＡＮＤ５０の出力は逆相で動くので、図２に対してモニ
ターするＡＮＤ５０の出力をコンパレータ９２の反転入
力端子に入力することで以下の動作は実施例１と同様と
なる。

【００７７】基本動作は実施例１と同じなので省略す
る。動作上の改善点は基準電流源１００１の電流をＰＭ
ＯＳ１００２，１００３のカレントミラー回路でおり返
した電流でチャージするＮＰＮトランジスタ１００４の
コレクタ−ベースショートのノードや、レーザーダイオ
ードのアノードと共通のＮＰＮトランジスタ１００４の
エミッタのノードにコンパレータの入力容量が付かない
ため、誤差が小さくなる点である。これを実現するた
め、駆動回路３の入力とレーザーダイオードの光出力の
パルス幅の差分（図１４のＷ₁−Ｗ₂）を予め求めてお
き、これに合わせてＶ０の値を設定しておく。周期Ｔで
デューティ５０％のＶＩＮをｎ回入力してコンパレータ
６１でパルス幅の判定を行なう場合、レーザーダイオー
ドが発光する、即ちＡＮＤ５０の出力が“Ｌ”であるパ
ルス幅ｔ₁を

【００７８】

【数７】ｔ₁＝｛０．５＋（Ｗ₁−Ｗ₂）｝Ｔ − と伸しておけばよく、コンパレータ６１の比較レベルＶ
０を

【００７９】

【数８】

【００８０】と設定しておけばよい。

【００８１】本実施例では駆動回路３の出力を直接モニ
ターするかわりに駆動パルス発生回路２のパルス幅をモ
ニターし、そのパルス幅を所定値だけ変更することによ
って駆動回路の内部又は出力に余分な寄生容量を付ける
ことなしに好適な駆動対象素子の出力が得られる。

【００８２】（第３の実施例）図９は第３の実施例の特
徴を表わす図面である。実施例１では駆動対象素子６を
駆動するパルス幅をモニターすることによって駆動対象
素子のパルス幅を調整しようとしたものであるが、本実
施例では直接的に駆動対象素子の出力自身をモニターし
そのパルス幅を調整しようとするものである。

【００８３】このため図９ではモニター回路９３を新た
に設け、モニター回路９３の出力９４をパルス幅判定回
路４に入力し、出力９４が所定のパルス幅となるように
駆動パルス発生回路２の中のディレイを調整する。

【００８４】図１０に本実施例の具体的な回路例を示
す。実施例１，２との違いは・駆動対象素子（この場合
レーザーダイオード）の出力をモニターするため、フォ
トダイオード１４２，抵抗１４１，バッファ１４３から
なるモニター回路９３が付加されている。

【００８５】・駆動パルス発生回路２内の可変ディレイ
回路がディレイを長くするだけでなく短かくすることも
可能な構成となっている。

【００８６】・入力制御信号に必ずしもデューティ５０
％の入力を入れて、パルス幅の調整をしなくても良いよ
うに、入力制御信号の立ち下りにおける駆動対象素子６
の出力の遅れ時間と入力制御信号の立ち上りにおける駆
動対象素子６の出力の遅れ時間との差をとることによっ
て、出力パルスの幅を評価する構成となっている。

【００８７】以下図１０の構成の詳細な説明を行ない、
その後図１１のタイミングチャートを用いて実際の動作
の説明を行なう。従来例と同一部分には同一番号を付け
説明を省略する。

【００８８】駆動パルス発生回路２は可変ディレイを作
るためのインバータ１０１，１０２，１０６，１０７，
１１１，１１２，１１６，１１７、アナログスイッチ１
０３，１０４，１０８，１０９，１１３，１１４，１１
８，１１９、ペアとなるアナログスイッチを逆相で動か
すためのインバータ１０５，１１０，１１５，１２０、
入力制御信号１とディレイを付加された信号１０の論理
演算を行なうＡＮＤ（ゲート）５０より構成されてい
る。ここで可変ディレイを作るためのアナログスイッチ
とインバータは２つのグループに分けられ、１０１〜１
１０と１１１〜１２０である。後述する５のパルス幅制
御回路の出力１５１〜１５４はリセット時は全て“Ｌ”
である。従ってアナログスイッチ１０４，１０９，１１
３，１１８はオンとなり、１０３，１０８，１１４，１
１９はオフとなる。このため、インバータ１０１，１０
２，１０６，１０７はディレイに寄与せず、インバータ
１１１，１１２，１１６，１１７がディレイに寄与す
る。

【００８９】つまり、当初は入力制御信号１にインバー
タ４個分のディレイが加わった出力が５０のＡＮＤゲー
トに入力している。この状態で後述するようにパルス幅
の判定を行ない、駆動対象素子６の出力が短かければ、
パルス幅制御回路５の出力１５１や１５３を“Ｈ”と
し、インバータ１０１，１０２，１０６，１０７がディ
レイに寄与するように変更することによって、出力パル
ス幅を調整できる。駆動対象素子６の出力が長ければパ
ルス幅制御回路５の出力１５２や１５４を“Ｈ”とし、
インバータ１１１，１１２，１１６，１１７がディレイ
に寄与しなくなるよう変更することで出力パルス幅を調
整できる。

【００９０】パルス幅判定回路４では、ＡＮＤ１２２と
インバータ１２４を用いて入力制御信号１ＶＩＮの立ち
下りとモニター回路９３の出力１５０の立ち下りの差の
時間（ｔ₃）だけアナログスイッチ５６がオンし、積分
回路の入力がＶ_ref−Ｖ１となるように制御している。
またＡＮＤ１２１とインバータ１２３を用いて入力制御
信号ＶＩＮの立ち上りとモニター回路の出力１５０の立
ち上りの差の時間（ｔ₄）だけアナログスイッチ５５が
オンし、積分回路の入力がＶ_ref＋Ｖ１となるよう制御
している。両アナログスイッチ５５，５６がオフのと
き、容量５９により積分回路の出力Ｖ_OUTは一定値に保
たれる。

【００９１】さらにパルス幅判定回路４には、積分回路
の出力１４（Ｖ_OUT）と基準電圧Ｖ ₂，Ｖ₃（Ｖ₂＞Ｖ
₃）の比較を行なうコンパレータ１２５と１２６が設け
てある。Ｖ₂，Ｖ₃はそれぞれパルス幅の許容値の下限
と上限に対応した基準電圧である。

【００９２】積分回路をリセット後、入力制御信号をｎ
サイクル入力したときのＶ_OUTは

【００９３】

【数９】

【００９４】となる。（ｔ₃−ｔ₄）が入力制御信号と
モニター回路のパルス幅の差であるから、パルス幅に要
求される精度と式から、Ｖ₂，Ｖ₃が計算できる。

【００９５】コンパレータ１２５，１２６の出力の組み
合わせによりモニター回路のパルス幅が長い（コンパレ
ータ出力“Ｈ”，“Ｈ”）か、許容範囲内（“Ｌ”，
“Ｈ”）か、短い（“Ｌ”，“Ｌ”）かが判かる。

【００９６】ディレイ時間制御回路５では、コンパレー
タ１２５，１２６の出力を受けて、インバータ１２７，
１２８、ＡＮＤ１２９，１３０，１３１により上記３つ
の状態を判定する。

【００９７】（１）モニター出力のパルス幅が所望の値
より短いときはＡＮＤ１２９の出力が“Ｈ”となり、
（２）モニター出力のパルス幅が所望の値に入っている
ときＡＮＤ１３０の出力が“Ｈ”となり、（３）モニタ
ー出力のパルス幅が所望の値より長いときはＡＮＤ１３
１の出力が“Ｈ”となる。

【００９８】入力制御信号の入力のｎサイクル分、積分
を行なった後、ＣＬＫをＨとすることにより、上記３つ
の状態がフリップフロップ１３２，１３５，１３６，１
３７，１３８に取りこまれる。

【００９９】ＡＮＤ１３３は、状態（１）のときＡＮＤ
１２９の出力をフリップフロップ１３５や１３６に取り
込み、フリップフロップ１３７，１３８は変化させない
ための選択回路であり、ＡＮＤ１３４は、状態（３）の
ときＡＮＤ１３１の出力をフリップフロップ１３７，１
３８に取り込み、フリップフロップ１３５，１３６は変
化させないための選択回路である。なお、本例では、デ
ィレイの調整を伸す方向、縮める方向とも２段階で行な
えるようになっているため、フリップフロップ１３５，
１３６及び１３７，１３８で構成するシフトレジスタは
２ｂｉｔであるが、調整範囲に応じて段数は増減してよ
い。

【０１００】それにともなってシフトレジスタの段数も
増減すればよい。

【０１０１】シフトレジスタ１３５や１３６に“Ｈ”レ
ベルが取り込まれると、駆動パルス発生回路内のアナロ
グスイッチ１０３や１０８がオンし、１０４や１０９が
オフするため、インバータ１０１，１０２や１０６，１
０７がディレイに寄与することになり、駆動対象素子の
パルス幅は広がる。逆にシフトレジスタ１３７や１３８
に“Ｈ”レベルが取り込まれると、アナログスイッチ１
１４，１１９がオンし、１１３，１１８がオフするた
め、インバータ１１１，１１２や１１６，１１７がディ
レイに寄与しなくなるため、パルス幅は狭まる。

【０１０２】パルス幅が許容範囲内に入っているとき、
フリップフロップ１３２の出力が“Ｈ”となるので、調
整の終了が検出される。

【０１０３】以上のようにしてパルス幅の調整が自動的
に行なわれる。

【０１０４】図１１のタイミングチャートを用いて動作
の説明を行なう。

【０１０５】（１）ＲＥＳＥＴ１，ＲＥＳＥＴ２のパル
スにより積分回路とフリップフロップのリセットを実行
する。

【０１０６】積分回路の出力Ｖ_OUTは、Ｖ_refとなり、
ディレイ回路ではインバータ１１１，１１２，１１６，
１１７がディレイに寄与した状態で調整がはじまる。

【０１０７】（２）ＲＥＳＥＴ１，ＲＥＳＥＴ２の立ち
下りに略同期して入力制御信号ＶＩＮを入力する。

【０１０８】なお、ディレイ回路の出力ＶＤＥＬＡＹと
ＶＤＲＩＶＥ、駆動回路の出力ＶＭＯＮおよびレーザー
の出力については図３と同じなので省略する。

【０１０９】（３）レーザーダイオードが発光すると、
フォトダイオード１４２に光電流が流れ、モニター回路
の出力１５０は“Ｌ”レベルとなる。１５０とＶＩＮの
信号に対して論理演算を行なったＡＮＤ１２２の出力１
５６は、ＶＩＮの立ち下りから１５０の立ち下りの間
“Ｈ”となり、ＡＮＤ１２１の出力１５７はＶＩＮの立
ち上りから１５０の立ち上りの間“Ｈ”となり、積分回
路の入力を切り替える。

【０１１０】（４）１５６が“Ｈ”の間、積分回路の出
力Ｖ_OUTは上昇し、１５７が“Ｈ”の間は減少する。

【０１１１】（５）本実施例ではＶＩＮを２サイクル入
力したときＣＬＫを“Ｈ”とする。

【０１１２】このときＶ_OUTは許容範囲を代表するＶ₃
とＶ₂の間に入ってないため、フリップフロップ１３２
の出力ＥＮＤは“Ｈ”とならず（この場合ＡＮＤ１２９
の出力が“Ｈ”の例を示したので）、フリップフロップ
１３５の出力が“Ｈ”となり、インバータ１０１，１０
２がディレイに寄与し、パルス幅が伸びるような変更を
行ない、ＲＥＳＥＴ２で積分回路のリセットを行なった
後、再度（１）〜（４）を繰り返す。

【０１１３】（６）２回目にＣＬＫを“Ｈ”にした状態
で、Ｖ_OUTが許容範囲内に入っているため、フリップフ
ロップ１３２の出力ＥＮＤが“Ｈ”となり、調整は終了
する。許容範囲に入ってなければ同様の調整を繰り返せ
ばよい。

【０１１４】なお本実施例ではモニター回路の出力と入
力制御信号の立ち上りの遅れ時間の差と立ち下りの遅れ
時間の差を両方モニターしてパルス幅の比較を行なった
が、必ずしも両方使用する必要はなく一方でも良い。本
例の論理では、入力制御信号の立ち上りに対応する駆動
パルスの立ち上りを変化させているので、立ち上りの遅
れ時間の比較だけでもパルス幅は調整可能である。

【０１１５】以上示したように本回路を用いることによ
り、駆動対象素子の出力を直接モニターできるため、そ
のパルス幅と入力制御信号のパルス幅の差を所望の差に
より正確に調整することができる。

【０１１６】

【発明の効果】以上説明したように、本発明によれば、
入力制御信号にディレイを付加した信号と入力信号の論
理演算により駆動回路の入力信号を生成し、駆動回路の
出力又は駆動回路の入力又は駆動対象素子の出力をモニ
ターして入力制御信号のパルス幅との差を検出し、その
差分が所定の範囲になるように上記ディレイ値を調整す
ることによって、駆動回路内のカレントミラーのオンと
オフの時間差やレーザーダイオードのしきい値電流のよ
うなパルス幅を変動させる要因があっても、入力制御信
号に忠実に対応した駆動対象素子の駆動パルス、さらに
は駆動対象素子の出力を得られるように制御された駆動
回路が得られる。

【図面の簡単な説明】

【図１】第１の実施例を説明するブロック図である。

【図２】第１の実施例の具体的な回路構成例を示す図で
ある。

【図３】同回路の動作を説明するタイミングチャートで
ある。

【図４】本発明で使われるディレイ回路のその他の回路
例を示す図である。

【図５】図４のディレイ回路の動作を説明するタイミン
グチャートである。

【図６】本発明で使われるディレイ回路の他の回路例を
示す図である。

【図７】第２の実施例を説明するブロック図である。

【図８】第２の実施例の具体的な回路構成例を示す図で
ある。

【図９】第３の実施例を説明するブロック図である。

【図１０】第３の実施例の具体的な回路構成例を示す図
である。

【図１１】同回路の動作を説明するタイミングチャート
である。

【図１２】従来例を説明する図である。

【図１３】従来例を説明する図である。

【図１４】従来例を説明する図である。

【符号の説明】

１入力制御信号２駆動パルス発生回路３駆動回路４パルス幅判定回路５ディレイ時間制御回路６駆動対象回路７駆動回路の出力１２，１３コンパレータ出力１４積分回路１８，１９，２０，１５１，１５２，１５３，１５４
ディレイ制御信号３１，３２，３３，３４，３５，３６，３９，４０，４
１，４４，４５，４６，４９，５３，５４，７１，７
２，８９，１０１，１０２，１０５，１０６，１０７，
１１０，１１１，１１２，１１５，１１６，１１７，１
２０，１２３，１２４，１２７，１２８インバータ３７，３８，４２，４３，４７，４８，５５，５６，６
０，７３，８５，８６，１０３，１０４，１０８，１０
９，１１３，１１４，１１８，１１９アナログスイッ
チ５０，１２１，１２２，１２９，１３０，１３１ＡＮ
Ｄ回路５２，６１，１２５，１２６コンパレータ５７，１０１１，１１４１抵抗５８オペアンプ５９，７４容量６２，６３，６４，１３２，１３５，１３６，１３７，
１３８フリップフロップ８１，８２，１００２，１００３ＰＭＯＳトランジス
タ８３，８４，１００６ＮＭＯＳトランジスタ９３モニター回路１４２フォトダイオード１４３バッファ１００７レーザーダイオード１００１基準電流源１００４，１００５ＮＰＮトランジスタ

Claims

【特許請求の範囲】

【請求項１】入力制御信号にディレイを付加した信号
と入力制御信号との論理演算に基づいて制御信号を発生
する駆動パルス発生手段と、該駆動パルス発生手段から
の制御信号に基づいて駆動対象素子の駆動を行なう駆動
手段と、該駆動手段からの前記駆動対象素子を駆動する
信号のパルス幅を評価する評価手段と、該評価手段の評
価結果に基づいて前記駆動パルス発生手段における前記
ディレイ時間を制御するディレイ時間制御手段とを具え
たことを特徴とする駆動回路。
【請求項２】請求項１において、前記駆動パルス発生手段は、１段以上のゲートを有し、
前記ディレイ時間の制御を前記ゲートの段数または前記
ゲート１段あたりの遅延時間または、両者の組み合わせ
で行なうことを特徴とする駆動回路。
【請求項３】請求項１において、前記評価手段は、パルス幅の評価を積分回路とコンパレ
ータとを用いて行なうことを特徴とする駆動回路。
【請求項４】請求項１において、前記評価手段は、パルス幅の評価を前記入力制御信号に
対する前記駆動対象素子を駆動する信号の立ち上り遅れ
時間または立ち下り遅れ時間または両者の差を検出する
ことによって行なうことを特徴とする駆動回路。
【請求項５】請求項４において、前記評価手段は、立ち上り遅れ時間または立ち下り遅れ
時間または両者の差を積分回路とコンパレータを用いて
検出することを特徴とする駆動回路。
【請求項６】入力制御信号にディレイを付加した信号
と入力制御信号との論理演算に基づいて制御信号を発生
する駆動パルス発生手段と、該駆動パルス発生手段から
の制御信号に基づいて駆動対象素子の駆動を行なう駆動
手段と、前記入力制御信号にディレイを付加した信号と
入力制御信号との論理演算を施した信号のパルス幅を評
価する評価手段と、該評価手段の評価結果に基づいて前
記パルス発生手段における前記ディレイ時間を制御する
ディレイ時間制御手段とを具えたことを特徴とする駆動
回路。
【請求項７】請求項６において、前記駆動パルス発生手段は、１段以上のゲートを有し、
前記ディレイ時間の制御を前記ゲートの段数または前記
ゲート１段あたりの遅延時間または両者の組み合わせで
行なうことを特徴とする駆動回路。
【請求項８】請求項６において、前記評価手段は、パルス幅の評価を積分回路とコンパレ
ータとを用いて行なうことを特徴とする駆動回路。
【請求項９】請求項６において、前記評価手段は、パルス幅の評価を前記入力制御信号に
対する、前記入力制御信号にディレイを付加した信号と
入力制御信号との論理演算を施した信号の立ち上りの遅
れ時間または立ち下りの遅れ時間または両者の差を検出
することによって行なうことを特徴とする駆動回路。
【請求項１０】請求項９において、前記評価手段は、立ち上り遅れ時間または立ち下り遅れ
時間または両者の差を積分回路とコンパレータを用いて
検出することを特徴とする駆動回路。
【請求項１１】入力制御信号にディレイを付加した信
号と入力制御信号との論理演算に基づいて制御信号を発
生する駆動パルス発生手段と、該駆動パルス発生手段か
らの制御信号に基づいて駆動対象素子の駆動を行なう駆
動手段と、前記駆動対象素子の出力をモニターするモニ
ター手段と、前記入力制御信号のパルス幅と前記モニタ
ー手段の出力のパルス幅とを比較する比較手段と、該比
較手段の比較結果に基づいて前記駆動パルス発生手段に
おける前記ディレイ時間を制御するディレイ時間制御手
段とを具えたことを特徴とする駆動回路。
【請求項１２】請求項１１において、前記駆動パルス発生手段は、１段以上のゲートを有し、
前記ディレイ時間の制御を前記ゲートの段数またはゲー
ト１段あたりの遅延時間または両者の組み合わせで行な
うことを特徴とする駆動回路。
【請求項１３】請求項１１において、前記駆動対象素子は発光素子であり、前記モニター手段
はフォトダイオードを含むことを特徴とする駆動回路。
【請求項１４】請求項１１において、前記比較手段は、パルス幅の比較を積分回路とコンパレ
ータとを用いて行なうことを特徴とする駆動回路。
【請求項１５】請求項１１において、前記比較手段は、パルス幅の比較を前記入力制御信号に
対する前記モニター手段の出力の立ち上り遅れ時間また
は立ち下り遅れ時間または両者の差を検出することによ
って行なうことを特徴とする駆動回路。
【請求項１６】請求項１５において、前記比較手段は、立ち上り遅れ時間または立ち下り遅れ
時間または両者の差を積分回路とコンパレータを用いて
検出することを特徴とする駆動回路。