JPH09331053A - 受光素子を有する半導体装置及びその製造方法 - Google Patents
受光素子を有する半導体装置及びその製造方法Info
- Publication number
- JPH09331053A JPH09331053A JP8149132A JP14913296A JPH09331053A JP H09331053 A JPH09331053 A JP H09331053A JP 8149132 A JP8149132 A JP 8149132A JP 14913296 A JP14913296 A JP 14913296A JP H09331053 A JPH09331053 A JP H09331053A
- Authority
- JP
- Japan
- Prior art keywords
- light
- layer
- substrate
- receiving element
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 経済的に製造できる遮光構造を備えた、受光
素子を有する半導体装置及びその製造方法を提供する。 【解決手段】 本フォトＩＣ１０は、Ｐ型Ｓi 基板１１
内にバイポーラ・トランジスタ及びフォトダイオードの
拡散層１２〜１５を備えている。更に、フォトＩＣは、
基板全面に第１絶縁膜１８を、受光素子の受光部を除い
た基板領域上に膜厚が３００ｎｍより薄い遮光膜１９
を、次いで基板全面に第２絶縁膜２０を備えている。第
２絶縁膜２０上には、第１金属配線層２１が形成され、
電極ホールを埋める電極プラグ２１により所定の拡散領
域と導通している。電極プラグ２１が遮光膜１９と接触
しないように、遮光膜１９の電極ホール開口は第１絶縁
膜１８及び第２絶縁膜２０の開口より大きくなってい
る。第１金属配線層上に、第３絶縁膜２２、第２金属配
線層２３及びオーバーパシベーション膜２４を備えてい
る。本フォトＩＣでは、絶縁膜の平滑化工程が不要にな
る。
素子を有する半導体装置及びその製造方法を提供する。 【解決手段】 本フォトＩＣ１０は、Ｐ型Ｓi 基板１１
内にバイポーラ・トランジスタ及びフォトダイオードの
拡散層１２〜１５を備えている。更に、フォトＩＣは、
基板全面に第１絶縁膜１８を、受光素子の受光部を除い
た基板領域上に膜厚が３００ｎｍより薄い遮光膜１９
を、次いで基板全面に第２絶縁膜２０を備えている。第
２絶縁膜２０上には、第１金属配線層２１が形成され、
電極ホールを埋める電極プラグ２１により所定の拡散領
域と導通している。電極プラグ２１が遮光膜１９と接触
しないように、遮光膜１９の電極ホール開口は第１絶縁
膜１８及び第２絶縁膜２０の開口より大きくなってい
る。第１金属配線層上に、第３絶縁膜２２、第２金属配
線層２３及びオーバーパシベーション膜２４を備えてい
る。本フォトＩＣでは、絶縁膜の平滑化工程が不要にな
る。
Description
【０００１】
【発明の属する技術分野】本発明は、受光素子を有する
半導体装置及びその製造方法、更に詳細には経済的に形
成できる遮光構造を備えた、受光素子を有する半導体装
置及びその製造方法に関するものである。
半導体装置及びその製造方法、更に詳細には経済的に形
成できる遮光構造を備えた、受光素子を有する半導体装
置及びその製造方法に関するものである。
【０００２】
【従来の技術】フォトダイオードと、フォトダイオード
以外の半導体素子、例えばトランジスタ、抵抗等を１チ
ップに集積化したフォトＩＣ（Integrated Circuit）
は、通常、光を透過する透明モールドでパッケージする
か、もしくはベアチップ状態で光ピックアップに組み込
んで使用される。そこで、フォトＩＣでは、フォトダイ
オード以外の半導体素子の電気的性能が光照射により影
響されるのを防止するために、フォトダイオードの受光
部を除くチップ領域は、通常、最上層に形成された金属
配線層により遮光されている。
以外の半導体素子、例えばトランジスタ、抵抗等を１チ
ップに集積化したフォトＩＣ（Integrated Circuit）
は、通常、光を透過する透明モールドでパッケージする
か、もしくはベアチップ状態で光ピックアップに組み込
んで使用される。そこで、フォトＩＣでは、フォトダイ
オード以外の半導体素子の電気的性能が光照射により影
響されるのを防止するために、フォトダイオードの受光
部を除くチップ領域は、通常、最上層に形成された金属
配線層により遮光されている。
【０００３】ここで、図１２を参照しながら、フォトダ
イオードとＮＰＮ型バイポーラ・トランジスタとを有
し、２層の金属配線層を備えた、従来例のフォトＩＣ３
０の層構造について説明する。Ｎ型埋め込み層１２、Ｐ
型埋め込み層１３、Ｎ型エピタキシャル成長層１４、Ｐ
Ｎ分離アイソレーション域１５、Ｐ型拡散層１６及びＮ
型拡散層１７が、図１２に示すように、バイポーラ・ト
ランジスタ、フォトダイオード及びその他半導体素子の
通常の形成プロセスを適用して、Ｐ型Ｓi 基板１１内に
形成されている。更に、半導体基板上には、ＳｉＯ2 膜
からなる第１絶縁膜２８が基板全面に、第１金属配線層
３１が素子拡散領域上に、及び第２絶縁膜３２が基板全
面に、それぞれ形成され、更に、第２絶縁膜３２は平滑
化されている。また、第１電極プラグ３１が第１絶縁膜
２８を貫通して第１金属配線層３１と拡散領域とを導通
している。第２絶縁膜３２上には、第２金属配線層３３
が、遮光膜兼配線層として、フォトダイオードの受光部
を除く基板領域に、更に、膜厚７０ｎｍ程度の窒化Ｓi
膜からなるオーバーパシベーション膜３４が第２金属配
線層３３上で基板全面に、順次、形成されている。
イオードとＮＰＮ型バイポーラ・トランジスタとを有
し、２層の金属配線層を備えた、従来例のフォトＩＣ３
０の層構造について説明する。Ｎ型埋め込み層１２、Ｐ
型埋め込み層１３、Ｎ型エピタキシャル成長層１４、Ｐ
Ｎ分離アイソレーション域１５、Ｐ型拡散層１６及びＮ
型拡散層１７が、図１２に示すように、バイポーラ・ト
ランジスタ、フォトダイオード及びその他半導体素子の
通常の形成プロセスを適用して、Ｐ型Ｓi 基板１１内に
形成されている。更に、半導体基板上には、ＳｉＯ2 膜
からなる第１絶縁膜２８が基板全面に、第１金属配線層
３１が素子拡散領域上に、及び第２絶縁膜３２が基板全
面に、それぞれ形成され、更に、第２絶縁膜３２は平滑
化されている。また、第１電極プラグ３１が第１絶縁膜
２８を貫通して第１金属配線層３１と拡散領域とを導通
している。第２絶縁膜３２上には、第２金属配線層３３
が、遮光膜兼配線層として、フォトダイオードの受光部
を除く基板領域に、更に、膜厚７０ｎｍ程度の窒化Ｓi
膜からなるオーバーパシベーション膜３４が第２金属配
線層３３上で基板全面に、順次、形成されている。
【０００４】
【発明が解決しようとする課題】従来のフォトＩＣで
は、上述のように、最上層の金属配線層、上述の例では
第２金属配線層を配線層兼用の遮光膜として使用し、受
光素子以外の半導体素子の性能が光入射により影響をさ
れるのを防止している。ところで、最上層の金属配線層
により遮光しようとすると、その金属配線層は配線層と
しての自由度が制約されるために、配線層として使用す
ることが性能的にまた形状的に難しく、下層の金属配線
層のみを配線層として使わざるを得なくなっている。こ
れでは、結果的に、配線に用いる金属層が１層減るとい
うことになって、配線設計及び配線加工が困難になり、
チップサイズの拡大をも招いている。そのために、上述
のフォトＩＣを例にすると、更に別の第３の金属層を配
線層として設けざるを得なくなっている。しかし、第３
の金属層を別途設けようとすると、工程数がそれだけ増
えて、フォトＩＣの製造コストが嵩むと言う問題があっ
た。以上の説明では、フォトＩＣを例にして説明した
が、この問題は受光素子を有する他の半導体装置につい
ても同様である。
は、上述のように、最上層の金属配線層、上述の例では
第２金属配線層を配線層兼用の遮光膜として使用し、受
光素子以外の半導体素子の性能が光入射により影響をさ
れるのを防止している。ところで、最上層の金属配線層
により遮光しようとすると、その金属配線層は配線層と
しての自由度が制約されるために、配線層として使用す
ることが性能的にまた形状的に難しく、下層の金属配線
層のみを配線層として使わざるを得なくなっている。こ
れでは、結果的に、配線に用いる金属層が１層減るとい
うことになって、配線設計及び配線加工が困難になり、
チップサイズの拡大をも招いている。そのために、上述
のフォトＩＣを例にすると、更に別の第３の金属層を配
線層として設けざるを得なくなっている。しかし、第３
の金属層を別途設けようとすると、工程数がそれだけ増
えて、フォトＩＣの製造コストが嵩むと言う問題があっ
た。以上の説明では、フォトＩＣを例にして説明した
が、この問題は受光素子を有する他の半導体装置につい
ても同様である。
【０００５】そこで、本発明の目的は、経済的に製造で
きる遮光構造を備えた、受光素子を有する半導体装置及
びその製造方法を提供することである。
きる遮光構造を備えた、受光素子を有する半導体装置及
びその製造方法を提供することである。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、受光素子を有する本発明に係る半導体装置は、受光
素子及び受光素子とは異なる別の半導体素子を有し、受
光素子の受光部を除く領域に形成された遮光膜と、少な
くとも一層の金属配線層とを基板上に備える半導体装置
において、遮光膜が、金属配線層より下に形成されてい
ることを特徴としている。
に、受光素子を有する本発明に係る半導体装置は、受光
素子及び受光素子とは異なる別の半導体素子を有し、受
光素子の受光部を除く領域に形成された遮光膜と、少な
くとも一層の金属配線層とを基板上に備える半導体装置
において、遮光膜が、金属配線層より下に形成されてい
ることを特徴としている。
【０００７】遮光膜の膜厚は、所要の遮光性を有する限
り薄くて良く、また材質も限定はなく、例えば膜厚２０
０〜３００ｎｍのアルミニウム合金膜を好適に使用でき
る。本発明では、配線層に比べて遙に薄い金属層が遮光
膜として金属配線層の下に形成されているので、遮光膜
の上に成膜する膜、例えば層間絶縁膜の平滑化工程が不
要になる。また、遮光膜の膜厚が薄いので、最上層の金
属配線層を遮光膜専用に転用する従来のフォトＩＣに比
べて、配線構造の多層化、微細化が容易である。また、
従来、最上層の金属膜を遮光専用して形成する場合、そ
の遮光用金属膜の下層の金属配線層による段差を低減す
る為、遮光用金属膜と金属配線層との間の層間絶縁膜等
の平滑化を行う必要があった。しかし、本発明では、薄
膜遮光膜を金属配線層の下に形成しているので、層間絶
縁膜等の平滑化工程を不要にすることができる。従っ
て、層間絶縁膜の平滑化工程を省略するには、基板の拡
散領域に導通する最下層の金属配線層の下に遮光膜を設
けることが好ましい。更には、基板の拡散領域に導通す
る最下層の金属配線層と遮光膜と電気的に接続して、遮
光膜を回路上の最高電位又は基板電位と導通させる場合
にも、遮光用金属膜直上の金属配線膜と半導体基板との
コンタクトホールを形成する際、同時に遮光膜直上の金
属配線膜と遮光膜のコンタクトホールが形成できるの
で、コンタクト形成工程が１工程削減できる。
り薄くて良く、また材質も限定はなく、例えば膜厚２０
０〜３００ｎｍのアルミニウム合金膜を好適に使用でき
る。本発明では、配線層に比べて遙に薄い金属層が遮光
膜として金属配線層の下に形成されているので、遮光膜
の上に成膜する膜、例えば層間絶縁膜の平滑化工程が不
要になる。また、遮光膜の膜厚が薄いので、最上層の金
属配線層を遮光膜専用に転用する従来のフォトＩＣに比
べて、配線構造の多層化、微細化が容易である。また、
従来、最上層の金属膜を遮光専用して形成する場合、そ
の遮光用金属膜の下層の金属配線層による段差を低減す
る為、遮光用金属膜と金属配線層との間の層間絶縁膜等
の平滑化を行う必要があった。しかし、本発明では、薄
膜遮光膜を金属配線層の下に形成しているので、層間絶
縁膜等の平滑化工程を不要にすることができる。従っ
て、層間絶縁膜の平滑化工程を省略するには、基板の拡
散領域に導通する最下層の金属配線層の下に遮光膜を設
けることが好ましい。更には、基板の拡散領域に導通す
る最下層の金属配線層と遮光膜と電気的に接続して、遮
光膜を回路上の最高電位又は基板電位と導通させる場合
にも、遮光用金属膜直上の金属配線膜と半導体基板との
コンタクトホールを形成する際、同時に遮光膜直上の金
属配線膜と遮光膜のコンタクトホールが形成できるの
で、コンタクト形成工程が１工程削減できる。
【０００８】本発明に係る製造方法は、受光素子を有す
る半導体装置を製造する方法であって、受光素子及び受
光素子とは異なる別の半導体素子の拡散領域が形成され
た半導体基板上に第１絶縁膜を形成する工程と、遮光膜
を第１絶縁膜上全面に形成する工程と、受光素子の受光
部領域及び半導体素子の電極部領域から遮光膜を除去し
て遮光膜に開口を形成する工程と、基板上全面に第２絶
縁膜を形成する工程と、第２絶縁膜、遮光膜開口及び第
１絶縁膜を貫通して拡散領域に達する電極ホールを形成
し、かつ電極ホールを埋める金属配線層を形成する工程
とを有することを特徴としている。
る半導体装置を製造する方法であって、受光素子及び受
光素子とは異なる別の半導体素子の拡散領域が形成され
た半導体基板上に第１絶縁膜を形成する工程と、遮光膜
を第１絶縁膜上全面に形成する工程と、受光素子の受光
部領域及び半導体素子の電極部領域から遮光膜を除去し
て遮光膜に開口を形成する工程と、基板上全面に第２絶
縁膜を形成する工程と、第２絶縁膜、遮光膜開口及び第
１絶縁膜を貫通して拡散領域に達する電極ホールを形成
し、かつ電極ホールを埋める金属配線層を形成する工程
とを有することを特徴としている。
【０００９】
【発明の実施の形態】以下、添付図面を参照し、実施例
に基づいて本発明をより詳細に説明する。実施例１ 本実施例は、本発明に係る半導体装置の実施例であっ
て、図１は、その半導体装置の構成を示す層構造図であ
る。本実施例の半導体装置１０では、少なくともフォト
ダイオード及びＮＰＮ型トランジスタを有し、１層の遮
光膜と、２層の金属配線層とを基板上に備えるフォトＩ
Ｃである。本実施例のフォトＩＣ１０は、図１２に示す
従来のフォトＩＣ３０と同様、図１に示すように、Ｎ型
埋め込み層１２、Ｐ型埋め込み層１３、Ｎ型エピタキシ
ャル成長層１４、ＰＮ分離アイソレーション域１５、Ｐ
型拡散層１６及びＮ型拡散層１７が、バイポーラ・トラ
ンジスタ及びフォトダイオード等の既知の形成プロセス
によりＰ型Ｓi 基板１１内に形成されている。
に基づいて本発明をより詳細に説明する。実施例１ 本実施例は、本発明に係る半導体装置の実施例であっ
て、図１は、その半導体装置の構成を示す層構造図であ
る。本実施例の半導体装置１０では、少なくともフォト
ダイオード及びＮＰＮ型トランジスタを有し、１層の遮
光膜と、２層の金属配線層とを基板上に備えるフォトＩ
Ｃである。本実施例のフォトＩＣ１０は、図１２に示す
従来のフォトＩＣ３０と同様、図１に示すように、Ｎ型
埋め込み層１２、Ｐ型埋め込み層１３、Ｎ型エピタキシ
ャル成長層１４、ＰＮ分離アイソレーション域１５、Ｐ
型拡散層１６及びＮ型拡散層１７が、バイポーラ・トラ
ンジスタ及びフォトダイオード等の既知の形成プロセス
によりＰ型Ｓi 基板１１内に形成されている。
【００１０】更に、基板上に、順次、ＳｉＯ2 膜からな
る第１絶縁膜１８が基板全面に、その上に、アルミニウ
ム合金からなる膜厚が３００ｎｍより薄い遮光膜１９が
受光素子の受光部を除いた基板領域上に、更に、ＳｉＯ
2 膜からなる第２絶縁膜２０が基板全面に、それぞれ成
膜されている。成膜された各層には、所定の拡散領域に
達する電極ホールが貫通している。第２絶縁膜２０上に
は、第１金属配線層２１が形成され、電極ホールを埋め
る電極プラグ２１により所定の拡散領域と導通してい
る。電極プラグ２１が遮光膜１９と接触しないように、
遮光膜１９の電極ホール開口は第１絶縁膜１８及び第２
絶縁膜２０の開口より大きくなっている。平滑化された
第３絶縁膜２２が第１金属配線層２１上で基板全面に、
第２金属配線層２３がバイポーラ・トランジスタ領域及
び他の素子領域に、順次、形成されている。更に、基板
全面に膜厚７０ｎｍ程度の窒化Ｓi 膜からなるオーバー
パシベーション膜２４が成膜されている。また、第２金
属配線層２３は、電極プラグ２３により第１金属配線層
２１に導通している。
る第１絶縁膜１８が基板全面に、その上に、アルミニウ
ム合金からなる膜厚が３００ｎｍより薄い遮光膜１９が
受光素子の受光部を除いた基板領域上に、更に、ＳｉＯ
2 膜からなる第２絶縁膜２０が基板全面に、それぞれ成
膜されている。成膜された各層には、所定の拡散領域に
達する電極ホールが貫通している。第２絶縁膜２０上に
は、第１金属配線層２１が形成され、電極ホールを埋め
る電極プラグ２１により所定の拡散領域と導通してい
る。電極プラグ２１が遮光膜１９と接触しないように、
遮光膜１９の電極ホール開口は第１絶縁膜１８及び第２
絶縁膜２０の開口より大きくなっている。平滑化された
第３絶縁膜２２が第１金属配線層２１上で基板全面に、
第２金属配線層２３がバイポーラ・トランジスタ領域及
び他の素子領域に、順次、形成されている。更に、基板
全面に膜厚７０ｎｍ程度の窒化Ｓi 膜からなるオーバー
パシベーション膜２４が成膜されている。また、第２金
属配線層２３は、電極プラグ２３により第１金属配線層
２１に導通している。
【００１１】実施例２ 本実施例は、受光素子を有する半導体装置の本発明に係
る製造方法の実施例であって、図２から図９は、本実施
例方法の各工程毎の基板の層構造を示す断面図である。
本実施例では、始めに、図２から図４に示すように、フ
ォトダイオード及びバイポーラＩＣの通常の形成プロセ
スに従ってＳi 基板内部に拡散層を形成し、バイポーラ
・トランジスタ、及びフォトダイオードを作り込む。
る製造方法の実施例であって、図２から図９は、本実施
例方法の各工程毎の基板の層構造を示す断面図である。
本実施例では、始めに、図２から図４に示すように、フ
ォトダイオード及びバイポーラＩＣの通常の形成プロセ
スに従ってＳi 基板内部に拡散層を形成し、バイポーラ
・トランジスタ、及びフォトダイオードを作り込む。
【００１２】先ず、図２に示すように、ＰＲ技術により
形成したレジスト膜又はＳi Ｏ2 膜のマスクパターンを
用いて、Ｎ型及びＰ型不純物をそれぞれＰ型Ｓi 基板１
１に拡散させ、Ｎ型拡散層１２及びＰ型拡散層１３を形
成し、更に基板全面にＮ型エピタキシャル成長層１４を
形成する。次いで、図３に示すように、高エネルギー・
高ドーズのイオン・インプランテーションにより基板内
にＰ型分離拡散層１５を形成し、バイポーラ・トランジ
スタ、フォトダイオード及び他の半導体素子に必要なＰ
型拡散層１６及びＮ型拡散層１７をそれぞれ分離する。
形成したレジスト膜又はＳi Ｏ2 膜のマスクパターンを
用いて、Ｎ型及びＰ型不純物をそれぞれＰ型Ｓi 基板１
１に拡散させ、Ｎ型拡散層１２及びＰ型拡散層１３を形
成し、更に基板全面にＮ型エピタキシャル成長層１４を
形成する。次いで、図３に示すように、高エネルギー・
高ドーズのイオン・インプランテーションにより基板内
にＰ型分離拡散層１５を形成し、バイポーラ・トランジ
スタ、フォトダイオード及び他の半導体素子に必要なＰ
型拡散層１６及びＮ型拡散層１７をそれぞれ分離する。
【００１３】次いで、図４に示すように、不純物拡散層
が形成された半導体基板上に常圧ＣＶＤ法により膜厚６
００ｎｍ程度のＳｉＯ2 膜からなる第１絶縁膜１８を形
成する。更に、図５に示すように、第１絶縁膜１８上に
膜厚３００ｎｍ以下のＡl 層をスパッタ法により成膜
し、遮光膜１９とする。このＡl 層は、遮光膜としての
み使用し、配線としては使用しないので、遮光できる程
度の厚さで良く、薄くて構わない。次いで、図６に示す
ように、バイポーラ・トランジスタ、フォトダイオード
及び他の半導体素子の電極部の領域及びフォトダイオー
ド受光部の領域から選択的に遮光膜１９をＲＩＥ法によ
りエッチングし、更に、ＳｉＯ2 膜からなる第２絶縁膜
２０をプラズマＣＶＤ法にて堆積させた後に、第１電極
ホール２６を開口する。その後、図７に示すように、金
属配線層を形成する通常のプロセスに従って、１％のＳ
i を含むＡl 合金をスパッタし、そのＡl 合金層をＲＩ
Ｅ法にてエッチングして、第１金属配線層２１及び電極
プラグ２１を形成する。この時、第１金属配線層２１
が、第１電極ホール２６の周縁で遮光膜１９上に必ず重
なりを持って、完全に遮光するように、遮光膜１９の開
口寸法、金属配線層の幅等を設計し、かつ加工を制御す
る。
が形成された半導体基板上に常圧ＣＶＤ法により膜厚６
００ｎｍ程度のＳｉＯ2 膜からなる第１絶縁膜１８を形
成する。更に、図５に示すように、第１絶縁膜１８上に
膜厚３００ｎｍ以下のＡl 層をスパッタ法により成膜
し、遮光膜１９とする。このＡl 層は、遮光膜としての
み使用し、配線としては使用しないので、遮光できる程
度の厚さで良く、薄くて構わない。次いで、図６に示す
ように、バイポーラ・トランジスタ、フォトダイオード
及び他の半導体素子の電極部の領域及びフォトダイオー
ド受光部の領域から選択的に遮光膜１９をＲＩＥ法によ
りエッチングし、更に、ＳｉＯ2 膜からなる第２絶縁膜
２０をプラズマＣＶＤ法にて堆積させた後に、第１電極
ホール２６を開口する。その後、図７に示すように、金
属配線層を形成する通常のプロセスに従って、１％のＳ
i を含むＡl 合金をスパッタし、そのＡl 合金層をＲＩ
Ｅ法にてエッチングして、第１金属配線層２１及び電極
プラグ２１を形成する。この時、第１金属配線層２１
が、第１電極ホール２６の周縁で遮光膜１９上に必ず重
なりを持って、完全に遮光するように、遮光膜１９の開
口寸法、金属配線層の幅等を設計し、かつ加工を制御す
る。
【００１４】第１金属配線層２１を形成した後、図８に
示すように、プラズマＣＶＤ法により膜厚１μｍ程度の
シリコンナイトライド膜からなる第３絶縁膜２２を基板
全面に形成する。次いで、図９に示すように、金属配線
層の通常の形成プロセスに従って、１％のＳi を含むＡ
l 合金をスパッタ法により成膜し、続いてＲＩＥ法にて
所定パターンにエッチングして、第２金属配線層２３及
び第１金属配線層２１と導通する第２電極プラグ２３を
形成する。最後に、プラズマＣＶＤ法により膜厚７０ｎ
ｍ程度のオーバーパシベーション膜２４を形成する。以
上の工程により、図１に示したフォトＩＣ１０を得るこ
とができる。
示すように、プラズマＣＶＤ法により膜厚１μｍ程度の
シリコンナイトライド膜からなる第３絶縁膜２２を基板
全面に形成する。次いで、図９に示すように、金属配線
層の通常の形成プロセスに従って、１％のＳi を含むＡ
l 合金をスパッタ法により成膜し、続いてＲＩＥ法にて
所定パターンにエッチングして、第２金属配線層２３及
び第１金属配線層２１と導通する第２電極プラグ２３を
形成する。最後に、プラズマＣＶＤ法により膜厚７０ｎ
ｍ程度のオーバーパシベーション膜２４を形成する。以
上の工程により、図１に示したフォトＩＣ１０を得るこ
とができる。
【００１５】以下の表１に、実施例１と同じ２層の金属
配線層と１層の遮光膜を金属配線層上に有する従来のフ
ォトＩＣの製造方法と実施例２の製造方法とを対比し
て、実施例１のフォトＩＣ１０の構成上の利点及び実施
例２の利点を説明する。表１で○はその工程が必要なこ
とを意味し、−は不要であることを意味する。 表１ 従来の方法 本発明方法 基板内の拡散領域の形成 ○ ○ 第１絶縁膜の成膜 ○ ○ 第１電極の形成 ○ −（電極無し） 第１金属層のスパッタ ○ ○（遮光膜） 窓開け ○ ○ ＲＩＥ ○ ○ 第２絶縁膜の成膜 ○ ○ 平滑化 ○ − 第３絶縁膜の成膜 ○ − 第２電極の形成 ○ ○ 第２金属層のスパッタ ○ ○ 窓開け ○ ○ ＲＩＥ ○ ○ 第４絶縁膜の成膜 ○ ○ 平滑化 ○ ○ 第５絶縁膜の成膜 ○ ○ 第３電極の形成 ○ ○ 第３金属層のスパッタ（遮光）○ ○（配線層） 窓開け ○ ○ ＲＩＥ ○ ○ オーバーコート膜の成膜 ○ ○
配線層と１層の遮光膜を金属配線層上に有する従来のフ
ォトＩＣの製造方法と実施例２の製造方法とを対比し
て、実施例１のフォトＩＣ１０の構成上の利点及び実施
例２の利点を説明する。表１で○はその工程が必要なこ
とを意味し、−は不要であることを意味する。 表１ 従来の方法 本発明方法 基板内の拡散領域の形成 ○ ○ 第１絶縁膜の成膜 ○ ○ 第１電極の形成 ○ −（電極無し） 第１金属層のスパッタ ○ ○（遮光膜） 窓開け ○ ○ ＲＩＥ ○ ○ 第２絶縁膜の成膜 ○ ○ 平滑化 ○ − 第３絶縁膜の成膜 ○ − 第２電極の形成 ○ ○ 第２金属層のスパッタ ○ ○ 窓開け ○ ○ ＲＩＥ ○ ○ 第４絶縁膜の成膜 ○ ○ 平滑化 ○ ○ 第５絶縁膜の成膜 ○ ○ 第３電極の形成 ○ ○ 第３金属層のスパッタ（遮光）○ ○（配線層） 窓開け ○ ○ ＲＩＥ ○ ○ オーバーコート膜の成膜 ○ ○
【００１６】以上の工程の比較から、本実施例のフォト
ＩＣの製造方法では、工程数が従来のフォトＩＣに比べ
て少ない。よって、製造コストが節減され、かつ品質管
理も容易である。本発明においては、膜厚の薄い第１金
属層を遮光膜として薄く形成しているので、その上の層
間絶縁膜の平滑化の工程を削減できる。
ＩＣの製造方法では、工程数が従来のフォトＩＣに比べ
て少ない。よって、製造コストが節減され、かつ品質管
理も容易である。本発明においては、膜厚の薄い第１金
属層を遮光膜として薄く形成しているので、その上の層
間絶縁膜の平滑化の工程を削減できる。
【００１７】実施例１の変形例１ 実施例１では、遮光膜１９をエッチングする際に、バイ
ポーラ・トランジスタなどの素子の電極部に導通する電
極プラグと遮光膜の開口の位置ズレ或いは寸法ズレを考
慮して、遮光膜の開口の大きさに充分なトレランスを取
る必要がある。また、電極ホール２６の周縁で第１金属
配線層２１と遮光膜１９とを重ね合わせて、遮光性能を
向上させる必要もある。そこで、本変形例では、図１０
に示すように、実施例１と異なり、第２金属配線層２３
をフォトダイオードの受光部領域を除いた基板領域全体
に延在させ、第２金属配線層２３によっても遮光を行う
ようにすることもできる。
ポーラ・トランジスタなどの素子の電極部に導通する電
極プラグと遮光膜の開口の位置ズレ或いは寸法ズレを考
慮して、遮光膜の開口の大きさに充分なトレランスを取
る必要がある。また、電極ホール２６の周縁で第１金属
配線層２１と遮光膜１９とを重ね合わせて、遮光性能を
向上させる必要もある。そこで、本変形例では、図１０
に示すように、実施例１と異なり、第２金属配線層２３
をフォトダイオードの受光部領域を除いた基板領域全体
に延在させ、第２金属配線層２３によっても遮光を行う
ようにすることもできる。
【００１８】実施例１の変形例２ また、図１１に示すように、第１金属配線層２１と半導
体基板とのコンタクト形成を行う際に、遮光膜１９と第
１金属配線層２１とのコンタクトも同時に形成し、遮光
膜１９と第１金属配線層２１とを電気的に導通させるこ
ともできる。これにより、遮光膜の電気的な導通、即ち
回路上の最高電位との導通、又はＳi 基板電位との導通
を簡単に確立できる。また、遮光膜１９を電気的に導通
させるためのコンタクト形成工程及びコンタクト形成工
程で必要なマスクパターンも不要になるので、製造コス
トをそれだけ削減することができる。これに対して、従
来の方法は、通常の３層配線プロセスと全く同一であ
り、Ａl 合金層の第３金属配線層を遮光膜として使用し
ており、第１電極、第２電極及び第３電極を介して、回
路上の最高電位もしくは、Ｓi 基板電位に導通してい
た。
体基板とのコンタクト形成を行う際に、遮光膜１９と第
１金属配線層２１とのコンタクトも同時に形成し、遮光
膜１９と第１金属配線層２１とを電気的に導通させるこ
ともできる。これにより、遮光膜の電気的な導通、即ち
回路上の最高電位との導通、又はＳi 基板電位との導通
を簡単に確立できる。また、遮光膜１９を電気的に導通
させるためのコンタクト形成工程及びコンタクト形成工
程で必要なマスクパターンも不要になるので、製造コス
トをそれだけ削減することができる。これに対して、従
来の方法は、通常の３層配線プロセスと全く同一であ
り、Ａl 合金層の第３金属配線層を遮光膜として使用し
ており、第１電極、第２電極及び第３電極を介して、回
路上の最高電位もしくは、Ｓi 基板電位に導通してい
た。
【００１９】
【発明の効果】本発明によれば、金属配線層、好適には
基板の拡散領域に導通する最下層の金属配線層より下に
遮光膜を設けることにより、従来例と同じ遮光性能を有
しつつ、低コストで製造できる遮光構造を備えた、受光
素子を有する半導体装置を実現している。特に、本発明
に係る受光素子を有する半導体装置は、従来のものに比
べて、層間絶縁膜の平滑化工程等を削減したり、また、
配線用のコンタクト形成工程で遮光膜の電気的導通を確
立したりして、工程数の少ないプロセスにより製造する
ことができるので、経済的でかつ品質管理が容易であ
る。また、本発明に係る製造方法は、本発明の半導体装
置の製造に好適な方法を実現している。
基板の拡散領域に導通する最下層の金属配線層より下に
遮光膜を設けることにより、従来例と同じ遮光性能を有
しつつ、低コストで製造できる遮光構造を備えた、受光
素子を有する半導体装置を実現している。特に、本発明
に係る受光素子を有する半導体装置は、従来のものに比
べて、層間絶縁膜の平滑化工程等を削減したり、また、
配線用のコンタクト形成工程で遮光膜の電気的導通を確
立したりして、工程数の少ないプロセスにより製造する
ことができるので、経済的でかつ品質管理が容易であ
る。また、本発明に係る製造方法は、本発明の半導体装
置の製造に好適な方法を実現している。
【図１】本発明に係るフォトＩＣの層構造を示す断面図
である。
である。
【図２】図１に示すフォトＩＣの製造工程の第１段階で
の基板断面図である。
の基板断面図である。
【図３】フォトＩＣの製造工程の第２段階での基板断面
図である。
図である。
【図４】フォトＩＣの製造工程の第３段階での基板断面
図である。
図である。
【図５】フォトＩＣの製造工程の第４段階での基板断面
図である。
図である。
【図６】フォトＩＣの製造工程の第５段階での基板断面
図である。
図である。
【図７】フォトＩＣの製造工程の第６段階での基板断面
図である。
図である。
【図８】フォトＩＣの製造工程の第７段階での基板断面
図である。
図である。
【図９】フォトＩＣの製造工程の最終段階での基板断面
図である。
図である。
【図１０】実施例１のフォトＩＣの変形例１の基板断面
図である。
図である。
【図１１】実施例１のフォトＩＣの変形例２の基板断面
図である。
図である。
【図１２】従来のフォトＩＣの基板断面図である。
１０……本発明に係る半導体装置の実施例、１１……Ｐ
型Ｓｉ基板、フォトＩＣ、１２……Ｎ型埋め込み層、１
３……Ｐ型埋め込み層、１４……Ｎ型エピタキシャル成
長層、１５……ＰＮ分離アイソレーション域、１６……
Ｐ型拡散層、１７……Ｎ型拡散層、１８……第１絶縁
膜、１９……遮光膜、２０……第２絶縁膜、２１……第
１金属配線層、電極プラグ、２２……第３絶縁膜、２３
……第２金属配線層、２４……オーバーパシベーション
膜。
型Ｓｉ基板、フォトＩＣ、１２……Ｎ型埋め込み層、１
３……Ｐ型埋め込み層、１４……Ｎ型エピタキシャル成
長層、１５……ＰＮ分離アイソレーション域、１６……
Ｐ型拡散層、１７……Ｎ型拡散層、１８……第１絶縁
膜、１９……遮光膜、２０……第２絶縁膜、２１……第
１金属配線層、電極プラグ、２２……第３絶縁膜、２３
……第２金属配線層、２４……オーバーパシベーション
膜。
Claims (4)
- 【請求項１】 受光素子及び受光素子とは異なる別の半
導体素子を有し、受光素子の受光部を除く領域に形成さ
れた遮光膜と、少なくとも一層の金属配線層とを基板上
に備える半導体装置において、 遮光膜が、金属配線層より下に形成されていることを特
徴とする受光素子を有す半導体装置。 - 【請求項２】 金属配線層が、基板の拡散領域に導通す
る最下層の金属配線層であることを特徴とする請求項１
に記載の受光素子を有する半導体装置。 - 【請求項３】 遮光膜が、受光素子の受光部領域を除く
絶縁膜上に形成され、かつ基板の拡散領域に導通する最
下層の金属配線層と電気的に接続されていることを特徴
とする請求項１又は２に記載の受光素子を有する半導体
装置。 - 【請求項４】 受光素子を有する半導体装置を製造する
方法であって、 受光素子及び受光素子とは異なる別の半導体素子の拡散
領域が形成された半導体基板上に第１絶縁膜を形成する
工程と、 遮光膜を第１絶縁膜上全面に形成する工程と、 受光素子の受光部領域及び半導体素子の電極部領域から
遮光膜を除去して遮光膜に開口を形成する工程と、 基板上全面に第２絶縁膜を形成する工程と、 第２絶縁膜、遮光膜開口及び第１絶縁膜を貫通して拡散
領域に達する電極ホールを形成し、かつ電極ホールを埋
める金属配線層を形成する工程とを有することを特徴と
する受光素子を有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8149132A JPH09331053A (ja) | 1996-06-11 | 1996-06-11 | 受光素子を有する半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8149132A JPH09331053A (ja) | 1996-06-11 | 1996-06-11 | 受光素子を有する半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09331053A true JPH09331053A (ja) | 1997-12-22 |
Family
ID=15468445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8149132A Pending JPH09331053A (ja) | 1996-06-11 | 1996-06-11 | 受光素子を有する半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09331053A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030918B1 (en) | 1999-06-30 | 2006-04-18 | Nec Electronics Corporation | Solid-state image pickup device |
-
1996
- 1996-06-11 JP JP8149132A patent/JPH09331053A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030918B1 (en) | 1999-06-30 | 2006-04-18 | Nec Electronics Corporation | Solid-state image pickup device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8053353B2 (en) | Method of making connections in a back-lit circuit | |
| US8003433B2 (en) | Process for fabricating a high-integration-density image sensor | |
| JP4107855B2 (ja) | 受光素子内蔵型半導体装置の製造方法及び受光素子内蔵型半導体装置 | |
| US5128745A (en) | Semiconductor device with thin film resistor | |
| JP3918442B2 (ja) | 半導体装置及びその製造方法 | |
| US7473945B2 (en) | Optical semiconductor integrated circuit device | |
| KR100650459B1 (ko) | 광 반도체 집적 회로 장치의 제조 방법 | |
| KR0147510B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5985725A (en) | Method for manufacturing dual gate oxide layer | |
| JPH09331053A (ja) | 受光素子を有する半導体装置及びその製造方法 | |
| JPWO2002056381A1 (ja) | 半導体装置及びその製造方法 | |
| KR100666427B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JP3148766B2 (ja) | 半導体装置 | |
| US6004840A (en) | Method of fabricating a semiconductor device comprising a MOS portion and a bipolar portion | |
| JP2723863B2 (ja) | 集積化受光素子及びその製造方法 | |
| US20050218469A1 (en) | Optical semiconductor integrated circuit device | |
| JP2003110098A (ja) | 回路内蔵受光素子の製造方法 | |
| JP2898810B2 (ja) | 回路内蔵受光素子およびその製造方法 | |
| JPH06310597A (ja) | 半導体装置 | |
| JP3148577B2 (ja) | 半導体集積回路 | |
| JP2007180196A (ja) | 半導体装置及びその製造方法 | |
| JPH07335775A (ja) | 半導体装置及びその製造方法 | |
| JPH0846140A (ja) | 集積回路およびその製造方法 | |
| JPH02280321A (ja) | 半導体素子の製造方法 | |
| GB2083698A (en) | Semiconductor device |