JP3148577B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3148577B2 JP3148577B2 JP16616195A JP16616195A JP3148577B2 JP 3148577 B2 JP3148577 B2 JP 3148577B2 JP 16616195 A JP16616195 A JP 16616195A JP 16616195 A JP16616195 A JP 16616195A JP 3148577 B2 JP3148577 B2 JP 3148577B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- insulating film
- sog
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＳＯＧグラス膜を用い
て平坦化した多層配線と容量素子とを組み込んだ半導体
集積回路に関する。
て平坦化した多層配線と容量素子とを組み込んだ半導体
集積回路に関する。
【０００２】
【従来の技術】半導体集積回路においては、高集積化、
高機能化を実現するためにアルミ配線の平坦化技術が不
可欠となっている。平坦化することによってアルミ配線
のステップカバレージを改善し、もってアルミ配線の多
層化、高密度化を行うものである。
高機能化を実現するためにアルミ配線の平坦化技術が不
可欠となっている。平坦化することによってアルミ配線
のステップカバレージを改善し、もってアルミ配線の多
層化、高密度化を行うものである。
【０００３】平坦化技術の一つとして、従来よりＳＯＧ
（スピン・オン・グラス）膜を用いた手法が知られてい
る（例えば、特開平０３ー１８３７５６号）。ＳＯＧ膜
は無機と有機とに分類され、有機の方が厚く被着できる
特質を持つ。無機ＳＯＧ膜は、アルコール溶液にシラノ
ール化合物とドーパント（リンなど）とを溶解させた溶
液を回転塗布法により塗布し、その後熱処理を加えるこ
とにより溶剤を蒸発させて形成したＳｉＯ２膜であり、
回転塗布法で形成することにより凹部に厚く凸部に薄く
付着させることができるものである。同じく有機ＳＯＧ
膜は、前記ドーパントとしてリンの代わりにメチル基を
溶解させたものである。
（スピン・オン・グラス）膜を用いた手法が知られてい
る（例えば、特開平０３ー１８３７５６号）。ＳＯＧ膜
は無機と有機とに分類され、有機の方が厚く被着できる
特質を持つ。無機ＳＯＧ膜は、アルコール溶液にシラノ
ール化合物とドーパント（リンなど）とを溶解させた溶
液を回転塗布法により塗布し、その後熱処理を加えるこ
とにより溶剤を蒸発させて形成したＳｉＯ２膜であり、
回転塗布法で形成することにより凹部に厚く凸部に薄く
付着させることができるものである。同じく有機ＳＯＧ
膜は、前記ドーパントとしてリンの代わりにメチル基を
溶解させたものである。
【０００４】一方、回路素子としての容量を組み込む場
合、大きな容量を形成できることから、高誘電率の薄膜
を用いた構造が一般的となっている。図２にその構造を
示す。図２（Ａ）は平面図、図２（Ｂ）はＢＢ線断面図
である。Ｐ型半導体基板１の上に形成したＮ型エピタキ
シャル層をＰ＋型分離領域２で分離することにより島領
域３を形成し、島領域３の表面に形成したＮ＋型の拡散
領域４を容量の一方の電極とし、島領域３の上を被覆す
る酸化膜５に形成した開口を被覆するようにシリコン窒
化膜６を形成し、シリコン窒化膜６の上に容量素子の他
方の電極となる上部電極７を形成したものである。
合、大きな容量を形成できることから、高誘電率の薄膜
を用いた構造が一般的となっている。図２にその構造を
示す。図２（Ａ）は平面図、図２（Ｂ）はＢＢ線断面図
である。Ｐ型半導体基板１の上に形成したＮ型エピタキ
シャル層をＰ＋型分離領域２で分離することにより島領
域３を形成し、島領域３の表面に形成したＮ＋型の拡散
領域４を容量の一方の電極とし、島領域３の上を被覆す
る酸化膜５に形成した開口を被覆するようにシリコン窒
化膜６を形成し、シリコン窒化膜６の上に容量素子の他
方の電極となる上部電極７を形成したものである。
【０００５】上部電極７は多層配線構造の一部である。
上部電極７を含む第１層目配線層の上に層間絶縁膜を形
成し、この上に第２層目の配線層を形成して上部電極７
の取り出し電極８を形成する。層間絶縁膜は、表面を平
坦化するためのＳＯＧ膜９と、その両側を挟むＴＥＯＳ
膜（テトラ・エチル・オルソ・シリケートグラス膜）１
０との３層構造である。
上部電極７を含む第１層目配線層の上に層間絶縁膜を形
成し、この上に第２層目の配線層を形成して上部電極７
の取り出し電極８を形成する。層間絶縁膜は、表面を平
坦化するためのＳＯＧ膜９と、その両側を挟むＴＥＯＳ
膜（テトラ・エチル・オルソ・シリケートグラス膜）１
０との３層構造である。
【０００６】
【発明が解決しようとする課題】しかしながら、誘電体
薄膜６を用いた容量素子は、酸化膜５の膜厚分の深さを
持つ段差が、誘電体薄膜６の面積だけ大きく広がること
になる。その為、上部電極７の上にはＳＯＧ膜９がこれ
を平坦化するために厚く付着することになる。ＳＯＧ膜
９が無機である場合、ドーパントとして溶解させたリン
が水分を吸着しやすく、吸着した水分が後の熱処理によ
って再放出することがある。従って、ＳＯＧ膜９が厚く
付着している部分に取り出し電極８のコンタクトホール
１１を形成すると、ＳＯＧ膜９から放出したガスがコン
タクトホール１１内のアルミ表面をアルミナに酸化させ
てコンタクト抵抗を増大させるという欠点があった。
薄膜６を用いた容量素子は、酸化膜５の膜厚分の深さを
持つ段差が、誘電体薄膜６の面積だけ大きく広がること
になる。その為、上部電極７の上にはＳＯＧ膜９がこれ
を平坦化するために厚く付着することになる。ＳＯＧ膜
９が無機である場合、ドーパントとして溶解させたリン
が水分を吸着しやすく、吸着した水分が後の熱処理によ
って再放出することがある。従って、ＳＯＧ膜９が厚く
付着している部分に取り出し電極８のコンタクトホール
１１を形成すると、ＳＯＧ膜９から放出したガスがコン
タクトホール１１内のアルミ表面をアルミナに酸化させ
てコンタクト抵抗を増大させるという欠点があった。
【０００７】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑みなされたもので、上部電極を酸化膜の平坦部分ま
で延在し、該平坦部分にコンタクトホールを形成するこ
とにより、接触抵抗の増大を防止できる半導体集積回路
を提供するものである。
に鑑みなされたもので、上部電極を酸化膜の平坦部分ま
で延在し、該平坦部分にコンタクトホールを形成するこ
とにより、接触抵抗の増大を防止できる半導体集積回路
を提供するものである。
【０００８】
【作用】本発明によれば、酸化膜の平坦部分にコンタク
トホールを設けることにより、コンタクトホール内部で
のＳＯＧ膜の露出を少なくできるので、ガスの発生を抑
制することができる。
トホールを設けることにより、コンタクトホール内部で
のＳＯＧ膜の露出を少なくできるので、ガスの発生を抑
制することができる。
【０００９】
【実 施 例】以下に本発明の一実施例を図面を参照しな
がら詳細に説明する。図１（Ａ）は本発明の半導体集積
回路を示す平面図、図１（Ｂ）は図１（Ａ）のＡＡ線断
面図である。これらの図において、２１はＰ型のシリコ
ン単結晶半導体基板、２２は基板２１上に形成したＮ型
のエピタキシャル層を接合分離するＰ＋型の分離領域、
２３は分離領域２２によって形成された島領域、２４は
島領域２３の表面に形成したＮ＋型の下部電極領域、２
５はＮ＋型の埋め込み層、２６はエピタキシャル層の表
面を被覆するシリコン酸化膜、２７は下部電極領域２６
の表面を露出するシリコン酸化膜２５の開口を覆うよう
に形成した、シリコン窒化膜（ＳｉＮ）からなる誘電体
薄膜、２８は誘電体薄膜２７の上に形成した上部電極、
２９は上部電極から２８から連続し酸化膜２５の上まで
延在させた導出電極、３０は層間絶縁膜を形成するＴＥ
ＯＳ膜、３１は同じく層間絶縁膜を形成し表面の平坦化
を行うためのＳＯＧ膜、３２は層間絶縁膜に形成したス
ルーホール３３を介して導出電極２９にコンタクトする
第２層目の取り出し電極である。
がら詳細に説明する。図１（Ａ）は本発明の半導体集積
回路を示す平面図、図１（Ｂ）は図１（Ａ）のＡＡ線断
面図である。これらの図において、２１はＰ型のシリコ
ン単結晶半導体基板、２２は基板２１上に形成したＮ型
のエピタキシャル層を接合分離するＰ＋型の分離領域、
２３は分離領域２２によって形成された島領域、２４は
島領域２３の表面に形成したＮ＋型の下部電極領域、２
５はＮ＋型の埋め込み層、２６はエピタキシャル層の表
面を被覆するシリコン酸化膜、２７は下部電極領域２６
の表面を露出するシリコン酸化膜２５の開口を覆うよう
に形成した、シリコン窒化膜（ＳｉＮ）からなる誘電体
薄膜、２８は誘電体薄膜２７の上に形成した上部電極、
２９は上部電極から２８から連続し酸化膜２５の上まで
延在させた導出電極、３０は層間絶縁膜を形成するＴＥ
ＯＳ膜、３１は同じく層間絶縁膜を形成し表面の平坦化
を行うためのＳＯＧ膜、３２は層間絶縁膜に形成したス
ルーホール３３を介して導出電極２９にコンタクトする
第２層目の取り出し電極である。
【００１０】酸化膜２６は、各種拡散工程を進める上で
選択マスクや保護膜となり、これらの拡散工程を終了し
た段階で膜厚は８０００〜１２０００オングストローム
にも達する。誘電体薄膜２７は大容量を形成するために
５００〜１０００オングストロームの膜厚を、第１層目
の電極配線で形成した上部電極２８は１．０μ程度の膜
厚を各々有し、両方とも、酸化膜２６の開口の周辺部分
の上まで拡大されている。シリコン窒化膜にもアルミニ
ウム皮膜にも表面平坦化の作用は持たないので、結局上
部電極２８には酸化膜２６膜厚と同等の高さの差が段差
となり現れる。
選択マスクや保護膜となり、これらの拡散工程を終了し
た段階で膜厚は８０００〜１２０００オングストローム
にも達する。誘電体薄膜２７は大容量を形成するために
５００〜１０００オングストロームの膜厚を、第１層目
の電極配線で形成した上部電極２８は１．０μ程度の膜
厚を各々有し、両方とも、酸化膜２６の開口の周辺部分
の上まで拡大されている。シリコン窒化膜にもアルミニ
ウム皮膜にも表面平坦化の作用は持たないので、結局上
部電極２８には酸化膜２６膜厚と同等の高さの差が段差
となり現れる。
【００１１】導出電極２９は、そのプロセスの最小線幅
（例えば、２μ）でシリコン酸化膜２６上を延在させ
て、前記開口の周辺部分の膜厚と同程度の膜厚を持つ領
域に線幅を拡張した層間接続部２９ａを形成する。層間
接続部２９ａもプロセスの最小線幅（例えば、４μ×４
μ）とする。また、層間接続部２９ａはこのまま終端せ
ず他の回路素子との接続電極となってもよい。
（例えば、２μ）でシリコン酸化膜２６上を延在させ
て、前記開口の周辺部分の膜厚と同程度の膜厚を持つ領
域に線幅を拡張した層間接続部２９ａを形成する。層間
接続部２９ａもプロセスの最小線幅（例えば、４μ×４
μ）とする。また、層間接続部２９ａはこのまま終端せ
ず他の回路素子との接続電極となってもよい。
【００１２】層間絶縁膜は、まず上部電極２８を覆うよ
うにＴＥＯＳ膜３０をＣＶＤ法により膜厚０．５μ程度
に形成し、その後ＳＯＧ膜３１をスピンオン塗布法によ
り形成し、これを４００℃数十分の熱処理で焼結し、再
度ＣＶＤ法により膜厚０．５μ程度のＴＥＯＳ膜３１を
ＣＶＤ法により形成する。ＳＯＧ膜３１は、周囲に比べ
て凹んだ部分に厚く、周囲に比べて平坦あるいは凸状の
部分には付着するので、層間接続部２９ａの上部のＳＯ
Ｇ膜３１は膜厚が極めて薄い。また、導出電極２９と層
間接続部とを最小線幅で形成しているので、例えばＳＯ
Ｇ膜３１を平坦部で２０００オングストローム被着する
ような条件で形成しても、導出電極２９と層間接続部２
９ａの上には５００〜８００オングストロームの膜厚で
しか被着しない。反対に上部電極２８の上は３０００オ
ングストローム以上とかなり厚く付着している。その
後、層間絶縁膜上にポジ型のホトレジストを形成して異
方性エッチング（ＲＩＥ）を行うことによりコンタクト
ホール３３を形成し、アルミニウム材料をスパッタ法に
より堆積しこれをパターニングすることで第２層目の配
線層である取り出し電極を形成する。
うにＴＥＯＳ膜３０をＣＶＤ法により膜厚０．５μ程度
に形成し、その後ＳＯＧ膜３１をスピンオン塗布法によ
り形成し、これを４００℃数十分の熱処理で焼結し、再
度ＣＶＤ法により膜厚０．５μ程度のＴＥＯＳ膜３１を
ＣＶＤ法により形成する。ＳＯＧ膜３１は、周囲に比べ
て凹んだ部分に厚く、周囲に比べて平坦あるいは凸状の
部分には付着するので、層間接続部２９ａの上部のＳＯ
Ｇ膜３１は膜厚が極めて薄い。また、導出電極２９と層
間接続部とを最小線幅で形成しているので、例えばＳＯ
Ｇ膜３１を平坦部で２０００オングストローム被着する
ような条件で形成しても、導出電極２９と層間接続部２
９ａの上には５００〜８００オングストロームの膜厚で
しか被着しない。反対に上部電極２８の上は３０００オ
ングストローム以上とかなり厚く付着している。その
後、層間絶縁膜上にポジ型のホトレジストを形成して異
方性エッチング（ＲＩＥ）を行うことによりコンタクト
ホール３３を形成し、アルミニウム材料をスパッタ法に
より堆積しこれをパターニングすることで第２層目の配
線層である取り出し電極を形成する。
【００１３】前記スパッタ工程においては、ウェハを裏
面側から２００〜３００℃で加熱（バックヒート）する
必要があり、この熱処理時にＳＯＧ膜からの（リンが吸
着した水分を再度放出する）ガスの発生が伴う。本発明
では、層間接続部２９ａコンタクトホール３３の内壁に
露出するＳＯＧ膜３１の膜厚が極めて薄いので、噴出す
るガスの量も少なく、よって導出電極２９表面の酸化も
少ないから、コンタクト抵抗の増大を防止できる。
面側から２００〜３００℃で加熱（バックヒート）する
必要があり、この熱処理時にＳＯＧ膜からの（リンが吸
着した水分を再度放出する）ガスの発生が伴う。本発明
では、層間接続部２９ａコンタクトホール３３の内壁に
露出するＳＯＧ膜３１の膜厚が極めて薄いので、噴出す
るガスの量も少なく、よって導出電極２９表面の酸化も
少ないから、コンタクト抵抗の増大を防止できる。
【００１４】また、ＳＯＧ膜３１が有機である場合、前
記ポジ型レジストを除去するための前処理としてその表
面に前記ＲＩＥ工程で形成されたダメージ層を除去する
酸素プラズマ処理を行う必要があるが、このときコンタ
クトホール内壁に露出したＳＯＧ膜３１に含まれるメチ
ル基がエッチングされて、ＳＯＧ膜３１に「巣」または
「クラック」が生じる事があるが、本発明ではＳＯＧ膜
３１の露出自体が少ないので、このような事故をも防止
することができる。
記ポジ型レジストを除去するための前処理としてその表
面に前記ＲＩＥ工程で形成されたダメージ層を除去する
酸素プラズマ処理を行う必要があるが、このときコンタ
クトホール内壁に露出したＳＯＧ膜３１に含まれるメチ
ル基がエッチングされて、ＳＯＧ膜３１に「巣」または
「クラック」が生じる事があるが、本発明ではＳＯＧ膜
３１の露出自体が少ないので、このような事故をも防止
することができる。
【００１５】尚、本発明は、下部電極を第１層目配線層
とし、上部電極を第２層目の電極配線層とした構成も同
様に実施できる。この場合は、導出電極２９は第２層目
の電極配線層で形成するのである。
とし、上部電極を第２層目の電極配線層とした構成も同
様に実施できる。この場合は、導出電極２９は第２層目
の電極配線層で形成するのである。
【００１６】
【発明の効果】以上に説明したとおり、本発明によれば
上部電極２８を酸化膜上まで延在させて層間接続部２９
ａを設けたことにより、コンタクトホール３３内壁に露
出するＳＯＧ膜３１の膜厚を減少し、もって層間接続部
のコンタクト抵抗の増大とＳＯＧ膜３１の「クラック発
生」を防止できるものである。
上部電極２８を酸化膜上まで延在させて層間接続部２９
ａを設けたことにより、コンタクトホール３３内壁に露
出するＳＯＧ膜３１の膜厚を減少し、もって層間接続部
のコンタクト抵抗の増大とＳＯＧ膜３１の「クラック発
生」を防止できるものである。
【図１】本発明を説明する、（Ａ）平面図、（Ｂ）ＡＡ
線断面図である。
線断面図である。
【図２】従来例を説明する、（Ａ）平面図、（Ｂ）ＢＢ
線断面図である。
線断面図である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768 H01L 27/04
Claims (4)
- 【請求項１】 半導体集積回路に組み込まれる容量素子
であって、 前記容量素子の下部電極と、 前記下部電極の上に形成した絶縁膜と、 前記絶縁膜に形成し前記下部電極の表面を露出する開口
と、 前記開口を覆うようにして、前記下部電極の表面を被覆
する誘電体薄膜と、 前記誘電体薄膜の上に形成され、前記開口の周囲部分
の、前記絶縁膜の上まで拡大した上部電極と、 前記上部電極から連続し、前記絶縁膜の上を延在して前
記開口からは離れた位置で層間接続部を形成する導出電
極と、 前記上部電極及び前記導出電極の上を被覆する、少なく
ともＳＯＧ層を含む複合膜からなる層間絶縁膜と、 前記層間絶縁膜の、前記層間接続部分に形成したコンタ
クトホールと、 前記層間絶縁膜の上を延在し、前記コンタクトホールを
通して前記導出電極の層間接続部とコンタクトする取り
出し電極と、を具備し、 前記層間接続部の導出電極が、前記開口を覆う上部電極
より小さい面積であることを特徴とする半導体集積回
路。 - 【請求項２】 前記誘電体薄膜がシリコン窒化膜である
ことを特徴とする請求項１記載の半導体集積回路。 - 【請求項３】 前記ＳＯＧ膜が無機ＳＯＧ膜であること
を特徴とする請求項１記載の半導体集積回路。 - 【請求項４】 前記ＳＯＧ膜が有機ＳＯＧ膜であること
を特徴とする請求項１記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16616195A JP3148577B2 (ja) | 1995-06-30 | 1995-06-30 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16616195A JP3148577B2 (ja) | 1995-06-30 | 1995-06-30 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0917866A JPH0917866A (ja) | 1997-01-17 |
| JP3148577B2 true JP3148577B2 (ja) | 2001-03-19 |
Family
ID=15826209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16616195A Expired - Fee Related JP3148577B2 (ja) | 1995-06-30 | 1995-06-30 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3148577B2 (ja) |
-
1995
- 1995-06-30 JP JP16616195A patent/JP3148577B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0917866A (ja) | 1997-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3396137B2 (ja) | コンデンサおよびその作製方法 | |
| US6100155A (en) | Metal-oxide-metal capacitor for analog devices | |
| US6344964B1 (en) | Capacitor having sidewall spacer protecting the dielectric layer | |
| JP4037711B2 (ja) | 層間絶縁膜内に形成されたキャパシタを有する半導体装置 | |
| US6274435B1 (en) | High performance MIM (MIP) IC capacitor process | |
| US6171951B1 (en) | Dual damascene method comprising ion implanting to densify dielectric layer and forming a hard mask layer with a tapered opening | |
| US5068711A (en) | Semiconductor device having a planarized surface | |
| KR20020012857A (ko) | 금속 콘택 및 커패시터를 포함하는 반도체 소자 제조방법 | |
| US5776825A (en) | Method for forming a semiconductor device having reduced stepped portions | |
| US7050290B2 (en) | Integrated capacitor | |
| US6383862B2 (en) | Method of forming a contact hole in a semiconductor substrate using oxide spacers on the sidewalls of the contact hole | |
| US6114235A (en) | Multipurpose cap layer dielectric | |
| JP2002246556A (ja) | 半導体装置及びその製造方法 | |
| JPH0620102B2 (ja) | 半導体装置及びその製造方法 | |
| JP3123450B2 (ja) | 半導体装置およびその製造方法 | |
| JP3148577B2 (ja) | 半導体集積回路 | |
| JP2001036010A (ja) | 半導体装置の製造方法 | |
| JPH088410A (ja) | 半導体素子のキャパシタ製造方法 | |
| JPH08204148A (ja) | 半導体装置及びその製造方法 | |
| US7504334B2 (en) | Semiconductor device and method for manufacturing same | |
| US6281092B1 (en) | Method for manufacturing a metal-to-metal capacitor utilizing only one masking step | |
| JP4047419B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06112265A (ja) | 半導体装置のボンディングパッド構造およびその形成方法 | |
| JP2937675B2 (ja) | 半導体装置の製造方法 | |
| JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |