JPH09330911A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09330911A JPH09330911A JP14931096A JP14931096A JPH09330911A JP H09330911 A JPH09330911 A JP H09330911A JP 14931096 A JP14931096 A JP 14931096A JP 14931096 A JP14931096 A JP 14931096A JP H09330911 A JPH09330911 A JP H09330911A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- semiconductor device
- resist pattern
- insulating film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】本発明は、ＲＩＥによって下地のＡｌ層につな
がるヴィアホールを開孔する場合において、エッチング
時に付着したＡｌのフッ化物を簡単に除去できるように
することを最も主要な特徴とする。 【解決手段】たとえば、レジストパターン１４をマスク
にドライエッチングを行って、Ａｌ合金膜１１上に堆積
された絶縁膜１２にヴィアホール１３を開孔する。この
後、出力が５００Ｗ、圧力が１．０Ｔｏｒｒの条件で、
プラズマアッシング処理する。このとき、Ｏ2 ／Ｃｌ2
／ＣＯの各ガスをそれぞれ１２０ｓｃｃｍ、２０ｓｃｃ
ｍ、６０ｓｃｃｍの割合で混合したものを反応ガスとし
て用いることにより、絶縁膜１２上のレジストパターン
１４と同時に、ヴィアホール１３の側壁にフェンス状に
付着したフッ化物１５をも除去できるようになる。
がるヴィアホールを開孔する場合において、エッチング
時に付着したＡｌのフッ化物を簡単に除去できるように
することを最も主要な特徴とする。 【解決手段】たとえば、レジストパターン１４をマスク
にドライエッチングを行って、Ａｌ合金膜１１上に堆積
された絶縁膜１２にヴィアホール１３を開孔する。この
後、出力が５００Ｗ、圧力が１．０Ｔｏｒｒの条件で、
プラズマアッシング処理する。このとき、Ｏ2 ／Ｃｌ2
／ＣＯの各ガスをそれぞれ１２０ｓｃｃｍ、２０ｓｃｃ
ｍ、６０ｓｃｃｍの割合で混合したものを反応ガスとし
て用いることにより、絶縁膜１２上のレジストパターン
１４と同時に、ヴィアホール１３の側壁にフェンス状に
付着したフッ化物１５をも除去できるようになる。
Description
【０００１】
【発明の属する技術分野】この発明は、たとえば多層配
線構造を有する半導体装置の製造方法に関するもので、
特に、ＲＩＥによるヴィアの形成に用いられるものであ
る。
線構造を有する半導体装置の製造方法に関するもので、
特に、ＲＩＥによるヴィアの形成に用いられるものであ
る。
【０００２】
【従来の技術】従来、多層配線構造を有する半導体装置
の製造において、たとえば、絶縁膜に下地のＡｌ合金膜
につながるヴィアを形成する場合、一般に、ＲＩＥが用
いられている。
の製造において、たとえば、絶縁膜に下地のＡｌ合金膜
につながるヴィアを形成する場合、一般に、ＲＩＥが用
いられている。
【０００３】図２は、従来のＲＩＥによるヴィアの形成
にかかる処理を概略的に示すものである。たとえば、Ａ
ｌ合金膜１１上に堆積された絶縁膜１２にＲＩＥにより
ヴィアを形成する場合、まず、絶縁膜１２上にヴィアに
対応するレジストパターン１４が形成される。
にかかる処理を概略的に示すものである。たとえば、Ａ
ｌ合金膜１１上に堆積された絶縁膜１２にＲＩＥにより
ヴィアを形成する場合、まず、絶縁膜１２上にヴィアに
対応するレジストパターン１４が形成される。
【０００４】そして、そのレジストパターン１４にした
がって、上記絶縁膜１２がドライエッチングされること
により、上記Ａｌ合金膜１１につながるヴィアホール１
３が開孔される。
がって、上記絶縁膜１２がドライエッチングされること
により、上記Ａｌ合金膜１１につながるヴィアホール１
３が開孔される。
【０００５】さて、絶縁膜１２へのヴィアホール１３の
形成においては、オーバーエッチングによって、エッチ
ングガス中に含まれるフッ素（Ｆ）によりＡｌ合金膜１
１がスパッタされ、ヴィアホール１３の側壁からレジス
トパターン１４の壁面に沿って、蒸気圧の低いＡｌの化
合物、いわゆる、フッ化物（Ａｌ3 Ｆ4 と考えられてい
る）１５が付着する（同図（ａ）参照）。
形成においては、オーバーエッチングによって、エッチ
ングガス中に含まれるフッ素（Ｆ）によりＡｌ合金膜１
１がスパッタされ、ヴィアホール１３の側壁からレジス
トパターン１４の壁面に沿って、蒸気圧の低いＡｌの化
合物、いわゆる、フッ化物（Ａｌ3 Ｆ4 と考えられてい
る）１５が付着する（同図（ａ）参照）。
【０００６】一方、絶縁膜１２へのヴィアホール１３の
形成後は、酸素ガスを用いたプラズマアッシング処理
（たとえば、Ｏ2 ガスが１５０ｓｃｃｍ、出力が５００
Ｗ、圧力が０．６Ｔｏｒｒの条件）により、上記レジス
トパターン１４が絶縁膜１２上より除去される。
形成後は、酸素ガスを用いたプラズマアッシング処理
（たとえば、Ｏ2 ガスが１５０ｓｃｃｍ、出力が５００
Ｗ、圧力が０．６Ｔｏｒｒの条件）により、上記レジス
トパターン１４が絶縁膜１２上より除去される。
【０００７】しかし、上記ヴィアホール１３の側壁に付
着したフッ化物１５は、レジストパターン１４の除去後
にも、フェンス状に残留する（同図（ｂ）参照）。この
フェンス状の残留物となった上記フッ化物１５は、上記
Ａｌ合金膜１１を下層配線とする、後の上層配線の形成
に影響する（たとえば、上層配線のカバレージを悪化さ
せる）。
着したフッ化物１５は、レジストパターン１４の除去後
にも、フェンス状に残留する（同図（ｂ）参照）。この
フェンス状の残留物となった上記フッ化物１５は、上記
Ａｌ合金膜１１を下層配線とする、後の上層配線の形成
に影響する（たとえば、上層配線のカバレージを悪化さ
せる）。
【０００８】そこで、従来は、たとえばフェンス状に残
留した上記フッ化物１５を、有機系（アミン系など）の
液体を用いてウェット処理により除去するようにしてい
た（同図（ｃ）参照）。
留した上記フッ化物１５を、有機系（アミン系など）の
液体を用いてウェット処理により除去するようにしてい
た（同図（ｃ）参照）。
【０００９】しかしながら、フェンス状に残留したフッ
化物１５を有機系の液体を用いて除去する場合、液体を
引火点付近にまで加熱しなければならず、発火などの危
険性をともなうという問題があった。
化物１５を有機系の液体を用いて除去する場合、液体を
引火点付近にまで加熱しなければならず、発火などの危
険性をともなうという問題があった。
【００１０】また、液体に含まれるＮｉなどのさまざま
な金属不純物によって汚染される可能性が高く、今後、
半導体素子の微細化が進につれ、信頼性などへの悪影響
が懸念されていた。
な金属不純物によって汚染される可能性が高く、今後、
半導体素子の微細化が進につれ、信頼性などへの悪影響
が懸念されていた。
【００１１】
【発明が解決しようとする課題】上記したように、従来
においては、フェンス状に残留したフッ化物を有機系の
液体を用いて除去するようにしているため、液体を引火
点付近にまで加熱する必要があり、発火などの危険性を
ともなうとともに、液体に含まれるさまざまな金属不純
物による汚染が懸念されていた。
においては、フェンス状に残留したフッ化物を有機系の
液体を用いて除去するようにしているため、液体を引火
点付近にまで加熱する必要があり、発火などの危険性を
ともなうとともに、液体に含まれるさまざまな金属不純
物による汚染が懸念されていた。
【００１２】そこで、この発明は、有機系の液体を用い
ることなく、フェンス状に付着したアルミニウムの化合
物を簡単に除去でき、安全性や信頼性を向上することが
可能な半導体装置の製造方法を提供することを目的とし
ている。
ることなく、フェンス状に付着したアルミニウムの化合
物を簡単に除去でき、安全性や信頼性を向上することが
可能な半導体装置の製造方法を提供することを目的とし
ている。
【００１３】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置の製造方法にあっては、ア
ルミニウム合金層上に堆積された絶縁膜に貫通孔を形成
する場合において、前記絶縁膜をレジストパターンにし
たがってドライエッチングした後、前記レジストパター
ンとともに、前記アルミニウムの化合物を除去できる反
応ガスを用いてプラズマアッシング処理を行うようにな
っている。
めに、この発明の半導体装置の製造方法にあっては、ア
ルミニウム合金層上に堆積された絶縁膜に貫通孔を形成
する場合において、前記絶縁膜をレジストパターンにし
たがってドライエッチングした後、前記レジストパター
ンとともに、前記アルミニウムの化合物を除去できる反
応ガスを用いてプラズマアッシング処理を行うようにな
っている。
【００１４】また、この発明の半導体装置の製造方法に
あっては、アルミニウム合金層上に堆積された絶縁膜に
貫通孔を形成するために、レジストパターンにしたがっ
て、前記絶縁膜をフッソ系ガスを用いてドライエッチン
グする工程と、酸素ガスに塩素系ガスを添加してなる反
応ガスを用いてプラズマアッシング処理を行う工程とか
らなっている。
あっては、アルミニウム合金層上に堆積された絶縁膜に
貫通孔を形成するために、レジストパターンにしたがっ
て、前記絶縁膜をフッソ系ガスを用いてドライエッチン
グする工程と、酸素ガスに塩素系ガスを添加してなる反
応ガスを用いてプラズマアッシング処理を行う工程とか
らなっている。
【００１５】この発明の半導体装置の製造方法によれ
ば、フェンス状に付着したＡｌの化合物をレジストパタ
ーンと同時に除去できるようになる。これにより、Ａｌ
化合物の残渣を防ぐことが可能となるものである。
ば、フェンス状に付着したＡｌの化合物をレジストパタ
ーンと同時に除去できるようになる。これにより、Ａｌ
化合物の残渣を防ぐことが可能となるものである。
【００１６】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、本発明の実施の
一形態における、ＲＩＥによるヴィアの形成にかかる処
理を概略的に示すものである。
いて図面を参照して説明する。図１は、本発明の実施の
一形態における、ＲＩＥによるヴィアの形成にかかる処
理を概略的に示すものである。
【００１７】たとえば、Ａｌ合金膜１１上に堆積された
絶縁膜１２が、レジストパターン１４をマスクにドライ
エッチングされることにより、上記絶縁膜１２にヴィア
ホール（貫通孔）１３が開孔される（同図（ａ）参
照）。
絶縁膜１２が、レジストパターン１４をマスクにドライ
エッチングされることにより、上記絶縁膜１２にヴィア
ホール（貫通孔）１３が開孔される（同図（ａ）参
照）。
【００１８】この後、以下の条件でプラズマアッシング
処理が行われて、上記絶縁膜１２上のレジストパターン
１４、および、ヴィアホール１３の側壁からレジストパ
ターン１４の壁面にフェンス状に付着した、蒸気圧の低
いＡｌの化合物であるフッ化物１５が同時に除去される
（同図（ｂ）参照）。
処理が行われて、上記絶縁膜１２上のレジストパターン
１４、および、ヴィアホール１３の側壁からレジストパ
ターン１４の壁面にフェンス状に付着した、蒸気圧の低
いＡｌの化合物であるフッ化物１５が同時に除去される
（同図（ｂ）参照）。
【００１９】ここで、上記フッ化物１５は、オーバーエ
ッチング時に、エッチングガス中に含まれるフッ素
（Ｆ）により下地のＡｌ合金膜１１がスパッタされるこ
とによって形成される、たとえば、Ａｌ3 Ｆ4 である。
ッチング時に、エッチングガス中に含まれるフッ素
（Ｆ）により下地のＡｌ合金膜１１がスパッタされるこ
とによって形成される、たとえば、Ａｌ3 Ｆ4 である。
【００２０】上記プラズマアッシング処理は、たとえ
ば、Ｏ2 ／Ｃｌ2 ／ＣＯの各ガスをそれぞれ１２０ｓｃ
ｃｍ、２０ｓｃｃｍ、６０ｓｃｃｍの割合で混合したも
のを反応ガスとして用い、出力（Ｐｏｗｅｒ）が５００
Ｗ、圧力（Ｐｒｅｓｓ．）が１．０Ｔｏｒｒの条件で行
われる。
ば、Ｏ2 ／Ｃｌ2 ／ＣＯの各ガスをそれぞれ１２０ｓｃ
ｃｍ、２０ｓｃｃｍ、６０ｓｃｃｍの割合で混合したも
のを反応ガスとして用い、出力（Ｐｏｗｅｒ）が５００
Ｗ、圧力（Ｐｒｅｓｓ．）が１．０Ｔｏｒｒの条件で行
われる。
【００２１】この場合、上記レジストパターン１４はＯ
2 ガスによって、フッ化物１５はＣｌ2 ガスによってそ
れぞれ除去される。また、その際、フッ化物１５の除去
にともなってＣｌ2 ガスにより下地のＡｌ合金膜１１の
腐食が懸念されるが、反応ガスにはＣＯガスが添加され
ているため、下地のＡｌ合金膜１１の腐食は抑制され
る。
2 ガスによって、フッ化物１５はＣｌ2 ガスによってそ
れぞれ除去される。また、その際、フッ化物１５の除去
にともなってＣｌ2 ガスにより下地のＡｌ合金膜１１の
腐食が懸念されるが、反応ガスにはＣＯガスが添加され
ているため、下地のＡｌ合金膜１１の腐食は抑制され
る。
【００２２】これは、比較的高圧で、かつ、Ｃｌ2 ガス
を微量（反応ガスの１０％程度）にすることによって、
フッ化物１５の成分であるフッ素（Ｆ）がＣＯガスと反
応して引き抜かれ（ＣＯ＋Ｆ→ＣＯＦ↑）、フッ化物１
５の別の成分であるＡｌが下地のＡｌ合金膜１１よりも
化学的に活性な状態となる。
を微量（反応ガスの１０％程度）にすることによって、
フッ化物１５の成分であるフッ素（Ｆ）がＣＯガスと反
応して引き抜かれ（ＣＯ＋Ｆ→ＣＯＦ↑）、フッ化物１
５の別の成分であるＡｌが下地のＡｌ合金膜１１よりも
化学的に活性な状態となる。
【００２３】その結果、フッ化物１５中の活性なＡｌが
Ｃｌと積極的に反応することで、下地のＡｌ合金膜１１
の腐食が抑えられ、フッ化物１５のみを残渣なく除去で
きる。
Ｃｌと積極的に反応することで、下地のＡｌ合金膜１１
の腐食が抑えられ、フッ化物１５のみを残渣なく除去で
きる。
【００２４】このように、チャンバ（図示していない）
内にＯ2 ガスに加えてＣｌ2 ガスを導入することによ
り、レジストパターン１４と一緒に、オーバーエッチン
グ時に付着するフッ化物１５をも除去できるようにな
る。
内にＯ2 ガスに加えてＣｌ2 ガスを導入することによ
り、レジストパターン１４と一緒に、オーバーエッチン
グ時に付着するフッ化物１５をも除去できるようにな
る。
【００２５】これにより、フッ化物１５を除去するため
の特別な処理が不要になる分、工程の大幅な削減が図れ
る。しかも、有機系の液体を使用せずにフッ化物１５を
除去できるため、発火などの危険がなくて安全性が高
く、また、液体中に含まれるさまざまな金属不純物の汚
染により、素子の微細化にともなって信頼性が低下する
といった心配もない。
の特別な処理が不要になる分、工程の大幅な削減が図れ
る。しかも、有機系の液体を使用せずにフッ化物１５を
除去できるため、発火などの危険がなくて安全性が高
く、また、液体中に含まれるさまざまな金属不純物の汚
染により、素子の微細化にともなって信頼性が低下する
といった心配もない。
【００２６】なお、上記アッシング処理の後、たとえ
ば、１８０℃前後のＮ2 ガス雰囲気中で、２ｍｉｎ程度
の熱処理が行われる。これにより、残留しているＣｌ2
ガスが除去されて、残留ＣｌによるＡｌ合金膜１１の腐
食がほぼ完全に防止される。
ば、１８０℃前後のＮ2 ガス雰囲気中で、２ｍｉｎ程度
の熱処理が行われる。これにより、残留しているＣｌ2
ガスが除去されて、残留ＣｌによるＡｌ合金膜１１の腐
食がほぼ完全に防止される。
【００２７】上記したように、フェンス状に付着したフ
ッ化物をレジストパターンと同時に除去できるようにし
ている。すなわち、レジストパターンを除去するプラズ
マアッシング処理において、チャンバ内に、Ｏ2 ガスの
他にＣｌ2 ガスを導入するようにしている。これによ
り、レジストパターンのみでなく、レジストパターンと
一緒にフェンス状に付着したフッ化物をも簡単に除去で
きるようになるため、フッ化物の残渣を防ぐことが可能
となる。したがって、従来のフェンス状に残留したフッ
化物を有機系の液体を用いて除去する工程が不要とな
り、工程の簡素化とともに、安全性や信頼性を大幅に向
上できるようになるものである。
ッ化物をレジストパターンと同時に除去できるようにし
ている。すなわち、レジストパターンを除去するプラズ
マアッシング処理において、チャンバ内に、Ｏ2 ガスの
他にＣｌ2 ガスを導入するようにしている。これによ
り、レジストパターンのみでなく、レジストパターンと
一緒にフェンス状に付着したフッ化物をも簡単に除去で
きるようになるため、フッ化物の残渣を防ぐことが可能
となる。したがって、従来のフェンス状に残留したフッ
化物を有機系の液体を用いて除去する工程が不要とな
り、工程の簡素化とともに、安全性や信頼性を大幅に向
上できるようになるものである。
【００２８】しかも、ＣＯガスの導入によって、下地の
Ａｌ合金膜の腐食をも容易に抑制することができる。な
お、上記した本発明の実施の一形態においては、Ｃｌ2
ガスを用いてフッ化物を除去するようにした場合につい
て説明したが、これに限らず、たとえばＢＣｌ3 、Ｓｉ
Ｃｌ4 、ＨＣｌなどの塩素系ガスを用いても同様に実施
することが可能である。
Ａｌ合金膜の腐食をも容易に抑制することができる。な
お、上記した本発明の実施の一形態においては、Ｃｌ2
ガスを用いてフッ化物を除去するようにした場合につい
て説明したが、これに限らず、たとえばＢＣｌ3 、Ｓｉ
Ｃｌ4 、ＨＣｌなどの塩素系ガスを用いても同様に実施
することが可能である。
【００２９】また、ヴィアホールを開孔する場合に限ら
ず、たとえば、コンタクトホールやスルーホールの形成
にも適用できる。また、反応ガスとしては上記割合に限
らず、たとえば、ＣＯガスは全体の４０％以下で、塩素
系ガスは全体（反応ガス）の２０％以下とするのが望ま
しい。
ず、たとえば、コンタクトホールやスルーホールの形成
にも適用できる。また、反応ガスとしては上記割合に限
らず、たとえば、ＣＯガスは全体の４０％以下で、塩素
系ガスは全体（反応ガス）の２０％以下とするのが望ま
しい。
【００３０】また、アッシング処理の他の条件として
は、出力が３００Ｗ〜７００Ｗで、圧力が０．５Ｔｏｒ
ｒ〜２．０Ｔｏｒｒの範囲内であれば良い。さらに、Ａ
ｌ合金膜上に、反射防止膜としてのＴｉＮが存在する構
造のものにも、同様に適用できる。その他、この発明の
要旨を変えない範囲において、種々変形実施可能なこと
は勿論である。
は、出力が３００Ｗ〜７００Ｗで、圧力が０．５Ｔｏｒ
ｒ〜２．０Ｔｏｒｒの範囲内であれば良い。さらに、Ａ
ｌ合金膜上に、反射防止膜としてのＴｉＮが存在する構
造のものにも、同様に適用できる。その他、この発明の
要旨を変えない範囲において、種々変形実施可能なこと
は勿論である。
【００３１】
【発明の効果】以上、詳述したようにこの発明によれ
ば、有機系の液体を用いることなく、フェンス状に付着
したアルミニウムの化合物を簡単に除去でき、安全性や
信頼性を向上することが可能な半導体装置の製造方法を
提供できる。
ば、有機系の液体を用いることなく、フェンス状に付着
したアルミニウムの化合物を簡単に除去でき、安全性や
信頼性を向上することが可能な半導体装置の製造方法を
提供できる。
【図１】この発明の実施の一形態における、ＲＩＥによ
るヴィアの形成にかかる処理を概略的に示す断面図。
るヴィアの形成にかかる処理を概略的に示す断面図。
【図２】従来技術とその問題点を説明するために示す、
ＲＩＥによるヴィアの形成にかかる概略断面図。
ＲＩＥによるヴィアの形成にかかる概略断面図。
１１…Ａｌ合金膜 １２…絶縁膜 １３…ヴィアホール １４…レジストパターン １５…フッ化物
Claims (6)
- 【請求項１】 アルミニウム合金層上に堆積された絶縁
膜に貫通孔を形成する半導体装置の製造方法において、 前記絶縁膜をレジストパターンにしたがってドライエッ
チングした後、 前記レジストパターンとともに、前記アルミニウムの化
合物を除去できる反応ガスを用いてプラズマアッシング
処理を行うことを特徴とする半導体装置の製造方法。 - 【請求項２】 アルミニウム合金層上に堆積された絶縁
膜に貫通孔を形成するために、 レジストパターンにしたがって、前記絶縁膜をフッソ系
ガスを用いてドライエッチングする工程と、 酸素ガスに塩素系ガスを添加してなる反応ガスを用いて
プラズマアッシング処理を行う工程とからなることを特
徴とする半導体装置の製造方法。 - 【請求項３】 前記プラズマアッシング処理は、前記レ
ジストパターンと同時に、前記ドライエッチング時に前
記貫通孔の側壁に形成されるアルミニウムの化合物を除
去するものであることを特徴とする請求項２に記載の半
導体装置の製造方法。 - 【請求項４】 前記塩素系ガスとしては、Ｃｌ2 、ＢＣ
ｌ3 、ＳｉＣｌ4 、ＨＣｌなどが用いられることを特徴
とする請求項２に記載の半導体装置の製造方法。 - 【請求項５】 前記反応ガスは、さらに、一酸化炭素ガ
スが添加されてなることを特徴とする請求項２に記載の
半導体装置の製造方法。 - 【請求項６】 前記プラズマアッシング処理の後、さら
に、窒素ガス雰囲気中で１５０℃以上の熱処理が施され
ることを特徴とする請求項２に記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14931096A JPH09330911A (ja) | 1996-06-11 | 1996-06-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14931096A JPH09330911A (ja) | 1996-06-11 | 1996-06-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09330911A true JPH09330911A (ja) | 1997-12-22 |
Family
ID=15472338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14931096A Pending JPH09330911A (ja) | 1996-06-11 | 1996-06-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09330911A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007511099A (ja) * | 2003-11-12 | 2007-04-26 | ラム リサーチ コーポレーション | フォトレジストストリッピングの間のバリヤー物質損失の最小化 |
-
1996
- 1996-06-11 JP JP14931096A patent/JPH09330911A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007511099A (ja) * | 2003-11-12 | 2007-04-26 | ラム リサーチ コーポレーション | フォトレジストストリッピングの間のバリヤー物質損失の最小化 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4547260A (en) | Process for fabricating a wiring layer of aluminum or aluminum alloy on semiconductor devices | |
| US20060128159A1 (en) | Method of removing etch residues | |
| JP3111661B2 (ja) | ドライエッチング方法 | |
| US5522520A (en) | Method for forming an interconnection in a semiconductor device | |
| JPH09298199A (ja) | 半導体装置及びその製造方法 | |
| US6979633B2 (en) | Method of manufacturing semiconductor device | |
| JPH06333924A (ja) | 半導体装置の製造方法 | |
| JPH10178014A (ja) | 半導体装置の製造方法 | |
| US6847085B2 (en) | High aspect ratio contact surfaces having reduced contaminants | |
| KR19990063182A (ko) | 에칭방법 | |
| US7413993B2 (en) | Process for removing a residue from a metal structure on a semiconductor substrate | |
| KR100332109B1 (ko) | 반도체 소자의 비아홀 형성 방법 | |
| JPH09330911A (ja) | 半導体装置の製造方法 | |
| US20050090113A1 (en) | Method for removing photoresist after etching the metal layer | |
| JPH07230993A (ja) | 半導体装置の配線の形成方法 | |
| JP4559565B2 (ja) | 金属配線の形成方法 | |
| US7199060B2 (en) | Method for patterning dielectric layers on semiconductor substrates | |
| JP2006294842A (ja) | 半導体装置の製造方法 | |
| US20010003675A1 (en) | Method for manufacturing a semiconductor device | |
| KR20000071322A (ko) | 반도체 장치 제조 방법 | |
| JP3886854B2 (ja) | 半導体装置の製造方法 | |
| JP3440599B2 (ja) | ビアホール形成方法 | |
| KR100277935B1 (ko) | 반도체장치의 배선형성방법 | |
| JPH06314674A (ja) | 半導体装置の製造方法 | |
| KR950014943B1 (ko) | 금속층 식각시 생성된 실리콘 잔류물 제거방법 |